JP6006729B2 - グラファイト基板上のナノワイヤエピタキシー - Google Patents

グラファイト基板上のナノワイヤエピタキシー Download PDF

Info

Publication number
JP6006729B2
JP6006729B2 JP2013543715A JP2013543715A JP6006729B2 JP 6006729 B2 JP6006729 B2 JP 6006729B2 JP 2013543715 A JP2013543715 A JP 2013543715A JP 2013543715 A JP2013543715 A JP 2013543715A JP 6006729 B2 JP6006729 B2 JP 6006729B2
Authority
JP
Japan
Prior art keywords
nanowires
substrate
nanowire
graphite
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013543715A
Other languages
English (en)
Other versions
JP2014506222A (ja
Inventor
ヴェマン、ヘルゲ
フィムランド、ビョルン−オヴェ
キム、ドン　チョル
チョル キム、ドン
Original Assignee
ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）, ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） filed Critical ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー）
Publication of JP2014506222A publication Critical patent/JP2014506222A/ja
Application granted granted Critical
Publication of JP6006729B2 publication Critical patent/JP6006729B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene

Description

本発明は、ナノワイヤをグラファイト基板上にエピタキシャル成長させる方法に関する。特に本発明は、分子線エピタキシー技術を採用して、ナノワイヤをグラファイト基板上にエピタキシャルに、且つ、理想的には垂直に成長させる。結果として得られるナノワイヤは、本発明のさらなる態様をなす。ナノワイヤは、好ましくは半導体材料であり、例えば電子産業または太陽電池の用途において広範な用途を持つ。
ここ数年、ナノテクノロジーが重要なエンジニアリング分野になるに伴い、半導体ナノワイヤへの関心が高まっている。一部の著者によりナノウィスカー、ナノロッド、ナノピラーまたはナノコラムなどとも称されるナノワイヤは、センサ、太陽電池からＬＥＤ（ＬＥＤ’ｓ）などのさまざまな電気機器において重要な用途が見出されている。
本出願では、用語ナノワイヤは、本質的に一次元形態の構造物であると解釈される。すなわち、その幅または直径および長さが、典型的には数１００ｎｍ〜数μｍの範囲のナノメートル寸法である。通常ナノワイヤは、２００ｎｍ以下の少なくとも二次元を持つと考えられる。
ナノメートルスケールで一次元成長を制御することにより、材料の組み合わせ、機械的特性、電気的特性、光学的特性、熱電特性、圧電特性および電磁的特性などの特性の操作、並びに新規装置の設計において、独自の可能性がもたらされる。
多くの異なる種類のナノワイヤとして、金属ナノワイヤ（例えば、Ｎｉ、Ｐｔ、Ａｕ）、半導体ナノワイヤ（例えば、Ｓｉ、 ＩｎＰ、 ＧａＮ、 ＧａＡｓ、 ＺｎＯ等）、および絶縁ナノワイヤ（例えば、ＳｉＯ2、ＴｉＯ2）が存在する。以下に詳述される原理は、あらゆる種類のナノワイヤテクノロジーに適用可能であると考えるが、本願発明者らは、主に半導体ナノワイヤを扱う。
従来、半導体ナノワイヤは、ナノワイヤ自体と同質の基板上で成長が行われてきた（ホモエピタキシャル成長）。従って、例えばＧａＡｓナノワイヤは、ＧａＡｓ基板等上で成長が行われる。もちろん、ホモエピタキシャル成長により、基板の結晶構造と成長するナノワイヤの結晶構造との間の格子整合が確実になる。基板とナノワイヤの両方が、同一の結晶構造を持つことができる。
しかしながら、ナノワイヤを整合基板上に成長させることは、非常に費用がかかり制限がある。例えば、ＧａＡｓ基板は特別に製造される必要があり、費用がかかる。ナノワイヤを一般的に好まれる［１１１］Ｂ方向に確実に成長させるためには、その基板を、より一般的な（００１）方位の表面を持つ基板と比較して（１１１）Ｂ方位の表面を持つように特別にスライスする必要がある。（１１１）Ｂ方位のＧａＡｓ基板は、（００１）方位のＧａＡｓ基板よりも高価である。また、いずれにせよ、ＧａＡｓはナノワイヤを支えるのに理想的な材料ではない。ＧａＡｓは、例えば、機械的に強くもなければ不活性でもない。フレキシブルでもなければ透明でもない。別のより魅力的な基板を採用できるならば、その方がよいであろう。
本願発明者らは、これらの制限ある基板からの脱皮策を探った。もちろん、これは単に異なる基板を用いることに止まらない。基板が成長させるナノワイヤと異なった途端、定義上では、基板とナノワイヤとの間に潜在的な格子不整合、および考慮すべき多数の他の可能性のある問題が存在する。それにもかかわらず、文献には、代替の基板上に半導体ナノワイヤを成長させる他の研究者による試みが記載されている。
プリサードら（Ｐｌｉｓｓａｒｄ ｅｔ ａｌ．）、ナノテクノロジー２１（Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ ２１）（２０１０）、３８５６０２−１０（非特許文献１）において、触媒としてＧａを使ってシリコン（１１１）配向性基板上に垂直なＧａＡｓナノワイヤを成長させる試みがなされている。シリコンは確かに好適な電子基板ではあるが、純粋な形では高価すぎる。さらに、シリコンは透明でもフレキシブルでもない。また、シリコンは金（ナノワイヤの成長にしばしば用いられる触媒）との負の相互作用も受ける。金はシリコン内に拡散し、ナノワイヤと基板にミッドギャップ欠陥状態をつくる可能性がある。実際に、プリサードらは、金とＳｉ基板の併用は不可能であると結論づけて、金を使わないナノワイヤの成長技術を開発している。
プリサードら（Ｐｌｉｓｓａｒｄ ｅｔ ａｌ．）、ナノテクノロジー２１（Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ ２１）（２０１０）、３８５６０２−１０
本願発明者らは、ナノワイヤをグラファイト基板上にエピタキシャル成長させることを試みた。グラファイト基板は、単層または多層のグラフェン（ｇｒａｐｈｅｎｅ）またはその誘導体で構成される基板である。最も細微な形態では、グラフェンは、二重電子結合（ｓｐ2結合と呼ばれる）で結合してハニカム格子パターンに配置された炭素原子の１原子層厚のシートである。グラファイト基板は、ＧａＡｓ基板などの他の半導体基板とは異なり、ナノワイヤ成長に理想的な基板を提供する非常に安価で容易に入手可能な材料である。数層のグラフェン基板の使用は理想的である。なぜなら、それらは薄く、軽く、フレキシブルでありながら、非常に強いからである。それらの電気特性は、高導電から絶縁まで変更できる。また、何の影響も受けにくく、非常に不活性であるため、金やほかの触媒と適合性がある。
しかしながら、そのような異なる材料クラス間でナノワイヤを欠陥なくエピタキシャル成長させることは自明ではない。なぜなら（大部分の）半導体は、表面に反応性ダングリングボンドを有する三次元状であり、一方、グラファイトは、表面にダングリングボンドのない二次元のハニカム構造を持ち、従って非常に不活性で疎水性の表面を形成しているからである。
グラファイトなどの基板上にナノワイヤを成長させることも困難となり得る。なぜなら、基板と成長するナノワイヤとの間に大きな格子不整合が存在すると考えられていたからである。大きな格子不整合は、転位を有する欠陥ナノワイヤを形成したり、実際にナノワイヤの非成長を招いたりする恐れがある。ナノワイヤが規則正しく、基板と整合する適合性結晶構造をとるように、ナノワイヤをエピタキシャル成長させることが重要である。
多くの用途において、ナノワイヤを基板の表面に対して垂直に、直角に成長させることが重要であろう。半導体ナノワイヤは、一般的に［１１１］方向（立方晶結晶構造の場合）または［０００１］方向（六方晶結晶構造の場合）に成長する。これは、六方対称に基板表面原子が配列されている基板の表面が、（１１１）配向または（０００１）配向である必要があることを意味する。
半導体ナノワイヤをグラファイト基板上に成長させるには、多くの乗り越えるべきハードルが残っている。
上記のように、垂直のＧａＡｓナノワイヤをＳｉ（１１１）基板上に成長させる試みがなされてきた。本発明はグラファイト基板のみに関する。結晶ナノ材料をグラファイト基板上に成長させるいくつかの試みもなされてきた。
米国化学会誌（ＪＡＣＳ）、２０１０、１３２、３２７０−３２７１において、Ｎｉ、ＣｏおよびＦｅの酸化物および水酸化物のナノ結晶が、グラフェンサポート上で合成されている。
アプライドフィジックスレターズ（Ａｐｐｌ．Ｐｈｙｓ Ｌｅｔｔ．）９５、２１３１０１（２００９）において、Ｋｉｍらは、グラフェン層上に成長させた垂直整列のＺｎＯナノ構造を報告している。これらは無触媒有機金属気相エピタキシー（ＭＯＶＰＥ）を用いて成長が行われ、ＺｎＯナノ構造の表面形態（ｓｕｒｆａｃｅ ｍｏｒｐｈｏｌｏｇｙ）は成長温度に依存した。
本願発明者らは、特定の化合物／元素のエピタキシャル・ナノワイヤをグラファイト基板上に成長させうることを見出した。グラファイト基板は表面にダングリングボンドがなく、シリコンやＧａＡｓなどの典型的な半導体と比べて原子結合距離が非常に短いため、その上でナノワイヤの核生成やエピタキシャル成長を予想する理由は何もない。しかしながら、驚くべきことに、後述するように、半導体原子をグラフェン表面上にいかに配置するかに左右されてグラフェンを用いた場合、多くの半導体と良好な格子整合が存在する。
特に、分子線エピタキシーを用いると、ナノワイヤ成長の観点で優れた結果がもたらされる。特に本発明は、ＩＶ、ＩＩ−ＶＩ族または特にＩＩＩ−Ｖ族の半導体ナノワイヤのグラファイト基板上における成長を可能にする。さらに、本明細書は、グラファイト基板上に成長したＩＩＩ−Ｖ族エピタキシャル・ナノワイヤの最初の開示であり、グラファイト基板上に成長した触媒アシストエピタキシャル・ナノワイヤの最初の開示であると思われる。
図１Ａは、立方晶結晶構造または六方晶結晶構造のそれぞれ（１１１）面および（０００１）面における、グラファイト基板の炭素原子（灰色の円）の六角形位置および半導体原子（黄色の円）の六角形位置を示す。 図１Ｂは、グラフェン表面の炭素原子のＨ−およびＢ−サイト上部の、立方晶結晶構造または六方晶結晶構造のそれぞれ（１１１）面および（０００１）面における半導体原子の位置を示す。 図１Ｃは、グラフェン表面の炭素原子のＨ−およびＴ−サイト上部の、立方晶結晶構造または六方晶結晶構造のそれぞれ（１１１）および（０００１）面における半導体原子の位置を示す。 図２は、ＭＢＥ実験装置を示す 図３Ａは、グラファイト上に成長したＧａ（自己）触媒のＧａＡｓナノワイヤの理想図である。 図３Ｂは、ＭＢＥによりキッシュグラファイトフレーク上に成長した２つの垂直なＧａアシストＧａＡｓナノワイヤの４５°傾斜図ＳＥＭ画像である。球状粒子はＧａ液滴である。 図３Ｃは、キッシュグラファイト上部にエピタキシャル成長した垂直なＧａアシストＧａＡｓナノワイヤのグラファイト／ナノワイヤ界面を示す断面ＴＥＭ画像である。 図４は、グラファイト表面上のマスクの図を示し、前記マスクには孔がエッチングされている。
［発明の概要］
従って、本発明は、一態様によると、グラファイト基板上にエピタキシャル成長したナノワイヤを１つ以上含む物質の組成物であって、前記ナノワイヤは、１つ以上のＩＩＩ−Ｖ族化合物もしくは１つ以上のＩＩ−ＶＩ族化合物または１つ以上の非炭素ＩＶ族元素（non carbon group IV element）を含むことを特徴とする組成物を提供する。
本発明は、別の態様によると、グラファイト基板上にエピタキシャル成長したナノワイヤを１つ以上調製する方法であって、（Ｉ）ＩＩ−ＶＩ族元素またはＩＩＩ−Ｖ族元素または１つ以上の非炭素ＩＶ族元素を、前記グラファイト基板の表面に、好ましくは分子線を介して準備する工程と、（ＩＩ）前記グラファイト基板の表面からナノワイヤを１つ以上エピタキシャル成長させる工程とを含む方法を提供する。
本発明は、別の態様によると、触媒の存在下、グラファイト基板上にエピタキシャル成長したナノワイヤを１つ以上調製する方法であって、（Ｉ）ＩＩ−ＶＩ族元素またはＩＩＩ−Ｖ族元素または１つ以上の非炭素ＩＶ族元素を、前記グラファイト基板の表面に、好ましくは分子線を介して準備する工程と、（ＩＩ）前記グラファイト基板の表面からナノワイヤを１つ以上エピタキシャル成長させる工程とを含む方法を提供する。
任意に、前記グラファイト基板の表面を化学的／物理的に改質して、ナノワイヤのエピタキシャル成長を促進してもよい。
本発明は、別の態様によると、上記に定義された方法により製造されたナノワイヤを提供する。
本発明は、別の態様によると、上記に定義された組成物を含む電子装置などの装置であって、例えば太陽電池などの装置を提供する。
本発明は、別の態様によると、上記に定義されたようにナノワイヤを１つ以上グラファイト基板上に成長させるための分子線エピタキシーの使用を提供する。
［定義］
ＩＩＩ−Ｖ族化合物は、ＩＩＩ族から１つ以上のイオンおよびＶ族から１つ以上のイオンを含む化合物を意味する。同様に、ＩＩ−ＶＩ族化合物は、１つ以上のＩＩ族イオンおよび１つ以上のＶＩ族イオンを含む化合物である。各族から２つ以上のイオンが存在してもよく、例えばＩｎＧａＡｓ等である。非炭素ＩＶ族ナノワイヤは、１つ以上の非炭素ＩＶ族元素のみを含むナノワイヤであり、例えばＳｉナノワイヤである。
本明細書において使用する用語ナノワイヤは、ナノ寸法の固形のワイヤ状構造を表す。ナノワイヤは、その大部分、例えばその長さの７５％以上にわたって直径が均一であることが好ましい。用語ナノワイヤは、ナノロッド、ナノピラー、ナノコラムまたはナノウィスカーの使用も範囲に含むことが意図されており、中にはテーパーエンド構造を持ってもよい。ナノワイヤは、幅または直径および長さが、典型的には数１００ｎｍ〜数μｍの範囲のナノメートル寸法を持った本質的に一次元形態であると言える。典型的には、ナノワイヤは、２００ｎｍ以下の二次元を持つ。
理想的には、ナノワイヤ基部とナノワイヤ頂部の直径は、ほぼ同じのままであるべきである（例えば、互いの２０％以内）。ワイヤは、先端が細くなければならず、典型的には半球を形成することが理解されよう。
基板が、好ましくは複数のナノワイヤを含むことが理解されよう。これはナノワイヤアレイと称され得る。
グラファイト基板は、単層または多層のグラフェンまたはその誘導体で構成される基板である。用語グラフェンは、ハニカム結晶構造のｓｐ2結合した炭素原子の平面シートのことをいう。グラフェンの誘導体は、グラフェンを表面改質したものである。例えば、水素原子をグラフェン表面に付加してグラファン（ｇｒａｐｈａｎｅ）を形成することができる。炭素原子および水素原子とともに表面に付加された酸素原子を有するグラフェンは、酸化グラフェンと呼ばれる。表面改質は、化学ドーピングまたは酸素／水素プラズマ処理により行うこともできる。
用語エピタキシーは、「上方に（ａｂｏｖｅ）」を意味するギリシャ語起源のｅｐｉと、「規則正しい状態に（ｉｎ ｏｒｄｅｒｅｄ ｍａｎｎｅｒ）」を意味するｔａｘｉｓに由来する。ナノワイヤの原子配列は、基板の結晶学的構造に基づく。エピタキシーは、当該分野においてよく使用される用語である。エピタキシャル成長は、本明細書において、基板の配向を模倣するナノワイヤの基板上における成長を意味する。
分子線エピタキシー（ＭＢＥ）は、結晶基板上に堆積物を形成する方法である。ＭＢＥプロセスは、真空中で結晶基板を加熱して、基板の格子構造を活性化させることにより行われる。次に原子線または分子量線（ｍｏｌｅｃｕｌａｒ ｍａｓｓ ｂｅａｍ）を基板の表面に向ける。上記で用いられた用語、元素は、その元素の原子、分子またはイオンの使用も範囲に含むことが意図されている。前記向けられた原子または分子が基板の表面に到達すると、以下に詳述されるように、基板の活性化された格子構造または触媒の液滴に遭遇する。時間をかけて、接近する原子がナノワイヤを形成する。
本発明は、グラファイト基板上におけるナノワイヤのエピタキシャル成長に関する。本発明の組成物は、基板と、基板上に成長したナノワイヤの両方を含む。
ナノワイヤをエピタキシャル成長させることにより、形成された材料に均質性が備わり、その均質性により、様々な最終特性、例えば機械的特性、光学的特性または電気的特性が促進され得る。
エピタキシャル・ナノワイヤは、気体または液体の前駆体から成長し得る。基板が種子結晶として機能するため、堆積したナノワイヤは、基板と同一の格子構造および配向を受け継ぐことができる。これは、単結晶基板上でも多結晶膜または非晶質膜を堆積させる他の薄膜堆積方法とは異なる。
本発明において、基板はグラファイト基板であり、より特別にはグラフェンである。本明細書において使用されているように、用語グラフェンは、ハニカム（六角形）結晶格子状に高密度に詰められたｓｐ2結合炭素原子の平面シートのことをいう。このグラフェン基板は、１０層以下のグラフェンまたはその誘導体を含むべきであり、好ましくは５層以下である（数層のグラフェンと呼ばれる）。特に好ましくは、それはグラフェンの１原子厚の平面シートである。
グラファイトの結晶または「フレーク」形態は、積み重なった多数のグラフェンシートからなる（例えば、１１シート以上）。従って、グラファイト基板は、１または複数のグラフェンシートから作られる基板を意味する。
基板は、厚さが２０ｎｍ以下であれば好適である。グラフェンシートを積み重ねて、格子面間隔０．３３５ｎｍのグラファイトを形成する。好適な基板は、そのような層をほんの数枚含み、理想的には厚さが１０ｎｍ未満である。さらにより好ましくは、厚さが５ｎｍ以下である。基板の面積は限定されない。基板の面積は０．５ｍｍ2以上程度であり、例えば５ｍｍ2またはそれ以上まで、例としては１０ｃｍ2までであり得る。このように、基板の面積は実用性によってのみ制限される。
ナノワイヤをグラファイト基板上に成長させるために、グラファイト基板を支持する必要があることは明らかであろう。グラフェンシートは、従来の半導体基板や透明ガラスなどのあらゆる種類の材料上に支持され得る。シリカの使用が好適である。支持体は不活性でなければならない。グラファイト基板を、酸化シリコンウエハーに堆積したＮｉ膜上、またはＣｕ箔上に直接成長させることも可能である。そして、グラファイト基板をエッチングにより前記金属から分離して、容易に任意の材料上に移すことができる。
非常に好適な実施形態において、グラファイト基板は、キッシュグラファイトから剥離された積層基板、または高配向性熱分解グラファイト（ＨＯＰＧ）である。あるいは、Ｎｉ膜またはＣｕ箔上に化学気相堆積（ＣＶＤ）成長させたグラフェン基板であってもよい。
グラファイト基板を改質せずに用いるのが好適であるが、グラファイト基板の表面を改質してもよい。例えば、水素、酸素、ＮＯ2またはそれらの組み合わせのプラズマで表面を処理することができる。基板を酸化させると、ナノワイヤの核生成が促進されるであろう。例えばナノワイヤ成長前に純度を確保するために、基板を前処理することも好ましいであろう。ＨＦやＢＯＥなどの強酸を使う処理は任意である。基板をイソプロパノール、アセトンまたはｎ−メチル−２−ピロリドンで洗浄して、表面の不純物を取り除いてもよい。
清浄されたグラファイト表面を、ドーピングによりさらに改質してもよい。ドーパント原子または分子は、ナノワイヤを成長させる種子として機能し得る。ドーピング工程において、ＦｅＣｌ3、ＡｕＣｌ3またはＧａＣｌ3の溶液を使用できるであろう。
グラファイト基板、理想的には薄型グラファイト基板の使用が本発明に非常に好都合である。なぜなら、これらは薄いが非常に強く、軽くフレキシブルで、導電性および熱伝導性が高いからである。それらは厚みが薄いと透明であり、本明細書において好ましく採用され、不浸透で不活性なものである。
商業上重要なナノワイヤを調製するために、ナノワイヤが基板上にエピタキシャル成長することは必須である。成長が基板に対して直角におこること、従って、理想的には［１１１］方向（立方晶結晶構造の場合）または［０００１］方向（六方晶結晶構造の場合）におこることも理想である。上記のように、基板材料が成長させるナノワイヤと異なる特定の基板でこのような成長が可能であるという保証は何もない。しかしながら、本願発明者らは、グラファイト基板上におけるエピタキシャル成長が、半導体ナノワイヤにおける原子とグラフェンシートにおける炭素原子との間の可能な格子整合を決定することにより可能であると判断した。
グラフェン層における炭素−炭素結合距離は、約０．１４２ｎｍである。グラファイトは六方晶結晶形状をもつ。これを図１Ａに示す。本願発明者らは、驚くべきことに、グラファイトが、半導体ナノワイヤがその上で成長可能な基板を提供できることを認識した。これは、成長するナノワイヤ材料とグラファイト基板との間の格子不整合が極めて低くなり得るからである。
本願発明者らは、［１１１］方向に立方晶結晶構造で成長するナノワイヤの（１１１）面（または、［０００１］方向に六方晶結晶構造で成長するナノワイヤの（０００１）面）におけるグラファイト基板の六方対称および半導体原子の六方対称に起因して、成長するナノワイヤと基板との間に格子整合が実現できることを認識した。図１Ａは、格子不整合が起こらないようにグラフェン層の六角形炭素原子の上部に配置された半導体原子のナノワイヤの（１１１）（または（０００１））面における六角形位置を示す。
完全な格子整合は、立方晶半導体結晶の格子定数ａ（格子定数ａは、立方晶単位セルの辺の長さと定義される）が１．４２２Å（炭素原子距離）×３×ｓｑｒ（２）＝６．０３３Åに等しい場合に達成される。
この値は、ＩｎＡｓ、ＧａＡｓ、ＩｎＰ、ＧａＳｂ、ＩｎＳｂ、ＧａＰおよびＡｌＡｓなどの大部分のＩＩＩ−Ｖ族化合物、並びにＭｇＳｅ、ＺｎＴｅ、ＣｄＳｅおよびＺｎＳｅ半導体結晶などのＩＩ−ＶＩ化合物の格子定数に近い。
特に、この値は、ＩｎＡｓ（ａ＝６．０５８Å）、ＧａＳｂ（ａ＝６．０９６Å）およびＡｌＳｂ（ａ＝６．１３６Å）などのＩＩＩ−Ｖ族化合物、並びにＺｎＴｅ（ａ＝６．１０３Å）およびＣｄＳｅ（ａ＝６．０５２Å）半導体結晶などのＩＩ−ＶＩ化合物の格子定数に近い。
完全な格子整合は、六方晶半導体結晶の格子定数ａ1（格子定数ａ1は、六方晶単位セルの六方晶底面の辺の長さと定義される）が１．４２２Å（炭素原子距離）×３＝４．２６６Åに等しい場合にも達成される。これを図１Ａに示す。この値は、ＩＩ−ＶＩ材料ＣｄＳ（ａ1＝４．１６０Å）およびＣｄＳｅ（ａ1＝４．３０Å）結晶の六方晶形のａ1格子定数（半導体原子間の距離と同じ）に近い。
これら半導体結晶の多くが、ナノワイヤ成長の際に立方晶結晶構造および六方晶結晶構造の両方に形成され得ることも注目される。一般的にこれら結晶形のうち一方のみが安定するバルク成長または薄膜成長とは対照的である。同じ半導体の立方格子における原子間距離および六方格子における原子間距離は、ａ＝ａ1×ｓｑｒ（２）と通常ほぼ同じである。従って、グラファイト層に対する格子不整合も、両方の結晶構造についてほぼ同じになる。
理論に制限されるものではないが、グラファイト層における炭素原子の六方対称、および、立方晶半導体または六方晶半導体の原子のそれぞれ［１１１］および［０００１］結晶方向（大部分のナノワイヤ成長に好適な方向）における六方対称に起因して、半導体原子がグラファイト基板の炭素原子上方に理想的には六角形パターン中に配置された場合に、グラファイト基板と半導体との間で緊密な格子整合が達成される。これは新規かつ驚くべき発見であり、グラファイト基板上におけるナノワイヤのエピタキシャル成長が可能になる。
図１Ａにおいて、半導体原子は、六角形炭素環のいくつかの特定の中心上方、例えばくぼみ（Ｈ−サイト）に配置される。Ｈ−サイトの上部に配置する代わりに、全ての半導体原子を、炭素原子間のブリッジ（Ｂ−サイト）上方に、または全てを炭素原子の上部（Ｔ−サイト）に中心を合わせて、六方対称パターンが依然維持されるように厳格に移動（ｒｉｇｉｄｌｙ ｓｈｉｆｔｅｄ）させてもよい。半導体原子のこれら３つの異なる六角形配置は、半導体格子定数に関して同じ要件を与える。半導体原子がグラファイト基板の炭素原子に対してどの配置（Ｈ−、Ｂ−またはＴ−サイト位置上方）をとるかは半導体（それがＩＩ、ＩＩＩ、ＩＶ、ＶまたはＶＩ族の元素であるか等）および化学結合の形に左右され得る。
上記の説明では、全ての半導体原子が、グラファイト表面の上部で同じローカル位置（Ｈ−、Ｂ−またはＴ−サイト位置の上方）を持つことになる。原子がＨ−とＢ−サイトの両方（図１Ｂ）またはＨ−とＴ−サイトの両方（図１Ｃ）の上方に配置されても、半導体原子の六方対称を維持することができる。図１Ｂおよび１Ｃに示されているような原子配置により、半導体原子がグラファイト表面と格子整合するための２つの追加的な値が与えられる。図１Ｂのように、半導体原子がＨ−およびＢ−サイトの上方に交互に配置された場合、立方晶半導体結晶の格子定数ａが１．４２２Å×３／２×ｓｑｒ（６）＝５．２２５Åに等しければ完全な格子整合が達成される。この値は、Ｓｉ（ａ＝５．４３Å）、ＧａＰ（ａ＝５．４５Å）、ＡｌＰ（ａ＝５．４５Å）、ＩｎＮ（ａ＝４．９８Å）およびＺｎＳ（ａ＝５．４２Å）の格子定数に近い。六方晶半導体結晶については、格子定数ａ1が１．４２２Å×３／２×ｓｑｒ（３）＝３．６９４Åに等しければ完全な格子整合が達成される。この値は、ＩｎＮ（ａ1＝３．５４Å）およびＺｎＳ（ａ1＝３．８２Å）結晶の六方晶形のａ1格子定数に近い。
図１Ｃのように、半導体原子がＨ−およびＴ−サイトの上方に交互に配置された場合、立方晶半導体結晶の格子定数ａが１．４２２Å×２×ｓｑｒ（２）＝４．０２２Åに等しければ完全な格子整合が達成される。この値に近い格子定数を持つ立方晶半導体はいくつか存在し、最も近いものは３Ｃ ＳｉＣ（ａ＝４．３６Å）である。六方晶半導体結晶については、格子定数ａ1が１．４２２Å×２＝２．８４４Åに等しければ完全な格子整合が達成される。この値に近い格子定数を持つ六方晶半導体はいくつか存在し、最も近いものはＳｉＣ（ａ1＝３．０７Å）、ＡｌＮ（ａ1＝３．１１Å）、ＧａＮ（ａ1＝３．１９Å）およびＺｎＯ（ａ1＝３．２５Å）結晶である。
上記のような半導体原子の５つの異なる六角形配置は、このような材料の半導体ナノワイヤを垂直に成長させ、薄型炭素系グラファイト材料の上部に支持なしで立つ（ｆｒｅｅ ｓｔａｎｄｉｎｇ）ナノワイヤの形成を可能にする。
成長するナノワイヤと基板との間に格子不整合がないことが理想的であるが、ナノワイヤは、例えば薄膜と比べて、はるかに大きな格子不整合に対応できる。本発明のナノワイヤは、基板と約１０％までの格子不整合があってもよく、依然エピタキシャル成長が可能である。理想的には、格子不整合は７．５％以下、例えば５％以下とすべきである。
立方晶ＩｎＡｓ（ａ＝６．０５８Å）、立方晶ＧａＳｂ（ａ＝６．０９３Å）、立方晶ＣｄＳｅ（ａ＝６．０５２Å）および六方晶ＣｄＳｅ（ａ＝４．３０Å）などのいくつかの半導体について、格子不整合が非常に小さいため（＜〜１％）、これらの半導体の優れた成長が期待できる。
ＧａＡｓ（ａ＝５．６５３Å）などのいくつかの半導体について、半導体原子が図１Ａと同じサイトに配置された場合（ａ＝６．０３３Å、よってＧａＡｓの格子定数は６．３％小さい）または図１ＢのようにＨ−およびＢ−サイト上に交互に配置された場合（ａ＝５．２５５Å、よってＧａＡｓの格子定数は８．２％大きい）格子不整合が非常に近いため、両方の配置が可能である。
本発明の方法は、上記材料の半導体ナノワイヤを垂直に成長させ、薄型炭素系グラファイト材料の上部に支持なしで立つナノワイヤの形成を可能にする。
本発明において成長したナノワイヤは、長さが２５０ｎｍ〜数ミクロン、例えば５ミクロンまでであり得る。好ましくは、ナノワイヤは、長さ１ミクロン以上である。複数のナノワイヤが成長する場合、全てのナノワイヤがこれらの寸法要件を満たすのが好適である。理想的には、基板上に成長したナノワイヤの９０％以上が、長さ１ミクロン以上である。好ましくは、実質的に全てのナノワイヤが、長さ１ミクロン以上である。
さらに、成長したナノワイヤが同じ寸法、例えば互いに１０％以内であることが好適であろう。よって、基板上のナノワイヤの９０％以上（好ましくは、実質的に全て）が、同じ直径および／または同じ長さ（すなわち、互いの直径／長さの１０％以内）であることが好ましいであろう。従って、本質的に当業者は、均質性、および寸法面で実質的に同じナノワイヤを求めている。
ナノワイヤの長さは、多くの場合、成長プロセスが行われる時間の長さにより制御される。プロセス時間が長い程、一般的にナノワイヤは（非常に）長くなる。
ナノワイヤは、典型的には六角形の断面形状を有する。ナノワイヤは、２５〜２００ｎｍの断面直径（すなわち、厚さ）を有し得る。上記の通り、前記直径は、理想的にはナノワイヤの大部分にわたって均一である。ナノワイヤの直径は、以下に更に述べられるようなナノワイヤの作製に使用される原子の割合を操作することにより、制御することができる。
さらに、ナノワイヤの長さおよび直径は、それらが形成される温度に影響され得る。高い温度は、高いアスペクト比を促進する（例えば、より長いおよび／またはより薄いナノワイヤ）。当業者は、成長プロセスを操作して所望の寸法のナノワイヤを設計することができる。
本発明のナノワイヤは、１つ以上のＩＩＩ−Ｖ化合物、１つ以上のＩＩ−ＶＩ化合物から形成されるナノワイヤ、または、Ｓｉ、Ｇｅ、ＳｎもしくはＰｂ、特にＳｉおよびＧｅから選択される１つ以上のＩＶ族元素から成長するナノワイヤであり得る。従って、純粋なＩＶ族ナノワイヤ、またはＳｉＣおよびＳｉＧｅなどのナノワイヤの形成が考えられる。
ＩＩ族元素は、Ｂｅ、Ｍｇ、Ｃａ、Ｚｎ、ＣｄおよびＨｇである。本明細書における好適な選択肢は、ＺｎおよびＣｄである。
ＩＩＩ族の選択肢は、Ｂ、Ａｌ、Ｇａ、ＩｎおよびＴｌである。本明細書における好適な選択肢は、Ｇａ、ＡｌおよびＩｎである。
Ｖ族の選択肢は、Ｎ、Ｐ、Ａｓ、Ｓｂである。全てが好ましい。
ＶＩ族の選択肢としては、Ｏ、Ｓ、ＳｅおよびＴｅが挙げられる。ＳｅおよびＴｅの使用が好ましい。
ＩＩＩ−Ｖ族化合物の製造が好適である。ナノワイヤ成長の際に形成されるいかなる化合物も、後述のようにドーピングが存在する可能性があることから、完全に化学量論どおりである必要はないことが理解されよう。
ナノワイヤの製造に好適な化合物としては、ＩｎＡｓ、ＧａＡｓ、ＩｎＰ、ＧａＳｂ、ＩｎＳｂ、ＧａＰ、ＺｎＴｅ、ＣｄＳｅおよびＺｎＳｅが挙げられる。ＧａＡｓまたはＩｎＡｓの使用が非常に好ましい。他の選択肢としては、Ｓｉ、ＺｎＯ、ＧａＮ、ＡｌＮおよびＩｎＮが挙げられる。
二成分材料の使用が好ましいが、三成分または四成分のナノワイヤなどが本発明の方法により成長できない理由は何もない。その化合物の格子が基板、特にグラフェンの格子と整合する限り、エピタキシャル成長が期待できる。よって、２つの（ＩＩＩ）族カチオンが１つの（Ｖ）族アニオンと存在する三成分系、例えばＩｎＧａＡｓは、本明細書における選択肢の一つである。他の選択肢は、当業者には明らかであろう。
本発明の範囲には、ナノワイヤがドープされることも含まれる。ドーピングは通常、不純物イオンをナノワイヤに導入することを含む。不純物イオンは、１０19／ｃｍ3まで、好ましくは１０18／ｃｍ3までのレベルで導入することができる。ナノワイヤは、所望に応じて、非ドープ、ｐドープまたはｎドープすることができる。ドープ半導体は外因性の導体であり、一方の非ドープ半導体は真性である。
正孔濃度よりも電子濃度が高い外因性半導体は、ｎ型半導体として公知である。ｎ型半導体において、電子は多数キャリヤーであり、正孔は少数キャリヤーである。ｎ型半導体は、真性半導体にドナー不純物をドープすることで形成される。ＩＩＩ−Ｖ化合物に適したドナーは、例えばＳｉおよびＴｅであり得る。ＩＶ族半導体に適したドナーは、例えばＰおよびＡｓであり得る。
ｐ型半導体は、電子濃度よりも正孔濃度が高い。表現「ｐ型」は、正孔の正電荷のことをいう。ｐ型半導体において、正孔は多数キャリヤーであり、電子は少数キャリヤーである。ｐ型半導体は、真性半導体にアクセプタ不純物をドープすることで形成される。ＩＩＩ−Ｖ化合物に適したアクセプタは、例えばＢｅおよびＺｎであり得る。ＩＶ族半導体に適したアクセプタは、例えばＢであり得る。不純物がＩＩＩ−Ｖ化合物でドナーまたはアクセプタとして作用するかどうかは、成長面の配向および成長条件に依存する場合もあることが理解されよう。ドープ剤は、成長プロセス中に導入することもできるし、ナノワイヤ形成後のイオン注入により導入することもできる。
本発明のナノワイヤはエピタキシャルに成長する。ナノワイヤは共有結合または擬似的ファンデルワールス結合（ｑｕａｓｉ ｖａｎ ｄｅｒ Ｗａａｌｓ ｂｉｎｄｉｎｇ）を介して、下に横たわるグラファイト基板に取り付けられる。それに伴い、基板とナノワイヤ基部との結合部には、結晶面がナノワイヤ内にエピタキシャルに形成される。これらが互いに同じ結晶学的方向に積み重なることにより、ナノワイヤがエピタキシャル成長する。好ましくは、ナノワイヤは垂直に成長する。本明細書において使用される垂直にという用語は、ナノワイヤがグラファイトサポートに対して直角に成長することを示す。実験科学ではその成長角度は正確に９０°でないかもしれないが、用語垂直には、ナノワイヤが垂直／直角の約１０°以内、例えば５°以内であることを示すことが理解されよう。
基板は、好ましくは複数のナノワイヤを含むことが理解されよう。好ましくは、ナノワイヤは、互いにほぼ平行に成長する。従って、９０％以上、例えば９５％以上、好ましくは実質的に全てのナノワイヤが、基板の同じ面から同じ方向に成長することが好適である。
基板内には、エピタキシャル成長が起こり得るたくさんの面があることが理解されよう。実質的に全てのナノワイヤが、同じ面において平行になるように成長することが好適である。その面が基板に対して直角であることが最も好ましい。
本発明のナノワイヤは、好ましくは、立方晶結晶構造を持つナノワイヤについては［１１１］方向、六方晶結晶構造を持つナノワイヤについては［０００１］方向に成長すべきである。成長するナノワイヤの結晶構造が立方晶である場合、これは軸方向成長がおこる立方晶ナノワイヤと触媒液滴との（１１１）界面も表す。ナノワイヤが六方晶結晶構造を持つ場合、ナノワイヤと触媒液滴との（０００１）界面は、軸方向成長がおこる面を表す。面（１１１）と面（０００１）の両方は、ナノワイヤの同じ（六角形）の面を表す。つまり、面の呼び方は、成長するナノワイヤの結晶構造によって変わる。
ナノワイヤは、好ましくは分子線エピタキシー（ＭＢＥ）により成長が行われる。本発明の範囲には、気相堆積法の使用、例えばＣＶＤ、特に有機金属ＣＶＤ（ＭＯＣＶＤ）または有機金属気相エピタキシー（ＭＯＶＰＥ）法も含まれるが、ＭＢＥの使用が非常に好適である。この方法では、基板に各反応物、例えば、ＩＩＩ族元素およびＶ族元素の分子線が、好ましくは同時に供給される。ＭＢＥ技術を用いて、例えばＩＩＩおよびＶ族元素を選択的に供給できる拡散促進エピタキシー（ＭＥＥ）または原子層ＭＢＥ（ＡＬＭＢＥ）を使用することにより、グラファイト基板上におけるナノワイヤの核生成および成長の高度な制御が達成され得る。
好適な技術は、固体ソースＭＢＥである。この方法では、ガリウムおよびヒ素などの超純元素がゆっくりと蒸発（例えば、ガリウム）または昇華（例えば、ヒ素）を始めるまで個々の噴散セル内で加熱される。ガス状の元素はその後基板上で凝結し、そこで互いに反応し得る。ガリウムおよびヒ素の例においては、単結晶ガリウムヒ素が形成される。用語「線（ビーム）」は、蒸発した原子（例えば、ガリウム）または分子（例えば、Ａｓ4またはＡｓ2）が互いに干渉しない、または、それらが基板に到達するまで真空室ガスと干渉しないという意味で使用する。
ＭＢＥを用いて、ドーピングイオンも容易に導入することができる。図２は、ＭＢＥプロセスの装置の候補である。
分子線エピタキシー（ＭＢＥ）は、バックグラウンド圧力が通常約１０-10〜１０-9Ｔｏｒｒの超高真空で行われる。ナノ構造は通常ゆっくりと成長が行われ、その速度は例えば数μｍ／時間まで、例としては約１０μｍ／時間である。これにより、ナノワイヤがエピタキシャル成長し、構造性能は最大になる。
本発明の範囲には、ナノワイヤが触媒の存在下または非存在下で成長が行われることも含まれる。よって、無触媒でナノワイヤを成長させることは、本発明の実施形態の一つである。
好ましくは、触媒は成長プロセスにおいて使用される。前記触媒は、ナノワイヤを構成する元素の一つであってもよいし（いわゆる自己触媒）、ナノワイヤを構成する全ての元素と異なっていてもよい。
触媒アシスト成長において、前記触媒は、ＡｕもしくはＡｇ、またはナノワイヤの成長に使用される族からの金属（例えば、ＩＩまたはＩＩＩ族金属）、中でも実際のナノワイヤを構成する金属元素の一つであり得る（自己触媒作用）。従って、例えばＩｎ（Ｖ族）ナノワイヤの触媒としてＧａを使うというように、ＩＩＩ−Ｖナノワイヤ成長用の触媒としてＩＩＩ族から別の元素を使うことができる。前記触媒は、好ましくは、Ａｕまたはその成長が自己触媒である（すなわち、Ｇａ（Ｖ族）ナノワイヤにＧａを用いる等）。前記触媒をグラファイト基板上に堆積して、ナノワイヤ成長の核生成部位として機能させることができる。理想的には、これは、基板表面上に形成される触媒物質の薄膜を提供することで達成できる。触媒膜が溶解すると（多くの場合、１つ以上の半導体ナノワイヤ構成要素と共晶合金を形成する）、基板上に液滴が形成され、これらの液滴はナノワイヤが成長できるポイントを形成する。触媒は液体、分子線は気体、そしてナノワイヤは固体成分を提供することから、これは気相−液相−固相成長（ＶＬＳ）と呼ばれる。いくつかの場合、いわゆる気相−固相−固相成長（ＶＳＳ）機構により、触媒粒子はナノワイヤ成長中に固体であってもよい。ナノワイヤが成長するにつれて（ＶＬＳ法により）、液体（例えば、金）の液滴はナノワイヤ上部にとどまる。これを図に示す。
上記のように、自己触媒ナノワイヤを調製することも可能である。自己触媒とは、ナノワイヤの成分の一つがその成長の触媒として機能することを意味する。
例えば、Ｇａ層を基板に設けて溶解すると、Ｇａ含有ナノワイヤ成長の核生成部位として機能する液滴を形成することができる。また、Ｇａ金属部分は、最終的にはナノワイヤ上部に位置し得る。触媒を成分として含むナノワイヤの触媒としてＩＩ族金属またはＩＩＩ族金属を用いることにより、同様のプロセスを実施することができる。
より詳細には、Ｇａ／Ｉｎフラックスを一定期間基板の表面に供給すると、基板の加熱により表面上においてＧａ／Ｉｎ液滴の形成を開始することができる。そのとき、基板温度をそのナノワイヤの成長に適した温度に設定することができる。成長温度は、３００〜７００℃の範囲であり得る。しかしながら、採用される温度は、ナノワイヤにおける材料の性質および触媒材料により特有である。ＧａＡｓに関して、好適な温度は５９０〜６３０℃ 、例えば６１０℃である。ＩｎＡｓに関して、前記範囲はより低く、例えば４３０〜５４０℃ 、例としては４５０℃である。
触媒膜がひとたび堆積し、溶解すれば、Ｇａ／Ｉｎ噴散セルおよび対イオン噴散セルのシャッターを同時に開けることにより、ナノワイヤの成長を開始することができる。
噴散セルの温度を利用して、成長速度を制御することができる。従来の平面（層ごと）成長の際に測定された都合のよい成長速度は、０．０５〜２μｍ／時間、例えば０．１μｍ／時間である。
分子線の圧力を、成長させるナノワイヤの性質によって調整することもできる。ビーム等価圧力の適切なレベルは、１×１０-7〜１×１０-5Ｔｏｒｒである。
驚いたことに、ＭＢＥを使用すると、ＧａＡｓ基板の（１１１）Ｂ面上においてＧａＡｓナノワイヤの成長が垂直におこる傾向があることを見出した。
反応物間（例えば、ＩＩＩ族原子およびＶ族分子）の線フラックス比を変更することができる。好適なフラックス比は、他の成長パラメータおよび成長させるナノワイヤの性質によって決まる。
反応物間の線フラックス比がナノワイヤの結晶構造に影響を及ぼし得ることを見出した。例えば、Ａｕを触媒として使用し、成長温度５４０℃、平面（層ごと）成長速度０．６μｍ／時間相当のＧａフラックス、およびＡｓ4のビーム等価圧力（ＢＥＰ）９×１０-6Ｔｏｒｒの条件下でＧａＡｓナノワイヤの成長を行うと、ウルツ鉱結晶構造が生じる。これとは対照的に、成長温度は同じであるが、平面成長速度０．９μｍ／時間相当のＧａフラックス、およびＡｓ4のＢＥＰ４×１０-6Ｔｏｒｒの条件下でＧａＡｓナノワイヤの成長を行うと、閃亜鉛鉱結晶構造が生じる。
いくつかの場合、成長パラメータを変更することにより、ナノワイヤの直径を変化させることができる。例えば、Ａｓ4フラックスが軸方向のナノワイヤの成長速度を決定するという条件下で自己触媒ＧａＡｓナノワイヤの成長を行った場合、Ｇａ：Ａｓ4フラックス比を大きくする／小さくすることにより、ナノワイヤの直径を大きくする／小さくすることができる。従って、当業者は様々な方法でナノワイヤを操作することができる。
よって、複数の工程を採用すること、例えば２工程の成長手順、例としてはナノワイヤの核生成とナノワイヤの成長を別々に最適化することは、本発明の実施形態の一つである。
ＭＢＥの大きな利点は、成長するナノワイヤを例えば反射高速電子線回折（ＲＨＥＥＤ）を使ってその場で分析できる点である。ＲＨＥＥＤは、結晶物質の表面の特性を調べるのに通常使用される技術である。このテクノロジーは、ナノワイヤがＭＯＶＰＥなどの他の技術で形成された場合には容易に適用することができない。
上記技術の一つの限界は、基板の表面上においてナノワイヤが成長する場所の制御に限界がある点である。ナノワイヤは触媒の液滴が形成される場所に成長するが、それらの液滴が形成され得る場所の制御がほとんどない。さらなる課題は、液滴の大きさを容易に制御できない点である。小さ過ぎてナノワイヤの核生成を開始できない液滴が形成されると、ナノワイヤの収量が低くなる可能性がある。これは、高収量のナノワイヤ成長を可能にするには小さすぎる金によって形成された液滴としての金の触媒を使用した場合特有の問題である。
より規則的なナノワイヤ配列を調製するために、本願発明者らは、基板上にマスクを使用することを考えた。このマスクに、ナノワイヤが表面全体にわたって均一に成長できる規則的な孔を設けることができる。前記マスクにおける孔パターンは、従来のフォト／電子ビームリソグラフィまたはナノインプリンティングを用いて容易に製作することができる。集束イオンビームテクノロジーを利用して、ナノワイヤ成長用のグラファイト表面上に規則的な核生成部位の配列を形成してもよい。
このように、マスクを基板に設け、グラファイト基板表面に露出する孔を、任意に規則的なパターンで、エッチングすることができる。さらに、孔の大きさを慎重に制御することができる。次に、それらの孔に触媒を導入して、ナノワイヤ成長用の核生成部位を提供することができる。孔を規則的に配置することにより、規則的なパターンのナノワイヤを成長させることができる。
さらに、確実に各孔に一つだけナノワイヤを成長させるために、孔の大きさを制御することができる。最後に、孔の中に形成される触媒の液滴がナノワイヤの成長に足る大きさになるように、孔を作製することができる。このように、Ａｕ触媒作用を用いた場合でも、規則的な配列のナノワイヤを成長させることができる。
前記マスクの材料は、堆積したときに下に横たわるグラファイト層を著しく損傷するものでなければ、いずれの材料であってもよい。本実施形態において使用される孔は、ナノワイヤの直径よりも僅かに大きい直径、例えば２００ｎｍまでであり得る。最小孔径は、５０ｎｍ、好ましくは少なくとも１００〜２００ｎｍであり得る。
マスク自体は、二酸化シリコンまたは窒化シリコンといった不活性な化合物から作製することができる。電子線堆積法、ＣＶＤ、プラズマ促進ＣＶＤおよびスパッタリングなどの都合の良い技術を用いて、マスクを基板の表面上に設けることができる。マスク自体の厚さは、５０ｎｍ未満であり得る。
グラファイト基板上に正確に位置付けされたＡｕ触媒ナノワイヤを調製するために、例えば厚さ５０ｎｍ未満のＡｕ薄膜を、マスクに孔パターンをエッチングした後に堆積することができる。前記堆積は、フォトレジストまたは電子ビームレジストを用いて上部に形成することができる。前記フォトレジストまたは電子ビームレジストを取り除くこと、いわゆる「リフトオフ（ｌｉｆｔ ｏｆｆ）プロセス」により、規則的に配列されたＡｕドットのパターンをグラファイト基板の表面上に製作することができる。選択的に、配列パターンの製作後にマスクを部分的または完全に取り除いてもよい。
本発明において、触媒アシスト成長技術を採用することが好適ではあるが、触媒不在下でグラファイト基板上にナノワイヤが成長し得ることが考えられる。これは特にマスクとの併用により、可能となり得る。
具体的には、気相−固相成長法を用いるだけで、ナノワイヤの成長が可能となり得る。このように、ＭＢＥにおいて、触媒無しで反応物、例えばＩｎおよびＡｓを基板に用いるだけでナノワイヤを形成することができる。これは本発明のさらなる態様を成し、従って本発明は、上記元素から形成された半導体ナノワイヤのグラファイト基板上における直接成長を提供する。従って、用語「直接」は、成長を可能にする触媒膜の不在を意味する。
上記のように、本発明のナノワイヤは、好ましくは立方晶（閃亜鉛鉱）構造または六方晶（ウルツ鉱）構造として成長する。本願発明者らは、上述したように、基板に供給される反応物の量を操作することにより、成長するナノワイヤの結晶構造を変えることができることを見出した。例えば、Ｇａ供給量が高いと強制的にＧａＡｓ結晶は立方晶結晶構造になる。供給量が低いと六方晶構造が促進される。従って、反応物の濃度を操作することにより、ナノワイヤ内部の結晶構造を変化させることができる。
異なる結晶構造を導入することで、ナノワイヤに存在する電子特性を異ならせることができる。これは、結晶相量子ドットの形成を可能にし、他の興味深いエレクトロニクス技術を発展させ得る。
本発明の範囲には、ナノワイヤを形成する材料の性質が成長プロセスの際に変更されることも含まれる。このように、分子線の性質を変更することにより、異なる構造部分がナノワイヤ内に導入される。初期のＧａＡｓナノワイヤは、例えばＧａ供給をＩｎ供給に変えることにより、ＩｎＡｓナノワイヤ部と共に伸長し得る。またそのＧａＡｓ／ＩｎＡｓナノワイヤは、Ｇａ供給などに戻すことにより、ＧａＡｓナノワイヤ部と共に伸長し得る。また、異なる電気的特性を持つ異なる構造を開発することにより、本願発明者らは、製造業者があらゆる種類の最終適用に向けて調整できる魅力的で操作可能な電子特性をナノワイヤに提供する。
本発明のナノワイヤを、公知の方法、例えば放射状のエピタキシャルシェルでコーティングしてもよい。例えば、真性または外因性のコアのナノワイヤを別タイプの半導体のシェルでコーティングすることにより、真性および外因性の半導体の混合体を形成することができる。より複雑なナノワイヤも、外因性および真性の導体の混合体から形成することができる。絶縁性真性層を、例えばｐドープされた外因性層およびｎドープされた外因性層の間に配置することができる。従って、ｐドープコアを、外側にｎドープ外因性導体シェルを有する真性半導体シェルにより覆うことができる（または、その逆）。これは、発光ダイオードおよび太陽電池技術における特有の用途である。
シェルコーティングは、当業者に公知／明白な適した成長パラメータを用いて、ＭＢＥまたは他のエピタキシャル技術（例えば、ＭＯＶＰＥ）により実施することができる。本発明は、グラファイト基板上における特定の一方向のみへのナノワイヤの作製を可能にする。そのような構造は、テンプレートとしてのナノワイヤを有する単一ドメイン結合層（ｓｉｎｇｌｅ-ｄｏｍａｉｎ ｃｏａｌｅｓｃｅｎｃｅ ｌａｙｅｒ）の成長、または、電子、光電子、フォトニック用途などの半導体装置の製造を容易にする。
［用途］
本発明のナノワイヤは、幅広い実用性をもつ。それらは半導体であり、半導体技術が役立つすべての分野における用途提供が期待できる。前記ナノワイヤは、主に集積ナノエレクトロニクスおよびナノオプトエレクトロニクスの用途に使用される。
それらの発展に理想的な装置は、ナノワイヤ太陽電池であろう。そのような太陽電池は、効率的、安価かつ同時にフレキシブルになる素質がある。ナノワイヤ太陽電池は急速に発展している分野であり、これらの価値ある材料のさらなる用途がここ数年で見出されるであろう
半導体ナノワイヤは、そのシャープな先端、高いアスペクト比、並びに高い熱安定性および機械的安定性により、電界放出エミッタの候補でもある。その非常に高い表面積対体積比は、生物学的センサおよび化学的センサ、効率的なエネルギー変換装置および記憶装置において活用できる。
同様の概念を、発光ダイオード（ＬＥＤ）、導波管およびレーザの製作にも用いることができる。
本発明を、下記の非限定的実施例および図と関連づけてさらに説明する。
［図面の簡単な説明］
図１Ａは、立方晶結晶構造または六方晶結晶構造のそれぞれ（１１１）面および（０００１）面における、グラファイト基板の炭素原子（灰色の円）の六角形位置および半導体原子（黄色の円）の六角形位置を示す。グラファイト基板と完全な格子整合を達成するために必要な半導体原子間の間隔（４．２６６Å＝３×１．４２２Å（炭素原子距離））を示す。この実施例において、半導体原子は、六角形炭素環のいくつかの特定のくぼみ（Ｈ−サイト）中心上方に配置される。Ｈ−サイトの上部に配置する代わりに、全ての半導体原子を、炭素原子間のブリッジ（Ｂ−サイト）上方に、または全てを炭素原子の上部（Ｔ−サイト）上方に中心を合わせて、六方対称パターンが依然維持されるように厳格に移動させてもよい。
図１Ｂは、グラフェン表面の炭素原子のＨ−およびＢ−サイト上部の、立方晶結晶構造または六方晶結晶構造のそれぞれ（１１１）面および（０００１）面における半導体原子の位置を示す。グラファイト基板と完全な格子整合を達成するために必要な半導体原子間の間隔（３．６９４Å＝３／２×ｓｑｒ（３）×１．４２２Å（炭素原子距離））を示す。
図１Ｃは、グラフェン表面の炭素原子のＨ−およびＴ−サイト上部の、立方晶結晶構造または六方晶結晶構造のそれぞれ（１１１）および（０００１）面における半導体原子の位置を示す。グラファイト基板と完全な格子整合を達成するために必要な半導体原子間の間隔（２．８４４Å＝２×１．４２２Å（炭素原子距離））を示す。
図２は、ＭＢＥ実験装置を示す。
図３Ａは、グラファイト上に成長したＧａ（自己）触媒のＧａＡｓナノワイヤの理想図である。
図３Ｂは、ＭＢＥによりキッシュグラファイトフレーク上に成長した２つの垂直なＧａアシストＧａＡｓナノワイヤの４５°傾斜図ＳＥＭ画像である。球状粒子はＧａ液滴である。
図３Ｃは、キッシュグラファイト上部にエピタキシャル成長した垂直なＧａアシストＧａＡｓナノワイヤのグラファイト／ナノワイヤ界面を示す断面ＴＥＭ画像である。
図４は、グラファイト表面上のマスクの図を示し、前記マスクには孔がエッチングされている。
本発明を、下記の非限定的実施例と関連づけて説明する。
［実施例１］
［実験手順］
Ｇａ二重フィラメントセル、Ｉｎ二重フィラメントセル（ＳＵＭＯ）およびＡｓバルブ付きクラッカーセルを備え、二量体と四量体の比率を固定させるバリアンゲンＩＩモジュラー（Ｖａｒｉａｎ Ｇｅｎ ＩＩ Ｍｏｄｕｌａｒ）分子線エピタキシー（ＭＢＥ）システム内で、ナノワイヤ（ＮＷ）を成長させた。現在の研究では、ヒ素の主要種はＡｓ4である。ＮＷの成長は、キッシュグラファイトフレーク上、または、酸化シリコンウエハーに堆積したＮｉ膜上に化学気相堆積（ＣＶＤ）技術で直接成長させたグラフェン膜（１〜７単層厚）上で行われる。前記ＣＶＤグラフェン膜は、米国の「グラフェンスーパーマーケット（Ｇｒａｐｈｅｎｅ Ｓｕｐｅｒｍａｒｋｅｔ）」から購入した。２つの異なる手順を用いて、サンプルを調製した。第１の手順では、サンプルをイソプロパノール洗浄し、次に窒素でブロードライし、シリコンウエハーにＩｎ結合した。第２の手順では、電子線蒸発室において、前記第１の手順を用いて調製した前記サンプル上に厚さ３０ｎｍ以下のＳｉＯ2層を堆積し、次に電子ビームリソグラフィおよびプラズマエッチングを用いて前記ＳｉＯ2に直径１００ｎｍ以下の孔を製作した。
次に、前記サンプルをＭＢＥシステムに入れてＮＷ成長を行った。Ａｓシャッターを閉じた状態で、先ずはＧａ／ＩｎフラックスをＧａ／Ｉｎフラックスおよび所望の液滴サイズに応じて通常５秒〜１０分の時間間隔で表面に供給し、表面上におけるＧａ／Ｉｎ液滴の形成を開始した。基板温度をＧａＡｓ／ＩｎＡｓナノワイヤの成長に適した温度、すなわちそれぞれ６１０℃／４５０℃まで昇温した。ＧａＡｓ／ＩｎＡｓナノワイヤの成長は、Ｇａ／Ｉｎ噴散セルのシャッター並びにＡｓ噴散セルのシャッターおよびバルブを同時に開けることにより開始された。Ｇａ／Ｉｎ噴散セルの温度を、公称平面成長速度が０．１μｍ／時間となるようにあらかじめ設定した。ＧａＡｓナノワイヤを形成するために、１．１×１０-6ＴｏｒｒのＡｓ4フラックスを使用し、一方ＩｎＡｓナノワイヤを形成するために、Ａｓ4フラックスを４×１０-6Ｔｏｒｒに設定した。

Claims (14)

  1. グラファイト基板上にエピタキシャル成長したナノワイヤを１つ以上含む物質の組成物であって、
    前記ナノワイヤは、１つ以上のＩＩＩ−Ｖ族化合物を含み、前記ＩＩＩ族元素は、Ａｌ、ＧａまたはＩｎを含み、前記Ｖ族元素は、Ｎ、Ｐ、ＡｓまたはＳｂを含み、
    前記ナノワイヤは、［１１１］方向または［０００１］方向に成長し、
    前記グラファイト基板は、厚み２０ｎｍ以下のグラフェン、グラファン、または酸化グラフェンの基板を含む組成物。
  2. 前記ナノワイヤは、ＧａＳｂ、ＧａＰ、ＧａＡｓ、ＩｎＧａＡｓ、ＧａＮ、ＡｌＮまたはＩｎＡｓを含む、請求項１に記載の組成物。
  3. 前記グラファイト基板は、グラフェンを含む、請求項１または２に記載の組成物。
  4. 前記グラファイト基板は、フレキシブルで透明である、請求項１〜３のいずれかに記載の組成物。
  5. 前記ナノワイヤは、直径が２００ｎｍ以下であり、長さが５μｍまでである、請求項１〜４のいずれかに記載の組成物。
  6. 前記基板は複数のナノワイヤを含み、前記ナノワイヤは実質的に平行である、請求項１〜５のいずれかに記載の組成物。
  7. 前記ナノワイヤは、前記ナノワイヤの上部に触媒を含む、請求項１〜６のいずれかに記載の組成物。
  8. グラファイト基板上にエピタキシャル成長したナノワイヤを１つ以上調製する方法であって、
    （Ｉ）ＩＩＩ−Ｖ族元素を、前記グラファイト基板の表面に準備する工程と、
    （ＩＩ）前記グラファイト基板の表面からナノワイヤを１つ以上エピタキシャル成長させる工程とを含み、
    前記ＩＩＩ族元素は、Ａｌ、ＧａまたはＩｎを含み、前記Ｖ族元素は、Ｎ、Ｐ、ＡｓまたはＳｂを含み、
    前記ナノワイヤは、［１１１］方向または［０００１］方向に成長し、
    前記グラファイト基板は、厚み２０ｎｍ以下のグラフェン、グラファン、または酸化グラフェンの基板を含む
    方法。
  9. 触媒が、前記基板上に堆積される、請求項８に記載の方法。
  10. 前記触媒は、Ａｕ、または前記ナノワイヤに成長させる金属である、請求項９に記載の方法。
  11. 前記基板は孔パターンのマスクでコーティングされ、前記触媒は前記孔パターンを介して露出する前記グラファイト基板の表面上に導入される、請求項９〜１０のいずれかに記載の方法。
  12. 前記孔パターンのマスクは、ＳｉＯ2またはＳｉ3Ｎ4を含む、請求項１１に記載の方法。
  13. 前記孔パターンを介して露出する前記グラファイト基板の表面は、酸素、水素、ＮＯ2およびそれらの組み合わせのガスを用いたプラズマ処理により改質される、請求項１１または１２に記載の方法。
  14. 請求項１〜７のいずれかに記載の組成物を含む装置。
JP2013543715A 2010-12-13 2011-12-13 グラファイト基板上のナノワイヤエピタキシー Active JP6006729B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1021112.6 2010-12-13
GBGB1021112.6A GB201021112D0 (en) 2010-12-13 2010-12-13 Nanowires
PCT/EP2011/072612 WO2012080252A1 (en) 2010-12-13 2011-12-13 Nanowire epitaxy on a graphitic substrate

Publications (2)

Publication Number Publication Date
JP2014506222A JP2014506222A (ja) 2014-03-13
JP6006729B2 true JP6006729B2 (ja) 2016-10-12

Family

ID=43567105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013543715A Active JP6006729B2 (ja) 2010-12-13 2011-12-13 グラファイト基板上のナノワイヤエピタキシー

Country Status (15)

Country Link
US (2) US9966257B2 (ja)
EP (1) EP2652771B1 (ja)
JP (1) JP6006729B2 (ja)
KR (1) KR101931394B1 (ja)
CN (1) CN103477418B (ja)
AU (2) AU2011344238B2 (ja)
BR (1) BR112013014613A2 (ja)
CA (1) CA2820904C (ja)
DK (1) DK2652771T3 (ja)
EA (1) EA026823B1 (ja)
ES (1) ES2777951T3 (ja)
GB (1) GB201021112D0 (ja)
MY (1) MY164032A (ja)
SG (1) SG191131A1 (ja)
WO (1) WO2012080252A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015528202A (ja) * 2012-06-21 2015-09-24 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） 太陽電池

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
JP5876408B2 (ja) * 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
US10266963B2 (en) 2013-03-08 2019-04-23 The United States Of America, As Represented By The Secretary Of The Navy Growth of crystalline materials on two-dimensional inert materials
US9018056B2 (en) 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US9236432B2 (en) 2013-03-20 2016-01-12 The United States Of America, As Represented By The Secretary Of The Navy Graphene base transistor with reduced collector area
GB201311101D0 (en) * 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) * 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
CN103531441B (zh) * 2013-10-23 2016-05-04 中国科学院半导体研究所 基于分叉纳米线的多端量子调控器件的制备方法
US10403889B2 (en) 2014-10-21 2019-09-03 RAMOT AT TEL-AVIV UNlVERSITY LTD. High-capacity silicon nanowire based anode for lithium-ion batteries
KR102266615B1 (ko) 2014-11-17 2021-06-21 삼성전자주식회사 전계 효과 트랜지스터를 포함하는 반도체 소자 및 그 제조 방법
KR101694485B1 (ko) * 2014-12-16 2017-01-10 한국생산기술연구원 태양 전지의 제조 방법 및 이에 의한 태양 전지
CN107170510A (zh) * 2014-12-31 2017-09-15 重庆元石石墨烯技术开发有限责任公司 金属纳米线—石墨烯桥架结构复合材料及其制备方法
CN104766910B (zh) * 2015-02-06 2017-07-04 中山大学 一种GaN纳米线及其制备方法
JP2016167534A (ja) * 2015-03-10 2016-09-15 日本電信電話株式会社 ナノワイヤの製造方法
AU2016292850B2 (en) 2015-07-13 2019-05-16 Crayonano As Nanowires or nanopyramids grown on graphitic substrate
BR112018000603A2 (pt) * 2015-07-13 2018-09-11 Crayonano As fotodetetores e diodos emitindo luz com forma de nanofios/nanopirâmides
CA2993884A1 (en) * 2015-07-31 2017-02-09 Crayonano As Process for growing nanowires or nanopyramids on graphitic substrates
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
EP3182459A1 (en) * 2015-12-15 2017-06-21 IMEC vzw Method of producing a pre-patterned structure for growing vertical nanostructures
CN105544017B (zh) * 2016-01-27 2017-07-14 浙江大学 一种高导电石墨烯纤维及其制备方法
US9711607B1 (en) * 2016-04-15 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. One-dimensional nanostructure growth on graphene and devices thereof
CN106653567A (zh) * 2016-12-01 2017-05-10 中国工程物理研究院电子工程研究所 一种基于聚焦离子束诱导的有序砷化镓量子点的制备方法
CN106803478B (zh) * 2016-12-05 2019-12-06 南京大学 一种GaN纳米结构阵列生长方法
GB201701829D0 (en) 2017-02-03 2017-03-22 Norwegian Univ Of Science And Tech (Ntnu) Device
CN108572196A (zh) * 2017-03-08 2018-09-25 天津大学 基于硅-氧化钨纳米线异质结构的气敏元件及其制备方法和应用
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
KR102483991B1 (ko) * 2018-02-13 2022-12-30 성균관대학교산학협력단 마이크로 버블 집적구조체 및 이의 제조방법
WO2019206844A1 (en) * 2018-04-22 2019-10-31 Epinovatech Ab Reinforced thin-film device
CN112331553B (zh) * 2019-07-16 2024-04-05 中国科学院苏州纳米技术与纳米仿生研究所 纳米线单片外延集成结构、制作方法与应用
GB201910170D0 (en) 2019-07-16 2019-08-28 Crayonano As Nanowire device
CN110284198B (zh) * 2019-07-22 2020-11-10 南京大学 一种控制GaN纳米线结构与形貌的分子束外延生长方法
CN110504159B (zh) * 2019-08-21 2021-05-11 中国科学院半导体研究所 硅衬底上立式GaSb纳米线及其制备方法
GB201913701D0 (en) 2019-09-23 2019-11-06 Crayonano As Composition of matter
EP3836227A1 (en) 2019-12-11 2021-06-16 Epinovatech AB Semiconductor layer structure
EP3866189B1 (en) 2020-02-14 2022-09-28 Epinovatech AB A mmic front-end module
EP3879706A1 (en) 2020-03-13 2021-09-15 Epinovatech AB Field-programmable gate array device
EP4101945B1 (en) 2021-06-09 2024-05-15 Epinovatech AB A device for performing electrolysis of water, and a system thereof
CN114656274B (zh) * 2022-03-08 2023-05-05 西北工业大学 一种纳米线阵列改性石墨烯蜂窝增强纳米气凝胶隔热吸波复合材料
GB202212397D0 (en) 2022-08-25 2022-10-12 Crayonano As Nanowire device with mask layer
CN117664401B (zh) * 2023-12-08 2024-04-26 浙江大学 一种铁路监测用柔性无源压力传感器

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4213801A (en) 1979-03-26 1980-07-22 Bell Telephone Laboratories, Incorporated Ohmic contact of N-GaAs to electrical conductive substrates by controlled growth of N-GaAs polycrystalline layers
KR101008294B1 (ko) 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
JP3823784B2 (ja) 2001-09-06 2006-09-20 富士ゼロックス株式会社 ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
FR2840452B1 (fr) 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
US7594982B1 (en) 2002-06-22 2009-09-29 Nanosolar, Inc. Nanostructured transparent conducting electrode
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
JP4701161B2 (ja) * 2003-04-04 2011-06-15 キューナノ エービー 正確に位置決めされたナノウィスカおよびナノウィスカアレイ、およびそれらを作成する方法
US7354850B2 (en) * 2004-02-06 2008-04-08 Qunano Ab Directionally controlled growth of nanowhiskers
WO2006000790A1 (en) 2004-06-25 2006-01-05 Btg International Limited Formation of nanowhiskers on a substrate of dissimilar material
KR100533645B1 (ko) 2004-09-13 2005-12-06 삼성전기주식회사 발광 효율을 개선한 발광 다이오드
GB2418532A (en) 2004-09-28 2006-03-29 Arima Optoelectronic Textured light emitting diode structure with enhanced fill factor
US7939218B2 (en) 2004-12-09 2011-05-10 Nanosys, Inc. Nanowire structures comprising carbon
EP1829141B1 (en) 2004-12-09 2013-05-29 Nanosys, Inc. Nanowire-based membrane electrode assemblies for fuel cells
EP2410582B1 (en) 2005-05-24 2019-09-04 LG Electronics Inc. Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
EP1952467B9 (en) 2005-11-21 2012-03-14 Nanosys, Inc. Nanowire structures comprising carbon
US7570355B2 (en) 2006-01-27 2009-08-04 Hewlett-Packard Development Company, L.P. Nanowire heterostructures and methods of forming the same
US7643136B2 (en) 2006-02-02 2010-01-05 Optilia Instrument Ab Device for inspection of narrow spaces and objects in narrow spaces
WO2008048704A2 (en) 2006-03-10 2008-04-24 Stc.Unm Pulsed growth of gan nanowires and applications in group iii nitride semiconductor substrate materials and devices
FR2904146B1 (fr) 2006-07-20 2008-10-17 Commissariat Energie Atomique Procede de fabrication d'une nanostructure a base de nanofils interconnectes,nanostructure et utilisation comme convertisseur thermoelectrique
JP4106397B2 (ja) 2006-09-14 2008-06-25 株式会社島津製作所 光または放射線検出器の製造方法
US7442575B2 (en) * 2006-09-29 2008-10-28 Texas Christian University Method of manufacturing semiconductor nanowires
US8426224B2 (en) 2006-12-18 2013-04-23 The Regents Of The University Of California Nanowire array-based light emitting diodes and lasers
US20080191317A1 (en) * 2007-02-13 2008-08-14 International Business Machines Corporation Self-aligned epitaxial growth of semiconductor nanowires
JP2010525557A (ja) 2007-03-28 2010-07-22 クナノ アーベー ナノワイヤ回路構造物
KR100904588B1 (ko) 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US7714317B2 (en) 2007-08-30 2010-05-11 Brookhaven Science Associates, Llc Assembly of ordered carbon shells on semiconducting nanomaterials
KR101541560B1 (ko) 2007-10-26 2015-08-03 큐나노 에이비 이종 재료상의 나노와이어 성장
US8273983B2 (en) 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
US8435676B2 (en) 2008-01-09 2013-05-07 Nanotek Instruments, Inc. Mixed nano-filament electrode materials for lithium ion batteries
US7871653B2 (en) 2008-01-30 2011-01-18 Ocean Duke Corporation Double-stack shrimp tray
US8129763B2 (en) 2008-02-07 2012-03-06 International Business Machines Corporation Metal-oxide-semiconductor device including a multiple-layer energy filter
JP5386747B2 (ja) 2008-02-21 2014-01-15 公益財団法人神奈川科学技術アカデミー 半導体基板、半導体素子、発光素子及び電子素子
KR101445877B1 (ko) * 2008-03-24 2014-09-29 삼성전자주식회사 산화아연 나노와이어의 제조방법
TW200952184A (en) 2008-06-03 2009-12-16 Univ Nat Taiwan Structure of mixed type heterojunction thin film solar cells and its manufacturing method
WO2010014032A1 (en) 2008-07-07 2010-02-04 Glo Ab A nanostructured LED
US8735797B2 (en) 2009-12-08 2014-05-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
WO2010056064A2 (ko) 2008-11-13 2010-05-20 주식회사 엘지화학 리튬 이차전지용 비수 전해액 및 이를 구비한 리튬 이차전지
KR101071906B1 (ko) 2008-11-14 2011-10-11 한국과학기술원 단결정 게르마늄코발트 나노와이어, 게르마늄코발트 나노와이어 구조체, 및 이들의 제조방법
CN101504961B (zh) 2008-12-16 2010-08-11 华中科技大学 面发射多色发光二极管及其制造方法
US8389387B2 (en) 2009-01-06 2013-03-05 Brookhaven Science Associates, Llc Segmented nanowires displaying locally controllable properties
KR101650310B1 (ko) 2009-01-16 2016-08-24 삼성전자주식회사 도광부재 및 이를 구비하는 제전유닛, 화상형성장치, 화상독취장치
FR2941688B1 (fr) 2009-01-30 2011-04-01 Commissariat Energie Atomique Procede de formation de nano-fils
WO2010087853A1 (en) 2009-01-30 2010-08-05 Hewlett-Packard Development Company Photovoltaic structure and solar cell and method of fabrication employing hidden electrode
WO2010096035A1 (en) 2009-02-23 2010-08-26 Nanosys, Inc. Nanostructured catalyst supports
US20120135158A1 (en) 2009-05-26 2012-05-31 Sharp Kabushiki Kaisha Methods and systems for electric field deposition of nanowires and other devices
US9162896B2 (en) 2009-05-31 2015-10-20 College Of William And Mary Method for making polymer composites containing graphene sheets
JP5299105B2 (ja) 2009-06-16 2013-09-25 ソニー株式会社 二酸化バナジウムナノワイヤとその製造方法、及び二酸化バナジウムナノワイヤを用いたナノワイヤデバイス
CN101931507B (zh) 2009-06-18 2012-09-05 华为技术有限公司 码本生成方法、数据传输方法及装置
US8409366B2 (en) 2009-06-23 2013-04-02 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
WO2011016616A2 (ko) * 2009-08-03 2011-02-10 인제대학교 산학협력단 신규한 구조의 탄소계 나노복합체 및 이의 제조방법
US8507797B2 (en) 2009-08-07 2013-08-13 Guardian Industries Corp. Large area deposition and doping of graphene, and products including the same
WO2011048808A1 (ja) 2009-10-20 2011-04-28 パナソニック株式会社 発光ダイオード素子およびその製造方法
JP4718652B2 (ja) 2009-10-21 2011-07-06 パナソニック株式会社 太陽電池およびその製造方法
KR20110057989A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 그래핀과 나노구조체의 복합 구조체 및 그 제조방법
US9306099B2 (en) 2009-12-01 2016-04-05 Samsung Electronics Co., Ltd. Material including graphene and an inorganic material and method of manufacturing the material
WO2011067893A1 (ja) 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
WO2011081440A2 (ko) 2009-12-30 2011-07-07 성균관대학교산학협력단 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
WO2011090863A1 (en) 2010-01-19 2011-07-28 Eastman Kodak Company Ii-vi core-shell semiconductor nanowires
US8377729B2 (en) 2010-01-19 2013-02-19 Eastman Kodak Company Forming II-VI core-shell semiconductor nanowires
US8212236B2 (en) 2010-01-19 2012-07-03 Eastman Kodak Company II-VI core-shell semiconductor nanowires
US20110240099A1 (en) 2010-03-30 2011-10-06 Ellinger Carolyn R Photovoltaic nanowire device
TWI440074B (zh) 2010-04-02 2014-06-01 Univ Nat Chiao Tung 一種在三族氮化物磊晶過程中降低缺陷產生的方法
EP2557597A4 (en) 2010-04-07 2014-11-26 Shimadzu Corp RADIATION DETECTOR AND METHOD FOR MANUFACTURING SAME
BR112012030016B8 (pt) 2010-05-24 2021-05-18 Siluria Technologies Inc processo para preparar etileno a partir de metano e método para preparar um produto a jusante de etileno
JP4949540B2 (ja) 2010-06-07 2012-06-13 パナソニック株式会社 太陽電池及びその製造法
KR101781552B1 (ko) 2010-06-21 2017-09-27 삼성전자주식회사 보론 및 질소로 치환된 그라핀 및 제조방법과, 이를 구비한 트랜지스터
KR20130138657A (ko) 2010-06-24 2013-12-19 글로 에이비 배향된 나노와이어 성장을 위해 버퍼 층을 갖는 기판
WO2012021460A2 (en) 2010-08-07 2012-02-16 Michael Eugene Young Device components with surface-embedded additives and related manufacturing methods
CN102376817A (zh) 2010-08-11 2012-03-14 王浩 一种半导体光电器件的制备方法
KR20130093115A (ko) 2010-09-01 2013-08-21 샤프 가부시키가이샤 발광 소자 및 그 제조 방법, 발광 장치의 제조 방법, 조명 장치, 백라이트, 표시 장치 및 다이오드
WO2012029381A1 (ja) 2010-09-01 2012-03-08 シャープ株式会社 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト、表示装置、並びにダイオード
KR101636915B1 (ko) 2010-09-03 2016-07-07 삼성전자주식회사 그래핀 또는 탄소나노튜브를 이용한 반도체 화합물 구조체 및 그 제조방법과, 반도체 화합물 구조체를 포함하는 반도체 소자
KR101691906B1 (ko) 2010-09-14 2017-01-02 삼성전자주식회사 Ⅲ족 질화물 나노로드 발광 소자 제조방법
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
KR101802374B1 (ko) 2010-10-05 2017-11-29 삼성전자주식회사 도핑된 그래핀 함유 투명전극, 그의 제조방법, 및 이를 구비하는 표시소자와 태양전지
US8321961B2 (en) 2010-10-07 2012-11-27 International Business Machines Corporation Production scale fabrication method for high resolution AFM tips
KR101217209B1 (ko) 2010-10-07 2012-12-31 서울대학교산학협력단 발광소자 및 그 제조방법
KR101142545B1 (ko) 2010-10-25 2012-05-08 서울대학교산학협력단 태양전지 및 그 제조 방법
JP6069209B2 (ja) 2010-11-12 2017-02-01 ジェンティウム ソシエタ ア レスポンサビリタ リミタータ 移植片対宿主病（ｇｖｈｄ）の予防および／または治療に使用するためのデフィブロタイド
US20120141799A1 (en) 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
KR20120065792A (ko) 2010-12-13 2012-06-21 삼성전자주식회사 나노 센서 및 그의 제조 방법
KR20120083084A (ko) 2011-01-17 2012-07-25 삼성엘이디 주식회사 나노 로드 발광 소자 및 그 제조 방법
KR101227600B1 (ko) 2011-02-11 2013-01-29 서울대학교산학협력단 그래핀-나노와이어 하이브리드 구조체에 기반한 광센서 및 이의 제조방법
US8591990B2 (en) 2011-03-25 2013-11-26 GM Global Technology Operations LLC Microfiber supported metal silicide nanowires
JP2012230969A (ja) 2011-04-25 2012-11-22 Sumitomo Electric Ind Ltd ＧａＮ系半導体デバイスの製造方法
US9713650B2 (en) 2011-05-06 2017-07-25 The Research Foundation For The State University Of New York Magnetic graphene-like nanoparticles or graphitic nano- or microparticles and method of production and uses thereof
US9564579B2 (en) 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
WO2012167282A1 (en) 2011-06-02 2012-12-06 Brown University High-efficiency silicon-compatible photodetectors based on ge quantumdots and ge/si hetero-nanowires
KR101305705B1 (ko) 2011-07-12 2013-09-09 엘지이노텍 주식회사 터치 패널 및 전극 제조 방법
US20130020623A1 (en) 2011-07-18 2013-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for single gate non-volatile memory device
CN102254969B (zh) 2011-08-17 2012-11-14 中国科学院苏州纳米技术与纳米仿生研究所 基于纳米柱阵列的光电器件及其制作方法
KR101217216B1 (ko) 2011-08-31 2012-12-31 서울대학교산학협력단 전자 소자 및 그 제조 방법
WO2013052541A2 (en) 2011-10-04 2013-04-11 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona Acting For And On Behalf Of Arizona State University Quantum dots, rods, wires, sheets, and ribbons, and uses thereof
US8440350B1 (en) 2011-11-10 2013-05-14 GM Global Technology Operations LLC Lithium-ion battery electrodes with shape-memory-alloy current collecting substrates
US20130158322A1 (en) 2011-11-29 2013-06-20 Siluria Technologies, Inc. Polymer templated nanowire catalysts
KR20130069035A (ko) 2011-12-16 2013-06-26 삼성전자주식회사 그래핀상의 하이브리드 나노구조체 형성 방법
GB201200355D0 (en) * 2012-01-10 2012-02-22 Norwegian Univ Sci & Tech Ntnu Nanowires
EP2815423B1 (en) 2012-02-14 2017-05-24 Hexagem AB Gallium nitride nanowire based electronics
TW201344749A (zh) 2012-04-23 2013-11-01 Nanocrystal Asia Inc 以塡膠燒結方式製造選擇性成長遮罩之方法
US20130311363A1 (en) 2012-05-15 2013-11-21 Jonathan E. Ramaci Dynamically re-programmable transaction card
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
FR2997558B1 (fr) 2012-10-26 2015-12-18 Aledia Dispositif opto-electrique et son procede de fabrication
EP2922891A1 (en) 2012-11-26 2015-09-30 Massachusetts Institute of Technology Nanowire-modified graphene and methods of making and using same
JP5876408B2 (ja) 2012-12-14 2016-03-02 日本電信電話株式会社 ナノワイヤの作製方法
CN103050498B (zh) 2012-12-28 2015-08-26 中山大学 一种微纳米线阵列结构紫外雪崩光电探测器及其制备方法
GB201311101D0 (en) 2013-06-21 2013-08-07 Norwegian Univ Sci & Tech Ntnu Semiconducting Films
GB2517186A (en) 2013-08-14 2015-02-18 Norwegian University Of Science And Technology Radial P-N junction nanowire solar cells
KR101517551B1 (ko) 2013-11-14 2015-05-06 포항공과대학교 산학협력단 발광소자의 제조방법 및 그에 의해 제조된 발광소자
BR112018000603A2 (pt) 2015-07-13 2018-09-11 Crayonano As fotodetetores e diodos emitindo luz com forma de nanofios/nanopirâmides

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015528202A (ja) * 2012-06-21 2015-09-24 ノルウェージャン ユニバーシティ オブ サイエンス アンド テクノロジー（エヌティーエヌユー） 太陽電池

Also Published As

Publication number Publication date
AU2015213350A1 (en) 2015-09-03
EA026823B1 (ru) 2017-05-31
CA2820904A1 (en) 2012-06-21
ES2777951T3 (es) 2020-08-06
WO2012080252A1 (en) 2012-06-21
AU2011344238B2 (en) 2015-05-14
EP2652771A1 (en) 2013-10-23
JP2014506222A (ja) 2014-03-13
EA201390802A1 (ru) 2013-12-30
KR20140014105A (ko) 2014-02-05
CN103477418B (zh) 2017-09-01
US20130334497A1 (en) 2013-12-19
US9966257B2 (en) 2018-05-08
DK2652771T3 (da) 2020-03-23
BR112013014613A2 (pt) 2018-04-03
US10861696B2 (en) 2020-12-08
AU2011344238A1 (en) 2013-07-11
CA2820904C (en) 2020-03-10
US20180254184A1 (en) 2018-09-06
CN103477418A (zh) 2013-12-25
KR101931394B1 (ko) 2018-12-21
MY164032A (en) 2017-11-15
AU2015213350B2 (en) 2017-07-27
SG191131A1 (en) 2013-07-31
GB201021112D0 (en) 2011-01-26
EP2652771B1 (en) 2020-02-05

Similar Documents

Publication Publication Date Title
JP6006729B2 (ja) グラファイト基板上のナノワイヤエピタキシー
US11450528B2 (en) Process for growing nanowires or nanopyramids on graphitic substrates
JP6147277B2 (ja) グラフェンのトップ及びボトム電極を備えたナノワイヤーデバイス及びそのようなデバイスの製造方法
JP6343608B2 (ja) 太陽電池
JP6463743B2 (ja) グラファイト基板上のｉｉｉ−ｖ族またはｉｉ−ｖｉ族化合物半導体膜

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150520

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20160324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160909

R150 Certificate of patent or registration of utility model

Ref document number: 6006729

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250