JP5798848B2 - 接続方法及び接続構造体の製造方法 - Google Patents

接続方法及び接続構造体の製造方法 Download PDF

Info

Publication number
JP5798848B2
JP5798848B2 JP2011200883A JP2011200883A JP5798848B2 JP 5798848 B2 JP5798848 B2 JP 5798848B2 JP 2011200883 A JP2011200883 A JP 2011200883A JP 2011200883 A JP2011200883 A JP 2011200883A JP 5798848 B2 JP5798848 B2 JP 5798848B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring electrode
fpc
cushioning material
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011200883A
Other languages
English (en)
Other versions
JP2012054564A (ja
Inventor
裕美 久保出
裕美 久保出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Dexerials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dexerials Corp filed Critical Dexerials Corp
Priority to JP2011200883A priority Critical patent/JP5798848B2/ja
Publication of JP2012054564A publication Critical patent/JP2012054564A/ja
Application granted granted Critical
Publication of JP5798848B2 publication Critical patent/JP5798848B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525Means for applying energy, e.g. heating means
    • H01L2224/753Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301Bonding head
    • H01L2224/75314Auxiliary members on the pressing surface
    • H01L2224/75315Elastomer inlay
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品と基板とを異方性導電接続させる接続方法、及び接続構造体の製造方法に関する。
従来より、電子部品と基板とをフェースダウンで接続する方法として、フリップチップ実装法やマイクロバンプボンディング実装法等の実装法が挙げられる(特許文献1参照)。
これらの実装法では、接続信頼性を高めること等を目的に、電子部品の電極(バンプ)と基板の電極との間に異方性導電フィルム(ACF:Anisotropic Conductive Film)を挟み込み、熱加圧ツールの加熱した加圧ヘッドによって熱加圧する。これにより、導電性粒子を押し潰して電子部品と基板とを電気的に接続する。電極間にない導電性粒子は、異方性導電フィルムの絶縁性樹脂に分散されており、電気的に絶縁した状態を維持している。すなわち、電極がある部分でのみ電気的導通が図られることになる。
このような接続処理においては、熱加圧によって、溶融した異方性導電フィルムが接続構造体からはみ出して熱加圧ツールに付着することがある。また、電子部品に対して加圧ヘッドの加圧圧力が不均一に掛かることで、電子部品の一部が変形する場合がある。特に、電子部品が例えばFPCのように、薄くて柔らかい部材からなる場合には、その変形度合が大きい。
そこで、熱加圧時、熱加圧ツールへの異方性導電フィルムの付着を防止するとともに、電子部品に対する加圧圧力の均一化を図るため、熱加圧ツールの加圧ヘッドと電子部品との間に、所定の厚みを有するポリイミドシート、テフロンシート、シリコンラバーシート等からなる緩衝材を介在させる方法がある。
この方法では、例えば、図2(A)に示すように、熱加圧ツール105の支持部105aに接続された加圧ヘッド105bと、電子部品の一種であるFPC103との間にポリイミドシート、テフロンシート、シリコンラバーシート等からなる緩衝材104を介在させる。そして、図2(B)に示すように、加熱した加圧ヘッド105bの加圧面105cを緩衝材104を介してFPC本体103a上面に押し当てて熱加圧を行う。熱加圧によって、異方性導電フィルム102の接着剤組成物(バインダ)102aを溶融させてガラスパネル101のパネル本体101aに形成された基板電極101bとFPC103の配線電極103bとの間に導電性粒子102bを介在させ、接着剤組成物102aを硬化させる。これにより、ガラスパネル101とFPC103とを電気的及び機械的に接続する。
特許2754883号公報
しかしながら、このようにFPC103と加圧ヘッド105bとの間に緩衝材104を介在させて熱加圧を行っても、熱加圧後の接続構造体においては、図3(A)に示すように、FPC本体103aの配線電極103bが形成されていない電極間部分が異方性導電フィルム102側に押されることで、FPC103が湾曲することがある。FPC103の配線電極103bが形成されていない電極間部分は、配線電極103bが形成されている部分(電極形成部分)よりも薄くて厚み方向における強度が小さい。このような電極間部分に電極形成部分と同様の加圧圧力が掛かることで湾曲が生じると考えられる。この場合、熱加圧ツール105を離すと、図3(B)に示すように、FPC本体103aの湾曲した電極間部分には元の形に戻ろうとする力(応力)が矢印方向に働いてスプリングバックを生じさせる。このスプリングバックによって、硬化した異方性導電フィルム102とFPC103の電極間部分との間には隙間106が生じてしまう。これによって、FPC103の一部が異方性導電フィルム102から剥離してしまう。
また、緩衝材の種類によっては、その化学的或いは物理的性質によって、電子部品の電極上に圧力が掛かりにくい、接続する電子部品間においてアライメントがずれる等の問題が生じてしまう。
本発明は、このような従来の実情に鑑みて提案されたものである。すなわち、本発明は、電子部品と基板とを熱加圧によって異方性導電接続させる場合に、電子部品がいわゆるスプリングバックを生じさせて異方性導電フィルムから剥離することを抑制し、これにより高い接続信頼性を得ることが可能な接続方法、及び接続構造体の製造方法を提供することを目的とする。
前述の目的を達成するために、本発明の接続方法は、基板と電子部品とを異方性接続する接続方法において、異方性接続部材を介して基板上に電子部品を仮配置する仮配置工程と、一方の面に電子部品の配線電極の配線パターンに応じたパターンの凸部が形成されている緩衝材を介して電子部品を押圧し、基板と電子部品とを圧着接続する接続工程とを有し、緩衝材の凸部は、電子部品本体の配線電極が形成されていない面と対峙されて配線電極の直上方向に位置し、凸部のライン幅L、配線電極のライン幅L 、隣り合う凸部のピッチ幅P、及び隣り合う配線電極のピッチ幅P において、L=0.5L 〜L 、P=P であり、凸部のライン幅L、隣り合う凸部間のスペース幅Sにおいて、L/S=1/3〜1/1である
また、前述の目的を達成するために、本発明の接続構造体の製造方法は、基板と電子部品とが異方性接続されてなる接続構造体の製造方法において、異方性接続部材を介して基板上に電子部品を仮配置する仮配置工程と、一方の面に電子部品の配線電極の配線パターンに応じたパターンの凸部が形成されている緩衝材を介して電子部品を押圧し、基板と電子部品とを圧着接続する接続工程とを有し、緩衝材の凸部は、電子部品本体の配線電極が形成されていない面と対峙されて配線電極の直上方向に位置し、凸部のライン幅L、配線電極のライン幅L 、隣り合う凸部のピッチ幅P、及び隣り合う配線電極のピッチ幅P において、L=0.5L 〜L 、P=P であり、凸部のライン幅L、隣り合う凸部間のスペース幅Sにおいて、L/S=1/3〜1/1である
本発明によれば、電子部品と基板とを異方性接続する際、電子部品がスプリングバックによって異方性接続部材から剥離することを抑制することができ、これにより、電子部品と基板との接続構造体において、高い接続信頼性を得ることができる。
本実施の形態における接続方法で用いる構造体の模式断面図であり、(A)、(B)はそれぞれ接続前、接続後の構造体を示す模式断面図である。 従来の接続方法で用いる構造体の模式断面図であり、(A)、(B)はそれぞれ接続前、接続後の構造体を示す模式断面図である。 従来の接続方法によって接続された接続構造体の模式断面図であり、(A)は熱加圧後の接続構造体、(B)はスプリングバックが生じた接続構造体をそれぞれ示す模式断面図である。
以下、本発明の接続方法の具体的な実施の形態(以下、「本実施の形態」という。)について、図面を参照しながら、詳細に説明する。
図1は、本実施の形態における接続方法で用いる構造体の模式断面図である。本実施の形態の接続方法は、絶縁性の接着剤組成物12aに導電性粒子12bが分散されてなる異方性導電フィルム12を介してガラスパネル11とフレキシブルプリント基板(FPC)13とを異方導電接続するものである。
この接続処理においては、図1(A)に示すように、熱加圧ツール15の支持部15aに接続された加圧ヘッド15bとFPC13との間に緩衝材14を介在させる。緩衝材本体14aの一方の面には、配線電極13bの配線パターンに応じたパターンの凸部14bが形成されている。図1(B)に示すように、凸部14bとFPC本体13aの配線電極13bが形成されていない面とを対峙させるとともに、配線電極13bの直上方向に凸部14bが位置するようにして、緩衝材14をFPC本体13b上に配置する。そして、緩衝材本体14a上に、熱加圧ツール15の加熱した加圧ヘッド15bの加圧面15cを押し当てて熱加圧を行う。
ガラスパネル11としては、例えばアルカリガラスパネル、ガラス製の液晶ディスプレイ(LCD)パネル、ガラス製のプラズマディスプレイパネル(PDP)、ガラス製の有機ELパネル等を挙げることができる。
ガラスパネル11は、パネル本体11aの一方の面に、複数の基板電極11bが形成されている。また、FPC13には、FPC本体13aの一方の面のパネル電極11bに対応する位置に配線電極13bが形成されている。
加圧ヘッド15bによる熱加圧によって、基板電極11bと配線電極13bとの間に導電性粒子12bが挟持されてガラスパネル11とFPC13とが熱圧着される。これにより、ガラスパネル11とFPC13とが電気的及び機械的に接続されてなる接続構造体を得る。
加圧ヘッド15bによる加圧圧力は、配線電極13bの配線パターンに応じた凸部14bのみを介してFPC13に掛かる。このため、FPC13に対する加圧圧力は、凸部14bの直下にある、FPC本体13aの配線電極13bの形成された部分(電極形成部分13a)及び配線電極13bに掛かるようになる。
その一方で、加圧ヘッド15bによる加圧圧力は、配線電極13bが形成されていないFPC本体部分(電極間部分13a)には掛からない。このため、電極間部分13aが異方性導電フィルム12の方向に沈み込むように湾曲することが抑制される。これにより、熱加圧後に熱加圧ツール15を離しても、FPC本体13aの電極間部分13aには応力が働かないことから、この電極間部分13aにおいてスプリングバックが生じることがない。すなわち、硬化した異方性導電フィルム12と電極間部分13aとの間には、このスプリングバックによって隙間が生じることがないことから、FPC13が異方性導電フィルム12から剥離することが抑制される。その結果、得られた接続構造体は、高い接続信頼性を発揮することができる。
図1(A)に示すように、FPC13の配線電極13bの幅方向長さをライン幅Lとし、隣り合う配線電極13b間の長さをスペース幅Sとする。また、配線電極13bのピッチ幅Pは、P=L+Sである。同様に、緩衝材14の凸部14bの幅方向長さをライン幅Lとし、隣り合う凸部14b間の長さをスペース幅Sとする。また、凸部14bのピッチ幅Pは、P=L+Sである。また、ピッチ幅Pはピッチ幅Pと同一であることが好ましい。後述するように、凸部14bのライン幅Lは、配線電極13bのライン幅L以下であることが好ましく、配線電極13bのライン幅Lの1/2以上、ライン幅L以下であることが特に好ましい。例えばピッチ幅Pが100μmでありライン幅Lが50μmである場合、凸部14bのライン幅Lは、25〜50μmとすることが好ましい。この場合、隣り合う凸部14b間のスペース幅Sは、50〜75μmが好ましい。すなわち、L=0.5L〜L、L/S=1/3〜1/1であることが好ましい。凸部14bと配線電極13bとにおいて、このように特定されることで、加圧ヘッド15bの加圧圧力は、緩衝材14の凸部14bを介してFPC本体13aの電極形成部分13aと配線電極13bに対して掛かり、電極間部分13aには掛からないようになる。その結果、熱加圧後にFPC本体13aの電極間部分13aと異方性導電フィルム12との間にスプリングバックによる剥離が抑制される。
一方、LがLよりも大きくなると、FPC本体13aの配線電極13bの形成部分のみならず、電極間部分13aの略半分の領域においても加圧圧力が掛かることから、緩衝材14は内側に湾曲し易くなる。すなわち、電極間部分13aの略半分の領域に、緩衝材14の凸部14bがより強く押し込まれるため、緩衝材14が内側に湾曲する。これにより、導通状態が不良となり、接着強度も低くなる。
また、凸部14bのライン幅Lと、配線電極13bのライン幅Lとを略同一とすることにより、加圧ヘッド15bの加圧圧力は、緩衝材14の凸部14bを介してFPC本体13aの配線電極形成部分13a全体と配線電極13b全体に対して十分に掛かり、電極間部分13aには掛からない。その結果、熱加圧後にFPC本体13aの電極間部分13aと異方性導電フィルム12との間にスプリングバックによる剥離が抑制されるとともに、良好な導通性、接着強度を得ることができる。このように、加圧圧力が配線電極13b全体に対して十分に掛かることで、配線電極13bと基板電極11bとの間において接着剤組成物12bが十分に加圧されることで導通性が良好となるとともに、高い接着強度を実現する接続構造体とすることができる。
緩衝材14としては、例えばFPC13をもう1つ用意し、これを適用することができる。緩衝材14としてFPC13を適用することで、緩衝材14とFPC13とのサイズ及び構成を同一とすることができる。このため、FPC13と緩衝材14(FPC13)の積層方向において、凸部14bと配線電極13bの幅方向右端の位置、幅方向左端の位置を何れも一致させることができる。その結果、FPC13の配線電極13bに対して圧力をより均一に且つ効率的に掛けることができる。また、FPC13を緩衝材14として適用することにより、FPCの作製時に生じる切れ端部分や、使用期限が切れたFPC等を廃棄せずに有効に利用することができる。また、緩衝材14としてFPC13とは別の部材を製造する必要がないため、部品点数を削減することができる。
なお、緩衝材14は、FPCに限定されず、凸部14bを備えた他の何れの材料であってもよく、例えば、凸部14bを備えたフィルム、プラスチック基板等を挙げることができる。
異方性導電フィルム12は、絶縁性の接着剤組成物12aに導電性粒子12bが分散された通常の異方性導電フィルムである。接着剤組成物12aは、例えば膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する。
膜形成樹脂としては、平均分子量が10000〜80000程度の樹脂が好ましく、特にエポキシ樹脂、変形エポキシ樹脂、ウレタン樹脂、フェノキシ樹脂等の各種の樹脂が挙げられる。中でも、膜形成状態、接続信頼性等の観点からフェノキシ樹脂が好ましい。
熱硬化性樹脂としては、常温で流動性を有していれば特に限定されず、例えば市販のエポキシ樹脂が挙げられる。このようなエポキシ樹脂としては、例えば、ナフタレン型エポキシ樹脂、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、ビスフェノール型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ナフトール型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂等が挙げられる。これらは単独でも、2種以上の組み合わせであってもよい。
潜在性硬化剤としては、加熱硬化型、UV硬化型等の各種硬化剤が挙げられる。潜在性硬化剤は、通常では反応せず、熱、光、加圧等の用途に応じて選択される各種のトリガにより活性化し、反応を開始する。熱活性型潜在性硬化剤の活性化方法には、加熱による解離反応などで活性種(カチオンやアニオン)を生成する方法、室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法、モレキュラーシーブ封入タイプの硬化剤を高温で溶出して硬化反応を開始する方法、マイクロカプセルによる溶出・硬化方法等が存在する。熱活性型潜在性硬化剤としては、イミダゾール系、ヒドラジド系、三フッ化ホウ素−アミン錯体、スルホニウム塩、アミンイミド、ポリアミン塩、ジシアンジアミド等や、これらの変性物があり、これらは単独でも、2種以上の混合体であってもよい。中でも、マイクロカプセル型イミダゾール系潜在性硬化剤が好適である。
シランカップリング剤としては、エポキシ系、アミノ系、メルカプト・スルフィド系、ウレイド系等を挙げることができる。シランカップリング剤を添加することにより、有機材料と無機材料との界面における接着性が向上される。
導電性粒子12bとしては、例えば、ニッケル、鉄、銅、アルミニウム、錫、鉛、クロム、コバルト、銀、金等の各種金属や金属合金の粒子、金属酸化物、カーボン、グラファイト、ガラスやセラミック、プラスチック等の粒子の表面に金属をコートしたもの、或いはこれらの粒子の表面に更に絶縁薄膜をコートしたもの等を使用することができる。樹脂粒子の表面に金属をコートしたものを用いる場合、樹脂粒子としては、例えばエポキシ樹脂、フェノール樹脂、アクリル樹脂、アクリロニトリル・スチレン(AS)樹脂、ベンゾグアナミン樹脂、ジビニルベンゼン系樹脂、スチレン系樹脂等の粒子を挙げることができる。
異方性導電フィルム12は、その一方又は両方の面に導電性粒子を含有しない接着剤層(NCF(Non conductive Film))をラミネート等によって形成するようにしてもよい。
また、異方性導電フィルム12は、その一方又は両方の面に剥離フィルムを設けるようにしてもよい。
剥離フィルムは、例えば、PET(Poly Ethylene Terephthalate)、OPP(Oriented Polypropylene)、PMP(Poly-4-methlpentene−1)、PTFE(Polytetrafluoroethylene)等にシリコーン等の剥離剤を塗布してなり、異方性導電フィルム12の乾燥を防ぐとともに、異方性導電フィルム12の形状を維持する。
異方性導電フィルム12は、例えば、膜形成樹脂、熱硬化性樹脂、潜在性硬化剤、シランカップリング剤等を含有する接着剤組成物12aを調整し、接着剤組成物12aをバーコーター、塗布装置等を用いて剥離フィルム上に塗布し、オーブン等によって乾燥させることによって得られる。
次に、本実施の形態の接続方法の処理工程について説明する。先ず、図1(A)に示すように、ガラスパネル11上の所定の位置に異方性導電フィルム12を貼り付ける(貼付工程)。
次に、FPC13を異方性導電フィルム12上に仮配置する(仮配置工程)。この仮配置工程では、基板電極11bと配線電極13bとが対向するようにFPC13を仮配置する。
続いて、緩衝材14の凸部14bとFPC本体13の配線電極13bが形成されていない面とを対峙させ、凸部14bが配線電極13bの直上方向に位置するように緩衝材14をFPC本体13a上に配置する(緩衝材配置工程)。
なお、緩衝材配置工程では、FPC本体13の配線電極13bが形成されていない面における配線電極13b幅方向両端の直上位置(図1(A)の矢印先端位置)に、アライメントマークを記すようにしてもよい。L<Lである場合には、アライメントマーク間に凸部14bが位置するように緩衝材14をFPC本体13a上に配置する。また、L=Lである場合には、アライメントマークと凸部14bの幅方向一端又は両端とが一致するように緩衝材14をFPC本体13a上に配置する。これによって、FPC本体13aと緩衝材14との位置ずれが抑制された厳密なアライメントを実現することができる。
その後、緩衝材14の上面に熱加圧ツール15の加熱した加圧ヘッド15bを押し当ててガラスパネル11とFPC13とを圧着接続する(接続工程)。熱加圧時の加圧ヘッド15bによる加圧圧力は、例えば0.5MPa〜120MPaのうちの所定の値とすることができる。また、熱加圧時の加圧ヘッド15bによる加熱温度は、異方性導電フィルム12中の熱硬化性樹脂の硬化温度以上の温度(熱硬化性樹脂の種類によっても異なるが、例えば130〜220℃のうちの所定の値)とすることができる。また、熱加圧時の加圧ヘッド15bによる熱加圧時間は、例えば3〜20秒のうちの所定の時間とすることができる。
このような熱加圧による接続処理によって、異方性導電フィルム12を介してガラスパネル11とFPC13とが接続されてなる接続構造体が製造される。
なお、異方性導電フィルム12を貼り付けた後、異方性導電フィルム12の位置合わせ状態を確認し、位置ずれ等の不具合が生じている場合には、異方性導電フィルム12を剥離して再度異方性導電フィルム12を正しい位置で貼り付けるリペア処理を行うようにしてもよい(リペア工程)。
以上、本実施の形態について説明したが、本発明が前述の実施の形態に限定されるものでないことは言うまでもなく、本発明の要旨を逸脱しない範囲で種々の変更が可能である。
上述の実施の形態では、異方性接続部材として、フィルム状の異方性導電部材である異方性導電フィルムを用いたが、これに限定されない。異方性接続部材としては、例えば絶縁性の接着剤組成物に導電性粒子が分散された導電性接着剤ペーストを塗布するようにして使用するペースト状の異方性導電部材であってもよい。また、異方性接続部材は、導電性粒子を含有しない接着剤層(NCF)であってもよく、絶縁性の接着剤組成物のみからなる接着剤ペーストを塗布するようにして使用するペースト状の異方性接続部材であってもよい。
また、上述の実施の形態では、基板としてガラスパネルを用い、電子部品としてFPCを用いたが、これらに限定されず、ガラスパネルに替えてリジッドパネル等の他の基板を用いてもよく、また、FPCに替えてICチップ、コンデンサ等の他の電子部品を用いてもよい。
以下、本発明の具体的な実施例について実験結果を基に説明する。
<実施例1>
ガラスパネルとFPCとを異方性導電フィルムを介して接続し、接続構造体を製造した。ガラスパネルとしては、基板電極が形成されたものを使用した。FPCとしては、ガラスパネルの基板電極に対応する位置に配線電極が形成されたものを使用した。
先ず、ビスA型フェノキシ樹脂(商品名YP50、新日鐵化学株式会社製)30質量部、ビスフェノールA型液状エポキシ樹脂(商品名EP828、三菱化学株式会社製)30質量部、イミダゾール系潜在性硬化剤(商品名PHX3941HP、旭化成株式会社製)40質量部、エポキシ系シランカップリング剤(商品名A−187、モメンティブ・パフォーマンス・マテリアルズ株式会社製)1質量部からなる絶縁性の接着剤組成物に、NiAuメッキ樹脂粒子(平均粒径4μm)により構成される導電性粒子(商品名ミクロパールAUL 平均粒子径4μm、積水化学工業株式会社製)35質量部を分散させ、1層構造の異方性導電フィルムを作製した。
作製した異方性導電フィルムを用いてガラスパネルとFPCとを接続する処理を行った。先ず、ガラスパネル上の所定の位置に異方性導電フィルムを貼り付けた。異方性導電フィルムの位置ずれが生じていないことを確認した後、ガラスパネルの基板電極とFPCの配線電極とを対向させて異方性導電フィルム上にFPC(配線電極のピッチ幅P(=L+S)=200μm、配線電極のライン幅L=100μm、スペース幅S=100μm、L/S=100/100)を配置した。FPCと同一のFPC(凸部のピッチ幅P=200μm、凸部のライン幅L=100μm、スペース幅S=100μm、L/S=100/100)を緩衝材として用意した。緩衝材としてのFPCを異方性導電フィルム上に配置したFPC上に配置した。具体的には、FPCからなる緩衝材における配線電極からなる凸部と異方性導電フィルム上に配置したFPC本体の配線電極が形成されていない面とを対峙させ、緩衝材としてのFPCを、凸部が配線電極の直上方向に位置するように先に配置したFPC本体上に配置した。
その後、緩衝材の上面に熱加圧ツールの加熱した加圧ヘッドを押し当て、熱加圧によって異方性導電フィルムを硬化させた。これにより、ガラスパネルとFPCとが圧着接続されてなる接続構造体を作製した。熱加圧条件は、加圧圧力:1MPa、加熱温度:180℃、熱加圧時間:8秒とした。
<実施例2>
熱加圧条件において、加圧圧力を5MPaとした以外は、実施例1と同様にして接続構造体を作製した。
<実施例3>
緩衝材として、配線電極のライン幅(L):50μm、スペース幅(S):150μm、L/S=50/150のFPCを用いた以外は、実施例1と同様にして接続構造体を作製した。
<比較例1>
実施例1の緩衝材本体(FPC本体)とサイズ及び形状が同一の凸部を有しないテフロンフィルム(商品名ニトフロン、日東電工包装システム株式会社製)を緩衝材として用いた以外は、実施例1と同様にして接続構造体を作製した。
<比較例2>
熱加圧条件において加圧圧力を5MPaとした以外は、比較例1と同様にして接続構造体を作製した。
<比較例3>
実施例1の緩衝材本体(FPC本体)とサイズ及び形状が同一の凸部を有しないシリコンラバーフィルム(商品名サーコンTR、富士分子工業株式会社製)を緩衝材として用いた以外は、実施例1と同様にして接続構造体を作製した。
<比較例4>
熱加圧条件において加圧圧力を5MPaとした以外は、比較例3と同様にして接続構造体を作製した。
<比較例5>
緩衝材として、配線電極のライン幅(L):150μm、スペース幅(S):50μm、L/S:150/50のFPCを用いた以外は、実施例1と同様にして接続構造体を作製した。
[外観の評価]
実施例1〜3、比較例1〜5の接続構造体について、30倍実体顕微鏡にて観察し、FPCの電極間部分と異方性導電フィルムとの間に剥離が無いものを○、FPCの電極間部分と異方性導電フィルムとの間に僅かに剥離が生じているが実用上問題ない程度のものを△、全体的に剥離しているものを×として評価した。
[導通状態の評価]
実施例1〜3、比較例1〜5の接続構造体について、60℃/95%RH環境下に500時間放置後(エージング後)の導通抵抗値を評価した。導通抵抗値は、デジタルマルチメーターを用いて、4端子法にて電流1mAを流したときの導通抵抗値を測定した。エージング後の導通抵抗値が5Ω未満である場合には導通良好(○)とし、5Ω以上10Ω未満である場合には導通がやや不良(△)とし、10Ω以上である場合には導通不良(×)として評価した。
[接続強度の評価]
実施例1〜3、比較例1〜5の接続構造体について、引張試験機(テンシロン、オリエンテック社製)を用いて剥離速度50mm/分で90度(Y軸方向)に引き上げ、接着強度を測定した。接着強度が5N/cm以上である場合には接着強度が高い(○)ものとし、接着強度が5N/cm未満である場合には接着強度が低い(×)ものとして評価した。
加圧圧力を1MPa(低圧条件)とした実施例1、比較例1、3の接続構造体における外観、導通状態、接着強度の各評価結果を[表1]に示す。
Figure 0005798848
加圧圧力を5MPa(高圧条件)とした実施例2、比較例2、4の接続構造体における外観、導通状態、接着強度の各評価結果を[表2]に示す。
Figure 0005798848
緩衝材をFPCとした実施例1、3、比較例5の評価結果を[表3]に示す。
Figure 0005798848
実施例1、2では、緩衝材として配線電極からなる凸部が形成されたFPCを用いている。実施例1、2では、緩衝材の凸部のライン幅LがFPCの配線電極のライン幅Lと同一の100μmであり、緩衝材の凸部のスペース幅SがFPCの配線電極のスペース幅Sと同一の100μmである。このため、加圧ヘッドの加圧圧力は、緩衝材の凸部を介してFPC本体の配線電極の形成部分の全体と配線電極全体に掛かり、FPC本体の電極間部分には掛からない。その結果、熱加圧後にFPC本体の電極間部分と異方性導電フィルムとの間にスプリングバックによる隙間が生じることが抑制されたと考えられる。これによって、実施例1、2の接続構造体では、低圧条件、高圧条件の何れにおいても、FPCが異方性導電フィルムから剥離せず、また、圧力が凸部を介してFPC本体の配線電極の形成部分の全体と配線電極全体に掛かることで、配線電極と基板電極との間において絶縁性の接着剤組成物が十分に排除されて良好な導通状態とともに高い接着強度を発揮する接続構造体を得ることができたと考えられる。
また、実施例3では、緩衝材の凸部のライン幅LがFPCの配線電極のライン幅Lの1/2である50μmであり、緩衝材の凸部のスペース幅SがFPCの配線電極のスペース幅Sの1.5倍の150μmである。これにより、実施例3では、熱加圧後にFPCがスプリングバックしないため、スプリングバックによる剥離が抑制されて高い接着強度が得られたと考えられる。しかしながら、実施例3では、緩衝材の凸部のライン幅LがFPCの配線電極のライン幅Lの1/2であることから、実施例1、2よりもFPC本体の配線電極の形成部分及び配線電極に圧力が掛かる有効接続面積が狭くなる。その為、導通抵抗値の上昇が若干上昇したと考えられる。
このように、実施例1〜3の結果から、接続抵抗値が安定する低圧条件で優れた接続構造体を得ることができることがわかった。また、実施例1〜3の結果から、電極間の剥離に対する高圧条件へのマージンを広げることができることがわかった。
一方、比較例1、2では、緩衝材として凸部を有しないテフロンフィルムを用いている。緩衝材に凸部が形成されていないことから、加圧ヘッドによる加圧圧力は、緩衝材全体を介してFPC全体に掛かる。そして、高圧条件である比較例2においては、FPCは、加圧ヘッドによって加圧されると、FPC本体の電極間部分が異方性導電フィルムの方向に沈み込むように湾曲してしまう。これにより、湾曲したFPCは、熱加圧後に熱加圧ツールを離した際に、FPC本体の電極間部分に応力が働くことで、この電極間部分においてスプリングバックが生じる。その結果、硬化した異方性導電フィルムと電極間部分との間に、このスプリングバックによって隙間が生じることでFPCが異方性導電フィルムから剥離したと考えられる。
また、導通状態は、高圧条件では良好であったが(比較例2)、低圧条件では不良であった(比較例1)。これは、高圧条件の比較例2では、テフロンフィルムを介してFPCに圧力が十分に掛かったことから、配線電極と基板電極との間において接着剤組成物が十分に排除されたためと考えられる。また、低圧条件の比較例1では、テフロンフィルムを介してFPCに掛かる圧力が小さいことから、配線電極と基板電極との間において排除されない接着剤組成物が多く存在したためと考えられる。
また、比較例2では、スプリングバックが生じることにより、接着強度が低下したと考えられる。
比較例3、4では、緩衝材として凸部を有しないシリコンラバーフィルムを用いている。この比較例3、4においても、比較例1、2と同様の原因により,FPC本体の電極間部分においてスプリングバックによる隙間が生じることで、FPCが異方性導電フィルムから剥離したと考えられる。その結果、導通状態は、低圧条件(比較例3)、高圧条件(比較例4)の何れにおいても不良であった。
また、接着強度は、比較例3の低圧条件では低く、比較例4の高圧条件でも低かった。これは、スプリングバックが生じることが原因と考えられる。
また、比較例5の緩衝材は、凸部のライン幅Lが150μmであり、スペース幅Sが50μmである(L/S=150/50)である。このため、FPC本体の配線電極の形成部分のみならず、電極間部分の半分の領域においても加圧圧力が掛かることから、緩衝材は、内側に湾曲し易くなる(電極間部分の略半分の領域には緩衝材の凸部がより強く押し込まれるため、緩衝材は、内側に湾曲する)。これにより、導通状態は不良であり、接着強度も低くなったと考えられる。
実施例1、3、比較例5の結果から、配線電極のライン幅Lに対し、FPCの配線電極のライン幅Lが50μmである場合、凸部のライン幅Lは25〜50μmとし、隣り合う凸部間のスペース幅Sは50〜75μmとすることが好ましいことがわかる。すなわち、L=0.5L〜L、L/S=1/3〜1/1であることが好ましいことがわかる。
11 ガラスパネル、11a パネル本体、11b 基板電極、12 異方性導電フィルム、12a 接着剤組成物、12b 導電性粒子、13 FPC、13a FPC本体、13b 配線電極、14 緩衝材、14a 緩衝材本体、14b 凸部、15 熱加圧ツール、15a 支持部、15b 加圧ヘッド

Claims (9)

  1. 基板と電子部品とを異方性接続する接続方法において、
    異方性接続部材を介して前記基板上に前記電子部品を仮配置する仮配置工程と、
    一方の面に前記電子部品の配線電極の配線パターンに応じたパターンの凸部が形成されている緩衝材を介して前記電子部品を押圧し、前記基板と該電子部品とを圧着接続する接続工程とを有し、
    前記緩衝材の前記凸部は、前記電子部品本体の配線電極が形成されていない面と対峙されて前記配線電極の直上方向に位置し、
    前記凸部のライン幅L、前記配線電極のライン幅L 、隣り合う該凸部のピッチ幅P、及び隣り合う該配線電極のピッチ幅P において、L=0.5L 〜L 、P=P であり、
    前記凸部のライン幅L、隣り合う該凸部間のスペース幅Sにおいて、L/S=1/3〜1/1である接続方法。
  2. 前記仮配置工程にて仮配置された前記電子部品上に前記緩衝材を配置する緩衝材配置工程を有し、
    前記緩衝材配置工程では、前記緩衝材の前記凸部と前記電子部品本体の配線電極が形成されていない面とを対峙させ、該凸部が該電子部品の配線電極の直上方向に位置するように該緩衝材を配置する請求項1記載の接続方法。
  3. 前記接続工程では、前記緩衝材の上面に熱加圧ツールの加熱した加圧ヘッドを押し当てて前記基板と前記電子部品とを圧着接続する請求項1又は2記載の接続方法。
  4. 前記電子部品は、フレキシブルプリント基板である請求項1乃至3の何れか1項記載の接続方法。
  5. 前記凸部のライン幅は、前記配線電極のライン幅と同一である請求項1乃至4の何れか1項記載の接続方法。
  6. 前記異方性接続部材は、絶縁性の接着剤組成物に導電性粒子が分散されてなる異方性導電部材である請求項1乃至の何れか1項記載の接続方法。
  7. 前記緩衝材は前記電子部品と同一の電子部品である請求項1乃至6の何れか1項記載の接続方法。
  8. 基板と電子部品とが異方性導電接続されてなる接続構造体の製造方法において、
    異方性接続部材を介して前記基板上に前記電子部品を仮配置する仮配置工程と、
    一方の面に前記電子部品の配線電極の配線パターンに応じたパターンの凸部が形成されている緩衝材を介して前記電子部品を押圧し、前記基板と該電子部品とを圧着接続する接続工程とを有し、
    前記緩衝材の前記凸部は、前記電子部品本体の配線電極が形成されていない面と対峙されて前記配線電極の直上方向に位置し、
    前記凸部のライン幅L、前記配線電極のライン幅L 、隣り合う該凸部のピッチ幅P、及び隣り合う該配線電極のピッチ幅P において、L=0.5L 〜L 、P=P であり、
    前記凸部のライン幅L、隣り合う該凸部間のスペース幅Sにおいて、L/S=1/3〜1/1である接続構造体の製造方法。
  9. 前記緩衝材は前記電子部品と同一の電子部品である請求項8記載の接続構造体の製造方法。
JP2011200883A 2011-09-14 2011-09-14 接続方法及び接続構造体の製造方法 Active JP5798848B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011200883A JP5798848B2 (ja) 2011-09-14 2011-09-14 接続方法及び接続構造体の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011200883A JP5798848B2 (ja) 2011-09-14 2011-09-14 接続方法及び接続構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2012054564A JP2012054564A (ja) 2012-03-15
JP5798848B2 true JP5798848B2 (ja) 2015-10-21

Family

ID=45907511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011200883A Active JP5798848B2 (ja) 2011-09-14 2011-09-14 接続方法及び接続構造体の製造方法

Country Status (1)

Country Link
JP (1) JP5798848B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6106366B2 (ja) * 2012-03-15 2017-03-29 デクセリアルズ株式会社 異方性導電材料を用いた接続方法
CN111276419B (zh) * 2018-12-04 2023-02-24 昆山微电子技术研究院 一种固相键合装置
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867209B2 (ja) * 1993-08-27 1999-03-08 日東電工株式会社 フレキシブル回路基板と接触対象物との接続方法およびその構造
JPH10112584A (ja) * 1996-10-04 1998-04-28 Seiko Epson Corp 回路基板の接続方法、回路基板の接続構造及びその構造を用いた液晶装置
JP5125062B2 (ja) * 2006-11-06 2013-01-23 三菱電機株式会社 プリント配線板

Also Published As

Publication number Publication date
JP2012054564A (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
KR101886909B1 (ko) 이방성 도전 접속 재료, 접속 구조체, 접속 구조체의 제조 방법 및 접속 방법
KR101814235B1 (ko) 이방성 도전 필름, 접속 방법 및 접속 구조체
WO2013129437A1 (ja) 接続体の製造方法、及び異方性導電接着剤
JP7096210B2 (ja) 接続体、接続体の製造方法、電子部品の接続方法、及び電子部品
WO2015115657A1 (ja) 接続体
WO2015108025A1 (ja) 接続体、接続体の製造方法、接続方法、異方性導電接着剤
JP6344888B2 (ja) 接続体の製造方法、電子部品の接続方法、接続構造体
JP2014096531A (ja) 接続構造体の製造方法及び接続方法
KR20120042635A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP5798848B2 (ja) 接続方法及び接続構造体の製造方法
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
KR101808347B1 (ko) 필름 적층체, 필름 적층체의 부착 방법, 필름 적층체를 이용한 접속 방법 및 접속 구조체
JP5631654B2 (ja) 実装体の製造方法及び接続方法
JP6257303B2 (ja) 接続体の製造方法、接続方法、及び接続体
JP5318840B2 (ja) 異方性導電フィルム、異方性導電フィルムの製造方法、電子部材間の接続方法及び接続構造体
JP2015135748A (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法、及び接続構造体の製造装置
JP2012015544A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP5608504B2 (ja) 接続方法及び接続構造体
JP6370562B2 (ja) 接続体の製造方法、フレキシブル基板の接続方法、接続体及びフレキシブル基板
JP2011211245A (ja) 接続構造体の製造方法及び接続構造体並びに接続方法
JP6562750B2 (ja) 電子部品、接続体、接続体の製造方法、電子部品の接続方法、緩衝材
JP5890614B2 (ja) 接続方法及び接続構造体並びに接続構造体の製造方法
JP2015170721A (ja) 接続体の製造方法、電子部品の接続方法、アライメント方法及び接続体
JP6393039B2 (ja) 接続体の製造方法、接続方法及び接続体
JP2014107305A (ja) 接続構造体の製造方法、接続構造体及び接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140806

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150824

R150 Certificate of patent or registration of utility model

Ref document number: 5798848

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250