JP5692357B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5692357B2
JP5692357B2 JP2013505630A JP2013505630A JP5692357B2 JP 5692357 B2 JP5692357 B2 JP 5692357B2 JP 2013505630 A JP2013505630 A JP 2013505630A JP 2013505630 A JP2013505630 A JP 2013505630A JP 5692357 B2 JP5692357 B2 JP 5692357B2
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
electrode
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013505630A
Other languages
English (en)
Other versions
JPWO2012127567A1 (ja
Inventor
忠紘 今田
忠紘 今田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2012127567A1 publication Critical patent/JPWO2012127567A1/ja
Application granted granted Critical
Publication of JP5692357B2 publication Critical patent/JP5692357B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、化合物半導体装置及びその製造方法に関する。
従来、基板の上方に結晶成長によりＡｌＧａＮ層及びＧａＮ層が形成され、ＧａＮ層が電子走行層として機能する高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）についての研究が行われている。ＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きい。このため、ＧａＮ系のＨＥＭＴの耐圧は高く、自動車用等の高耐圧電力デバイスとして有望である。
その一方で、Ｓｉ系の電界効果トランジスタには必然的にボディダイオードが存在する。ボディダイオードは逆並列となるようにトランジスタに接続されており、短時間のダイ電圧（サージ）が発生した場合でもアバランシェ崩壊を起こすことによって十分なサージ耐性を有している。しかし、ＧａＮ系のＨＥＭＴには、このようなボディダイオードが必然的には存在せず、サージが発生した場合に故障等が生じ得る。従来、サージ対策素子としては、バリスタ及びＲＣサージ吸収回路等が用いられている。
しかしながら、これらサージ対策素子には大きな容量が寄生しているため、発熱が大きくなったり、ＨＥＭＴの動作が遅くなったりする。大きな発熱は動作効率の低下に繋がり、ＨＥＭＴの動作速度の遅延はスイッチング素子におけるスイッチングロスに繋がる。また、ＨＥＭＴの通常の動作時にこれらの素子に貫通電流が流れやすいため、消費電力が大きくなってしまう。更に、ＨＥＭＴの動作速度がこれらサージ対策素子よりも速いため、サージ対策素子を用いても、サージ対策素子が動作する前にＨＥＭＴに電流が流れることがある。
特開２００２−２５２５５２号公報 特開２００９−１６４１５８号公報 特開２００９−４３９８号公報
本発明は、寄生容量の増加を抑えながらサージの影響を抑制することができる化合物半導体装置及びその製造方法を提供することを目的とする。
化合物半導体装置の一態様には、高電子移動度トランジスタのドレイン電極に接続される第１の電極と、前記第１の電極の上方に形成された真性の第１の化合物半導体層と、前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりもバンドギャップが小さい第２の化合物半導体層と、前記第２の化合物半導体層の上方に形成され、高電子移動度トランジスタのソース電極に接続される第２の電極と、が設けられている。
化合物半導体装置の他の一態様には、導電性基板と、前記導電性基板の上方に形成された真性の第１の化合物半導体層と、前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりもバンドギャップが小さい電子走行層としての第２の化合物半導体層と、前記第２の化合物半導体層の上方に形成された電子供給層と、前記電子供給層の上方に形成されたソース電極、ゲート電極及びドレイン電極と、が設けられている。前記導電性基板と前記ドレイン電極とが互いに接続されている。
化合物半導体装置の製造方法の一態様では、高電子移動度トランジスタのドレイン電極に接続される第１の電極の上方に真性の第１の化合物半導体層を形成し、前記第１の化合物半導体層上に、前記第１の化合物半導体層よりもバンドギャップが小さい第２の化合物半導体層を形成する。また、前記第２の化合物半導体層の上方に高電子移動度トランジスタのソース電極に接続される第２の電極を形成する。
上記の化合物半導体装置等によれば、真性の第１の化合物半導体層及び第２の化合物半導体層のバンドギャップの関係が適切なものとなっているため、寄生容量の増加を抑制しつつサージの影響を抑制することができる。
図１は、第１の実施形態に係る化合物半導体装置の構造を示す断面図である。 図２Ａは、電圧が印加されていないときの伝導帯を示す図である。 図２Ｂは、所定の電圧が印加されているときの伝導帯を示す図である。 図３は、電極間電圧と容量との関係を示す図である。 図４は、スイッチング回路の構成の例を示す図である。 図５は、スイッチング回路の動作の例を示す図である。 図６は、第１の実施形態の変形例を示す断面図である。 図７は、第１の実施形態の他の変形例を示す断面図である。 図８Ａは、サージ対策素子を製造する方法を示す断面図である。 図８Ｂは、図８Ａに引き続き、サージ対策素子を製造する方法を示す断面図である。 図９は、ＭＯＣＶＤ装置の構成を示す図である。 図１０は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。 図１１は、第２の実施形態に係る化合物半導体装置の構造を示す平面図である。 図１２Ａは、第２の実施形態に係る化合物半導体装置を製造する方法を示す断面図である。 図１２Ｂは、図１２Ａに引き続き、化合物半導体装置を製造する方法を示す断面図である。 図１２Ｃは、図１２Ｂに引き続き、化合物半導体装置を製造する方法を示す断面図である。
以下、実施形態について、添付の図面を参照して具体的に説明する。
（第１の実施形態）
先ず、第１の実施形態について説明する。図１は、第１の実施形態に係る化合物半導体装置（サージ対策素子）の構造を示す断面図である。
第１の実施形態に係るサージ対策素子１０では、図１に示すように、電極３の上方に真性の化合物半導体層１が形成され、化合物半導体層１上に、化合物半導体層１よりもバンドギャップが小さい化合物半導体層２が形成され、化合物半導体層２の上方に電極４が形成されている。例えば、化合物半導体層１はＡｌＮ又はＡｌＧａＮを含み、化合物半導体層２はＧａＮを含む。例えば、化合物半導体層１は化合物半導体層２よりも薄く、化合物半導体層１の厚さは１ｎｍ〜１０００ｎｍ程度であり、化合物半導体層２の厚さは１０ｎｍ〜１００００ｎｍ程度である。
このサージ対策素子１０では、電極３及び電極４の間に電圧が印加されていない場合には、図２Ａに示すように、化合物半導体層１及び化合物半導体層２の伝導帯がフェルミレベルよりも高く、化合物半導体層１及び化合物半導体層２が容量絶縁膜として機能する。また、電極４よりも電極３に高い電位が印加されると、化合物半導体層２の伝導帯が下がる。そして、電極４よりも電極３にある値だけ高い電位が印加されると、図２Ｂに示すように、化合物半導体層１及び化合物半導体層２の境界の伝導帯がフェルミレベルまで下がり、化合物半導体層２のみが容量絶縁膜として機能する。つまり、電極３及び電極４の間の電位差がある値に達すると、電極３及び電極４の間の容量の実効距離が急激に減少し、サージ耐量が増大する。
例えば、図３に示すように、電極３及び電極４の間の電位差（電極間電圧）がある閾値（約５５０Ｖ）未満であれば、電極３及び電極４の間の容量は極めて小さい。一方、電極３及び電極４の間の電位差が閾値以上となると、電極３及び電極４の間の容量が急激に増加し、サージ耐量が増大する。
サージ対策素子１０は、例えば、図４に示すように、スイッチング回路のスイッチング素子として用いられるＨＥＭＴ１１に接続して用いることができる。すなわち、電源電圧が供給される端子と接地端子との間に接続されたＨＥＭＴ１１のドレインにサージ対策素子１０の電極３を接続し、ソースに電極４を接続すればよい。このように構成されたスイッチング回路では、図５に示すように、スイッチング素子であるＨＥＭＴ１１のオン及びオフが繰り返される。オンからオフへの切り替えの際に、スイッチング回路に寄生しているインダクタ１２の影響でサージが発生するが、ＨＥＭＴ１１の動作速度に劣ることなく、速やかにサージ対策素子１０の容量が増加する。従って、サージの発生に伴う信号波形のなまりを抑制することができる。
このように、第１の実施形態によれば、ＨＥＭＴ１１の通常動作時では、サージ対策素子１０に電流が流れにくく、発熱及び消費電力の増大を抑制することができる。従って、ＨＥＭＴ１１を高効率で動作させることができる。また、ＨＥＭＴ１１の高速動作を維持することも可能である。更に、過大なサージが流入した場合には、ＨＥＭＴ１１を適切に保護することができる。
なお、化合物半導体層２の少なくとも一部がｐ型にドープされていることが好ましい。ｐ型の不純物がドープされていると、より高い耐圧を得ることができるためである。
なお、図６に示すように、電極３と化合物半導体層１との間に、化合物半導体層１よりもバンドギャップが小さい化合物半導体層５が形成されていてもよい。例えば、化合物半導体層５はｎ型又は真性のＧａＮを含む。また、例えば、化合物半導体層５の厚さは１ｎｍ〜５０００ｎｍ程度である。化合物半導体層５の厚さと不純物濃度分布に応じて、サージ対策素子の容量が急激に変化する電極間電圧、動作速度等を調整することができる。
また、図７に示すように、電極３として、導電性基板３ａ、導電性バッファ層３ｂ、及びコンタクト層３ｃを含む積層体が用いられてもよく、電極４として、コンタクト層４ａ及び金属膜４ｂの積層体が用いられてもよい。導電性基板３ａは、例えば導電性Ｓｉ基板、導電性ＳｉＣ基板、導電性ＧａＮ基板等である。導電性基板３ａには、例えばｎ型の不純物がドープされている。例えば、導電性バッファ層３ｂはｎ型のＡｌＮ又はＡｌＧａＮを含み、コンタクト層３ｃはｎ型のＧａＮを含む。また、例えば、導電性バッファ層３ｂの厚さは１ｎｍ〜１０００ｎｍ程度であり、コンタクト層３ｃの厚さは１ｎｍ〜５０００ｎｍ程度である。例えば、コンタクト層４ａはｎ型のＧａＮを含み、その厚さは１ｎｍ〜５０００ｎｍ程度である。また、金属膜４ｂは、例えば、厚さが２０ｎｍ程度のＴａ膜、及びその上の厚さが２００ｎｍ程度のＡｌ膜の積層体を含む。なお、図７に示す例では、図６に示す例のように化合物半導体層５が設けられているが、図１に示す例のように化合物半導体層５が設けられていなくてもよい。
次に、図７に示すサージ対策素子を製造する方法について説明する。図８Ａ〜図８Ｂは、サージ対策素子を製造する方法を工程順に示す断面図である。
先ず、図８Ａに示すように、導電性基板３ａ上に、導電性バッファ層３ｂ、コンタクト層３ｃ、化合物半導体層５、化合物半導体層１、化合物半導体層２、及びコンタクト層４ａを、例えば有機化学気相堆積（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により形成する。これらを分子線エピタキシー（ＭＢＥ：molecular beam epitaxy）法により形成してもよい。
ここで、ＭＯＣＶＤ装置について説明する。図９は、ＭＯＣＶＤ装置の構成を示す図である。石英製反応管１４０の周囲に高周波コイル１４１が配置され、反応管１４０の内側に基板１２０を載置するためのカーボンサセプタ１４２が配置されている。反応管１４０の上流端（図９中の左側の端部）に、２本のガス導入管１４４及び１４５が接続され、化合物のソースガスが供給される。例えば、ガス導入管１４４からＮソースガスとしてＮＨ３ガスが導入され、ガス導入管１４５からＩＩＩ族元素のソースガスとしてトリメチルアルミニウム（ＴＭＡ）、トリメチルガリウム（ＴＭＧ）等の有機ＩＩＩ族化合物原料が導入される。基板１２０上で結晶成長が行われ、余剰のガスはガス排出管１４６から除害塔へ排出される。なお、ＭＯＣＶＤ法による結晶成長を減圧雰囲気で行う場合は、ガス排出管１４６は真空ポンプへ接続され、真空ポンプの排出口が除害塔に接続される。
これらの形成の際には、形成しようとする層の種類に応じて、Ａｌ源であるＴＭＡガス及びＧａ源であるＴＭＧガスの供給の有無及び流量を適宜設定する。更に、ｎ型不純物を含有させる場合には、例えばＳｉを含むガス、例えばＳｉＨ４ガスを所定の流量で原料ガスに添加し、上記の各濃度範囲内の所定値となるようにＳｉをドーピングする。
ＡｌＮ層を形成する場合の条件は、例えば、以下のように設定する。
トリメチルアルミニウム（ＴＭＡ）の流量：１〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）の流量：１０〜５０００ｓｃｃｍ、
圧力：１００Ｔｏｒｒ、
温度：１１００℃。
ＧａＮ層を形成する場合の条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：１〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）の流量：１０〜１００００ｓｃｃｍ、
圧力：１００Ｔｏｒｒ、
温度：１１００℃。
ＡｌＧａＮ層としてＡｌ０．２５Ｇａ０．７５Ｎ層を形成する場合の条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：０〜５０ｓｃｃｍ、
トリメチルアルミニウム（ＴＭＡ）の流量：０〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）の流量：２０ｓｌｍ、
圧力：１００Ｔｏｒｒ、
温度：１１００℃。
ｎ型のＧａＮ層を形成する場合の条件は、例えば、以下のように設定する。
トリメチルガリウム（ＴＭＧ）の流量：１〜５０ｓｃｃｍ、
アンモニア（ＮＨ３）の流量：１０〜１００００ｓｃｃｍ、
ｎ型不純物：シラン（ＳｉＨ４）、
圧力：１００Ｔｏｒｒ、
温度：１１００℃。
コンタクト層４ａを形成した後には、コンタクト層４ａ上に金属膜４ｂを形成する。金属膜４ｂは、例えばスパッタ法により形成することができる。
このようにして図７に示すサージ対策素子を製造することができる。図１に示すサージ対策素子、及び図６に示すサージ対策素子も、同様の処理により製造することができる。
（第２の実施形態）
次に、第２の実施形態について説明する。図１０は、第２の実施形態に係る化合物半導体装置の構造を示す断面図である。この化合物半導体装置には、ＧａＮ系ＨＥＭＴ及びサージ対策素子が含まれている。
第２の実施形態に係る化合物半導体装置では、図１０に示すように、導電性基板２３ａ上に、導電性バッファ層２３ｂ、コンタクト層２３ｃ、ＧａＮ層２５、真性のＡｌＮ層２１、ＧａＮ層２２、及びｎ型のＡｌＧａＮ層２６が形成されている。また、ＡｌＧａＮ層２６上にゲート電極２４ｇが形成されている。ＡｌＧａＮ層２６上には、平面視でゲート電極２４ｇを間に挟むようにしてソース電極２４ｓ及びドレイン電極２４ｄも形成されている。
導電性基板２３ａは、例えば導電性Ｓｉ基板、導電性ＳｉＣ基板、導電性ＧａＮ基板等である。導電性基板２３ａには、例えばｎ型の不純物がドープされている。例えば、導電性バッファ層２３ｂはｎ型のＡｌＮ又はＡｌＧａＮを含み、その厚さは１ｎｍ〜１０００ｎｍ程度である。例えば、コンタクト層２３ｃはｎ型のＧａＮを含み、その厚さは１ｎｍ〜５０００ｎｍ程度である。例えば、ＧａＮ層２５の厚さは１ｎｍ〜５０００ｎｍ程度であり、ＡｌＮ層２１の厚さは１ｎｍ〜１０００ｎｍ程度であり、ＧａＮ層２２の厚さは１０ｎｍ〜１００００ｎｍ程度であり、ＡｌＧａＮ層２６の厚さは１ｎｍ〜２００ｎｍ程度である。ゲート電極２４ｇは、例えば、厚さが３０ｎｍ程度のＮｉ膜、及びその上の厚さが４００ｎｍ程度のＡｕ膜の積層体を含む。ソース電極２４ｓ及びドレイン電極２４ｄは、例えば、厚さが２０ｎｍ程度のＴａ膜、及びその上の厚さが２００ｎｍ程度のＡｌ膜の積層体を含む。また、ドレイン電極２４ｄは導電性基板２３ａに接続される。
このように構成された化合物半導体装置では、ＧａＮ層２２がＨＥＭＴの電子走行層として機能し、ＡｌＧａＮ層２６が電子供給層として機能する。また、ＡｌＮ層２１が、第１の実施形態に係るサージ対策素子１０の化合物半導体層１と同様に機能し、ＧａＮ層２２が、第１の実施形態に係るサージ対策素子１０の化合物半導体層２と同様に機能する。
従って、第２の実施形態に係る化合物半導体装置に含まれるＨＥＭＴは、サージ対策素子の作用により、高速で適切な動作を行うことができる。
図１１に示すように、このような積層構造は、シリコン窒化膜等のパッシベーション膜２７により覆われている。ゲート電極２４ｇはゲートパッド２８ｇに接続され、ソース電極２４ｓはソースパッド２８ｓに接続され、ドレイン電極２４ｄはドレインパッド２８ｄに接続されている。ゲートパッド２８ｇ、ソースパッド２８ｓ、及びドレインパッド２８ｄはパッシベーション膜２７から露出しており、これらにボンディングワイヤ又は端子等が接続される。また、トランジスタ領域２９には、図１０に示すＨＥＭＴが配置されている。
なお、ＡｌＮ層２１の代わりにＡｌＧａＮ層が形成されていてもよい。また、ＧａＮ層２２とＡｌＧａＮ層２６との間に、スペーサ層として真性のＡｌＧａＮ層が形成されていてもよい。
また、ＧａＮ層２２の少なくとも一部がｐ型にドープされていることが好ましい。ｐ型の不純物がドープされていると、より高い耐圧を得ることができるためである。
次に、第２の実施形態に係る化合物半導体装置を製造する方法について説明する。図１２Ａ〜図１２Ｃは、サージ対策素子を製造する方法を工程順に示す断面図である。
先ず、図１２Ａに示すように、導電性基板２３ａ上に、導電性バッファ層２３ｂ、コンタクト層２３ｃ、ＧａＮ層２５、真性のＡｌＮ層２１、ＧａＮ層２２、及びｎ型のＡｌＧａＮ層２６を、例えばＭＯＣＶＤ法により形成する。これらをＭＢＥ法により形成してもよい。
ＡｌＧａＮ層２６を形成した後には、図１２Ｂに示すように、ＡｌＧａＮ層２６上にソース電極２４ｓ及びドレイン電極２４ｄを形成する。ソース電極２４ｓ及びドレイン電極２４ｄは、例えばリフトオフ法により形成することができる。つまり、ソース電極２４ｓを形成する予定の領域を開口する開口部及びドレイン電極２４ｄを形成する予定の領域を開口する開口部が形成されたレジストパターンを形成し、Ｔａ膜及びＡｌ膜を例えばスパッタ法により形成し、レジストパターンをその上のＴａ膜及びＡｌ膜と共に除去すればよい。
ソース電極２４ｓ及びドレイン電極２４ｄを形成した後には、図１２Ｃに示すように、ＡｌＧａＮ層２６上に、平面視でソース電極２４ｓ及びドレイン電極２４ｄに挟まれるようにしてゲート電極２４ｇを形成する。ゲート電極２４ｇは、例えばソース電極２４ｓ寄りに形成する。ゲート電極２４ｇは、例えばリフトオフ法により形成することができる。つまり、ゲート電極２４ｇを形成する予定の領域を開口する開口部が形成されたレジストパターンを形成し、Ｎｉ膜及びＡｕ膜を例えば蒸着法により形成し、レジストパターンをその上のＮｉ膜及びＡｕ膜と共に除去すればよい。
このようにして第２の実施形態に係る化合物半導体装置を製造することができる。なお、導電性基板２３ａ、導電性バッファ層２３ｂ、及びコンタクト層２３ｃの積層体を一つの電極とみなすことも可能である。
第１の実施形態に係るサージ対策素子１０と組み合わせたＨＥＭＴ（化合物半導体装置）、及び第２の実施形態に係る化合物半導体装置は、例えば、スイッチング素子に用いることができる。また、このようなスイッチング素子は、スイッチング電源又は電子機器に用いることができる。更に、これらの化合物半導体装置を、サーバの電源回路等のフルブリッジ電源回路用の部品として用いることも可能である。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
第１の電極と、
前記第１の電極の上方に形成された真性の第１の化合物半導体層と、
前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりもバンドギャップが小さい第２の化合物半導体層と、
前記第２の化合物半導体層の上方に形成された第２の電極と、
を有することを特徴とする化合物半導体装置。
（付記２）
前記第１の化合物半導体層及び前記第２の化合物半導体層は、窒化物半導体を含有することを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記第１の化合物半導体層の窒化物半導体は、ＡｌＮであることを特徴とする付記２に記載の化合物半導体装置。
（付記４）
前記第１の化合物半導体層の窒化物半導体は、ＡｌＧａＮであることを特徴とする付記２に記載の化合物半導体装置。
（付記５）
前記第１の電極と前記第１の化合物半導体層との間に、前記第１の化合物半導体層よりもバンドギャップが小さい第３の化合物半導体層を有することを特徴とする付記１に記載の化合物半導体装置。
（付記６）
前記第３の化合物半導体層が窒化物半導体を含有することを特徴とする付記５に記載の化合物半導体装置。
（付記７）
前記第２の化合物半導体層の少なくとも一部がｐ型にドープされていることを特徴とする付記１に記載の化合物半導体装置。
（付記８）
導電性基板と、
前記導電性基板の上方に形成された真性の第１の化合物半導体層と、
前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりもバンドギャップが小さい電子走行層としての第２の化合物半導体層と、
前記第２の化合物半導体層の上方に形成された電子供給層と、
前記電子供給層の上方に形成されたソース電極、ゲート電極及びドレイン電極と、
を有し、
前記導電性基板と前記ドレイン電極とが互いに接続されていることを特徴とする化合物半導体装置。
（付記９）
前記第１の化合物半導体層及び前記第２の化合物半導体層は、窒化物半導体を含有することを特徴とする付記８に記載の化合物半導体装置。
（付記１０）
前記第１の化合物半導体層の窒化物半導体は、ＡｌＮであることを特徴とする付記９に記載の化合物半導体装置。
（付記１１）
前記第１の化合物半導体層の窒化物半導体は、ＡｌＧａＮであることを特徴とする付記９に記載の化合物半導体装置。
（付記１２）
前記導電性基板と前記第１の化合物半導体層との間に、前記第１の化合物半導体層よりもバンドギャップが小さい第３の化合物半導体層を有することを特徴とする付記８に記載の化合物半導体装置。
（付記１３）
前記第３の化合物半導体層が窒化物半導体を含有することを特徴とする付記１２に記載の化合物半導体装置。
（付記１４）
前記第２の化合物半導体層の少なくとも一部がｐ型にドープされていることを特徴とする付記８に記載の化合物半導体装置。
（付記１５）
第１の電極の上方に真性の第１の化合物半導体層を形成する工程と、
前記第１の化合物半導体層上に、前記第１の化合物半導体層よりもバンドギャップが小さい第２の化合物半導体層を形成する工程と、
前記第２の化合物半導体層の上方に第２の電極を形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
（付記１６）
前記第２の化合物半導体層は、電子走行層であり、
前記第２の電極は、ソース電極、ゲート電極、及びドレイン電極であり、
前記第２の化合物半導体層を形成する工程と前記第２の電極を形成する工程との間に、前記第２の化合物半導体層の上方に電子供給層を形成する工程を有することを特徴とする付記１５に記載の化合物半導体装置の製造方法。
（付記１７）
前記第１の化合物半導体層及び前記第２の化合物半導体層は、窒化物半導体を含有することを特徴とする付記１５に記載の化合物半導体装置の製造方法。
（付記１８）
前記第１の化合物半導体層を形成する工程の前に、
前記第１の電極の上方に、前記第１の化合物半導体層よりもバンドギャップが小さい第３の化合物半導体層を形成する工程を有することを特徴とする付記１５に記載の化合物半導体装置の製造方法。
（付記１９）
前記第３の化合物半導体層が窒化物半導体を含有することを特徴とする付記１８に記載の化合物半導体装置の製造方法。
これらの化合物半導体装置等によれば、寄生容量を低減しながらサージの影響を抑制することができる。

Claims (10)

  1. 高電子移動度トランジスタのドレイン電極に接続される第１の電極と、
    前記第１の電極の上方に形成された真性の第１の化合物半導体層と、
    前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりもバンドギャップが小さい第２の化合物半導体層と、
    前記第２の化合物半導体層の上方に形成され、高電子移動度トランジスタのソース電極に接続される第２の電極と、
    を有することを特徴とする化合物半導体装置。
  2. 前記第１の化合物半導体層及び前記第２の化合物半導体層は、窒化物半導体を含有することを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記第１の電極と前記第１の化合物半導体層との間に、前記第１の化合物半導体層よりもバンドギャップが小さい第３の化合物半導体層を有することを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記第３の化合物半導体層が窒化物半導体を含有することを特徴とする請求項３に記載の化合物半導体装置。
  5. 導電性基板と、
    前記導電性基板の上方に形成された真性の第１の化合物半導体層と、
    前記第１の化合物半導体層上に形成され、前記第１の化合物半導体層よりもバンドギャップが小さい電子走行層としての第２の化合物半導体層と、
    前記第２の化合物半導体層の上方に形成された電子供給層と、
    前記電子供給層の上方に形成されたソース電極、ゲート電極及びドレイン電極と、
    を有し、
    前記導電性基板と前記ドレイン電極とが互いに接続されていることを特徴とする化合物半導体装置。
  6. 前記第１の化合物半導体層及び前記第２の化合物半導体層は、窒化物半導体を含有することを特徴とする請求項５に記載の化合物半導体装置。
  7. 前記導電性基板と前記第１の化合物半導体層との間に、前記第１の化合物半導体層よりもバンドギャップが小さい第３の化合物半導体層を有することを特徴とする請求項５又は６に記載の化合物半導体装置。
  8. 前記第３の化合物半導体層が窒化物半導体を含有することを特徴とする請求項７に記載の化合物半導体装置。
  9. 高電子移動度トランジスタのドレイン電極に接続される第１の電極の上方に真性の第１の化合物半導体層を形成する工程と、
    前記第１の化合物半導体層上に、前記第１の化合物半導体層よりもバンドギャップが小さい第２の化合物半導体層を形成する工程と、
    前記第２の化合物半導体層の上方に高電子移動度トランジスタのソース電極に接続される第２の電極を形成する工程と、
    を有することを特徴とする化合物半導体装置の製造方法。
  10. 前記第２の化合物半導体層は、電子走行層であり、
    前記第２の電極は、ソース電極、ゲート電極、及びドレイン電極であり、
    前記第２の化合物半導体層を形成する工程と前記第２の電極を形成する工程との間に、前記第２の化合物半導体層の上方に電子供給層を形成する工程を有することを特徴とする請求項９に記載の化合物半導体装置の製造方法。
JP2013505630A 2011-03-18 2011-03-18 化合物半導体装置及びその製造方法 Expired - Fee Related JP5692357B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/056580 WO2012127567A1 (ja) 2011-03-18 2011-03-18 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2012127567A1 JPWO2012127567A1 (ja) 2014-07-24
JP5692357B2 true JP5692357B2 (ja) 2015-04-01

Family

ID=46878764

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013505630A Expired - Fee Related JP5692357B2 (ja) 2011-03-18 2011-03-18 化合物半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US8941093B2 (ja)
JP (1) JP5692357B2 (ja)
CN (1) CN103430294B (ja)
WO (1) WO2012127567A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JP2009004743A (ja) * 2007-05-18 2009-01-08 Sanken Electric Co Ltd 電界効果半導体装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100571071B1 (ko) 1996-12-04 2006-06-21 소니 가부시끼 가이샤 전계효과트랜지스터및그제조방법
JP2000332362A (ja) * 1999-05-24 2000-11-30 Sony Corp 半導体装置および半導体発光素子
US6566692B2 (en) * 2000-08-11 2003-05-20 Matsushita Electric Industrial Co., Ltd. Electron device and junction transistor
JP3771135B2 (ja) 2001-02-26 2006-04-26 株式会社ルネサステクノロジ 半導体開閉器
US6674101B2 (en) * 2001-06-01 2004-01-06 Furukawa Electric Co Ltd GaN-based semiconductor device
US6881261B2 (en) * 2001-11-13 2005-04-19 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor device
JP4209136B2 (ja) * 2002-05-30 2009-01-14 パナソニック株式会社 半導体装置及びその製造方法
US7714359B2 (en) * 2005-02-17 2010-05-11 Panasonic Corporation Field effect transistor having nitride semiconductor layer
JP2007273640A (ja) * 2006-03-30 2007-10-18 Sanken Electric Co Ltd 半導体装置
JP5319084B2 (ja) 2007-06-19 2013-10-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2009164158A (ja) 2007-12-28 2009-07-23 Panasonic Corp 半導体装置及びその製造方法
JP5524462B2 (ja) * 2008-08-06 2014-06-18 シャープ株式会社 半導体装置
JP5564791B2 (ja) * 2008-12-26 2014-08-06 富士通株式会社 化合物半導体装置及びその製造方法
US8195653B2 (en) * 2009-01-07 2012-06-05 Microsoft Corporation Relevance improvements for implicit local queries
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5481103B2 (ja) * 2009-06-11 2014-04-23 株式会社東芝 窒化物半導体素子
JP4794656B2 (ja) * 2009-06-11 2011-10-19 シャープ株式会社 半導体装置
JP2011040676A (ja) * 2009-08-18 2011-02-24 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP2011049271A (ja) * 2009-08-26 2011-03-10 Sanken Electric Co Ltd 半導体装置
JP2011187580A (ja) * 2010-03-05 2011-09-22 Sony Corp 自励発振型半導体レーザ素子及びその駆動方法
JP5765147B2 (ja) * 2011-09-01 2015-08-19 富士通株式会社 半導体装置
US8987091B2 (en) * 2011-12-23 2015-03-24 Intel Corporation III-N material structure for gate-recessed transistors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223901A (ja) * 1996-12-04 1998-08-21 Sony Corp 電界効果型トランジスタおよびその製造方法
JP2009004743A (ja) * 2007-05-18 2009-01-08 Sanken Electric Co Ltd 電界効果半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN7011001793; Ｍａｒｃｉｎ　Ｍｉｃｚｅｋ，　Ｃｈｉｈｏｋｏ　Ｍｉｚｕｅ，　Ｔａｍｏｔｓｕ　Ｈａｓｈｉｚｕｍｅ，　ａｎｄ　Ｂｏｇｕｓｌａｗａ　Ａｄａｍｏｗｉｃｚ: 'Ｅｆｆｅｃｔｓ　ｏｆ　ｉｎｔｅｒｆａｃｅ　ｓｔａｔｅｓ　ａｎｄ　ｔｅｍｐｅｒａｔｕｒｅ　ｏｎ　ｔｈｅ　Ｃ-Ｖ　ｂｅｈａｖｉｏｒ　ｏｆ　ｍｅｔａｌ／ｉｎｓｕｌａｔｏｒ／ＡｌＧａＮ／ＧａＮ　ｈｅｔｅｒｏｓ' Ｊｏｕｒｎａｌ　ｏｆ　Ａｐｐｌｉｅｄ　Ｐｈｙｓｉｃｓ １０３, 20080528, １０４５１０, Ａｍｅｒｉｃａｎ　Ｉｎｓｔｉｔｕｔｅ　ｏｆ　Ｐｈｙｓｉｃｓ *

Also Published As

Publication number Publication date
WO2012127567A1 (ja) 2012-09-27
JPWO2012127567A1 (ja) 2014-07-24
US20130334540A1 (en) 2013-12-19
CN103430294A (zh) 2013-12-04
CN103430294B (zh) 2016-11-09
US8941093B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
JP4897948B2 (ja) 半導体素子
JP6018360B2 (ja) 化合物半導体装置及びその製造方法
JP5634681B2 (ja) 半導体素子
JP5810518B2 (ja) 化合物半導体装置及びその製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
US8912572B2 (en) High electron mobility transistor and method of manufacturing the same
JP5712583B2 (ja) 化合物半導体装置及びその製造方法
JP5343910B2 (ja) 化合物半導体装置の製造方法
JP5170885B2 (ja) 電界効果トランジスタ及びその製造方法
JP2019033155A (ja) 窒化物半導体トランジスタの製造方法
JPWO2012008027A1 (ja) 化合物半導体装置及びその製造方法
JP5593673B2 (ja) 半導体装置及びその製造方法
JP5692357B2 (ja) 化合物半導体装置及びその製造方法
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP5935425B2 (ja) 半導体装置
US10453948B2 (en) Semiconductor device which comprises transistor and diode
JP6185508B2 (ja) 半導体装置とその製造方法
JP2022016952A (ja) 半導体装置
JP2005294644A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5692357

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees