JP2009004743A - 電界効果半導体装置 - Google Patents
電界効果半導体装置 Download PDFInfo
- Publication number
- JP2009004743A JP2009004743A JP2008108902A JP2008108902A JP2009004743A JP 2009004743 A JP2009004743 A JP 2009004743A JP 2008108902 A JP2008108902 A JP 2008108902A JP 2008108902 A JP2008108902 A JP 2008108902A JP 2009004743 A JP2009004743 A JP 2009004743A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- field effect
- semiconductor device
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 162
- 230000005669 field effect Effects 0.000 title claims description 57
- 230000004044 response Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 27
- 239000012159 carrier gas Substances 0.000 claims description 25
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 22
- 239000010936 titanium Substances 0.000 claims description 18
- 239000011787 zinc oxide Substances 0.000 claims description 11
- 230000005684 electric field Effects 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052744 lithium Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 125000006850 spacer group Chemical group 0.000 claims description 5
- 229910052723 transition metal Inorganic materials 0.000 claims description 5
- 150000003624 transition metals Chemical class 0.000 claims description 5
- 229910052746 lanthanum Inorganic materials 0.000 claims description 4
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 230000009471 action Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 273
- 229910002601 GaN Inorganic materials 0.000 description 13
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- 239000000758 substrate Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 11
- 230000010287 polarization Effects 0.000 description 11
- 229910002704 AlGaN Inorganic materials 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 150000001875 compounds Chemical class 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- -1 that is Inorganic materials 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000002269 spontaneous effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000004047 hole gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- QNZFKUWECYSYPS-UHFFFAOYSA-N lead zirconium Chemical compound [Zr].[Pb] QNZFKUWECYSYPS-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】ノーマリオフのHEMTを得ることが困難であった。
【解決手段】本発明に従うHEMTは、電子走行層４と、この上を覆う電子供給層５と、電子供給層５と、ソース電極６と、ドレイン電極７と、ゲート電極８と、第１及び第２の絶縁膜９，１０と、圧電体層１１とを有している。第１の絶縁膜９は電子走行層４と電子供給層５とのヘテロ接合面に沿って生じる２ＤＥＧ層１３を分断する働きを有する。圧電体層１１はゲート電極８の電圧に応答して第１の絶縁膜９の応力を打ち消す働きを有する。これにより、ノーマリオフ特性を有し且つオン抵抗が小さいHEMTを得ることができる。
【選択図】図１
【解決手段】本発明に従うHEMTは、電子走行層４と、この上を覆う電子供給層５と、電子供給層５と、ソース電極６と、ドレイン電極７と、ゲート電極８と、第１及び第２の絶縁膜９，１０と、圧電体層１１とを有している。第１の絶縁膜９は電子走行層４と電子供給層５とのヘテロ接合面に沿って生じる２ＤＥＧ層１３を分断する働きを有する。圧電体層１１はゲート電極８の電圧に応答して第１の絶縁膜９の応力を打ち消す働きを有する。これにより、ノーマリオフ特性を有し且つオン抵抗が小さいHEMTを得ることができる。
【選択図】図１
Description
本発明は、高電子移動度トランジスタ即ちＨＥＭＴ( High Electron Mobility Transistor)又はこれに類似の電界効果半導体装置に関する。
典型的な従来のＨＥＭＴは、シリコン、サファイア等の基板の上にバッファ層を介して形成されたアンドープＧａＮから成る電子走行層と、ｎ型不純物がドープされた又はアンドープのＡｌＧａＮから成る電子供給層又はバリア層と、電子供給層の上に形成されたソース電極とドレイン電極とゲート電極（ショットキー電極）とを有している。ＡｌＧａＮから成る電子供給層のバンドギャプはＧａＮから成る電子走行層のバンドギャプよりも大きく、ＡｌＧａＮから成る電子供給層の格子定数はＧａＮから成る電子走行層の格子定数よりも小さい。電子走行層の上にこれよりも格子定数が小さい電子供給層を配置すると、電子供給層に伸張性歪み即ち引っ張り応力が生じ、ピエゾ分極する。ＡｌＧａＮから成る電子供給層は自発分極もするので、ピエゾ分極と自発分極とに基づく電界の作用で電子走行層のヘテロ接合面の近傍部分に周知の２次元電子ガス層即ち２ＤＥＧ層が生じる。２ＤＥＧ層は周知のようにドレイン電極とソース電極との間の電流通路（チャネル）として利用され、この電流通路を流れる電流はゲート電極に印加されるバイアス電圧で制御される。
ところで、一般的な構成のＨＥＭＴは、ゲート電極に電圧を印加しない状態（ノーマリ状態）でソース電極とドレイン電極との間に電流が流れる特性即ちノーマリオン特性を有する。ノーマリオン特性のＨＥＭＴをオフ状態に保つためにはゲート電極を負電位にするための負電源が必要になり、電気回路が必然的に高価になる。従って、従来のノーマリオン特性のＨＥＭＴの使い勝手は良くない。
そこで、ＡｌＧａＮから成る電子供給層を薄く形成することによってノーマリオフ特性、即ちゲート電極に電圧を印加しない状態（ノーマリ状態）でソース電極とドレイン電極との間に電流が流れない特性を得ることが試みられている。ＡｌＧａＮから成る電子供給層を薄く形成すると、電子供給層のピエゾ分極及び自発分極による電界が弱くなり、２ＤＥＧ層の電子濃度が減少する。電子濃度が低下した２ＤＥＧ層に対して電子供給層とここにショットキー接触しているゲート電極との間にビルトインポテンシャル（built−in potential）即ちバイアス電圧が無い状態での電位差に基づく電界が作用すると、ゲート電極の直下の２ＤＥＧ層が消失する。このため、ゲート電極にバイアス電圧を加えない状態においてドレイン・ソース間がオフ状態になる。
上述のように電子供給層を薄くすることによってノーマリオフのＨＥＭＴを提供することができる。しかし、電子供給層を薄くすると、ゲート電極の直下以外の２ＤＥＧ層においても電子濃度の低下が生じ、ドレイン・ソース間のオン抵抗が増大する。この問題を解決するために例えば特開２００５−１８３７３３号公報（特許文献１）に開示されているように電子供給層のゲート電極の下の部分に凹部（リセス）を形成し、電子供給層のゲート電極の下の部分のみを薄くしてノーマリオフ特性を得ることが知られている。しかし、この方法を採用して電子供給層を極端に薄くすると、選択的エッチングによって電子供給層を薄くする時に電子走行層及び電子供給層の半導体結晶にダメージが生じ、ＨＥＭＴの電気的特性が劣化する。また、選択的エッチングした時のエッチング深さのばらつきがＨＥＭＴの閾値電圧のばらつきとなるため、高い歩留りで生産できないという問題がある。このため、現在、ノーマリオフのＨＥＭＴが実用化されていない。
ノーマリオフ特性を有するＨＥＭＴを得るための別な方法として、電子供給層（バリア層）の格子定数を電子走行層の格子定数よりも大きくすることによってノーマリ状態でソース電極とドレイン電極との間をオフ状態に保つこと、及び電子供給層（バリア層）の上のソース電極とドレイン電極との間の全部にピエゾ効果を有する層（圧電体層）を配置し、この圧電体層の上にゲート電極を配置することが特開２００６−１５６８１６号公報（特許文献２）に開示されている。しかし、この場合には、ゲート電極に電圧を印加することによって電子供給層（バリア層）と電子走行層とのヘテロ接合面の全部に２ＤＥＧ層を発生させなければならない。このため電子供給層（バリア層）の表面のソース電極とドレイン電極との間の全部に圧電体層を配置し、ゲート電極をできるだけ広い面積に形成することが必要になる。この結果、ゲート電極とソース電極及びドレイン電極との間隔をさほど大きくすることができず、ゲート・ソース間耐圧、及びゲート・ドレイン間耐圧をさほど大きくすることができない。また、耐圧を考慮してゲート電極を小さく形成すると、ヘテロ接合面の全部に２ＤＥＧ層を良好に形成することができず、オン抵抗が大きくなる。
特開２００５−１８３７３３号公報
特開２００６−１００８２０号公報
従って、本発明が解決しようとする課題は、ノーマリオフ特性を有し且つ小さいオン抵抗を有する電界効果半導体装置が要求されていることであり、本発明の目的は上記要求に応えることができる電界効果半導体装置を提供することである。
上記課題を解決するための本発明は、
第１の半導体層と、前記第１の半導体層にヘテロ接合され且つ前記ヘテロ接合に基づいて２次元キャリアガス層を形成することができる材料から成る第２の半導体層とを備えている主半導体領域と、
前記主半導体領域の一方の主面上に配置されたソース電極と、
前記主半導体領域の一方の主面上に前記ソース電極から離間して配置されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
前記ゲート電極と前記主半導体領域の一方の主面との間に配置され且つ平面的に見て前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の一部のみに配置され且つ前記２次元キャリアガス層のキャリア濃度を低減させる方向の応力を発生する材料で形成された絶縁膜と、
前記ゲート電極と前記絶縁膜との間に配置され且つ前記ゲート電極に印加された電圧に応答して前記絶縁膜の前記応力を打ち消す方向の歪みを発生する材料、即ち電界を印加することで前記絶縁膜の前記応力を打ち消す方向の歪みを発生する材料から成る圧電体層と
を備えていることを特徴とする電界効果半導体装置に係わるものである。
第１の半導体層と、前記第１の半導体層にヘテロ接合され且つ前記ヘテロ接合に基づいて２次元キャリアガス層を形成することができる材料から成る第２の半導体層とを備えている主半導体領域と、
前記主半導体領域の一方の主面上に配置されたソース電極と、
前記主半導体領域の一方の主面上に前記ソース電極から離間して配置されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
前記ゲート電極と前記主半導体領域の一方の主面との間に配置され且つ平面的に見て前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の一部のみに配置され且つ前記２次元キャリアガス層のキャリア濃度を低減させる方向の応力を発生する材料で形成された絶縁膜と、
前記ゲート電極と前記絶縁膜との間に配置され且つ前記ゲート電極に印加された電圧に応答して前記絶縁膜の前記応力を打ち消す方向の歪みを発生する材料、即ち電界を印加することで前記絶縁膜の前記応力を打ち消す方向の歪みを発生する材料から成る圧電体層と
を備えていることを特徴とする電界効果半導体装置に係わるものである。
なお、請求項２に示すように、前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の前記絶縁膜が配置されていない部分の上に２次元キャリアガス層のキャリア濃度を高める方向の応力を発生する材料から成る別の絶縁膜が配置されていることが望ましい。
また、請求項３に示すように、前記圧電体層は前記別の絶縁膜の上に延在している延在部分を有し、前記ゲート電極は前記圧電体層の前記延在部分の上に延在している部分を有していることが望ましい。
また、請求項４に示すように、前記圧電体層は前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の前記絶縁膜が配置されていない部分の上に延在している延在部分を有し、前記ゲート電極は前記圧電体層の前記延在部分の上に延在している部分を有していることが望ましい。
また、請求項５に示すように、前記２次元キャリアガス層のキャリア濃度を低減させる方向の応力を発生する材料から成る絶縁膜はシリコン窒化物（例えばＳｉＮ）から成ることが望ましい。
また、請求項６に示すように、２次元キャリアガス層のキャリア濃度を高める方向の応力を発生する材料から成る別の絶縁膜はシリコン酸化膜から成ることが望ましい。
また、請求項７に示すように、前記圧電体層は、遷移金属又はＬｉ（リチウム）が添加されたＺｎＯ（酸化亜鉛）、Ｐｂ（鉛）とＺｒ（ジルコニウム）とＴｉ（チタン）とを主成分とする酸化物、及びＬａ（ランタン）とＴｉ（チタン）とを主成分とする酸化物から選択されたものであるであることが望ましい。
また、請求項８に示すように、前記主半導体領域は、更に、前記第１の半導体層と前記第２の半導体層との間に配置されたスペーサー層を有することが望ましい。
また、請求項９に示すように、前記第２の半導体層は前記ゲート電極に対向する部分に凹部を有していることが望ましい。
また、請求項１０に示すように、電界効果半導体装置を、
第１の半導体層と、前記第１の半導体層にヘテロ接合され且つ前記ヘテロ接合に基づいて２次元キャリアガス層を形成することができる材料から第２の半導体層とを備え、且つ第２の半導体層を第１の部分と第２の部分とに分割する溝を有している主半導体領域と、
前記第２の半導体層の第１の部分の上に配置されたソース電極と、
前記第２の半導体層の第２の部分の上に配置されたドレイン電極と、
前記溝の中及び平面的に見て前記第２の半導体層の前記ソース電極と前記ドレイン電極との間の少なくとも一部の上に配置され且つ印加された電界に応答して前記２次元キャリアガス層におけるキャリア濃度を高めることができる方向の応力を生じる圧電特性を有し且つ絶縁性を有する材料で形成された圧電体層と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記圧電体層の上に配置されたゲート電極とで構成することができる。
また、請求項３に示すように、前記圧電体層は前記別の絶縁膜の上に延在している延在部分を有し、前記ゲート電極は前記圧電体層の前記延在部分の上に延在している部分を有していることが望ましい。
また、請求項４に示すように、前記圧電体層は前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の前記絶縁膜が配置されていない部分の上に延在している延在部分を有し、前記ゲート電極は前記圧電体層の前記延在部分の上に延在している部分を有していることが望ましい。
また、請求項５に示すように、前記２次元キャリアガス層のキャリア濃度を低減させる方向の応力を発生する材料から成る絶縁膜はシリコン窒化物（例えばＳｉＮ）から成ることが望ましい。
また、請求項６に示すように、２次元キャリアガス層のキャリア濃度を高める方向の応力を発生する材料から成る別の絶縁膜はシリコン酸化膜から成ることが望ましい。
また、請求項７に示すように、前記圧電体層は、遷移金属又はＬｉ（リチウム）が添加されたＺｎＯ（酸化亜鉛）、Ｐｂ（鉛）とＺｒ（ジルコニウム）とＴｉ（チタン）とを主成分とする酸化物、及びＬａ（ランタン）とＴｉ（チタン）とを主成分とする酸化物から選択されたものであるであることが望ましい。
また、請求項８に示すように、前記主半導体領域は、更に、前記第１の半導体層と前記第２の半導体層との間に配置されたスペーサー層を有することが望ましい。
また、請求項９に示すように、前記第２の半導体層は前記ゲート電極に対向する部分に凹部を有していることが望ましい。
また、請求項１０に示すように、電界効果半導体装置を、
第１の半導体層と、前記第１の半導体層にヘテロ接合され且つ前記ヘテロ接合に基づいて２次元キャリアガス層を形成することができる材料から第２の半導体層とを備え、且つ第２の半導体層を第１の部分と第２の部分とに分割する溝を有している主半導体領域と、
前記第２の半導体層の第１の部分の上に配置されたソース電極と、
前記第２の半導体層の第２の部分の上に配置されたドレイン電極と、
前記溝の中及び平面的に見て前記第２の半導体層の前記ソース電極と前記ドレイン電極との間の少なくとも一部の上に配置され且つ印加された電界に応答して前記２次元キャリアガス層におけるキャリア濃度を高めることができる方向の応力を生じる圧電特性を有し且つ絶縁性を有する材料で形成された圧電体層と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記圧電体層の上に配置されたゲート電極とで構成することができる。
本願の請求項１〜９の発明に従う電界効果半導体装置は次の効果を有する。
（１）２次元キャリアガス層のキャリア濃度を低減させる方向の応力を発生する材料から成る絶縁膜は、ゲート電極と主半導体領域の一方の主面との間に配置されている。この絶縁膜の応力は第２の半導体層の本来の応力（２次元キャリアガス層を発生させる方向の応力）を打ち消す方向性を有する。この結果、ゲート電極に電圧が印加されていない状態（ノーマリ状態）において、第１の半導体層と第２の半導体層とのヘテロ接合面の絶縁膜に対応する部分の近傍に２次元キャリアガス層が発生しなくなる。これにより、２次元キャリアガス層の分断が生じ、ノーマリ状態においてオフ状態になる。一方、ゲート電極に電圧が印加されると、圧電体層が絶縁膜の応力を打ち消す方向の歪（応力）を発生する。このため、絶縁膜による２次元キャリアガス層の分断が解除され、ソース電極とドレイン電極との間がオン状態になる。この結果、ノーマリオフ特性を有する電界効果半導体装置を提供することができる。更に、絶縁膜は平面的に見て主半導体領域の一方の主面上におけるソース電極とドレイン電極との間の一部のみに配置されている。従って、平面的に見て主半導体領域の一方の主面上におけるソース電極とドレイン電極との間の絶縁膜が配置されていない部分においては絶縁膜による２次元キャリアガス層のキャリア濃度の低減が発生しない。このため、ソース電極とドレイン電極との間のオン抵抗が比較的小さい電界効果半導体装置を提供することができる。要するに、本発明によればノーマリオフ特性を有するにも拘らずオン抵抗が比較的小さい電界効果半導体装置を提供することができる。
（２）ゲート電極と主半導体領域の一方の主面との間に絶縁膜が配置されているので、ゲートリーク電流を低減できる。
請求項１０の発明に従う電界効果半導体装置においては、請求項１〜９の発明の電界効果半導体装置における絶縁膜が省かれ、圧電体層が第１の半導体層に接触し且つ第２の半導体層の上に延在している。請求項１０の発明における圧電体層はゲート電極に印加された電圧に基づく電界に応答して歪み、２次元キャリアガス層のキャリア濃度を高めることができる方向の応力を第１の半導体層に与える。これにより、２次元キャリアガス層の抵抗即ちオン抵抗が低減する。なお、ゲート電極に電圧が印加されると、圧電体層がゲート絶縁膜として機能して周知の電界効果作用によって第１の半導体層の表面部分にチャネルが生じ、ソース電極とドレイン電極との間がオン状態になる。
（１）２次元キャリアガス層のキャリア濃度を低減させる方向の応力を発生する材料から成る絶縁膜は、ゲート電極と主半導体領域の一方の主面との間に配置されている。この絶縁膜の応力は第２の半導体層の本来の応力（２次元キャリアガス層を発生させる方向の応力）を打ち消す方向性を有する。この結果、ゲート電極に電圧が印加されていない状態（ノーマリ状態）において、第１の半導体層と第２の半導体層とのヘテロ接合面の絶縁膜に対応する部分の近傍に２次元キャリアガス層が発生しなくなる。これにより、２次元キャリアガス層の分断が生じ、ノーマリ状態においてオフ状態になる。一方、ゲート電極に電圧が印加されると、圧電体層が絶縁膜の応力を打ち消す方向の歪（応力）を発生する。このため、絶縁膜による２次元キャリアガス層の分断が解除され、ソース電極とドレイン電極との間がオン状態になる。この結果、ノーマリオフ特性を有する電界効果半導体装置を提供することができる。更に、絶縁膜は平面的に見て主半導体領域の一方の主面上におけるソース電極とドレイン電極との間の一部のみに配置されている。従って、平面的に見て主半導体領域の一方の主面上におけるソース電極とドレイン電極との間の絶縁膜が配置されていない部分においては絶縁膜による２次元キャリアガス層のキャリア濃度の低減が発生しない。このため、ソース電極とドレイン電極との間のオン抵抗が比較的小さい電界効果半導体装置を提供することができる。要するに、本発明によればノーマリオフ特性を有するにも拘らずオン抵抗が比較的小さい電界効果半導体装置を提供することができる。
（２）ゲート電極と主半導体領域の一方の主面との間に絶縁膜が配置されているので、ゲートリーク電流を低減できる。
請求項１０の発明に従う電界効果半導体装置においては、請求項１〜９の発明の電界効果半導体装置における絶縁膜が省かれ、圧電体層が第１の半導体層に接触し且つ第２の半導体層の上に延在している。請求項１０の発明における圧電体層はゲート電極に印加された電圧に基づく電界に応答して歪み、２次元キャリアガス層のキャリア濃度を高めることができる方向の応力を第１の半導体層に与える。これにより、２次元キャリアガス層の抵抗即ちオン抵抗が低減する。なお、ゲート電極に電圧が印加されると、圧電体層がゲート絶縁膜として機能して周知の電界効果作用によって第１の半導体層の表面部分にチャネルが生じ、ソース電極とドレイン電極との間がオン状態になる。
次に、図面を参照して本発明の実施形態に係わる電界効果半導体装置を説明する。
図１に示す本発明の実施例１に従う電界効果半導体装置は、単結晶シリコン半導体から成る基板１と、この基板１の一方の主面１ａの上にバッファ層２を介して順次に配置された電子走行層（第１の半導体層）４と電子供給層（第２の半導体層）５とから成る主半導体領域３と、主半導体領域３の上に配置されたソース電極６、ドレイン電極７及びゲート電極８と、第１及び第２の絶縁膜９，１０と、圧電体層１１と、補助電極としての背面電極１２とを備えている。この電界効果半導体装置は典型的なＨＥＭＴと異なるゲート構造を有するが、典型的なＨＥＭＴと同様な原理で動作するので、ＨＥＭＴ又はＨＥＭＴ型半導体装置と呼ぶこともできる。以下、図１の各部を詳しく説明する。
基板１は、一方の主面１ａとこれに対向する他方の主面１ｂとを有し、且つバッファ層２及び主半導体領域３のための半導体材料をエピタキシャル成長させるための成長基板の機能と、これ等を機械的に支持するための支持基板の機能と、背面電極１２を設けるための導電性基板の機能とを有する。本実施例では、コストの低減を図るために基板１がシリコンで形成されている。しかし、基板１をシリコン以外のシリコンカーバイト（ＳｉＣ）、ＧａＮ等の半導体、又はサファイア、セラミック等の絶縁体で形成することもできる。
基板１の一方の主面１ａ上のバッファ層２は、周知のＭＯＣＶＤ法等のエピタキシャル成長法で形成されている。図１では、図示を簡略化するためにバッファ層２が１つの層で示されているが、実際には複数の層で形成されている。即ち、このバッファ層２は、ＡｌＮ（窒化アルミニウム）から成る第１のサブレイヤ−（第１の副層）とＧａＮ（窒化ガリウム）から成る第２のサブレイヤー（第２の副層）とが交互に積層された多層構造バッファである。このバッファ層２はＨＥＭＴの動作に直接に関係していないので、これを省くこともできる。また、バッファ層２の半導体材料をＡｌＮ、ＧａＮ以外の３−５族化合物半導体に置き換えること、又は単層構造のバッファ層にすることもできる。
主半導体領域３における第１の半導体層としての電子走行層４は、バッファ層２の上に周知のＭＯＣＶＤ法等のエピタキシャル成長法で形成されている。このの電子走行層４は、この上の電子供給層５とのヘテロ接合面の近傍に電流通路（チャネル）としての２ＤＥＧ層１３（点線で示す）を得るためのものであって、不純物が添加されていないアンドープＧａＮ（窒化ガリウム）を例えば１〜５μｍの厚さにエピタキシャル成長させたものである。なお、電子走行層４は、ＧａＮ以外の例えば
ＡｌaＧａ1-aＮ，
ここで、ａは０≦ａ＜１を満足する数値、
等の窒化物半導体、又は別の化合物半導体で形成することもできる。
ＡｌaＧａ1-aＮ，
ここで、ａは０≦ａ＜１を満足する数値、
等の窒化物半導体、又は別の化合物半導体で形成することもできる。
電子走行層４の上に周知のＭＯＣＶＤ法等のエピタキシャル成長法で形成された電子供給層５は、Ａｌ0.3Ｇａ0.7Ｎから成り、電子走行層４よりも薄い５〜５０ｎｍの厚みを有し、且つ２ＤＥＧ層１３を得るために電子走行層４よりも大きいバンドギャプを有し且つ電子走行層４よりも小さい格子定数を有する。なお、電子供給層５をＡｌ0.3Ｇａ0.7Ｎ以外の例えば次式で示す窒化物半導体で形成することもできる。
ＡｌxＧａ1-XＮ，
ここで、ｘは０＜ｘ＜１、及びａ＜ｘを満足する数値であり、好ましくは０．２〜０．４である。
なお、電子供給層５を、アンドープのＡｌxＧａ1-xＮで形成する代りに、ｎ型（第１導電型）の不純物を添加したＡｌxＧａ1-xＮから成る窒化物半導体、又は別の組成の窒化物半導体、又は別の化合物半導体で形成することもできる。
ＡｌxＧａ1-XＮ，
ここで、ｘは０＜ｘ＜１、及びａ＜ｘを満足する数値であり、好ましくは０．２〜０．４である。
なお、電子供給層５を、アンドープのＡｌxＧａ1-xＮで形成する代りに、ｎ型（第１導電型）の不純物を添加したＡｌxＧａ1-xＮから成る窒化物半導体、又は別の組成の窒化物半導体、又は別の化合物半導体で形成することもできる。
ソース電極６及びドレイン電極７は、主半導体領域３の一方の主面１４即ち電子供給層５の一方の主面に例えばチタン（Ｔｉ）を所望の厚み（例えば２５ｎｍ）に蒸着し、続いてアルミニウム（Ａｌ）を所望の厚み（例えば５００ｎｍ）に蒸着し、その後フォトリソグラフイ技術で所望のパターンにすることによってそれぞれ形成されている。この実施例のソース電極６及びドレイン電極７は、チタン（Ｔｉ）とアルミニウム（Ａｌ）との積層体でそれぞれ形成されているが、これ以外の低抵抗性接触（オーミック接触）可能な金属で形成することもできる。なお、主半導体領域３の電子供給層５は極めて薄いので、この厚み方向の抵抗は無視できるほど小さい。従って、ソース電極６及びドレイン電極７は、２ＤＥＧ層１３に電気的に結合されている。
主半導体領域３の一方の主面１４即ち電子供給層５の一方の主面とゲート電極８との間に配置され且つ平面的に見て（主半導体領域３の一方の主面１４に対して垂直な方向から見て）主半導体領域３の一方の主面上におけるソース電極６とドレイン電極７との間の一部のみに配置された第１の絶縁膜９は、電子供給層５と電子走行層４とのヘテロ接合面の近傍に形成される２次元電子ガス層（２ＤＥＧ層）のキャリア濃度（例えば電子濃度）を低減させることができる方向の応力を発生する材料から成る。この第１の絶縁膜９の好ましい材料はシリコン窒化物即ちＳｉＮである。例えばプラズマＣＶＤ（化学気相成長法）で形成されたシリコン窒化物即ちＳｉＮから成る第１の絶縁膜９は、図１において矢印１５で示すように主半導体領域３の一方の主面１４が延びる方向（面方向）において引っ張り応力即ち伸張性歪み（例えば−６．１４×１０9ｄｙｎ／ｃｍ2）を発生する。この第１の絶縁膜９の応力は２次元キャリアガス層の発生を抑制する方向即ちキャリア濃度を低減する方向の応力、即ち電子供給層５と電子走行層４とのヘテロ接合に基づいて電子供給層５に生じる引張り応力（伸張性歪み）を打ち消す方向の応力である。ゲート電極８に電圧が印加されていない状態（ノーマリ状態）において、第１の絶縁膜９の引っ張り応力がＡｌＧａＮから成る電子供給層５に作用すると、第１の絶縁膜９の下の電子供給層５に圧縮性応力（矢印１５と反対方向の応力）が生じ、これにより電子供給層５と電子走行層４とのヘテロ接合に基づいて電子供給層５に生じた引張り応力（伸張性歪み）が打ち消される。この結果、ヘテロ接合面の第１の絶縁膜９に対向する部分に沿って２ＤＥＧ層が形成されない。ヘテロ接合面の第１の絶縁膜９に対向する部分において２ＤＥＧ層１３の分断が生じると、ソース電極６とドレイン電極７との間はオフ状態になる。これは電界効果半導体装置がノーマリオフ特性を有することを意味する。第１の絶縁膜９の引っ張り応力に基づいてノーマリオフ特性を得るためには、上述から明らかのように、電子供給層５と電子走行層４とのヘテロ接合に基づいて電子供給層５に生じる引っ張り応力即ち伸張性歪みを打ち消すことができる圧縮性応力を電子供給層５に生じさせなければならない。これを可能にするために第１の絶縁膜９の厚みを電子供給層５よりも厚くすることが必要であり、例えば５０〜１０００ｎｍにする。
本実施例では主半導体領域３の一方の主面１４即ち電子供給層５の一方の主面上の第１の絶縁膜９が形成されていない部分の上に２次元キャリアガス層１３のキャリア濃度を高める方向の応力を発生する材料から成る第２の絶縁膜１０が形成されている。第２の絶縁膜１０の好ましい材料はシリコン酸化物、即ちＳｉＯX（ここで、ｘは１〜２の数値を示し、好ましくは２である。）である。第２の絶縁膜１０は、好ましくはプラズマＣＶＤ（化学気相成長法）で例えば３００〜８００ｎｍ（好ましくは５００ｎｍ）の厚みに形成され、図１で矢印１６で示す方向の圧縮応力即ち圧縮性歪み（例えば４．００×１０9ｄｙｎ／ｃｍ2）を発生する性質を有する。なお、第２の絶縁膜１０を電子供給層５よりも厚く形成することが望ましい。シリコン酸化物から成る第２の絶縁膜１０の下にはＡｌＧａＮから成る電子供給層５が配置されているので、第２の絶縁膜１０の圧縮応力が電子供給層５に作用すると、この反作用で電子供給層５に伸張性歪み即ち引張り応力が生じ、電子供給層５のピエゾ分極が強められ、２次元電子ガス層即ち２ＤＥＧ層１３における電子濃度が増大する。この電子濃度の増大は電界効果半導体装置のオン時におけるソース電極６とドレイン電極７との間の抵抗の低減に寄与する。
ゲート電極８と第１の絶縁膜９との間に配置された圧電体層１１は、ゲート電極８に印加された電圧に応答して第１の絶縁膜９の応力を打ち消す方向の歪みを発生する材料から成る。即ち圧電体層１１は、電界を印加することで絶縁膜９の応力を打ち消す方向の歪みを発生する材料から成る。この圧電体層１１の好ましい材料は、リチウム（Ｌｉ）やＮｉ（ニッケル）などの遷移金属が５重量％以下、例えば１〜２重量％添加されたＺｎＯ（酸化亜鉛）である。なお、リチウム（Ｌｉ）やＮｉ（ニッケル）などの遷移金属は半導体としてのＺｎＯの高抵抗化のために添加されている。従って、圧電体層１１に高抵抗化が要求されない場合はリチウム（Ｌｉ）やＮｉ（ニッケル）などの遷移金属をＺｎＯに添加しなくとも良い。ＺｎＯから成る圧電体層１１は周知のスパッタリングで形成することができる。圧電体層１１はＺｎＯ以外のＰＺＴと呼ばれているＰｂ（鉛）とＺｒ（ジルコニウム）とＴｉ（チタン）とを主成分とする酸化物、例えば、ＰｂＺｒＯ3（鉛ジルコニウム酸化物）−ＰｂＴｉＯ3（鉛チタン酸化物）の混合物、又はＬＴＯと呼ばれているＬａ（ランタン）とＴｉ（チタン）とを主成分とする酸化物、例えば、（Ｌａ，Ｔｉ）Ｏ3、又はＡｌＮの多結晶等の圧電体で形成することもできる。なお、圧電体層１１を電子供給層５よりも厚い例えば５０〜１０００ｎｍに形成することが望ましい。
圧電体層１１はゲート電極８に印加された制御電圧に応答して図１で矢印１７で示す方向の圧縮性歪み（圧縮応力）を発生する。この圧電体層１１の圧縮性歪み（圧縮応力）は第１の絶縁膜９の伸張性歪み（伸張性応力）を打ち消す方向性を有する。圧電体層１１の圧縮性歪み（圧縮応力）によって第１の絶縁膜９の伸張性歪み（伸張性応力）が打ち消されると、電子供給層５と電子走行層４とのヘテロ接合面の近傍に２ＤＥＧ層が生じ、第１の絶縁膜９による２ＤＥＧ層１３の分断作用が消失し、ソース電極６とドレイン電極７との間がオン状態になる。
圧電体層１１はゲート電極８に印加された制御電圧に応答して図１で矢印１７で示す方向の圧縮性歪み（圧縮応力）を発生する。この圧電体層１１の圧縮性歪み（圧縮応力）は第１の絶縁膜９の伸張性歪み（伸張性応力）を打ち消す方向性を有する。圧電体層１１の圧縮性歪み（圧縮応力）によって第１の絶縁膜９の伸張性歪み（伸張性応力）が打ち消されると、電子供給層５と電子走行層４とのヘテロ接合面の近傍に２ＤＥＧ層が生じ、第１の絶縁膜９による２ＤＥＧ層１３の分断作用が消失し、ソース電極６とドレイン電極７との間がオン状態になる。
ゲート電極８は圧電体層１１の上に被着された金属層から成る。なお、ゲート電極８を金属層で形成する代りに、導電性を有するポリシリコン等で形成することもできる。
基板１に形成れた背面電極１２は図示されていない導体によってソース電極６に接続され、ＨＥＭＴの安定化に寄与する。
基板１に形成れた背面電極１２は図示されていない導体によってソース電極６に接続され、ＨＥＭＴの安定化に寄与する。
図１の電界効果半導体装置において、ゲート電極８に電圧が印加されていない時には、たとえドレイン電極７の電位がソース電極６の電位よりも高くても、前述した第１の絶縁膜９の働きによって２ＤＥＧ層１３の分断が生じているので、電子がソース電極６からドレイン電極７に向って流れず、ソース電極６とドレイン電極７との間はオフ状態になる。
ドレイン電極７の電位がソース電極６の電位よりも高い状態で、ゲート電極８とソース電極６との間に所定の閾値よりも高い電圧を印加すると、圧電体層１１に圧縮性歪み（圧縮性応力）が発生し、これにより第１の絶縁膜９の伸張性歪み（伸張性応力）が打ち消され、第１の絶縁膜９から電子供給層５に伸張性応力が作用しなくなり、電子供給層５のゲート電極８に対向している部分がこれ以外の部分と同様にピエゾ分極し、ゲート電極８の下にも２ＤＥＧ層１３が生じ、電子走行層４と電子供給層５とのヘテロ接合面の全部に沿って２ＤＥＧ層１３が生じ、ソース電極６とドレイン電極７との間がオン状態になる。このオン状態の時には、電子がソース電極６、電子供給層５、２ＤＥＧ層１３、電子供給層５、及びドレイン電極７の経路で流れる。なお、電子供給層５は極く薄いので、この厚み方向に電流を流すことができる。
圧電体層１１の圧縮性歪み（圧縮性応力）によって第１の絶縁膜９の伸張性歪み（伸張性応力）を打ち消すことができる電圧よりも高い電圧をゲート電極８に印加すると、ゲート電極８の下の２ＤＥＧ層１３の電子濃度が更に高くなる。
圧電体層１１の圧縮性歪み（圧縮性応力）によって第１の絶縁膜９の伸張性歪み（伸張性応力）を打ち消すことができる電圧よりも高い電圧をゲート電極８に印加すると、ゲート電極８の下の２ＤＥＧ層１３の電子濃度が更に高くなる。
図１の実施例１の電界効果半導体装置は次の効果を有する。
（１）ゲート電極８に電圧を印加しないノーマリ状態において、ソース電極６とドレイン電極７との間の一部のみに設けた第１の絶縁膜９の応力に基づいて２ＤＥＧ層１３が分断され、ソース電極６とドレイン電極７との間がオフ状態になる。これにより、ノーマリオフ特性を有する電界効果半導体装置を提供することができる。
（２）第１の絶縁膜９、圧電体層１１及びゲート電極８を平面的に見て主半導体領域３の一方の主面１４のソース電極６とドレイン電極７との間の一部のみに設けられ、残りの部分には設けられていない。従って、残りの部分の２ＤＥＧ層１３の電子濃度は第１の絶縁膜９に基づいて低減しない。この結果、ノーマリオフ特性を有しているにも拘わらず、オン抵抗の小さい電界効果半導体装置を提供することができる。
（３）上述のように第１の絶縁膜９、圧電体層１１及びゲート電極８は平面的に見て主半導体領域３の一方の主面１４のソース電極６とドレイン電極７との間の一部のみに設けられている。この結果、ゲート電極８を幅広に形成することが不要になり、ゲート電極８をソース電極６及びドレイン電極７から十分離間させることができ、ゲート・ソース間耐圧、及びゲート・ドレイン間耐圧が大きく設定することができる。
（４）シリコン酸化物から成る第２の絶縁膜１０が２ＤＥＧ層１３における電子濃度の増大に寄与するので、ソース電極６とドレイン電極７との間のオン抵抗が低減する。
（５）電子供給層５を特別に薄くしてノーマリオフ特性を得る従来のＨＥＭＴに比べて２ＤＥＧ層１３における電子濃度を増大させることができ、オン抵抗の低減を図ることができる。
（６）ゲート電極８と主半導体領域３の一方の主面１４との間に第１の絶縁膜９が配置されているので、ゲートリーク電流を低減できる。
（１）ゲート電極８に電圧を印加しないノーマリ状態において、ソース電極６とドレイン電極７との間の一部のみに設けた第１の絶縁膜９の応力に基づいて２ＤＥＧ層１３が分断され、ソース電極６とドレイン電極７との間がオフ状態になる。これにより、ノーマリオフ特性を有する電界効果半導体装置を提供することができる。
（２）第１の絶縁膜９、圧電体層１１及びゲート電極８を平面的に見て主半導体領域３の一方の主面１４のソース電極６とドレイン電極７との間の一部のみに設けられ、残りの部分には設けられていない。従って、残りの部分の２ＤＥＧ層１３の電子濃度は第１の絶縁膜９に基づいて低減しない。この結果、ノーマリオフ特性を有しているにも拘わらず、オン抵抗の小さい電界効果半導体装置を提供することができる。
（３）上述のように第１の絶縁膜９、圧電体層１１及びゲート電極８は平面的に見て主半導体領域３の一方の主面１４のソース電極６とドレイン電極７との間の一部のみに設けられている。この結果、ゲート電極８を幅広に形成することが不要になり、ゲート電極８をソース電極６及びドレイン電極７から十分離間させることができ、ゲート・ソース間耐圧、及びゲート・ドレイン間耐圧が大きく設定することができる。
（４）シリコン酸化物から成る第２の絶縁膜１０が２ＤＥＧ層１３における電子濃度の増大に寄与するので、ソース電極６とドレイン電極７との間のオン抵抗が低減する。
（５）電子供給層５を特別に薄くしてノーマリオフ特性を得る従来のＨＥＭＴに比べて２ＤＥＧ層１３における電子濃度を増大させることができ、オン抵抗の低減を図ることができる。
（６）ゲート電極８と主半導体領域３の一方の主面１４との間に第１の絶縁膜９が配置されているので、ゲートリーク電流を低減できる。
次に、図２に示す実施例２に従う電界効果半導体装置即ちＨＥＭＴを説明する。但し、図２及び後述する図３〜図５において図１と実質的に同一の部分には同一の参照符号を付してその説明を省略する。
図２に示す電界効果半導体装置の主半導体領域３ａは変形された電子供給層５ａを有する他は、図１の主半導体領域３と同一に形成されている。電子供給層５ａの凹部（リセス）１８は第１の絶縁膜９と圧電体層１１とゲート電極８との下に形成されている。図２の電子供給層５ａの凹部１８を有さない部分は凹部１８を有する部分よりも厚く形成されている。電子供給層５ａの凹部１８を有する部分の厚みを図１の電子供給層５の厚みと同一に設定した場合には、電子供給層５ａの凹部１８を有さない部分の厚みが図１の電子供給層５よりも厚くなるので、電子供給層５のピエゾ分極及び自発分極による電界が図１よりも強くなり、２ＤＥＧ層１３の電子濃度が高くなり、オン抵抗が低減する。また、電子供給層５ａの凹部１８を有する部分の厚みを図１の電子供給層５の厚みよりも薄く設定した場合には、電子供給層５のピエゾ分極及び自発分極による電界が図１よりも弱くなり、第１の絶縁膜９の伸張性歪みを図１よりも小さく設定しても２ＤＥＧ層１３を消滅（分断）させることができる。
図２の実施例２の電界効果半導体装置即ちＨＥＭＴの基本構成は図１と同一であるので、図２の実施例２によっても図１の実施例１と同様な効果を得ることができる。
図３の実施例３の電界効果半導体装置即ちＨＥＭＴは、図１の圧電体層１１とゲート電極８の横方向の寸法を大きくしたものに相当する圧電体層１１ａとゲート電極８ａを設け、この他は図１と同一に形成したものである。図３の圧電体層１１ａとゲート電極８ａは第１の絶縁膜９よりも幅広に形成されており、第２の絶縁膜１０の上に延在している。
図３の電界効果半導体装置のゲート電極８ａに電圧を印加しない時（ノーマリ状態）には、第１の絶縁膜９の働きで、図１の電界効果半導体装置と同様にソース電極６とドレイン電極７との間がオフ状態になる。
ゲート電極８ａに電圧を印加した時には、圧電体層１１ａに働きで電子供給層５と電子走行層４とのヘテロ接合の第１の絶縁膜９に対向する部分の近傍に図１の電界効果半導体装置と同様に２ＤＥＧ層が形成され、ソース電極６とドレイン電極７との間がオン状態になる。これと共に、圧電体層１１ａの圧縮性歪み（圧縮性応力）が第２の絶縁膜１０を介して電子供給層５に作用し、電子供給層５のピエゾ分極が強められ、２ＤＥＧ層１３の電子濃度が高くなり、ソース電極６とドレイン電極７との間のオン抵抗が低減する。これにより、ノーマリオフ特性を有しているにも拘わらず、オン抵抗が小さい電界効果半導体装置即ちＨＥＭＴを提供することが可能になる。また、図３の圧電体層１１ａとゲート電極８ａは第１の絶縁膜９よりも幅広に形成されており、第２の絶縁膜１０の上に延在しているので、第１の絶縁膜９の下に生じる２ＤＥＧ層と第２の絶縁膜９の下に生じる２ＤＥＧ層との連続性（つながり）が良くなる。なお、図３の実施例３の電界効果半導体装置は、図１の実施例１と同一の基本構成を有するので、図１の実施例１と同一の効果を得ることができる。但し、図３の実施例３の電界効果半導体装置のゲート・ソース間耐圧、及びゲート・ドレイン間耐圧は図１の実施例１よりも劣る。
ゲート電極８ａに電圧を印加した時には、圧電体層１１ａに働きで電子供給層５と電子走行層４とのヘテロ接合の第１の絶縁膜９に対向する部分の近傍に図１の電界効果半導体装置と同様に２ＤＥＧ層が形成され、ソース電極６とドレイン電極７との間がオン状態になる。これと共に、圧電体層１１ａの圧縮性歪み（圧縮性応力）が第２の絶縁膜１０を介して電子供給層５に作用し、電子供給層５のピエゾ分極が強められ、２ＤＥＧ層１３の電子濃度が高くなり、ソース電極６とドレイン電極７との間のオン抵抗が低減する。これにより、ノーマリオフ特性を有しているにも拘わらず、オン抵抗が小さい電界効果半導体装置即ちＨＥＭＴを提供することが可能になる。また、図３の圧電体層１１ａとゲート電極８ａは第１の絶縁膜９よりも幅広に形成されており、第２の絶縁膜１０の上に延在しているので、第１の絶縁膜９の下に生じる２ＤＥＧ層と第２の絶縁膜９の下に生じる２ＤＥＧ層との連続性（つながり）が良くなる。なお、図３の実施例３の電界効果半導体装置は、図１の実施例１と同一の基本構成を有するので、図１の実施例１と同一の効果を得ることができる。但し、図３の実施例３の電界効果半導体装置のゲート・ソース間耐圧、及びゲート・ドレイン間耐圧は図１の実施例１よりも劣る。
図４の実施例４の電界効果半導体装置即ちＨＥＭＴは、図３の電界効果半導体装置から第１の絶縁膜９を省き、且つ変形された主半導体領域３ｂを設け、この他はこの他は図３と同一に形成したものである。変形された主半導体領域３ｂの電子供給層５ｂは溝１８ａを有する。この溝１８ａは、電子走行層４の一方の主面から他方の主面に貫通するように形成されている。圧電体層１１ｂは溝１８ａを介して電子走行層４に接触するように変形されている。ゲート電極８ｂは圧電体層１１ｂに適合するように変形されている。実施例１〜３で示す絶縁膜９上ではなく、電子走行層４等の主半導体領域３ｂ上に圧電体層１１ｂを直接形成すると、高い結晶性を有する圧電体層１１ｂを得ることができ、圧電体層１１ｂを設ける効果を高めることができる。
ゲート電極８ｂに電圧が印加されないノーマリ状態では、電子供給層５の溝１８ａの底面に露出する電子走行層４には２ＤＥＧ層が形成されない。ゲート電極８ｂに電圧が印加された時には、圧電体層１１ｂがゲート絶縁膜として機能し、周知の電界効果に基づいて電子走行層４の表面に沿ってチャネル（電流通路）が形成され、ソース電極６とドレイン電極７との間がオン状態になる。
図４の実施例４の電界効果半導体装置は図１〜図３と同一の基本構成を有するので、図１〜図３の実施例１〜３と同様の効果を得ることができる。また、図４の圧電体層１１ｂとゲート電極８ｂは図３と同様にＳｉＯXから成る第２の絶縁膜１０の上に延在しているので、図４の実施例４によっても図３の実施例３と同様にオン抵抗の低減効果を得ることができる。
なお、溝１８ａを図４で点線１９で示す深さに変形し、溝１８ａの底部に電子供給層５ｂを残存させることができる。周知のように電子供給層５ｂが薄い場合には目的とする２ＤＥＧ層が得られず、ノーマリ状態においてソース電極６とドレイン電極７との間がオフ状態になる。
なお、溝１８ａを図４で点線１９で示す深さに変形し、溝１８ａの底部に電子供給層５ｂを残存させることができる。周知のように電子供給層５ｂが薄い場合には目的とする２ＤＥＧ層が得られず、ノーマリ状態においてソース電極６とドレイン電極７との間がオフ状態になる。
図５の実施例５の電界効果半導体装置即ちＨＥＭＴは、変形された主半導体領域３ｃを有する他は、図１と同一に形成されている。図５の主半導体領域３ｃはｎ型不純物を含むＡｌxＧａ1-xＮから成る電子供給層５ｃを設け、このｎ型の電子供給層５ｃとＧａＮから成る電子走行層４との間にアンドープAlNから成る周知のスペーサー層２０を配置し、主半導体領域３ｃのソース電極６及びドレイン電極７との下に斜線を付けて示すｎ型不純物注入領域から成るコンタクト層２１，２２を設け、この他は図１に示されている実施例１の電界効果半導体装置と実質的に同一に形成したものである。スペーサー層２０は、電子供給層５ｃの不純物又は元素が電子走行層４に拡散することを防ぎ、２ＤＥＧ層１７における電子の移動度の低下を抑制する。コンタクト層２１，２２は、ソース電極６及びドレイン電極７の接触抵抗の低減に寄与する。図５の電界効果半導体装置は図１と同様な基本構成を有するので、図１の実施例と同様な効果を有する。
図５に示すスペーサー層２０に相当するものを図２〜図４の電界効果半導体装置に設けることができる。また、図５に示すコンタクト層２１，２２に相当するものを図２〜図４の電界効果半導体装置に設けることができる。また、図１〜図４の電子供給層５，５ａ、５ｂに図５の電子供給層５ｃと同様にｎ型不純物を添加することができる。
本発明は、上述の実施例に限定されるものでなく、例えば、次の変形が可能なものである。
（１）主半導体領域３，３a、３ｂ、３ｃを、ＧａＮ、AｌＧａＮ以外のIｎＧａＮ、ＡｌｌｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ、ＡｌＰ、ＧａＰ、ＡｌｌｎＰ、ＧａｌｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ，ＩｎＮ、ＧａＡｓＰ等の別の３−５族化合物半導体、又はＺｎＯ等の２−６族化合物半導体、又は更に別の化合物半導体で形成することができる。
（２） 各実施例の電子供給層５〜５ｃをｐ型半導体から成る正孔供給層に置き換えることができる。この場合には、２ＤＥＧ層１３に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。
（３）図２の圧電体層１１及びゲート電極８を鎖線で示すように横方向に延長させることができる。これにより図３の圧電体層１１ａ及びゲート電極８ａに基づくオン抵抗低減効果と同様な効果を得ることができる。
（４）図４の圧電体層１１ｂと電子走行層４との間に絶縁膜を介在させてゲートリーク電流の低減を図ることができる。
（５）周知のゲートフィールドプレート、ソースフィールドプレート、ドレインフィールドプレートの内の１つ又は複数を設けることができる。
（６）主半導体領域３〜３ｃの最も上に、表面電荷のコントロールのため等の目的で例えばアンドープＧａＮ等から成るキャップ層を設けることができる。
（７）図１〜図５にそれぞれ１つのソース電極６、ドレイン電極７及びのゲート電極８が示されているが、それぞれ複数個設けることができる。
（８）実施例１〜４において、電子供給層（５，５ａ〜５ｂ）のソース電極６及びドレイン電極７の下の部分を除去し、ソース電極６及びドレイン電極７を電子走行層４に直接に接続することができる。
（９）第１の絶縁膜９を、ＳｉＮ以外のＳｉＮｘ（ｘはＳｉに対するＮの割合を示す任意の数値）、Ｓｉ2Ｎ3，Ｓｉ3Ｎ4等の別のシリコン窒化物、又は主半導体領域３の一方の主面１４が延びる方向（面方向）において引っ張り応力即ち伸張性歪みを発生する別の絶縁材料で形成することができる。
（１０）第２の絶縁膜１０を、ＳｉＯX以外の圧縮応力即ち圧縮性歪みを発生する別の絶縁材料で形成することができる。
（１）主半導体領域３，３a、３ｂ、３ｃを、ＧａＮ、AｌＧａＮ以外のIｎＧａＮ、ＡｌｌｎＧａＮ、ＡｌＮ、ＩｎＡｌＮ、ＡｌＰ、ＧａＰ、ＡｌｌｎＰ、ＧａｌｎＰ、ＡｌＧａＰ、ＡｌＧａＡｓ、ＧａＡｓ、ＡｌＡｓ、ＩｎＡｓ、ＩｎＰ，ＩｎＮ、ＧａＡｓＰ等の別の３−５族化合物半導体、又はＺｎＯ等の２−６族化合物半導体、又は更に別の化合物半導体で形成することができる。
（２） 各実施例の電子供給層５〜５ｃをｐ型半導体から成る正孔供給層に置き換えることができる。この場合には、２ＤＥＧ層１３に対応する領域に２次元キャリアガス層として２次元正孔ガス層が生じる。
（３）図２の圧電体層１１及びゲート電極８を鎖線で示すように横方向に延長させることができる。これにより図３の圧電体層１１ａ及びゲート電極８ａに基づくオン抵抗低減効果と同様な効果を得ることができる。
（４）図４の圧電体層１１ｂと電子走行層４との間に絶縁膜を介在させてゲートリーク電流の低減を図ることができる。
（５）周知のゲートフィールドプレート、ソースフィールドプレート、ドレインフィールドプレートの内の１つ又は複数を設けることができる。
（６）主半導体領域３〜３ｃの最も上に、表面電荷のコントロールのため等の目的で例えばアンドープＧａＮ等から成るキャップ層を設けることができる。
（７）図１〜図５にそれぞれ１つのソース電極６、ドレイン電極７及びのゲート電極８が示されているが、それぞれ複数個設けることができる。
（８）実施例１〜４において、電子供給層（５，５ａ〜５ｂ）のソース電極６及びドレイン電極７の下の部分を除去し、ソース電極６及びドレイン電極７を電子走行層４に直接に接続することができる。
（９）第１の絶縁膜９を、ＳｉＮ以外のＳｉＮｘ（ｘはＳｉに対するＮの割合を示す任意の数値）、Ｓｉ2Ｎ3，Ｓｉ3Ｎ4等の別のシリコン窒化物、又は主半導体領域３の一方の主面１４が延びる方向（面方向）において引っ張り応力即ち伸張性歪みを発生する別の絶縁材料で形成することができる。
（１０）第２の絶縁膜１０を、ＳｉＯX以外の圧縮応力即ち圧縮性歪みを発生する別の絶縁材料で形成することができる。
１ 基板
２ バッファ層
３ 主半導体領域
４ 電子走行層（第１の半導体層）
５ 電子供給層（第２の半導体層）
６ ソース電極
７ ドレイン電極
８ ゲート電極
９ 第１の絶縁膜
１０ 第２の絶縁膜
１１ 圧電体層
２ バッファ層
３ 主半導体領域
４ 電子走行層（第１の半導体層）
５ 電子供給層（第２の半導体層）
６ ソース電極
７ ドレイン電極
８ ゲート電極
９ 第１の絶縁膜
１０ 第２の絶縁膜
１１ 圧電体層
Claims (10)
- 第１の半導体層と、前記第１の半導体層にヘテロ接合され且つ前記ヘテロ接合に基づいて２次元キャリアガス層を形成することができる材料から成る第２の半導体層とを備えている主半導体領域と、
前記主半導体領域の一方の主面上に配置されたソース電極と、
前記主半導体領域の一方の主面上に前記ソース電極から離間して配置されたドレイン電極と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間に配置されたゲート電極と、
前記ゲート電極と前記主半導体領域の一方の主面との間に配置され且つ平面的に見て前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の一部のみに配置され且つ前記２次元キャリアガス層のキャリア濃度を低減させる方向の応力を発生する材料で形成された絶縁膜と、
前記ゲート電極と前記絶縁膜との間に配置され且つ前記ゲート電極に印加された電圧に応答して前記絶縁膜の前記応力を打ち消す方向の歪みを発生する材料から成る圧電体層と
を備えていることを特徴とする電界効果半導体装置。 - 前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の前記絶縁膜が配置されていない部分の上に前記２次元キャリアガス層のキャリア濃度を高める方向の応力を発生する材料から成る別の絶縁膜が配置されていることを特徴とする請求項１記載の電界効果半導体装置。
- 前記圧電体層は前記別の絶縁膜の上に延在している延在部分を有し、前記ゲート電極は前記圧電体層の前記延在部分の上に延在している部分を有していることを特徴とする請求項２記載の電界効果半導体装置。
- 前記圧電体層は前記主半導体領域の一方の主面上における前記ソース電極と前記ドレイン電極との間の前記絶縁膜が配置されていない部分の上に延在している延在部分を有し、前記ゲート電極は前記圧電体層の前記延在部分の上に延在している部分を有していることを特徴とする請求項１記載の電界効果半導体装置。
- 前記２次元キャリアガス層のキャリア濃度を低減する方向の応力を発生する材料から成る絶縁膜はシリコン窒化物から成ることを特徴とする請求項１乃至４のいずれか１つに記載の電界効果半導体装置。
- 前記２次元キャリアガス層のキャリア濃度を高める方向の応力を発生する材料から成る別の絶縁膜はシリコン酸化膜から成ることを特徴とする請求項２又は３記載の電界効果半導体装置。
- 前記圧電体層は、遷移金属又はリチウム（Ｌｉ）が添加されたＺｎＯ（酸化亜鉛）、Ｐｂ（鉛）とＺｒ（ジルコニウム）とＴｉ（チタン）とを主成分とする酸化物、及びＬａ（ランタン）とＴｉ（チタン）とを主成分とする酸化物から選択されたものであるであることを特徴とする請求項１乃至６のいずれか１つに記載の電界効果半導体装置。
- 前記主半導体領域は、更に、前記第１の半導体層と前記第２の半導体層との間に配置されたスペーサー層を有することを特徴とする請求項１乃至７のいずれか１つに記載の電界効果半導体装置。
- 前記第２の半導体層は前記ゲート電極に対向する部分に凹部を有していることを特徴とする請求項１乃至８のいずれか１つに記載の電界効果半導体装置。
- 第１の半導体層と、前記第１の半導体層にヘテロ接合され且つ前記ヘテロ接合に基づいて２次元キャリアガス層を形成することができる材料から第２の半導体層とを備え、且つ第２の半導体層を第１の部分と第２の部分とに分割する溝を有している主半導体領域と、
前記第２の半導体層の第１の部分の上に配置されたソース電極と、
前記第２の半導体層の第２の部分の上に配置されたドレイン電極と、
前記溝の中及び平面的に見て前記第２の半導体層の前記ソース電極と前記ドレイン電極との間の少なくとも一部の上に配置され且つ印加された電界に応答して前記２次元キャリアガス層におけるキャリア濃度を高めることができる方向の応力を生じる圧電特性を有し且つ絶縁性を有する材料で形成された圧電体層と、
前記ソース電極と前記ドレイン電極との間の電流通路を制御するために前記圧電体層の上に配置されたゲート電極と
を備えていることを特徴とする電界効果半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008108902A JP5397825B2 (ja) | 2007-05-18 | 2008-04-18 | 電界効果半導体装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007132801 | 2007-05-18 | ||
| JP2007132801 | 2007-05-18 | ||
| JP2008108902A JP5397825B2 (ja) | 2007-05-18 | 2008-04-18 | 電界効果半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009004743A true JP2009004743A (ja) | 2009-01-08 |
| JP5397825B2 JP5397825B2 (ja) | 2014-01-22 |
Family
ID=40026610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008108902A Expired - Fee Related JP5397825B2 (ja) | 2007-05-18 | 2008-04-18 | 電界効果半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7777253B2 (ja) |
| JP (1) | JP5397825B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011039800A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 半導体装置 |
| JP2011529639A (ja) * | 2008-07-31 | 2011-12-08 | クリー インコーポレイテッド | 常時オフ半導体デバイスおよびその作製方法 |
| WO2012029292A1 (ja) * | 2010-08-31 | 2012-03-08 | 住友化学株式会社 | 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法 |
| JP2012054352A (ja) * | 2010-08-31 | 2012-03-15 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| WO2012127567A1 (ja) * | 2011-03-18 | 2012-09-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| KR101208674B1 (ko) | 2010-02-23 | 2012-12-05 | 주식회사 대원이노스트 | 고 전자 이동도 트랜지스터 및 그 제조 방법 |
| JP2013518445A (ja) * | 2010-01-27 | 2013-05-20 | ナショナル セミコンダクター コーポレーション | ノーマリーオフの窒化ガリウムベースの半導体装置 |
| WO2015166737A1 (ja) * | 2014-04-28 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
| JP2018046168A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社東芝 | 半導体装置 |
| JP6305596B1 (ja) * | 2016-12-15 | 2018-04-04 | 國立交通大學 | 半導体装置及びその製造方法 |
| US11670699B2 (en) | 2016-12-15 | 2023-06-06 | National Yang Ming Chiao Tung University | Semiconductor device and method of manufacturing the same |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8350293B2 (en) * | 2008-06-11 | 2013-01-08 | Furukawa Electric Co., Ltd. | Field effect transistor and method of manufacturing the same |
| WO2010057651A1 (de) * | 2008-11-21 | 2010-05-27 | Microgan Gmbh | Heterostrukturelement mit geringer barrierenhöhe und hoher stromdichte |
| JP2011077386A (ja) * | 2009-09-30 | 2011-04-14 | Sumitomo Electric Ind Ltd | 高電子移動度トランジスタ、エピタキシャル基板、及び高電子移動度トランジスタを作製する方法 |
| JP2011082216A (ja) * | 2009-10-02 | 2011-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US8242510B2 (en) * | 2010-01-28 | 2012-08-14 | Intersil Americas Inc. | Monolithic integration of gallium nitride and silicon devices and circuits, structure and method |
| US8723185B2 (en) * | 2010-11-30 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing wafer distortion through a high CTE layer |
| US8648389B2 (en) * | 2011-06-08 | 2014-02-11 | Sumitomo Electric Industries, Ltd. | Semiconductor device with spacer layer between carrier traveling layer and carrier supplying layer |
| KR20130014861A (ko) * | 2011-08-01 | 2013-02-12 | 삼성전자주식회사 | 고 전자 이동도 트랜지스터 및 그 제조방법 |
| JP6054620B2 (ja) * | 2012-03-29 | 2016-12-27 | トランスフォーム・ジャパン株式会社 | 化合物半導体装置及びその製造方法 |
| US8901606B2 (en) | 2012-04-30 | 2014-12-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pseudomorphic high electron mobility transistor (pHEMT) comprising low temperature buffer layer |
| JP5991018B2 (ja) | 2012-05-16 | 2016-09-14 | ソニー株式会社 | 半導体装置 |
| US9147740B2 (en) | 2012-07-03 | 2015-09-29 | Infineon Technologies Austria Ag | Stress-controlled HEMT |
| US8710551B2 (en) * | 2012-08-29 | 2014-04-29 | Richtek Technology Corporation, R.O.C. | High electron mobility transistor and manufacturing method thereof |
| EP2722890B1 (en) | 2012-10-17 | 2020-12-16 | IMEC vzw | Schottky diode structure and method of fabrication |
| US8853743B2 (en) * | 2012-11-16 | 2014-10-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pseudomorphic high electron mobility transistor comprising doped low temperature buffer layer |
| TWI666773B (zh) * | 2014-05-20 | 2019-07-21 | 晶元光電股份有限公司 | 半導體功率元件 |
| JP6540461B2 (ja) * | 2015-10-30 | 2019-07-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
| US9837523B2 (en) * | 2015-12-23 | 2017-12-05 | Synopsys, Inc. | Tined gate to control threshold voltage in a device formed of materials having piezoelectric properties |
| WO2017111829A1 (en) * | 2015-12-26 | 2017-06-29 | Intel Corporation | Thin film switching device |
| US10128232B2 (en) | 2016-05-20 | 2018-11-13 | Synopsys, Inc. | Heterojunction field effect transistor device with serially connected enhancement mode and depletion mode gate regions |
| US10204995B2 (en) * | 2016-11-28 | 2019-02-12 | Infineon Technologies Austria Ag | Normally off HEMT with self aligned gate structure |
| IT201700064147A1 (it) * | 2017-06-09 | 2018-12-09 | St Microelectronics Srl | Transistore hemt normalmente spento con generazione selettiva del canale 2deg e relativo metodo di fabbricazione |
| US10276704B1 (en) | 2017-10-17 | 2019-04-30 | Mitsubishi Electric Research Laboratiories, Inc. | High electron mobility transistor with negative capacitor gate |
| US10777638B1 (en) | 2018-01-04 | 2020-09-15 | Synopsys, Inc. | Constricted junctionless FinFET/nanowire/nanosheet device having cascode portion |
| FR3088485B1 (fr) * | 2018-11-13 | 2021-04-30 | Commissariat Energie Atomique | Dispositif semi-conducteur a plaque de champ |
| CN111755510B (zh) * | 2019-03-26 | 2024-04-12 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN111446169A (zh) * | 2020-06-17 | 2020-07-24 | 浙江集迈科微电子有限公司 | 基于源极应力层的GaN器件及制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162476A (ja) * | 1994-11-30 | 1996-06-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11135727A (ja) * | 1997-10-31 | 1999-05-21 | Sony Corp | 半導体装置およびその製造方法 |
| JP2003037118A (ja) * | 2001-07-25 | 2003-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| JP2006332593A (ja) * | 2005-04-26 | 2006-12-07 | Sharp Corp | 電界効果型トランジスタ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4776162B2 (ja) | 2003-12-19 | 2011-09-21 | 古河電気工業株式会社 | 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法 |
| JP4745652B2 (ja) | 2004-11-30 | 2011-08-10 | シャープ株式会社 | 半導体装置 |
-
2008
- 2008-04-18 JP JP2008108902A patent/JP5397825B2/ja not_active Expired - Fee Related
- 2008-05-08 US US12/117,380 patent/US7777253B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08162476A (ja) * | 1994-11-30 | 1996-06-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| JPH11135727A (ja) * | 1997-10-31 | 1999-05-21 | Sony Corp | 半導体装置およびその製造方法 |
| JP2003037118A (ja) * | 2001-07-25 | 2003-02-07 | Nippon Telegr & Teleph Corp <Ntt> | 電界効果トランジスタ |
| JP2006332593A (ja) * | 2005-04-26 | 2006-12-07 | Sharp Corp | 電界効果型トランジスタ |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011529639A (ja) * | 2008-07-31 | 2011-12-08 | クリー インコーポレイテッド | 常時オフ半導体デバイスおよびその作製方法 |
| US8592868B2 (en) | 2008-07-31 | 2013-11-26 | Cree, Inc. | Normally-off semiconductor devices |
| WO2011039800A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 半導体装置 |
| US9276099B2 (en) | 2009-09-29 | 2016-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
| JP5537555B2 (ja) * | 2009-09-29 | 2014-07-02 | 株式会社東芝 | 半導体装置 |
| JP2013518445A (ja) * | 2010-01-27 | 2013-05-20 | ナショナル セミコンダクター コーポレーション | ノーマリーオフの窒化ガリウムベースの半導体装置 |
| KR101208674B1 (ko) | 2010-02-23 | 2012-12-05 | 주식회사 대원이노스트 | 고 전자 이동도 트랜지스터 및 그 제조 방법 |
| WO2012029292A1 (ja) * | 2010-08-31 | 2012-03-08 | 住友化学株式会社 | 半導体基板、絶縁ゲート型電界効果トランジスタおよび半導体基板の製造方法 |
| JP2012054352A (ja) * | 2010-08-31 | 2012-03-15 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| US8803197B2 (en) | 2010-08-31 | 2014-08-12 | Sumitomo Chemical Company, Limited | Semiconductor wafer, insulated gate field effect transistor, and method for producing semiconductor wafer |
| US8941093B2 (en) | 2011-03-18 | 2015-01-27 | Fujitsu Limited | Compound semiconductor device and manufacturing method thereof |
| JP5692357B2 (ja) * | 2011-03-18 | 2015-04-01 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| WO2012127567A1 (ja) * | 2011-03-18 | 2012-09-27 | 富士通株式会社 | 化合物半導体装置及びその製造方法 |
| WO2015166737A1 (ja) * | 2014-04-28 | 2015-11-05 | 三菱電機株式会社 | 半導体装置 |
| JP6005306B2 (ja) * | 2014-04-28 | 2016-10-12 | 三菱電機株式会社 | 半導体装置 |
| US10068825B2 (en) | 2014-04-28 | 2018-09-04 | Mitsubishi Electric Corporation | Semiconductor device |
| JP2018046168A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社東芝 | 半導体装置 |
| JP6305596B1 (ja) * | 2016-12-15 | 2018-04-04 | 國立交通大學 | 半導体装置及びその製造方法 |
| JP2018098478A (ja) * | 2016-12-15 | 2018-06-21 | 國立交通大學 | 半導体装置及びその製造方法 |
| US11670699B2 (en) | 2016-12-15 | 2023-06-06 | National Yang Ming Chiao Tung University | Semiconductor device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5397825B2 (ja) | 2014-01-22 |
| US7777253B2 (en) | 2010-08-17 |
| US20080283870A1 (en) | 2008-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5397825B2 (ja) | 電界効果半導体装置 | |
| JP5348364B2 (ja) | ヘテロ接合型電界効果半導体装置 | |
| US9837519B2 (en) | Semiconductor device | |
| JP5487615B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP5487550B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP6174874B2 (ja) | 半導体装置 | |
| JP5245305B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| US8164117B2 (en) | Nitride semiconductor device | |
| EP2339634B1 (en) | GaN based FET and method for producing the same | |
| US8772836B2 (en) | Semiconductor device | |
| JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2006269534A (ja) | 半導体装置及びその製造方法、その半導体装置製造用基板及びその製造方法並びにその半導体成長用基板 | |
| JP5534661B2 (ja) | 半導体装置 | |
| JP2007035905A (ja) | 窒化物半導体素子 | |
| JP2008244002A (ja) | 電界効果半導体装置 | |
| JP2008034438A (ja) | 半導体装置 | |
| JP2009099691A (ja) | 電界効果半導体装置の製造方法 | |
| JPWO2010064706A1 (ja) | 半導体装置 | |
| JP2009060049A (ja) | 窒化物系化合物半導体装置 | |
| KR20150107551A (ko) | 반도체 장치 | |
| JP5582378B2 (ja) | 電界効果半導体装置及びその製造方法 | |
| JP5055737B2 (ja) | ２次元キャリアガス層を有する電界効果トランジスタ | |
| JP2008244001A (ja) | 窒化物半導体装置 | |
| JP5217151B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP5581601B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130515 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130930 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131013 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5397825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |