JP2005294644A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2005294644A JP2005294644A JP2004109296A JP2004109296A JP2005294644A JP 2005294644 A JP2005294644 A JP 2005294644A JP 2004109296 A JP2004109296 A JP 2004109296A JP 2004109296 A JP2004109296 A JP 2004109296A JP 2005294644 A JP2005294644 A JP 2005294644A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pulse
- gan
- gan layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】 電流コラプスの発生を抑制できる半導体装置を提供する。
【解決手段】 本発明の電界効果トランジスタ100は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層7とを備える。i−GaN層5、パルスドープ層7及びi−GaN層9は、基板1上に設けられたバッファ層3上に設けられている。i−GaN層9上には、ゲート電極15が設けられている。ゲート電極15は、i−GaN層9上に設けられたソース電極11とドレイン電極13との間に設けられている。
【選択図】 図1
【解決手段】 本発明の電界効果トランジスタ100は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層7とを備える。i−GaN層5、パルスドープ層7及びi−GaN層9は、基板1上に設けられたバッファ層3上に設けられている。i−GaN層9上には、ゲート電極15が設けられている。ゲート電極15は、i−GaN層9上に設けられたソース電極11とドレイン電極13との間に設けられている。
【選択図】 図1
Description
本発明は、半導体装置、特に窒化物半導体を材料として含む半導体装置に関する。
非特許文献1には、AlGaN/GaNの二次元電子電界効果トランジスタ(HEMT)が記載されている。図5(A)は、AlGaN/GaNの二次元電子電界効果トランジスタ500の概略断面図である。電界効果トランジスタ500は、サファイア基板501と、サファイア基板501上に設けられたバッファ層503と、バッファ層503上に設けられたi−GaN層505と、i−GaN層505上に設けられたAlGaN層509とを備える。AlGaN層509上には、ソース電極511、ドレイン電極513及びゲート電極515が設けられている。
電界効果トランジスタ500では、i−GaN層505の表面505aに2次元電子(2DEG)が誘起される。この2次元電子により、ソース電極511とドレイン電極513との間に電流が流れる。
"The Impact of surface states on the DC & RF Characteristics of AlGaN/GaN HFETs", IEEE Transaction on Electron Devices, March 2001, vol.48, No.3, p.560-566
"The Impact of surface states on the DC & RF Characteristics of AlGaN/GaN HFETs", IEEE Transaction on Electron Devices, March 2001, vol.48, No.3, p.560-566
しかしながら、上記電界効果トランジスタ500では、静特性から予測される出力よりも高周波動作時の出力が小さくなってしまう。この現象は、電流コラプスにより生じる。電流コラプスが発生すると、ソース電極511とドレイン電極513との間に流れる電流の値が低下してしまう。
電界効果トランジスタ500では、2次元電子が以下のように誘起される。ワイドギャップIII−V族化合物半導体では、バンドギャップが大きくなると分極率が大きくなる。この分極は、III族元素とV族元素とが交互に配列される<0001>方向に生じる。ここで、AlGaN層509の表面509aにはIII族元素であるAl及びGaが存在するので、分極により表面509aは負に帯電する。このため、AlGaN層509のi−GaN層505側の面509bには正の電荷が存在することとなる。この正の電荷を補償するために、i−GaN層505の表面505aに負の電荷が誘起される。この負の電荷が2次元電子(2DEG)である。
電界効果トランジスタ500を動作させるためにゲート電極515に電圧を印加すると、電子はAlGaN層509の表面509aに存在する表面準位にトラップされてしまう。この表面準位は、AlGaN層509を形成する際にAlGaN結晶内に生じるN空孔、及び、AlGaN層509を形成した後にAlGaN結晶内に生じるAl酸化による欠陥に起因する。
続いて、図5(B)及び図5(C)を参照して、電流コラプスが発生するメカニズムについて説明する。図5(B)及び図5(C)は、電界効果トランジスタ500のエネルギーバンド図である。縦軸はエネルギーE、横軸は位置Zを示す。図5(B)はゲート電極515に電圧を印加する前のエネルギーバンド図である。図5(C)はゲート電極515に電圧を印加した後のエネルギーバンド図である。各図において、Ecは伝導帯、EFはフェルミ準位、+σP及び−σPは分極電荷、−σ2Dは2次元電子による電荷、+σSDは分極電荷を補償する表面電荷、−σTSCは表面準位にトラップされた電子による電荷をそれぞれ示す。
図5(B)に示されるように、i−GaN層505の伝導帯EcがAlGaN層509に近づくに連れて曲げられている。ゲート電極515に電圧を印加する前は、i−GaN層505の表面505aにおける伝導帯Ecがフェルミ準位EFより低くなっている。
しかしながら、上述のように、ゲート電極515に電圧を印加すると電子が表面準位にトラップされる。このため、ゲート電極515に電圧を印加した後は、2次元電子が減少する。また、図5(C)に示されるように、i−GaN層505の表面505aにおける伝導帯Ecがフェルミ準位EFより高くなる。これにより、ソース電極511とドレイン電極513との間を流れる電流の値が低下してしまう。これが電流コラプスである。
本発明は、電流コラプスの発生を抑制できる半導体装置を提供することを目的とする。
上述の課題を解決するため、本発明の半導体装置は、(a)第1の窒化物半導体層と、(b)第2の窒化物半導体層と、(c)第1の窒化物半導体層と第2の窒化物半導体層との間に設けられ、窒化物半導体からなる第1のパルスドープ層と、(d)第1の窒化物半導体層上に設けられたゲート電極と、を備える。
この半導体装置では、第1のパルスドープ層にドーパントが高濃度にドープされているので、このパルスドープ層のキャリア濃度は十分に高い。したがって、ゲート電極に電圧を印加することにより、第1の窒化物半導体層の表面準位にキャリアがトラップされたとしても、パルスドープ層のキャリア濃度はまだ十分に高い。このため、この半導体装置では電流コラプスの発生が抑制される。
また、第1のパルスドープ層の不純物濃度は、1018cm−3以上であり、第1のパルスドープ層の厚さは、100nm以下であると好ましい。
第1のパルスドープ層の不純物濃度が1018cm−3以上であると、パルスドープ層のキャリア濃度が十分高いので、当該パルスドープ層中を流れる電流の値が増加する。また、第1のパルスドープ層の厚さが100nm以下であると、このパルスドープ層中のキャリア移動度を向上できる。
また、第1のパルスドープ層は、InGaNであると好ましい。
窒化物半導体の中でInGaNはバンドギャップが小さいので、第1のパルスドープ層中のキャリア移動度を向上できる。
また、上記半導体装置は、(e)第1の窒化物半導体層と前記第2の窒化物半導体層との間に設けられ、窒化物半導体からなる第2のパルスドープ層と、(f)第1のパルスドープ層と第2のパルスドープ層との間に設けられた第3の窒化物半導体層と、を更に備えると好ましい。
この場合、電流は、第1のパルスドープ層に加えて第2のパルスドープ層中も流れる。また、第3の窒化物半導体層によって、第1のパルスドープ層と第2のパルスドープ層とが分離される。
本発明によれば、電流コラプスの発生を抑制できる半導体装置を提供することができる。
以下、図面とともに本発明の実施形態に係る半導体装置について説明する。なお、図面の説明においては、同一又は同等の要素には同一符号を用い、重複する説明を省略する。
(第1実施形態)
図1には、第1実施形態に係る半導体装置の一例として電界効果トランジスタ100が示されている。図1は、電界効果トランジスタ100を模式的に示す断面図である。電界効果トランジスタ100は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層7とを備える。i−GaN層5は、第2の窒化物半導体層の一例である。パルスドープ層7は、第1のパルスドープ層の一例である。i−GaN層9は、第1の窒化物半導体層の一例である。
図1には、第1実施形態に係る半導体装置の一例として電界効果トランジスタ100が示されている。図1は、電界効果トランジスタ100を模式的に示す断面図である。電界効果トランジスタ100は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層7とを備える。i−GaN層5は、第2の窒化物半導体層の一例である。パルスドープ層7は、第1のパルスドープ層の一例である。i−GaN層9は、第1の窒化物半導体層の一例である。
i−GaN層5、パルスドープ層7及びi−GaN層9は、基板1上に設けられると好ましい。また、基板1とi−GaN層5との間に、バッファ層3が設けられていると好ましい。バッファ層3により、i−GaN層5の結晶性を改善させることができる。
i−GaN層9上には、ゲート電極15が設けられている。ゲート電極15は、i−GaN層9上に設けられたソース電極11とドレイン電極13との間に設けられていると好ましい。
基板1は、例えばサファイア基板、SiC基板等である。基板1がサファイア基板の場合、バッファ層3はGaN層であると好ましい。一実施例では、このGaN層の厚さは20nmである。基板1がSiC基板の場合、バッファ層3はAlN層であると好ましい。一実施例では、このAlN層の厚さは30nmである。i−GaN層5の厚さは、例えば2.0μmである。i−GaN層9の厚さは、例えば100nmである。
本実施形態では、パルスドープ層7はn型ドーパントが高濃度にドープされたGaNからなる。n型ドーパントとしてはSiが挙げられる。i−GaN層9とパルスドープ層7との間には、ホモ接合Homo1が形成される。また、i−GaN層5とパルスドープ層7との間には、ホモ接合Homo2が形成される。
電界効果トランジスタ100では、パルスドープ層7にn型ドーパントが高濃度にドープされているので、パルスドープ層7のキャリア濃度が十分に高い。よって、ゲート電極15に電圧を印加することによりi−GaN層9の表面9aに存在する表面準位に電子がトラップされても、パルスドープ層7のキャリア濃度はまだ十分に高い。したがって、電界効果トランジスタ100では電流コラプスの発生が抑制されるので、ゲート電極15に電圧を印加した後でも十分に大きな電流がパルスドープ層7を流れる。このような電界効果トランジスタ100では、高周波特性が向上する。
ここで、図2(A)及び図2(B)を参照して、電流コラプスの発生が抑制されるメカニズムについて説明する。図2(A)及び図2(B)は、電界効果トランジスタ100のエネルギーバンド図である。縦軸はエネルギーE、横軸は位置Zを示す。図2(A)はゲート電極15に電圧を印加する前のエネルギーバンド図である。図2(B)はゲート電極15に電圧を印加した後のエネルギーバンド図である。各図において、Ecは伝導帯、EFはフェルミ準位、−σPは分極電荷、+σSDは分極電荷を補償する表面電荷、−σTSCは表面準位にトラップされた電子による電荷をそれぞれ示す。
図2(A)に示されるように、ゲート電極15に電圧を印加する前は、パルスドープ層7の伝導帯Ecがフェルミ準位EFより低くなっている。また、図2(B)に示されるように、ゲート電極15に電圧を印加した後も、パルスドープ層7の伝導帯Ecはフェルミ準位EFより低くなっている。よって、電界効果トランジスタ100では電流コラプスの発生が抑制されるので、ソース電極11とドレイン電極13との間に十分な電流が流れる。
また、パルスドープ層7の不純物濃度は、1018cm−3以上であると好ましい。この場合、パルスドープ層7のキャリア濃度が十分高いので、パルスドープ層7中を流れる電流が増加する。また、パルスドープ層7の厚さは、100nm以下であると好ましく、10nm〜20nmであると特に好ましい。パルスドープ層7の厚さを薄くすると、パルスドープ層7中のキャリア移動度を向上できる。一実施例では、パルスドープ層7はn型GaN層であり、例えばSi濃度は3.0×1018cm−3である。また、パルスドープ層7の厚さは15nmである。このとき、キャリア移動度は、700cm2/Vsに達する。
以上説明したように、電界効果トランジスタ100では、パルスドープ層7のキャリア濃度が十分に高いので、電流コラプスの発生を抑制できる。一方、図5(A)に示された電界効果トランジスタ500では、表面準位にトラップされた電子に起因する擬似的なゲート電圧によってチャネルが狭窄されるので、電流コラプスが発生してしまう。
次に、上記電界効果トランジスタ100を製造する方法について説明する。まず、サファイア基板、SiC基板等の基板1を準備し、この基板1上にバッファ層3を形成する。基板1がサファイア基板の場合、バッファ層3はGaN層であると好ましい。GaN層は、600℃といった低温で形成されると好ましい。一実施例では、GaN層の厚さは20nmである。基板1がSiC基板の場合、バッファ層3はAlN層であると好ましい。AlN層は、1100℃といった高温で形成されると好ましい。一実施例では、AlN層の厚さは30nmである。
続いて、バッファ層3上にi−GaN層5を形成する。i−GaN層5は、1050℃といった高温で形成されると好ましい。i−GaN層5の厚さは、例えば2.0μmである。続いて、i−GaN層5上にパルスドープ層7を形成する。パルスドープ層7を形成する際には、Siといったn型ドーパントのソースガスとしてSiH4を用いることができる。一実施例では、例えばSi濃度は3.0×1018cm−3であり、パルスドープ層7の厚さは15nmである。続いて、パルスドープ層7上に、i−GaN層9を形成する。i−GaN層9の厚さは、例えば100nmである。
上記バッファ層3、i−GaN層5、パルスドープ層7及びi−GaN層9は、いずれもエピタキシャル成長法を用いて形成されると好ましい。上記工程を経ることにより、パルスドープ構造が得られる。
次に、i−GaN層9上にソース電極11及びドレイン電極13を形成する。例えば、まず、厚さ20nmのTi層及び厚さ80nmのAu層をi−GaN層9上に順に形成する。これらは、真空蒸着法及びリフトオフ法を用いて形成されると好ましい。さらに、i−GaN層9、Ti層及びAu層を、窒素雰囲気において600〜800℃の高温で加熱することにより、合金化処理を行う。その結果、i−GaN層9に対してオーミック接触するソース電極11及びドレイン電極13が形成され、コンタクト抵抗を小さくできる。
次に、i−GaN層9上にゲート電極15を形成する。ゲート電極15は、ソース電極11とドレイン電極13との間に形成されると好ましい。例えば、厚さ80nmのNi層及び厚さ50nmのAu層をi−GaN層9上に順に形成することにより、ゲート電極15を形成する。これらは、真空蒸着法及びリフトオフ法を用いて形成されると好ましい。
以上の工程を経ることにより、電界効果トランジスタ100が得られる。基板1上に複数の電界効果トランジスタ100を形成する場合には、さらに素子間分離を行う。例えば、BCl3及びCl2を用いて反応性イオンエッチング(RIE)を行うことにより、メサを形成する。これにより、隣り合う素子(電界効果トランジスタ)が分離される。
次に、ソース電極11、ドレイン電極13及びゲート電極15に各々配線を接続する工程、ボンディングパッドを形成する工程、雰囲気の影響を防ぐパッシベーション膜を形成する工程等を経ることにより、トランジスタチップが得られる。
(第2実施形態)
図3には、第2実施形態に係る半導体装置の一例として電界効果トランジスタ300が示されている。図3は、電界効果トランジスタ300を模式的に示す断面図である。電界効果トランジスタ300は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層70とを備える。パルスドープ層70は、第1のパルスドープ層の一例を示す。
図3には、第2実施形態に係る半導体装置の一例として電界効果トランジスタ300が示されている。図3は、電界効果トランジスタ300を模式的に示す断面図である。電界効果トランジスタ300は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層70とを備える。パルスドープ層70は、第1のパルスドープ層の一例を示す。
i−GaN層5、パルスドープ層70及びi−GaN層9は、基板1上に設けられると好ましい。基板1とi−GaN層5との間には、バッファ層3が設けられていると好ましい。バッファ層3により、i−GaN層5の結晶性を改善させることができる。
i−GaN層9上には、ゲート電極15が設けられている。ゲート電極15は、i−GaN層9上に設けられたソース電極11とドレイン電極13との間に設けられていると好ましい。
本実施形態では、パルスドープ層70はn型ドーパントが高濃度にドープされたInGaNからなる。InGaNは窒化物半導体の中でもバンドギャップが小さいので、パルスドープ層70中のキャリア移動度を向上できる。n型ドーパントとしてはSiが挙げられる。i−GaN層9とパルスドープ層70との間には、ヘテロ接合Hetero1が形成される。また、i−GaN層5とパルスドープ層70との間には、ヘテロ接合Hetero2が形成される。
電界効果トランジスタ300では、パルスドープ層70にn型ドーパントが高濃度にドープされているので、パルスドープ層70のキャリア濃度が十分に高い。よって、ゲート電極15に電圧を印加することによりi−GaN層9の表面9aに存在する表面準位に電子がトラップされても、パルスドープ層70のキャリア濃度はまだ十分に高い。したがって、電界効果トランジスタ300では、電流コラプスの発生が抑制されるので、ゲート電極15に電圧を印加した後でも十分に大きな電流がパルスドープ層70を流れる。このような電界効果トランジスタ300では、高周波特性が向上する。
また、パルスドープ層70の不純物濃度は、1018cm−3以上であると好ましい。この場合、パルスドープ層70のキャリア濃度が十分高いので、パルスドープ層70中を流れる電流が増加する。また、パルスドープ層70の厚さは、100nm以下であると好ましく、10nm〜20nmであると特に好ましい。パルスドープ層70の厚さを薄くすると、パルスドープ層70中のキャリア移動度を向上できる。一実施例では、パルスドープ層70はn型InGaN層であり、例えばSi濃度は3.0×1018cm−3である。また、パルスドープ層70の厚さは15nmである。このとき、キャリア移動度は、900cm2/Vsに達する。
(第3実施形態)
図4には、第3実施形態に係る半導体装置の一例として電界効果トランジスタ400が示されている。図4は、電界効果トランジスタ400を模式的に示す断面図である。電界効果トランジスタ400は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層7及びパルスドープ層17とを備える。パルスドープ層17は、第2のパルスドープ層の一例を示す。パルスドープ層7とパルスドープ層17との間には、i−GaN層19が設けられている。i−GaN層19は、第3の窒化物半導体層の一例を示す。
図4には、第3実施形態に係る半導体装置の一例として電界効果トランジスタ400が示されている。図4は、電界効果トランジスタ400を模式的に示す断面図である。電界効果トランジスタ400は、基板1上に設けられたi−GaN層5と、i−GaN層9と、i−GaN層5とi−GaN層9との間に設けられたパルスドープ層7及びパルスドープ層17とを備える。パルスドープ層17は、第2のパルスドープ層の一例を示す。パルスドープ層7とパルスドープ層17との間には、i−GaN層19が設けられている。i−GaN層19は、第3の窒化物半導体層の一例を示す。
i−GaN層5、パルスドープ層7、i−GaN層19、パルスドープ層17及びi−GaN層9は、基板1上に設けられていると好ましい。基板1とi−GaN層5との間には、バッファ層3が設けられていると好ましい。バッファ層3により、i−GaN層5の結晶性を改善させることができる。
i−GaN層9上には、ゲート電極15が設けられている。ゲート電極15は、i−GaN層9上に設けられたソース電極11とドレイン電極13との間に設けられていると好ましい。
本実施形態では、パルスドープ層17はn型ドーパントが高濃度にドープされたGaNからなる。n型ドーパントとしてはSiが挙げられる。i−GaN層5とパルスドープ層7との間には、ホモ接合Homo2が形成される。また、i−GaN層9とパルスドープ層17との間には、ホモ接合Homo3が形成される。また、i−GaN層19とパルスドープ層17との間には、ホモ接合Homo4が形成される。また、i−GaN層19とパルスドープ層7との間には、ホモ接合Homo5が形成される。
電界効果トランジスタ400では、パルスドープ層7に加えてパルスドープ層17中も電流が流れる。このような電界効果トランジスタ400では、パルスドープ層7及びパルスドープ層17を流れる電流の合計値を任意に設計することができる。また、i−GaN層19によって、パルスドープ層7とパルスドープ層17とが分離される。
また、パルスドープ層7及びパルスドープ層17にn型ドーパントが高濃度にドープされているので、パルスドープ層7及びパルスドープ層17のキャリア濃度が十分に高い。よって、ゲート電極15に電圧を印加することによりi−GaN層9の表面9aに存在する表面準位に電子がトラップされても、パルスドープ層7及びパルスドープ層17のキャリア濃度はまだ十分に高い。したがって、電界効果トランジスタ400では、電流コラプスの発生が抑制されるので、ゲート電極15に電圧を印加した後でも十分に大きな電流がパルスドープ層7及びパルスドープ層17を流れる。このような電界効果トランジスタ400では、高周波特性が向上する。
パルスドープ層17の不純物濃度は、1018cm−3以上であると好ましい。この場合、パルスドープ層17のキャリア濃度が十分高いので、パルスドープ層17中を流れる電流が増加する。また、パルスドープ層17の厚さは、100nm以下であると好ましく、10nm〜20nmであると特に好ましい。パルスドープ層17の厚さを薄くすると、パルスドープ層17中のキャリア移動度を向上できる。一実施例では、パルスドープ層17はn型GaN層であり、例えばSi濃度は3.0×1018cm−3である。また、パルスドープ層17の厚さは15nmである。
以上、本発明の好適な実施形態について詳細に説明したが、本発明は上記各実施形態に限定されない。
例えば、上記各実施形態では、第1〜第3の窒化物半導体層の材料の一例としてGaNを挙げたが、この他にAlGaN、AlGaInN、AlInN、InGaN等が挙げられる。
また、第1〜第3の窒化物半導体層の材料としては、AlGaNに比べてGaNの方がより好ましい。この理由としては以下のことが挙げられる。GaNの結合エネルギーは、AlGaNの結合エネルギーより小さいので、GaNの結晶を形成する際の温度は、AlGaNの結晶を形成する際の温度より低くなる。このため、GaNの結晶内に存在するN空孔の数は、AlGaNの結晶内に存在するN空孔の数より少ない。また、GaNには酸化され易いAlが実質的に含まれていないので、GaN結晶内にAl酸化による欠陥は生じない。さらに、AlGaNの原料となるTMAがNH3と反応することによりポリマーを生成するので、GaNの界面準位の数はAlGaNの界面準位の数より少ない。また、GaNの結晶内に存在するトラップの数は、AlGaNの結晶内に存在するトラップの数より少ない。
また、上記各実施形態では、第1のパルスドープ層の材料の一例としてGaN及びInGaNを挙げたが、この他に、AlInGaN等が挙げられる。さらに、第2のパルスドープ層の材料の一例としてGaNを挙げたが、この他に、InGaN、AlInGaN等が挙げられる。
特に、上記第3実施形態では、パルスドープ層7,17の材料としてGaNを挙げたが、これに代えてInGaNを用いることもできる。この場合、i−GaN層5,9,19とパルスドープ層7,17との間にはそれぞれヘテロ接合が形成される。
また、上記電界効果トランジスタ400では、パルスドープ層17とi−GaN層9との間にi−GaN層及びパルスドープ層が設けられるとしてもよい。この場合、パルスドープ層17上にi−GaN層、パルスドープ層、i−GaN層9が順に設けられる。
また、半導体装置の第1〜第3の窒化物半導体層と第1及び第2のパルスドープ層との間にヘテロ接合が形成される場合、第1及び第2のパルスドープ層の材料のバンドギャップは、第1〜第3の窒化物半導体層の材料のバンドギャップより小さいと好ましい。これにより、第1及び第2のパルスドープ層のキャリア移動度が向上する。
5…i−GaN層(第2の窒化物半導体層)、7…パルスドープ層(第1のパルスドープ層)、9…i−GaN層(第1の窒化物半導体層)、15…ゲート電極、17…パルスドープ層(第2のパルスドープ層)、19…i−GaN層(第3の窒化物半導体層)、100,300,400…電界効果トランジスタ(半導体装置)。
Claims (4)
- 第1の窒化物半導体層と、
第2の窒化物半導体層と、
前記第1の窒化物半導体層と前記第2の窒化物半導体層との間に設けられ、窒化物半導体からなる第1のパルスドープ層と、
前記第1の窒化物半導体層上に設けられたゲート電極と、
を備える半導体装置。 - 前記第1のパルスドープ層の不純物濃度は、1018cm−3以上であり、
前記第1のパルスドープ層の厚さは、100nm以下である請求項1に記載の半導体装置。 - 前記第1のパルスドープ層は、InGaNである請求項1又は2に記載の半導体装置。
- 前記第1の窒化物半導体層と前記第2の窒化物半導体層との間に設けられ、窒化物半導体からなる第2のパルスドープ層と、
前記第1のパルスドープ層と前記第2のパルスドープ層との間に設けられた第3の窒化物半導体層と、
を更に備える請求項1〜3のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004109296A JP2005294644A (ja) | 2004-04-01 | 2004-04-01 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004109296A JP2005294644A (ja) | 2004-04-01 | 2004-04-01 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005294644A true JP2005294644A (ja) | 2005-10-20 |
Family
ID=35327216
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004109296A Pending JP2005294644A (ja) | 2004-04-01 | 2004-04-01 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005294644A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033205A (ja) * | 2007-11-21 | 2014-02-20 | Mitsubishi Chemicals Corp | 窒化物半導体および窒化物半導体の結晶成長方法 |
-
2004
- 2004-04-01 JP JP2004109296A patent/JP2005294644A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014033205A (ja) * | 2007-11-21 | 2014-02-20 | Mitsubishi Chemicals Corp | 窒化物半導体および窒化物半導体の結晶成長方法 |
US9048100B2 (en) | 2007-11-21 | 2015-06-02 | Mitsubishi Chemical Corporation | Nitride semiconductor and nitride semiconductor crystal growth method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4022708B2 (ja) | 半導体装置 | |
JP5810293B2 (ja) | 窒化物半導体装置 | |
US10109736B2 (en) | Superlattice buffer structure for gallium nitride transistors | |
JP5696083B2 (ja) | 窒化物半導体素子及びその製造方法 | |
US7985984B2 (en) | III-nitride semiconductor field effect transistor | |
US20180138303A1 (en) | Transistor structure including a scandium gallium nitride back-barrier layer | |
JP2013004967A (ja) | エンハンスメント型iii−v族高電子移動度トランジスタ(hemt)および製造方法 | |
JP2008205146A (ja) | 化合物半導体装置及びその製造方法 | |
US8912572B2 (en) | High electron mobility transistor and method of manufacturing the same | |
US9076850B2 (en) | High electron mobility transistor | |
JP2010206020A (ja) | 半導体装置 | |
JP6834546B2 (ja) | 半導体装置及びその製造方法 | |
JP4474292B2 (ja) | 半導体装置 | |
JP2009032713A (ja) | GaNをチャネル層とする窒化物半導体トランジスタ及びその作製方法 | |
JP2017059671A (ja) | 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法 | |
JP2009026975A (ja) | 半導体装置 | |
JP2011044455A (ja) | 半導体装置、半導体装置の製造方法 | |
JP5415668B2 (ja) | 半導体素子 | |
JP5871785B2 (ja) | ヘテロ接合電界効果トランジスタ及びその製造方法 | |
JP5418482B2 (ja) | 化合物半導体積層構造 | |
JP6707837B2 (ja) | 半導体結晶基板、半導体装置、半導体結晶基板の製造方法及び半導体装置の製造方法 | |
JP2015008244A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
JP5730505B2 (ja) | 化合物半導体装置 | |
JP2005294644A (ja) | 半導体装置 | |
JP5673725B2 (ja) | 化合物半導体積層構造 |