JP2019033155A - 窒化物半導体トランジスタの製造方法 - Google Patents

窒化物半導体トランジスタの製造方法 Download PDF

Info

Publication number
JP2019033155A
JP2019033155A JP2017152652A JP2017152652A JP2019033155A JP 2019033155 A JP2019033155 A JP 2019033155A JP 2017152652 A JP2017152652 A JP 2017152652A JP 2017152652 A JP2017152652 A JP 2017152652A JP 2019033155 A JP2019033155 A JP 2019033155A
Authority
JP
Japan
Prior art keywords
layer
nitride semiconductor
gan
contact
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017152652A
Other languages
English (en)
Other versions
JP7013710B2 (ja
Inventor
勇夫 眞壁
Isao Makabe
勇夫 眞壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2017152652A priority Critical patent/JP7013710B2/ja
Priority to US16/056,127 priority patent/US10622470B2/en
Priority to CN201810889982.2A priority patent/CN109390212B/zh
Publication of JP2019033155A publication Critical patent/JP2019033155A/ja
Application granted granted Critical
Publication of JP7013710B2 publication Critical patent/JP7013710B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】安定した品質を有しつつ、遮断周波数を向上可能な窒化物半導体トランジスタの製造方法を提供する。【解決手段】窒化物半導体トランジスタの製造方法は、基板上にＧａＮチャネル層を成長する工程と、ＧａＮチャネル層上にバリア層を形成する工程と、バリア層上にマスクを形成する工程と、マスクを用いて、バリア層の一部、およびバリア層の当該一部に重なるＧａＮチャネル層の一部をエッチングしてリセスを形成する工程と、リセス内にコンタクト層を選択成長する工程と、を備える。コンタクト層は、キャリアガスを窒素とし、成長温度を１０００℃以下とした条件にて選択成長するｎ型ＧａＮ系窒化物半導体層である。【選択図】図７

Description

本発明は、窒化物半導体トランジスタの製造方法に関する。
窒化ガリウム（ＧａＮ）系材料を用いた高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）が知られている。ＨＥＭＴ構造を有する電子デバイスは、高速性能及び高耐圧性能を備えるデバイスとして実用化されている。また近年では、高電子濃度を活用した高周波デバイスの開発が進んでいる。例えば下記特許文献１〜３には、ＧａＮ層とＡｌＧａＮ層とが互いに積層された高電子移動度トランジスタが開示されている。これらのＧａＮ層とＡｌＧａＮ層との界面には、高濃度の二次元電子ガス（２ＤＥＧ）が発生する。この二次元電子ガスを用いることにより、ＨＥＭＴが優れた増幅（変調）特性を示す。
一般的に、上述したようなＨＥＭＴの動作周波数を向上することは、ＨＥＭＴの遮断周波数を向上することに相当する。ＨＥＭＴの遮断周波数を向上するためには、例えばゲート・ソース間の容量（Ｃｇｓ）を低減すること、もしくはゲート・ソース間のアクセス抵抗（例えば、オーミック電極のコンタクト抵抗、及びソース・ドレイン間の抵抗など）を低減することが挙げられる。後者は、相互コンダクタンスを増加することであり、また、バリア層を薄くすることによっても相互コンダクタンスを増加させることに繋がる。アクセス抵抗、コンタクト抵抗の低減では、例えば下記特許文献１のように、パターン形成された絶縁膜をマスクとし、半導体本体上にｎ＋−ＧａＮ層を選択再成長することによって、オーミック電極のコンタクト抵抗を低減することが挙げられる。
特開２００８−１２４２６２号公報 特開２００６−１７３２４１号公報 特開２００６−１９０９９１号公報
上記特許文献１のように絶縁膜をマスクとし、マスクから露出した半導体上にＧａＮ層を選択的に成長させる場合、結晶成長の観点から、ＧａＮ層の原料は、十分にマイグレーションし、最も安定的なエネルギーサイトに到達する傾向にある。上記特許文献１の場合、マスクよりも安定したエネルギーサイトである半導体上にＧａＮ層の原料が到達する傾向にある。
ここでマスク上に供給されたＧａＮ層の原料は、より安定したエネルギーサイトである半導体まで移動する傾向にある。この場合、移動した当該原料は、マスクの縁の近傍に位置する半導体に集まる。このため、マスクを用いて半導体上に選択的に成長されたＧａＮ層では、マスクの縁に近いほどその厚さが厚くなる傾向にある。当該ＧａＮ層の厚さがばらつくと、ＨＥＭＴの品質が不安定になることがある。
本発明は、安定した品質を有しつつ、遮断周波数を向上可能な窒化物半導体トランジスタの製造方法を提供することを目的とする。
本発明の一形態に係る窒化物半導体トランジスタの製造方法は、基板上にＧａＮチャネル層を成長する工程と、ＧａＮチャネル層上にバリア層を形成する工程と、バリア層上にマスクを形成する工程と、マスクを用いて、バリア層の一部、およびバリア層の当該一部に重なるＧａＮチャネル層の一部をエッチングしてリセスを形成する工程と、リセス内にコンタクト層を選択成長する工程と、を備え、コンタクト層は、キャリアガスを窒素とし、成長温度を１０００℃以下とした条件にて選択成長するｎ型ＧａＮ系窒化物半導体層である。
本発明によれば、安定した品質を有しつつ、遮断周波数を向上可能な窒化物半導体トランジスタの製造方法を提供できる。
図１は、実施形態に係る窒化物半導体トランジスタを示す断面図である。 図２（ａ）〜（ｃ）は、実施形態に係る窒化物半導体トランジスタの製造方法を説明するための図である。 図３（ａ）〜（ｃ）は、実施形態に係る窒化物半導体トランジスタの製造方法を説明するための図である。 図４（ａ）は、キャリアガスとして水素を用いたときの第４ステップ後における窒化物半導体積層体の要部平面図を示す。図４（ｂ）は、図４（ａ）における第１領域の拡大図である。 図５（ａ）は、キャリアガスとして窒素を用いたときの第４ステップ後における窒化物半導体積層体の要部平面図を示す。図５（ｂ）は、図５（ａ）における第１領域の拡大図である。 図６は、コンタクト層が設けられない場合の窒化物半導体積層体のソース・ドレイン間抵抗を示す図である。 図７は、コンタクト層が設けられる場合の窒化物半導体積層体のソース・ドレイン間抵抗を示す図である。 図８（ａ）は、キャリアガスとして窒素を用いたときの第４ステップ後における別の窒化物半導体積層体の要部平面図を示す。図８（ｂ）は、図８（ａ）における第１領域の拡大図である。 図９（ａ）は、ｎ型ＡｌＧａＮ層をコンタクト層としたときの第４ステップ後における窒化物半導体積層体の要部平面図を示す。図９（ｂ）は、図９（ａ）における第１領域の拡大図である。 図１０（ａ）は、ｎ型ＧａＮ層の表面モフォロジを示し、図１０（ｂ）は、ｎ型ＡｌＧａＮ層の表面モフォロジを示す。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１は、本実施形態に係る窒化物半導体トランジスタの一例である高電子移動度トランジスタ（以下、「ＨＥＭＴ」とする）を示す断面図である。図１に示すように、ＨＥＭＴ１は、基板２、バッファ層３、チャネル層４、バリア層５、キャップ層６、コンタクト層７，８、ソース９、ドレイン１０、ゲート１１、及び保護膜１２を備えている。ＨＥＭＴ１においては、基板２上に窒化物半導体層であるバッファ層３、チャネル層４、バリア層５、及びキャップ層６が、この順に積層されている。このため、ＨＥＭＴ１は、バッファ層３、チャネル層４、バリア層５、及びキャップ層６から構成される窒化物半導体積層体Ｓを有している。
基板２は、半絶縁性のＳｉＣ基板（炭化ケイ素基板）である。バッファ層３は、チャネル層４に対するバッファ層及びシード層として機能し、基板２上にエピタキシャル成長したＡｌＮ層である。バッファ層３の厚さは、例えば１０ｎｍ以上２０ｎｍ以下である。バッファ層３の厚さは２０ｎｍ以下に設定されているので、基板２上に設けるバッファ層３は、連続した層ではなく、複数の島状になる場合がある。ここで「連続した層」とはその表面方向に一様に分布した状態を言う。
チャネル層４は、キャリア走行層として機能し、バッファ層３上にエピタキシャル成長したｉ型ＧａＮ層（ＧａＮチャネル層）である。チャネル層４は、ＳｉＣに対する濡れ性に起因して、基板２上に直接成長できない。このため、チャネル層４は、バッファ層３を介して成長している。チャネル層４の厚さは、例えば４００ｎｍ以上２０００ｎｍ以下である。
バリア層５は、キャリア生成層として機能し、チャネル層４上にエピタキシャル成長した窒化物半導体層である。バリア層５は、例えばＡｌＧａＮ層でもよく、Ｉｎを含む窒化物半導体層（ＩｎＡｌＮ層、ＩｎＡｌＧａＮ層等）でもよい。本実施形態では、バリア層５はＡｌＧａＮ層である。チャネル層４とバリア層５との間には、これらの格子定数の相違に起因した歪が生じる。この歪が、両者の界面にピエゾ電荷を誘起し、チャネル層４とバリア層５との界面であってチャネル層４側に２次元電子ガス（２ＤＥＧ）が生じる。これにより、チャネル層４内にチャネル領域１３が形成される。バリア層５の厚さは、例えば５ｎｍ以上２０ｎｍ以下である。バリア層５に含まれるＡｌＧａＮのＡｌの含有量（Ａｌ組成）は、例えば１０％以上３５％以下である。なお、バリア層５は、ｎ型化していてもよい。この場合、バリア層５に含まれるドナーに起因する電子が、上記ピエゾ電荷に重畳されて両者の界面に生じ、チャネルが形成される。
キャップ層６は、バリア層５上にエピタキシャル成長したＧａＮ層である。キャップ層６の厚さは、例えば０ｎｍ以上５ｎｍ以下である。すなわち、キャップ層６は、必ずしも設けられなくてもよい。キャップ層６は、ｎ型化していてもよい。
コンタクト層７，８のそれぞれは、窒化物半導体積層体Ｓに形成されたリセス２１，２２内に選択成長したｎ型のＧａＮ系窒化物半導体層である。コンタクト層７，８のそれぞれは、例えばｎ型ＧａＮ層でもよく、ｎ型ＡｌＧａＮ層でもよく、ｎ型ＩｎＧａＮ層でもよい。本実施形態では、コンタクト層７，８はｎ型ＧａＮ層である。コンタクト層７，８に含まれるｎ型ドーパントの濃度は、例えば１×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下であってもよく、５×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下であってもよい。ｎ型ドーパントの濃度が５×１０１９ｃｍ−３以上である場合、例えばコンタクト層７，８の厚さを２００ｎｍ以上に設定することによって、コンタクト層７，８のシート抵抗が１００Ω／□以下になり得る。ｎ型ドーパントの濃度が１×１０２０ｃｍ−３以上である場合、例えばコンタクト層７，８の厚さを１００ｎｍ以上に設定することによって、コンタクト層７，８のシート抵抗が１００Ω／□以下になり得る。ｎ型ドーパントは、例えばＳｉ（ケイ素）、Ｇｅ（ゲルマニウム）、Ｔｅ（テルル）等が挙げられる。コンタクト層７，８に１×１０２０ｃｍ−３以上の濃度のドーパントを含ませる観点から、コンタクト層７，８は、ｎ型ＡｌＧａＮ層であってもよい。コンタクト層７，８がｎ型ＡｌＧａＮ層である場合、当該ｎ型ＡｌＧａＮ層のＡｌ組成は、例えば１０％以下である。これにより、チャネル層４とコンタクト層７，８との界面に２次元電子ガスが生じることを抑制できる。加えて、コンタクト層７，８とチャネル層４との格子定数の差を小さくできるので、コンタクト層７，８内にクラックが発生することを抑制できる。
ソース９及びドレイン１０は、コンタクト層７，８上にそれぞれ設けられている。より具体的には、ソース９はリセス２１内に設けられるコンタクト層７に接しており、ドレイン１０はリセス２２内に設けられるコンタクト層８に接している。ソース９及びドレイン１０のそれぞれは、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。
ゲート１１は、キャップ層６に接しており、ソース９とドレイン１０との間に設けられている。ゲート１１は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。
保護膜１２は、キャップ層６等を保護する膜であり、キャップ層６を覆っている。保護膜１２は、例えば窒化ケイ素（ＳｉＮ）膜である。
次に、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）を用いながら、本実施形態に係る窒化半導体装置の一例であるＨＥＭＴ１の製造方法について説明する。図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）は、本実施形態に係るＨＥＭＴ１の製造方法を説明する図である。
まず、図２（ａ）に示すように、第１ステップとして、基板２上に窒化物半導体積層体Ｓを形成する。第１ステップでは、例えば有機金属気相成長法（以下、ＭＯＣＶＤ法とする）にて基板２上にバッファ層３、チャネル層４、バリア層５、及びキャップ層６を順に成長することによって、窒化物半導体積層体Ｓを形成する。
次に図２（ｂ）に示すように、第２ステップとして、窒化物半導体積層体Ｓ上にマスク３１を形成する。第２ステップでは、例えばプラズマ化学気相成長法（ｐ−ＣＶＤ法）又はスパッタリング法などによって、窒化物半導体積層体Ｓ上にマスク３１を形成する。マスク３１は、８００℃以上の環境下においた後であっても、窒化物半導体積層体Ｓから剥離可能な層であればよい。マスク３１は、パターニングされた無機絶縁層であり、開口部３１ａを有している。無機絶縁層は、Ｓｉを含む絶縁層（酸化ケイ素層、窒化ケイ素層、酸化窒化ケイ素層等）でもよく、Ａｌを含む絶縁層（酸化アルミニウム層、酸化窒化アルミニウム層など）でもよい。マスク３１の厚さは、例えば５０ｎｍである。
次に図２（ｃ）に示すように、第３ステップとして、マスク３１を用いて窒化物半導体積層体Ｓの一部をエッチングしてリセス２１，２２を形成する。第３ステップでは、マスク３１の開口部３１ａに重なるキャップ層６の一部、キャップ層６の当該一部に重なるバリア層５の一部、及びバリア層５の当該一部に重なるチャネル層４の一部をエッチングすることによって、リセス２１，２２を形成する。続いてリセス２１，２２の形成後、ウェットエッチングによってリセス２１，２２の表面を洗浄する。リセス２１，２２を形成するためのエッチングは、例えば反応性イオンエッチング（ＲＩＥ）である。また、ウェットエッチングにて用いるエッチャントとして、例えば硫酸と過酸化水素水との混合液が用いられる。リセス２１，２２の深さは、例えば１００ｎｍであり、リセス２１，２２の底面は、チャネル層４によって形成される。
次に図３（ａ）に示されるように、第４ステップとして、ＭＯＣＶＤ法によって、リセス２１，２２内にコンタクト層７，８をそれぞれ選択成長する。本実施形態では、コンタクト層７，８としてｎ型ＧａＮ層を成長する。リセス２１，２２の底面はチャネル層４であるので、コンタクト層７，８のそれぞれは、結晶方位がそろった結晶層（例えば、ｃ軸配向している結晶層）となる。第４ステップでは、まず、第３ステップ後の基板２を成膜装置に導入する。続いて、窒化物半導体積層体Ｓの表面におけるエッチング及び窒素抜けを防止する観点から、窒素及びアンモニア（ＮＨ３）雰囲気下で成膜装置内を昇温する。続いて、キャリアガスを窒素とし、成膜装置内の圧力（成長圧力）を１００Ｔｏｒｒ（約１３３ｋＰａ）とし、成膜装置内の温度（成長温度）を１０００℃とした条件にて原料ガスを成膜装置に導入する。これにより、厚さ約１００ｎｍのｎ型ＧａＮ層であるコンタクト層７，８を、リセス２１，２２内にそれぞれ選択成長する。原料ガスは、Ｇａ原料ガスと、アンモニアガス（ＮＨ３）と、ドーパントガスとを含む。Ｇａ原料ガスは、トリメチルガリウム（ＴＭＧ）、またはトリエチルガリウム（ＴＥＧ）である。ドーパントガスは、例えばシラン（ＳｉＨ４）である。
上記成長温度が１０００℃以下であることによって、コンタクト層７，８を成長する際、ＧａＮの再蒸発と、ＧａＮのマイグレーションとが発生しにくくなる。窒化物半導体積層体ＳにＩｎが含まれている場合、当該Ｉｎが含まれる層の結晶性の劣化を防止する観点から、上記成長温度は８００℃以下とする。ＧａＮのマイグレーションの発生をより抑制させる観点から、上記成長温度は７００℃以下でもよい。ガス粘性の観点から、キャリアガスとして窒素が用いられる。窒素が用いられる場合、水素と比較してＧａＮのマイグレーション長が短くなる傾向にある。コンタクト層７，８における炭素の含有量を低減させる観点から、Ｇａ原料ガスとしてＴＥＧを用いてもよい。この場合、コンタクト層７，８においてアクセプタとして機能し得る炭素の濃度を、例えば２×１０１７ｃｍ−３未満に抑制できる。これにより、コンタクト層７，８に含まれるｎ型ドーパントであるＳｉの濃度をより大きくし、コンタクト層７，８の導電性をより向上できる。なお、コンタクト層７，８は、例えばＭＢＥ法によって成長させてもよい。本実施形態では、量産性の観点から、ＭＯＣＶＤ法によってコンタクト層７，８を成長している。
第４ステップでは、リセス２１，２２内だけでなくマスク３１上に残留するＧａＮから構成される残留層４１が形成される。残留層４１は、コンタクト層７，８と異なり、結晶方位がそろっていない多結晶構造を有する。
次に図３（ｂ）に示されるように、第５ステップとして、マスク３１上の残留層４１をアルカリ系エッチャントによって除去する。上述したように、コンタクト層７，８のそれぞれは、結晶方位がそろった単結晶層である一方で、残留層４１は、結晶方位がそろっていない多結晶構造を有している。このため、アルカリ系エッチャントによって残留層４１のみを選択的に除去できる。アルカリ系エッチャントは、水酸基を有する化合物を含むエッチャントであり、例えば水酸化ナトリウム溶液、水酸化アンモニウム溶液等である。第５ステップでは、アルカリ系エッチャントとして水酸化アンモニウムと過酸化水素と水との混合液（ＮＨ４ＯＨ：Ｈ２Ｏ２：Ｈ２Ｏ＝１：１：６０）を用い、６０℃に設定した当該混合液に残留層４１を６０分浸漬させる。
次に図３（ｃ）に示されるように、第６ステップとして、マスク３１を除去する。第６ステップでは、例えばエッチングによってマスク３１を除去する。第６ステップ後、ソース９、ドレイン１０、ゲート１１、及び保護膜１２をリソグラフィー、金属成膜、及びリフトオフ等により適宜形成することによって、図１に示すＨＥＭＴ１を製造する。
以下では、図４及び図５を参照しながら、上記第４ステップにおいて異なるキャリアガスを用いることによってリセス内に選択成長するコンタクト層の違いについて説明する。図４（ａ）は、キャリアガスとして水素を用いたときの第４ステップ後における窒化物半導体積層体の要部平面図を示し、図５（ａ）は、キャリアガスとして窒素を用いたときの第４ステップ後における窒化物半導体積層体の要部平面図を示す。図４及び図５においては、色の変化は膜厚の変化（膜厚分布）に相当する。このため図４及び図５においては、色の変化が小さいほど膜厚の変化が小さいことを示している。換言すると、図４及び図５においては、色むらが多いほど膜厚がばらついていることを示している。なお、図４及び図５に示されるコンタクト層（ｎ型ＧａＮ層）の成長温度は、８００℃に設定されている。
図４（ａ）には、境界線５１によって区分けされた第１領域５２及び第２領域５３が示されている。第１領域５２はコンタクト層が成長した領域であり、第２領域５３はマスク上の残留層が形成された領域である。第１領域５２では、境界線５１から遠ざかるほど明るい色を示している。図４（ｂ）は、図４（ａ）における第１領域５２の拡大図である。図４（ｂ）に示されるように、第１領域５２の一部を拡大した場合、全体的に色むらが確認される。図４（ａ）に示される第２領域５３（下地のＧａＮ層のモフォロジ）と、図４（ｂ）に示される第１領域５２とのモフォロジの乖離が大きいことから、第１領域５２には結晶が良好に成長されていない。
一方、図５（ａ）には、境界線６１によって区分けされた第１領域６２及び第２領域６３が示されている。第１領域６２はコンタクト層が成長した領域であり、第２領域６３はマスク上の残留層が形成された領域である。第１領域６２においても、境界線６１から遠ざかるほど明るい色を示す傾向にある。しかしながら、第１領域６２における色むらは、図４（ａ）に示される第１領域５２よりも明らかに少なくなっている。図５（ｂ）は、図５（ａ）における第１領域６２の拡大図である。図５（ｂ）に示される第１領域６２の色むらもまた、図４（ｂ）に示される第１領域５２よりも明らかに少なくなっている。したがって、キャリアガスとして窒素を用いた場合、キャリアガスとして水素を用いた場合よりも第１領域５２に設けられるコンタクト層表面の平坦性（表面モフォロジ）は、格段に高くなっていることがわかる。これは、キャリアガスとして窒素を用いることによって、第１領域内におけるＧａＮの成長速度を抑えると共に、マイグレーション長が短くなるためと推察される。図５（ａ）に示される第２領域６３（下地のＧａＮ層のモフォロジ）と、図５（ｂ）に示される第１領域６２とのモフォロジは略同一であることから、第１領域５６には結晶が良好に成長されている。
次に、図６及び図７を参照しながら、コンタクト層の有無によるソース・ドレイン間を流れる電流の変化について説明する。図６は、コンタクト層が設けられない場合の窒化物半導体積層体Ｓ１のソース・ドレイン間抵抗を示す図であり、図７は、コンタクト層７，８が設けられる場合の窒化物半導体積層体Ｓ２のソース・ドレイン間抵抗を示す図である。図６においては、ソース９及びドレイン１０のそれぞれは、バリア層５及びキャップ層６の一部を除去して得られるリセス１２１，１２２内に設けられる。このため、リセス１２１，１２２の底面は、バリア層５によって形成される。図６に示されるソース・ドレイン間距離Ｌ１と、図７に示されるソース・ドレイン間距離Ｌ２とは、互いに同一である。窒化物半導体積層体Ｓ２では、ソース９とドレイン１０との間に位置するコンタクト層７、バリア層５に重なるチャネル層４、及びコンタクト層８の比率（コンタクト層７：バリア層５に重なるチャネル層４：コンタクト層８）は、例えば３：４：３である。
図６に示される窒化物半導体積層体Ｓ１においては、ソース９とドレイン１０との間に電流が流れるとき、当該電流は主にチャネル層４を介して流れる。これに対して、図７に示される窒化物半導体積層体Ｓ２においては、ソース９とドレイン１０との間に電流が流れるとき、当該電流は、主にコンタクト層７，８及びチャネル層４を介して流れる。ここで、チャネル層４はｉ型のＧａＮ層であり、コンタクト層７，８はｎ型ＧａＮ層であることから、コンタクト層７，８の電気抵抗は、チャネル層４よりも小さい。例えば、コンタクト層７，８のシート抵抗は１００Ω／□であり、チャネル層４のシート抵抗は４００Ω／□である。したがって、窒化物半導体積層体Ｓ２においては、窒化物半導体積層体Ｓ１よりもソース９とドレイン１０との間の抵抗が低くなる。このため、窒化物半導体積層体Ｓ２を用いた場合、窒化物半導体積層体Ｓ１と比較してゲート・ソース間のアクセス抵抗が低くなる。
以上説明したように、本実施形態に係る製造方法によって製造されたＨＥＭＴ１のコンタクト層７，８は、キャリアガスを窒素とし、成長温度を１０００℃以下とした条件にてリセス２１，２２内に選択成長するｎ型ＧａＮ層である。このような条件にてコンタクト層７，８を成長する場合、リセス２１，２２内に成長するｎ型ＧａＮ層であるコンタクト層７，８の厚さがばらつきにくくなる。加えて、リセス２１，２２のそれぞれは、バリア層５及びキャップ層６だけでなく、チャネル層４の一部をエッチングすることによって形成されている。これにより、コンタクト層７，８がソース９及びドレイン１０とそれぞれオーミック接触するだけでなく、ソース・ドレイン間のアクセス抵抗も低減できる。したがって、上記製造方法によれば、安定した品質を有しつつ、遮断周波数を向上可能なＨＥＭＴ１を製造できる。
Ｇａ原料ガスをトリエチルガリウムとした条件にて、コンタクト層７，８であるｎ型ＧａＮ層を選択成長してもよい。この場合、成長温度が１０００℃以下であっても、コンタクト層７，８にアクセプタとして機能する炭素が含有されにくくなる。したがって、コンタクト層７，８の電気抵抗をより低減できる。
マスク３１は、Ｓｉを含む無機絶縁層であり、コンタクト層７，８の選択成長後、マスク３１上に形成された残留層４１をアルカリ系エッチャントによって除去してもよい。この場合、例えばリフトオフにて残留層４１を除去するときよりも、残留層４１を構成するＧａＮのコンタクト層７，８等への付着を抑制できる。
バリア層５は、Ｉｎを含み、コンタクト層７，８は、成長温度を８００℃以下とした条件にて選択成長してもよい。この場合、コンタクト層７，８の成長時にバリア層５の結晶構造が崩壊すること、及びバリア層５とチャネル層４との界面が乱れることを抑制できる。これにより、チャネル領域１３に２次元電子ガスが発生しにくくなることを抑制できる。
図８（ａ）は、キャリアガスとして窒素を用いたときの第４ステップ後における別の窒化物半導体積層体の要部平面図を示す。図８（ａ）には、境界線７１によって区分けされた第１領域７２及び第２領域７３が示されている。第１領域７２はコンタクト層が成長した領域であり、第２領域７３はマスク上の残留層が形成された領域である。第１領域７２には、成長温度を６６０℃に設定したときのコンタクト層が設けられている。この場合、第１領域７２における色むらは、図５（ａ）に示される第１領域６２よりも少なくなっている。図８（ｂ）は、図８（ａ）における第１領域７２の拡大図である。図８（ｂ）に示される第１領域７２の色むらもまた、図５（ｂ）に示される第１領域６２よりも少なくなっている。したがって、コンタクト層７，８を低温にて成長させることによって、ＨＥＭＴ１の品質をより安定化できる。
コンタクト層７，８の抵抗を下げるため、チャネル層４等よりもバンドギャップが小さい半導体層をコンタクト層とすることが挙げられる。例えば、Ｉｎを含む窒化物半導体層（ｎ型ＩｎＧａＮ層、ｎ型ＩｎＮ層など）をコンタクト層とすることが挙げられる。この場合、Ｉｎを含む窒化物半導体層にｎ型ドーパントであるＳｉをドーピングすると、ドーピング濃度は最大でも５×１０１９ｃｍ−３となる。なお、ＧａＮ層にＳｉをドーピングした場合であっても、最大ドーピング濃度は同程度である。そこで本発明者がさらに検討したところ、ｎ型ＡｌＧａＮ層をコンタクト層とした場合、より良好な効果を得られる傾向にあることが見出された。
ｎ型ＡｌＧａＮ層がコンタクト層７，８である場合、コンタクト層７，８におけるＳｉの濃度は、１×１０２０ｃｍ−３を超えることができる。すなわち、ｎ型ＡｌＧａＮ層を用いることによって、より大きなドーピング濃度を有するコンタクト層７，８を形成できる。より具体的には、コンタクト層７，８は、Ｓｉを含むｎ型ＡｌＧａＮ層であるとき、Ｓｉの濃度は、５×１０１９ｃｍ−３以上１×１０２１ｃｍ−３以下に設定できる。これは、ＡｌとＳｉとの原子半径の差がＧａとＳｉ（及びＩｎとＳｉ）との原子半径の差よりも小さく、結晶中においてＧａ，ＩｎのサイトにＳｉが入り込むよりも、ＡｌのサイトにＳｉが入り込む方がエネルギー的に安定であるためと推察される。
加えて、ＡｌＧａＮ層とＧａＮ層との格子定数の差は、ＩｎＧａＮ層とＧａＮ層との格子定数との差よりも小さい。このため、チャネル層４がＧａＮ層である場合、当該ＧａＮ層を底面としたリセス２１，２２内に成長するＡｌＧａＮ層の結晶性は、リセス２１，２２内に成長するＩｎＧａＮ層の結晶性よりも高くなる。よって、ＡｌＧａＮ層をコンタクト層７，８にすることによって、ＩｎＧａＮ層をコンタクト層７，８にする場合よりも、コンタクト層７，８にクラックが発生しにくくなる。したがって、コンタクト層７，８がｎ型ＡｌＧａＮ層であることによって、ＨＥＭＴの品質低下を抑制しつつ、コンタクト層７，８の低抵抗化を実現できる。
さらにはｎ型ＡｌＧａＮ層のＡｌ組成を１０％以下とすることによって、チャネル層４とコンタクト層７，８との界面に２次元電子ガスが生じることを抑制できる。また、コンタクト層７，８とチャネル層４との格子定数の差を小さくできるので、コンタクト層７，８内にクラックが発生することを抑制できる。
次に、図９，１０を参照しながら、コンタクト層７，８をｎ型ＡｌＧａＮ層とした場合におけるコンタクト層７，８の表面モフォロジについて説明する。図９（ａ）は、ｎ型ＡｌＧａＮ層をコンタクト層７，８としたときの第４ステップ後における窒化物半導体積層体の要部平面図を示す。このｎ型ＡｌＧａＮ層は、キャリアガスを窒素とし、成膜装置内の圧力（成長圧力）を１００Ｔｏｒｒ（約１３３ｋＰａ）とし、成膜装置内の温度（成長温度）を８００℃とした条件にて原料ガスを成膜装置内に導入して成長したものである。原料ガスは、Ｇａ原料ガスと、Ａｌ原料ガスと、アンモニアガス（ＮＨ３）と、ドーパントガスとを含む。Ａｌ原料ガスは、トリメチルアルミニウム（ＴＭＡ）である。コンタクト層のＡｌ組成は５％とした。
図９（ａ）には、境界線８１によって区分けされた第１領域８２及び第２領域８３が示されている。第１領域８２はコンタクト層が成長する領域であり、第２領域８３はマスク上の残留層が形成される領域である。第１領域８２においては、第１領域５２（図４（ａ）を参照）と異なり、境界線８１の近傍以外には、色むらが殆ど発生していない。図９（ｂ）は、図９（ａ）における第１領域８２の拡大図である。図９（ｂ）に示されるように、第１領域８２の色むらは、殆ど確認されない。したがって、ｎ型ＡｌＧａＮ層をコンタクト層７，８とすることによって、ＨＥＭＴ１の品質をより安定化できる。これは、ＡｌＧａＮ結晶の横方向成長は、ＧａＮ結晶よりも遅いためと推察される。また、図１０（ａ）は、ｎ型ＧａＮ層の表面モフォロジを示し、図１０（ｂ）は、ｎ型ＡｌＧａＮ層の表面モフォロジを示す。図１０（ａ），（ｂ）に示されるように、ｎ型ＡｌＧａＮ層には、ｎ型ＧａＮ層よりも表面ピットが発生しやすい傾向にある。
本発明による窒化物半導体デバイスの製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば上記実施形態においては、バリア層５上にキャップ層６が設けられているが、これに限られない。キャップ層６は、設けられなくてもよい。また、上記実施形態における窒化物半導体積層体Ｓは、バッファ層３、チャネル層４、バリア層５、及びキャップ層６以外の層を含んでもよい。
１…ＨＥＭＴ、２…基板、３…バッファ層、４…チャネル層（ＧａＮチャネル層）、５…バリア層、６…キャップ層、７，８…コンタクト層、９…ソース、１０…ドレイン、１１…ゲート、１２…保護膜、１３…チャネル領域、２１，２２…リセス、３１…マスク、４１…残留層、Ｓ，Ｓ１，Ｓ２…窒化物半導体積層体。

Claims (6)

  1. 基板上にＧａＮチャネル層を成長する工程と、
    前記ＧａＮチャネル層上にバリア層を形成する工程と、
    前記バリア層上にマスクを形成する工程と、
    前記マスクを用いて、前記バリア層の一部、および前記バリア層の当該一部に重なる前記ＧａＮチャネル層の一部をエッチングしてリセスを形成する工程と、
    前記リセス内にコンタクト層を選択成長する工程と、を備え、
    前記コンタクト層は、キャリアガスを窒素とし、成長温度を１０００℃以下とした条件にて選択成長するｎ型ＧａＮ系窒化物半導体層である、
    窒化物半導体トランジスタの製造方法。
  2. Ｇａ原料ガスをトリエチルガリウムとした条件にて、前記ＧａＮ系窒化物半導体層を選択成長する、請求項１に記載の窒化物半導体トランジスタの製造方法。
  3. 前記ＧａＮ系窒化物半導体層は、ｎ型ＡｌＧａＮ層であり、
    前記ｎ型ＡｌＧａＮ層のＡｌ組成は、１０％以下である、請求項１又は２に記載の窒化物半導体トランジスタの製造方法。
  4. 前記ｎ型ＡｌＧａＮ層は、Ｓｉを含み、
    前記Ｓｉの濃度は、５×１０１９ｃｍ−３以上５×１０２０ｃｍ−３以下である、請求項３に記載の窒化物半導体トランジスタの製造方法。
  5. 前記マスクは、Ｓｉを含む無機絶縁層であり、
    前記コンタクト層の選択成長後、前記マスク上に形成された残留層をアルカリ系エッチャントによって除去する工程をさらに備える、請求項１〜４のいずれか一項に記載の窒化物半導体トランジスタの製造方法。
  6. 前記バリア層は、Ｉｎを含み、
    前記コンタクト層は、成長温度を８００℃以下とした条件にて選択成長する、請求項１〜５のいずれか一項に記載の窒化物半導体トランジスタの製造方法。
JP2017152652A 2017-08-07 2017-08-07 窒化物半導体トランジスタの製造方法 Active JP7013710B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017152652A JP7013710B2 (ja) 2017-08-07 2017-08-07 窒化物半導体トランジスタの製造方法
US16/056,127 US10622470B2 (en) 2017-08-07 2018-08-06 Process of forming nitride semiconductor device
CN201810889982.2A CN109390212B (zh) 2017-08-07 2018-08-07 氮化物半导体器件的形成工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017152652A JP7013710B2 (ja) 2017-08-07 2017-08-07 窒化物半導体トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2019033155A true JP2019033155A (ja) 2019-02-28
JP7013710B2 JP7013710B2 (ja) 2022-02-01

Family

ID=65229839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017152652A Active JP7013710B2 (ja) 2017-08-07 2017-08-07 窒化物半導体トランジスタの製造方法

Country Status (3)

Country Link
US (1) US10622470B2 (ja)
JP (1) JP7013710B2 (ja)
CN (1) CN109390212B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095458A1 (ja) * 2022-11-04 2024-05-10 日本電信電話株式会社 半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10741682B2 (en) 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
JP6977449B2 (ja) 2017-09-27 2021-12-08 住友電気工業株式会社 電界効果トランジスタの製造方法及び電界効果トランジスタ
JP6879177B2 (ja) * 2017-11-24 2021-06-02 住友電気工業株式会社 窒化物半導体素子の製造方法
CN110660780A (zh) * 2019-09-19 2020-01-07 大同新成新材料股份有限公司 一种形成氮化物半导体器件的工艺
CN111834454A (zh) * 2020-06-08 2020-10-27 西安电子科技大学 一种具有自对准源漏电极的氮化镓晶体管及其制备方法
US11569224B2 (en) * 2020-12-14 2023-01-31 Vanguard International Semiconductor Corporation Semiconductor device and operation circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538402A (ja) * 2004-05-20 2007-12-27 クリー　インコーポレイテッド 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ
JP2016115931A (ja) * 2014-12-11 2016-06-23 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP2017059671A (ja) * 2015-09-16 2017-03-23 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP2017514316A (ja) * 2014-03-14 2017-06-01 オーエムエムイシー ヘテロ接合電界効果トランジスタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6701941B1 (en) * 1997-05-09 2004-03-09 Semitool, Inc. Method for treating the surface of a workpiece
US6897495B2 (en) * 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor
US20050189651A1 (en) * 2002-07-25 2005-09-01 Matsushita Elec. Ind. Co. Ltd. Contact formation method and semiconductor device
US7084441B2 (en) * 2004-05-20 2006-08-01 Cree, Inc. Semiconductor devices having a hybrid channel layer, current aperture transistors and methods of fabricating same
US7834380B2 (en) 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP2006190991A (ja) 2004-12-09 2006-07-20 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2006173241A (ja) 2004-12-14 2006-06-29 Matsushita Electric Ind Co Ltd 電界効果トランジスタ及びその製造方法
JP2008124262A (ja) 2006-11-13 2008-05-29 Oki Electric Ind Co Ltd 選択再成長を用いたＡｌＧａＮ／ＧａＮ−ＨＥＭＴの製造方法
JP2008130877A (ja) * 2006-11-22 2008-06-05 Sharp Corp 窒化物半導体発光素子の製造方法
JP5957994B2 (ja) * 2012-03-16 2016-07-27 富士通株式会社 半導体装置の製造方法
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
JP6690320B2 (ja) * 2016-03-11 2020-04-28 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法
JP6658253B2 (ja) * 2016-04-21 2020-03-04 富士通株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007538402A (ja) * 2004-05-20 2007-12-27 クリー　インコーポレイテッド 再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタの製作方法及び再成長オーミックコンタクト領域を有する窒化物ベースのトランジスタ
JP2017514316A (ja) * 2014-03-14 2017-06-01 オーエムエムイシー ヘテロ接合電界効果トランジスタ
JP2016115931A (ja) * 2014-12-11 2016-06-23 パナソニックＩｐマネジメント株式会社 窒化物半導体装置および窒化物半導体装置の製造方法
JP2017059671A (ja) * 2015-09-16 2017-03-23 住友電気工業株式会社 高電子移動度トランジスタ、及び高電子移動度トランジスタの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095458A1 (ja) * 2022-11-04 2024-05-10 日本電信電話株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP7013710B2 (ja) 2022-02-01
US20190043978A1 (en) 2019-02-07
CN109390212B (zh) 2024-04-02
US10622470B2 (en) 2020-04-14
CN109390212A (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
US8569800B2 (en) Field effect transistor
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US9548376B2 (en) Method of manufacturing a semiconductor device including a barrier structure
JP4179539B2 (ja) 化合物半導体装置及びその製造方法
US7709859B2 (en) Cap layers including aluminum nitride for nitride-based transistors
JP5099116B2 (ja) 化合物半導体装置とその製造方法
JP5634681B2 (ja) 半導体素子
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP5810293B2 (ja) 窒化物半導体装置
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
JP2009010107A (ja) 半導体装置及びその製造方法
JP2009049121A (ja) ヘテロ接合型電界効果トランジスタ及びその製造方法
JP6604036B2 (ja) 化合物半導体装置及びその製造方法
JP2017157589A (ja) 半導体装置および半導体装置の製造方法
JP6977449B2 (ja) 電界効果トランジスタの製造方法及び電界効果トランジスタ
JP2009111204A (ja) 電界効果トランジスタ及びその製造方法
JP2017168627A (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US10847642B2 (en) Compound semiconductor device and fabrication method
JP5169515B2 (ja) 化合物半導体装置
JP7074282B2 (ja) 高電子移動度トランジスタ
JP7069486B2 (ja) 高電子移動度トランジスタ
JP5648307B2 (ja) 縦型ＡｌＧａＮ／ＧａＮ−ＨＥＭＴおよびその製造方法
JP2021086852A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210330

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211221

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220103