JP5581972B2 - 電子部品、及び電子装置 - Google Patents

電子部品、及び電子装置 Download PDF

Info

Publication number
JP5581972B2
JP5581972B2 JP2010241338A JP2010241338A JP5581972B2 JP 5581972 B2 JP5581972 B2 JP 5581972B2 JP 2010241338 A JP2010241338 A JP 2010241338A JP 2010241338 A JP2010241338 A JP 2010241338A JP 5581972 B2 JP5581972 B2 JP 5581972B2
Authority
JP
Japan
Prior art keywords
electronic component
land
substrate
side land
facing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010241338A
Other languages
English (en)
Other versions
JP2012094712A (ja
Inventor
仁 中川
現 徳山
祐樹 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Original Assignee
Aisin AW Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin AW Co Ltd filed Critical Aisin AW Co Ltd
Priority to JP2010241338A priority Critical patent/JP5581972B2/ja
Priority to EP11180886.1A priority patent/EP2447994A3/en
Priority to US13/235,111 priority patent/US8787033B2/en
Priority to CN201110319259.9A priority patent/CN102458048B/zh
Publication of JP2012094712A publication Critical patent/JP2012094712A/ja
Application granted granted Critical
Publication of JP5581972B2 publication Critical patent/JP5581972B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02135—Flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05578—Plural external layers being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/3305—Shape
    • H01L2224/33051—Layer connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本発明は、電子部品、及び電子装置に関する。
従来、基板に電子部品を実装するためのはんだ付用銅箔（以下、「ランド」）が、基板及び電子部品に設けられている。特に近年では、基板上における電子部品の占有面積を低減するため、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）といったパッケージにより、電子部品の直下にランドを設けることが行われている。
このようにランドを介して基板にはんだ付される電子部品において、接続ランド部における接続信頼性を向上させるため、モジュール基板の裏面に格子状に形成された接続ランドの最外周近傍に、接続ランド１ケの面積の３倍以上の面積を持つ補強ランドを設けたモジュール部品が提案されている（例えば、特許文献１参照）。
特許第２８５９１４３号公報
ところで、はんだの表面張力や、リフロー中における電子部品や基材からの発生ガス等に起因して、はんだ接合部中にボイドが発生する可能性がある。特に、上述の如き従来の部品のように面積の大きいランドを設けた場合、ボイドが発生する頻度が増大すると共に、発生するボイドの大きさが増大する可能性があった。このようにはんだ接合部中に過度にボイドが発生し、そのボイドが残存した場合、電子部品と基板との間のはんだによる接合面積が減少し、電気的特性や熱伝導性の低下を招く可能性があった。
本発明は、上記に鑑みてなされたものであって、はんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる、電子部品、及び電子装置を提供することを目的とする。
上述した課題を解決し、目的を達成するために、請求項１に記載の電子部品は、基板に実装される電子部品であって、前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを複数備え、前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該電子部品側ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、複数の前記電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた。
また、請求項２に記載の電子部品は、請求項１に記載の電子部品において、当該電子部品における前記基板との対向面の外周近傍に前記複数の電子部品側ランドを備え、当該電子部品における前記基板との対向面の外周近傍に設けられた前記複数の電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた。
また、請求項３に記載の電子部品は、基板に実装される電子部品であって、前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを備え、前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該電子部品側ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、前記はんだ非着領域として、前記電子部品側ランドにおける前記基板側ランドとの対向面に溝を設け、前記溝の位置における前記電子部品側ランドの厚さが、当該溝に対向する位置の前記基板側ランドの厚さと異なる。
また、請求項４に記載の電子部品は、基板に実装される電子部品であって、前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを備え、前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該電子部品側ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、前記はんだ非着領域として、前記電子部品側ランドにおける前記基板側ランドとの対向面にはんだ絶縁層を設けた。
また、請求項５に記載の電子部品は、請求項１から４のいずれか一項に記載の電子部品において、前記電子部品側ランドを前記はんだ非着領域で分割し、前記はんだ非着領域により分割された前記電子部品側ランドの平面形状が、当該電子部品側ランドに対向する位置の前記基板側ランドの平面形状と異なる。
また、請求項６に記載の電子部品は、基板に実装される電子部品であって、前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを複数備え、前記電子部品側ランドは、当該電子部品における前記基板との対向面の略中央に設けられたアース用ランドと、前記アース用ランドの周囲に設けられた入出力用ランドと、を有し、前記入出力用ランドは、当該電子部品における前記基板との対向面の外周近傍に設けられた補強用ランドを有し、前記補強用ランドは、他の前記入出力用ランドよりも面積が大きく形成され、前記基板側ランドの形状と、当該基板側ランドに対向する前記補強用ランドの形状とが異なるように、当該補強用ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、複数の前記電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた。
また、請求項７に記載の電子装置は、基板と、当該基板に実装される電子部品と、を備える電子装置であって、前記基板は、基板側ランドを複数備え、前記電子部品は、前記基板への実装時に前記基板側ランドに対向する電子部品側ランドを備え、前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該基板側ランドにおける当該電子部品側ランドとの対向面、及び／又は、当該電子部品側ランドにおける当該基板側ランドとの対向面にはんだ非着領域を設け、複数の前記電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた。
請求項１に記載の電子部品によれば、基板側ランドの形状と、当該基板側ランドに対向する電子部品側ランドの形状とが異なるように、電子部品側ランドにおける基板側ランドとの対向面にはんだ非着領域を設けたので、発生したボイド内の気体を、はんだ非着領域と基板側ランドとの間に形成された空隙を介してはんだ接合部の外部に排出することができる。これにより、はんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
また、複数の電子部品側ランドのうち、面積が最大の電子部品側ランドにはんだ非着領域を設けたので、特にボイドが発生し易い電子部品側ランドと基板側ランドとの間のはんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
また、請求項２に記載の電子部品によれば、電子部品における基板との対向面の外周近傍に設けられた複数の電子部品側ランドのうち、面積が最大の電子部品側ランドにはんだ非着領域を設けたので、特にボイドが発生し易い電子部品側ランドと基板側ランドとの間のはんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
また、請求項３に記載の電子部品によれば、基板側ランドの形状と、当該基板側ランドに対向する電子部品側ランドの形状とが異なるように、電子部品側ランドにおける基板側ランドとの対向面にはんだ非着領域を設けたので、発生したボイド内の気体を、はんだ非着領域と基板側ランドとの間に形成された空隙を介してはんだ接合部の外部に排出することができる。これにより、はんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。また、はんだ非着領域として、電子部品側ランドにおける基板側ランドとの対向面に溝を設けたので、発生したボイド内の気体を、当該溝と基板側ランドとの間に形成された空隙を介してはんだ接合部の外部に排出することができる。また、溝の位置における電子部品側ランドの厚さが、当該溝に対向する位置の基板側ランドの厚さと異なるようにしたので、電子部品側ランドの溝と基板側ランドとの間には、Ｖ字型の空隙が形成される。これにより、上記の基本的な効果に加えて、電子部品側ランドの溝と基板側ランドの溝との間に矩形断面の空隙が形成された状態と比較して、電子部品と基板との間のはんだによる接合面積を十分に確保することができる。
また、請求項４に記載の電子部品によれば、基板側ランドの形状と、当該基板側ランドに対向する電子部品側ランドの形状とが異なるように、電子部品側ランドにおける基板側ランドとの対向面にはんだ非着領域を設けたので、発生したボイド内の気体を、はんだ非着領域と基板側ランドとの間に形成された空隙を介してはんだ接合部の外部に排出することができる。これにより、はんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
また、はんだ非着領域として、電子部品側ランドにおける基板側ランドとの対向面にはんだ絶縁層を設けたので、容易にはんだ非着領域を形成することができ、発生したボイド内の気体を、はんだ絶縁層と基板側ランドとの間に形成された空隙を介してはんだ接合部の外部に排出することができる。
また、請求項５に記載の電子部品によれば、はんだ非着領域により分割された電子部品側ランドの平面形状が、当該電子部品側ランドに対向する位置の基板側ランドの平面形状と異なるので、電子部品側ランドのはんだ非着領域と基板側ランドとの間には、Ｖ字型の空隙が形成される。これにより、上記の基本的な効果に加えて、電子部品側ランドと基板側ランドとの間に矩形断面の空隙が形成された状態と比較して、電子部品と基板との間のはんだによる接合面積を十分に確保することができる。
また、請求項６に記載の電子部品によれば、基板側ランドの形状と、当該基板側ランドに対向する補強用ランドの形状とが異なるように、補強用ランドにおける基板側ランドとの対向面にはんだ非着領域を設けたので、発生したボイド内の気体をはんだ非着領域と基板側ランドとの間に形成された空隙を介してはんだ接合部の外部に排出することができる。これにより、特にボイドが発生し易い補強用ランドと基板側ランドとの間のはんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
また、複数の電子部品側ランドのうち、面積が最大の電子部品側ランドにはんだ非着領域を設けたので、特にボイドが発生し易い電子部品側ランドと基板側ランドとの間のはんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
また、請求項７に記載の電子装置によれば、基板側ランドの形状と、当該基板側ランドに対向する電子部品側ランドの形状とが異なるように、基板側ランドにおける電子部品側ランドとの対向面、及び／又は、電子部品側ランドにおける基板側ランドとの対向面にはんだ非着領域を設けたので、発生したボイド内の気体をはんだ非着領域と基板側ランドとの間に形成された空隙を介してはんだ接合部の外部に排出することができる。これにより、はんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
また、複数の電子部品側ランドのうち、面積が最大の電子部品側ランドにはんだ非着領域を設けたので、特にボイドが発生し易い電子部品側ランドと基板側ランドとの間のはんだ接合部におけるボイドの残存を防止し、電子部品と基板との間のはんだによる接合面積を安定して確保することができる。
電子部品を例示する図であり、図１（ａ）は電子部品の側面図、図１（ｂ）は電子部品の平面図である。 基板を例示する図であり、図２（ａ）は基板の平面図、図２（ｂ）は基板の側面図である。 電子部品の基板への実装状態を示す図であり、図３（ａ）は各電子部品側ランドと各基板側ランドとの間にはんだを供給した状態を例示した側断面図、図３（ｂ）は基板への電子部品の実装後の状態を例示した側断面図である。 変形例における電子部品の基板への実装状態を示す図であり、図４（ａ）は各電子部品側ランドと各基板側ランドとの間にはんだを供給した状態を例示した側断面図、図４（ｂ）は基板への電子部品の実装後の状態を例示した側断面図である。 基板側ランドも溝で分割した場合の電子部品の平面図である。 基板側ランドも溝で分割した場合の基板の平面図である。 基板側ランドも溝で分割した場合を例示した図であり、図７（ａ）は各電子部品側ランドと各基板側ランドとの間にはんだを供給した状態を例示した側断面図、図７（ｂ）は基板への電子部品の実装後の状態を例示した側断面図である。 基板への電子部品の実装後の状態を例示した側断面図である。
以下、本発明に係る電子部品、及び電子装置の実施の形態について図面を参照しつつ詳細に説明する。ただし、この実施の形態によって本発明が限定されるものではない。
（構成）
最初に、実施の形態に係る電子装置の構成について説明する。電子装置は、基板と、当該基板に実装される電子部品とを備えている。図１は電子部品を例示する図であり、図１（ａ）は電子部品の側面図、図１（ｂ）は電子部品の平面図である。また、図２は基板を例示する図であり、図２（ａ）は基板の平面図、図２（ｂ）は基板の側面図である。
（構成−電子部品）
図１に示すように、電子部品３は、電子部品側ランド３０を備えている。この電子部品側ランド３０は、基板への実装時に当該基板上の基板側ランドに対向する。この電子部品側ランド３０は、電子部品３が基板と対向する面において、例えばエッチングやアディティブ法等の公知の方法により、所望の形状の銅等の金属薄膜として形成されている。図１では、四角形の平面形状を有する電子部品側ランド３０が複数設けられている場合を例示している。
（構成−電子部品側ランド）
電子部品側ランド３０は、アース用ランド３１、及び入出力用ランド３２を備えている。アース用ランド３１は、電子部品３を設置させるためのランドであり、電子部品３における基板との対向面の略中央に設けられている。入出力用ランド３２は、電子部品３と基板との間での信号の入出力を行うためのランドであり、アース用ランド３１の周囲に設けられている。また、入出力用ランド３２は、補強用ランド３３を備えている。補強用ランド３３は、電子部品３と基板との間での信号の入出力を行うと共に、電子部品３と基板との接続を補強するためのランドであり、電子部品３における基板との対向面の外周近傍（本実施の形態では各隅部）に設けられている。この補強用ランド３３は、他の入出力用ランド３２よりも面積が大きく形成されている。なお、各補強用ランド３３の面積は等しく形成されている。このように、他の入出力用ランド３２よりも面積が大きい補強用ランド３３を電子部品３の各隅部（図１（ｂ）では４隅）に設けることにより、電子部品３と基板との間のはんだ接合部におけるはんだの疲労断線を防止し、接続信頼性を高めることができる。これらの電子部品側ランド３０の形状の詳細については後述する。
（構成−基板）
図２に示すように、基板２は、基板側ランド２０を備えている。この基板側ランド２０は、基板２が電子部品３と対向する面において、例えばエッチングやアディティブ法等の公知の方法により、所望の形状の銅等の金属薄膜として形成されている。図２では、四角形の平面形状を有する基板側ランド２０が複数設けられている場合を例示している。これらの各基板側ランド２０と、当該各基板側ランド２０に対向する各電子部品側ランド３０とは、それぞれの配置位置において、対を成して設置されている。この基板側ランド２０の形状の詳細については後述する。
（電子部品側ランド及び基板側ランドの形状）
次に、電子部品側ランド３０及び基板側ランド２０の形状について説明する。補強用ランド３３を除く電子部品側ランド３０（すなわち、アース用ランド３１、及び補強用ランド３３以外の入出力用ランド３２）の形状は、各電子部品側ランド３０に対向する基板側ランド２０（すなわち、各電子部品側ランド３０と対になる基板側ランド２０）の形状と略同一となるように形成されている。
一方、補強用ランド３３においては、基板側ランド２０の形状と、当該基板側ランド２０に対向する補強用ランド３３の形状とが異なるように、補強用ランド３３における基板側ランド２０との対向面にはんだ非着領域として溝３４が設けられている。ここで、「はんだ非着領域」とは、ランド上においてはんだが付着しない領域を意味するものであり、例えばランドに溝を設けることで物理的にはんだ非着領域を形成したり、あるいはランド上にはんだ絶縁層（例えばソルダーレジスト）を設けることではんだ非着領域を形成する。本実施の形態では、補強用ランド３３を溝３４で分割し、この溝３４により分割された補強用ランド３３の平面形状が、当該補強用ランド３３に対向する位置の基板側ランド２０の平面形状と異なるようにしている。
例えば、電子部品３を基板２に実装する際、図１（ｂ）において点線Ｐで囲まれている補強用ランド３３は、図２（ａ）において点線Ｒで囲まれている基板側ランド２０に対向する。この場合、図１（ｂ）において点線Ｐで囲まれている補強用ランド３３は溝３４で分割されているが、当該補強用ランド３３に対向する位置の基板側ランド２０（図２（ａ）において点線Ｒで囲まれている基板側ランド２０）は溝で分割されていないため、補強用ランド３３の平面形状が、当該補強用ランド３３に対向する基板側ランド２０の平面形状と異なっている。同様に、図１（ｂ）において点線Ｑで囲まれている補強用ランド３３は溝３４で分割されているが、当該補強用ランド３３に対向する位置の基板側ランド２０（図２（ａ）において点線Ｓで囲まれている基板側ランド２０）は溝で分割されていないため、補強用ランド３３の平面形状が、当該補強用ランド３３に対向する基板側ランド２０の平面形状と異なっている。
（作用）
次に、上述のように構成された電子部品３及び電子装置の作用について説明する。図３は電子部品３の基板２への実装状態を示す図であり、図３（ａ）は各電子部品側ランド３０と各基板側ランド２０との間にはんだを供給した状態を例示した側断面図、図３（ｂ）は基板２への電子部品３の実装後の状態を例示した側断面図である。なお図３は、図１（ｂ）に例示した電子部品３におけるＡ−Ａ’断面、及び図２（ａ）に例示した基板２におけるＢ−Ｂ’断面を示している。
例えばリフロー方式等の公知のはんだ付方法により、各電子部品側ランド３０と各基板側ランド２０との間にはんだを供給すると、図３（ａ）に例示したように、各電子部品側ランド３０のうち、比較的面積が大きい電子部品側ランド３０（例えば、電子部品３における基板２との対向面の外周近傍に設けられた複数の電子部品側ランド３０のうち、面積が最大である各補強用ランド３３や、全ての電子部品側ランド３０の中で面積が最大の電子部品側ランド３０）と基板側ランド２０との間のはんだにボイドが発生する場合がある。従来の電子部品の場合には、このボイドは、補強用ランド、基板側ランド、及び周囲のはんだにより閉囲されてしまい、はんだの冷却後もはんだ接合部内に残存するため、電子部品と基板との間のはんだによる接合面積が減少してしまう。
一方、本実施の形態では、補強用ランド３３における基板側ランド２０との対向面に溝３４が設けられているため、発生したボイド内の気体は溝３４と基板側ランド２０との間に形成された空隙を介してはんだ接合部の外部に排出される。その結果、図３（ｂ）に示したように、補強用ランド３３と基板側ランド２０との間は、補強用ランド３３の溝３４の位置と基板側ランド２０との間に形成されるＶ字型の空隙部分を除き、はんだによって充填される。これにより、はんだ接合部内にボイドが残存した場合と比較して、電子部品３と基板２との間のはんだによる接合面積を十分に確保することができる。
また、基板側ランド２０の形状と、当該基板側ランド２０に対向する電子部品側ランド３０の形状とが同じになるように、電子部品側ランド３０における基板側ランド２０との対向面、及び基板側ランド２０における電子部品側ランド３０との対向面の双方に溝を設け、これらの電子部品側ランド３０と基板側ランド２０との各々を溝で完全に分割した場合には、例えば図３（ｂ）におけるＣの部分のように、電子部品側ランド３０の溝と基板側ランド２０の溝との間にはんだが流れない。従って、電子部品側ランド３０の溝と基板側ランド２０の溝との間には矩形断面の空隙が形成されることとなる。このため、電子部品３と基板２との間のはんだによる接合面積が減少してしまう。
一方、本実施の形態では、基板側ランド２０には溝を設けず、補強用ランド３３のみを溝３４で分割することで、補強用ランド３３の平面形状が当該電子部品側ランド３０に対向する位置の基板側ランド２０の平面形状と異なるようにしているので、補強用ランド３３の溝３４の位置にははんだが流れないものの、基板側ランド２０の表面にははんだが流れる。これにより、図３（ｂ）に示したように、補強用ランド３３の溝３４と基板側ランド２０との間には、Ｖ字型の空隙が形成される。従って、補強用ランド３３の溝と基板側ランド２０の溝との間に矩形断面の空隙が形成された状態と比較して、電子部品３と基板２との間のはんだによる接合面積を十分に確保することができる。
（効果）
このように本実施の形態によれば、基板側ランド２０の形状と、当該基板側ランド２０に対向する補強用ランド３３の形状とが異なるように、補強用ランド３３における基板側ランド２０との対向面に溝３４を設けたので、発生したボイド内の気体を溝３４と基板側ランド２０との間に形成された空隙を介してはんだ接合部の外部に排出することができる。これにより、はんだ接合部におけるボイドの残存を防止し、電子部品３と基板２との間のはんだによる接合面積を安定して確保することができる。
特に、複数の電子部品側ランド３０のうち、面積が最大の電子部品側ランド３０（本実施の形態では補強用ランド３３）に溝３４を設けたので、特にボイドが発生し易い補強用ランド３３と基板側ランド２０との間のはんだ接合部におけるボイドの残存を防止し、電子部品３と基板２との間のはんだによる接合面積を安定して確保することができる。
また、電子部品３における基板２との対向面の外周近傍に設けられた複数の電子部品側ランド３０のうち、面積が最大の電子部品側ランド３０（本実施の形態では補強用ランド３３）に溝３４を設けたので、特にボイドが発生し易い補強用ランド３３と基板側ランド２０との間のはんだ接合部におけるボイドの残存を防止し、電子部品３と基板２との間のはんだによる接合面積を安定して確保することができる。
また、溝３４により分割された補強用ランド３３の平面形状が、当該補強用ランド３３に対向する位置の基板側ランド２０の平面形状と異なるので、補強用ランド３３の溝３４と基板側ランド２０との間には、Ｖ字型の空隙が形成される。これにより、上記の基本的な効果に加えて、補強用ランド３３の溝と基板側ランド２０の溝との間に矩形断面の空隙が形成された状態と比較して、電子部品３と基板２との間のはんだによる接合面積を十分に確保することができる。
また、はんだ非着領域として、補強用ランド３３における基板側ランド２０との対向面に溝３４を設けたので、発生したボイド内の気体を、当該溝３４と基板側ランド２０との間に形成された空隙を介してはんだ接合部の外部に排出することができる。
〔実施の形態に対する変形例〕
以上、本発明に係る実施の形態について説明したが、本発明の具体的な構成及び手段は、特許請求の範囲に記載した各発明の技術的思想の範囲内において、任意に改変及び改良することができる。以下、このような変形例について説明する。
（解決しようとする課題や発明の効果について）
まず、発明が解決しようとする課題や発明の効果は、上述の内容に限定されるものではなく、発明の実施環境や構成の細部に応じて異なる可能性があり、上述した課題の一部のみを解決したり、上述した効果の一部のみを奏することがある。
（電子部品側ランド及び基板側ランドの形状について）
上述の実施の形態では、補強用ランド３３を溝３４で分割し、この溝３４により分割された補強用ランド３３の平面形状が、当該補強用ランド３３に対向する位置の基板側ランド２０の平面形状と異なるようにした場合を例として説明したが、溝３４の位置における補強用ランド３３の厚さが、当該溝３４に対向する位置の基板側ランド２０の厚さと異なるようにしてもよい。図４は変形例における電子部品３の基板２への実装状態を示す図であり、図４（ａ）は各電子部品側ランド３０と各基板側ランド２０との間にはんだを供給した状態を例示した側断面図、図４（ｂ）は基板２への電子部品３の実装後の状態を例示した側断面図である。この図４の例では、上述の実施の形態と同様に補強用ランド３３が溝３４で分割されており、さらに基板側ランド２０にも、補強用ランド３３の溝３４に対向する位置に溝２１が設けられている。但し、補強用ランド３３の溝３４の位置における当該補強用ランド３３の厚さが０、すなわち補強用ランド３３が溝３４で完全に分割されているのに対し、当該溝３４に対向する位置（すなわち基板側ランド２０の溝２１の位置）の基板側ランド２０の厚さは、０よりも大きい所定の厚さとなっている。なお、基板側ランド２０の溝２１は、当該基板側ランド２０が補強用ランド３３に対向する面に向かって開放されるように設けられている。このように構成した補強用ランド３３と基板側ランド２０との間にはんだを供給すると、完全に分割されている補強用ランド３３の溝３４の位置にははんだが流れないものの、完全に分割されていない基板側ランド２０の表面には溝２１の位置を含めてはんだが流れる。これにより、図４（ｂ）に示したように、補強用ランド３３の溝３４と基板側ランド２０の溝２１との間には、Ｖ字型の空隙が形成される。従って、補強用ランド３３の溝と基板側ランド２０の溝との間に矩形断面の空隙が形成された状態と比較して、電子部品３と基板２との間のはんだによる接合面積を十分に確保することができる。
また、上述の実施の形態では、基板側ランド２０には溝を設けず、補強用ランド３３のみを溝３４で分割した場合を例として説明したが、基板側ランド２０も溝２１で分割するようにしてもよい。図５は、基板側ランド２０も溝２１で分割した場合の電子部品３の平面図である。図６は、基板側ランド２０も溝２１で分割した場合の基板２の平面図である。図７は基板側ランド２０も溝２１で分割した場合を例示した図であり、図７（ａ）は各電子部品側ランド３０と各基板側ランド２０との間にはんだを供給した状態を例示した側断面図、図７（ｂ）は基板２への電子部品３の実装後の状態を例示した側断面図である。なお、図７（ａ）は、図５に例示した電子部品３におけるＤ−Ｄ’断面及び図６に例示した基板２におけるＥ−Ｅ’断面を示しており、図７（ｂ）は、図５に例示した電子部品３におけるＦ−Ｆ’断面及び図６に例示した基板２におけるＧ−Ｇ’断面を示している。
図５から７に示した例では、電子部品３を基板２に実装した場合、補強用ランド３３の溝３４と当該補強用ランド３３に対向する基板側ランド２０の溝２１とが交差するように、補強用ランド３３及び基板側ランド２０が形成されている。この場合、図７に示すように、補強用ランド３３と基板側ランド２０との間は、補強用ランド３３の溝３４の位置と基板側ランド２０との間に形成されるＶ字型の空隙部分、及び補強用ランド３３と基板側ランド２０の溝２１の位置との間に形成されるＶ字型の空隙部分を除き、はんだによって充填される。これにより、発生したボイド内の気体を、補強用ランド３３の溝３４と基板側ランド２０との間に形成された空隙、及び基板側ランド２０の溝２１と電子部品側ランド３０との間に形成された空隙を介してはんだ接合部の外部に排出することができ、電子部品３と基板２との間のはんだによる接合面積を安定して確保しつつ、一層確実にボイドの残存を防止することができる。
また、上述の実施の形態では、基板側ランド２０には溝を設けず、補強用ランド３３のみを溝３４で分割した場合を例として説明したが、補強用ランド３３に対向する基板側ランド２０のみを溝で分割し、補強用ランド３３には溝を設けないようにしてもよい。この場合においても、発生したボイド内の気体を基板側ランド２０の溝と電子部品側ランド３０との間に形成された空隙を介してはんだ接合部の外部に排出することができる。これにより、はんだ接合部におけるボイドの残存を防止し、電子部品３と基板２との間のはんだによる接合面積を安定して確保することができる。
また、上述の実施の形態では、補強用ランド３３に溝３４を設ける場合を例として説明したが、補強用ランド３３に限らず、他の電子部品側ランド３０に溝を設けるようにしてよい。この場合、全ての電子部品側ランド３０に溝を設けてもよく、一部の電子部品側ランド３０にのみ溝を設けるようにしてもよい。
また、上述の実施の形態では、１つの補強用ランド３３に１本の溝３４を設ける場合を例として説明したが、１つの補強用ランド３３に複数本の溝３４を設けるようにしてもよい。例えば、１つの補強用ランド３３において２本の溝３４が交差するように溝３４を設けるようにしてもよい。これにより、はんだ接合部におけるボイドの残存を一層効果的に防止することができる。
また、上述の実施の形態では、補強用ランド３３の溝３４と基板側ランド２０との間に、Ｖ字型の空隙が形成されると説明したが、形成される空隙の形状はＶ字型に限られず、Ｕ字型等の他の形状にもなり得る。
また、上述の実施の形態では、補強用ランド３３が電子部品３における基板との対向面の各隅部に設けられている場合を例として説明したが、補強用ランド３３を電子部品３における基板との対向面の外周近傍の任意の位置に（例えば外周の全周にわたって所定間隔に）設けるようにしてもよい。
また、上述の実施の形態では、電子部品側ランド３０における基板側ランド２０との対向面にはんだ非着領域として溝３４を設けた場合を例として説明したが、はんだ非着領域として、電子部品側ランド３０における基板側ランド２０との対向面にはんだ絶縁層を設けてもよい。このように電子部品側ランド３０にはんだ絶縁層を設けることで、基板側ランド２０におけるはんだ接合部の形状と、当該基板側ランド２０に対向する電子部品側ランド３０におけるはんだ接合部の形状とが異なることとなる。すなわち、はんだにより接合されるというランドの機能面において、基板側ランド２０の形状と、当該基板側ランド２０に対向する電子部品側ランド３０の形状とが異なることとなる。
例えば、補強用ランド３３における基板側ランド２０との対向面にはんだ絶縁層を帯状に形成することにより、補強用ランド３３をはんだ絶縁層で分割し、このはんだ絶縁層により分割された補強用ランド３３の平面形状が、当該補強用ランド３３に対向する位置の基板側ランド２０の平面形状と異なるようにする。図８は、基板２への電子部品３の実装後の状態を例示した側断面図である。この場合において、各電子部品側ランド３０と各基板側ランド２０との間にはんだを供給すると、はんだ絶縁層にははんだが付着しないため、図８に示すように、補強用ランド３３のはんだ絶縁層の位置と基板側ランド２０との間にＶ字型の空隙部分が形成される。このように、はんだ非着領域として、電子部品側ランド３０における基板側ランド２０との対向面にはんだ絶縁層を設けることで、電子部品側ランド３０に容易にはんだ非着領域を形成することができ、発生したボイド内の気体を、はんだ絶縁層と基板側ランド２０との間に形成された空隙を介してはんだ接合部の外部に排出することができる。
また、基板側ランド２０における電子部品側ランド３０との対向面にはんだ絶縁層を設けてもよい。この場合においても、発生したボイド内の気体を、はんだ絶縁層と電子部品側ランド３０との間に形成された空隙を介してはんだ接合部の外部に排出することができる。
１ 電子装置
２ 基板
３ 電子部品
２０ 基板側ランド
２１、３４ 溝
３０ 電子部品側ランド
３１ アース用ランド
３２ 入出力用ランド
３３ 補強用ランド

Claims (7)

  1. 基板に実装される電子部品であって、
    前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを複数備え、
    前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該電子部品側ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、
    複数の前記電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた、
    電子部品。
  2. 当該電子部品における前記基板との対向面の外周近傍に前記複数の電子部品側ランドを備え、
    当該電子部品における前記基板との対向面の外周近傍に設けられた前記複数の電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた、
    請求項１に記載の電子部品。
  3. 基板に実装される電子部品であって、
    前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを備え、
    前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該電子部品側ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、
    前記はんだ非着領域として、前記電子部品側ランドにおける前記基板側ランドとの対向面に溝を設け、
    前記溝の位置における前記電子部品側ランドの厚さが、当該溝に対向する位置の前記基板側ランドの厚さと異なる、
    電子部品。
  4. 基板に実装される電子部品であって、
    前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを備え、
    前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該電子部品側ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、
    前記はんだ非着領域として、前記電子部品側ランドにおける前記基板側ランドとの対向面にはんだ絶縁層を設けた、
    電子部品。
  5. 前記電子部品側ランドを前記はんだ非着領域で分割し、
    前記はんだ非着領域により分割された前記電子部品側ランドの平面形状が、当該電子部品側ランドに対向する位置の前記基板側ランドの平面形状と異なる、
    請求項１から４のいずれか一項に記載の電子部品。
  6. 基板に実装される電子部品であって、
    前記基板への実装時に当該基板上の基板側ランドに対向する電子部品側ランドを複数備え、
    前記電子部品側ランドは、当該電子部品における前記基板との対向面の略中央に設けられたアース用ランドと、前記アース用ランドの周囲に設けられた入出力用ランドと、を有し、
    前記入出力用ランドは、当該電子部品における前記基板との対向面の外周近傍に設けられた補強用ランドを有し、
    前記補強用ランドは、他の前記入出力用ランドよりも面積が大きく形成され、
    前記基板側ランドの形状と、当該基板側ランドに対向する前記補強用ランドの形状とが異なるように、当該補強用ランドにおける前記基板側ランドとの対向面にはんだ非着領域を設け、
    複数の前記電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた、
    電子部品。
  7. 基板と、当該基板に実装される電子部品と、を備える電子装置であって、
    前記基板は、基板側ランドを備え、
    前記電子部品は、前記基板への実装時に前記基板側ランドに対向する電子部品側ランドを複数備え、
    前記基板側ランドの形状と、当該基板側ランドに対向する前記電子部品側ランドの形状とが異なるように、当該基板側ランドにおける当該電子部品側ランドとの対向面、及び／又は、当該電子部品側ランドにおける当該基板側ランドとの対向面にはんだ非着領域を設け、
    複数の前記電子部品側ランドのうち、面積が最大の電子部品側ランドに前記はんだ非着領域を設けた、
    電子装置。
JP2010241338A 2010-10-27 2010-10-27 電子部品、及び電子装置 Expired - Fee Related JP5581972B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010241338A JP5581972B2 (ja) 2010-10-27 2010-10-27 電子部品、及び電子装置
EP11180886.1A EP2447994A3 (en) 2010-10-27 2011-09-12 Electronic component and electronic device
US13/235,111 US8787033B2 (en) 2010-10-27 2011-09-16 Electronic component and electronic device
CN201110319259.9A CN102458048B (zh) 2010-10-27 2011-10-18 电子元件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010241338A JP5581972B2 (ja) 2010-10-27 2010-10-27 電子部品、及び電子装置

Publications (2)

Publication Number Publication Date
JP2012094712A JP2012094712A (ja) 2012-05-17
JP5581972B2 true JP5581972B2 (ja) 2014-09-03

Family

ID=44785358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010241338A Expired - Fee Related JP5581972B2 (ja) 2010-10-27 2010-10-27 電子部品、及び電子装置

Country Status (4)

Country Link
US (1) US8787033B2 (ja)
EP (1) EP2447994A3 (ja)
JP (1) JP5581972B2 (ja)
CN (1) CN102458048B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111776A1 (it) * 2011-09-30 2013-03-31 St Microelectronics Srl Sistema elettronico per saldatura a rifusione
DE102012105297A1 (de) * 2012-06-19 2013-12-19 Endress + Hauser Gmbh + Co. Kg Verfahren zum Verbinden eines Bauteils mit einem Träger über eine Lötung und Bauteil zum Verbinden mit einem Träger
JP6504762B2 (ja) 2014-08-05 2019-04-24 キヤノン株式会社 モジュールの製造方法
US10177107B2 (en) * 2016-08-01 2019-01-08 Xilinx, Inc. Heterogeneous ball pattern package
US11830810B2 (en) * 2020-05-07 2023-11-28 Wolfspeed, Inc. Packaged transistor having die attach materials with channels and process of implementing the same

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3599326A (en) * 1969-01-27 1971-08-17 Philco Ford Corp Method of forming electrical connections with solder resistant surfaces
JPS607758A (ja) * 1983-06-27 1985-01-16 Nec Corp 半導体装置
JP2859143B2 (ja) 1994-11-08 1999-02-17 松下電器産業株式会社 モジュール部品
US7654432B2 (en) * 1997-05-27 2010-02-02 Wstp, Llc Forming solder balls on substrates
US6169253B1 (en) * 1998-06-08 2001-01-02 Visteon Global Technologies, Inc. Solder resist window configurations for solder paste overprinting
US6267009B1 (en) * 1998-12-14 2001-07-31 Endress + Hauser Gmbh + Co. Capacitive pressure sensor cells or differential pressure sensor cells and methods for manufacturing the same
US7034402B1 (en) * 2000-06-28 2006-04-25 Intel Corporation Device with segmented ball limiting metallurgy
JP2004095867A (ja) * 2002-08-30 2004-03-25 Casio Comput Co Ltd 電子部品
JP2005223090A (ja) * 2004-02-04 2005-08-18 Murata Mfg Co Ltd 実装基板と部品との接続構造
JP2006060141A (ja) * 2004-08-23 2006-03-02 Sharp Corp 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US20080003803A1 (en) * 2006-06-30 2008-01-03 Pei-Haw Tsao Semiconductor package substrate for flip chip packaging
US20080142964A1 (en) * 2006-12-13 2008-06-19 Haixiao Sun Tubular-shaped bumps for integrated circuit devices and methods of fabrication
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
JP2008227271A (ja) * 2007-03-14 2008-09-25 Fujitsu Ltd 電子装置および電子部品実装方法
US7667335B2 (en) * 2007-09-20 2010-02-23 Stats Chippac, Ltd. Semiconductor package with passivation island for reducing stress on solder bumps
JP4999806B2 (ja) * 2008-09-18 2012-08-15 アルプス電気株式会社 電子モジュール及びその製造方法
JP5487691B2 (ja) 2009-04-08 2014-05-07 株式会社デンソー 車両制御装置、車両制御プログラム

Also Published As

Publication number Publication date
US20120106116A1 (en) 2012-05-03
JP2012094712A (ja) 2012-05-17
US8787033B2 (en) 2014-07-22
EP2447994A2 (en) 2012-05-02
EP2447994A3 (en) 2018-01-24
CN102458048A (zh) 2012-05-16
CN102458048B (zh) 2015-10-21

Similar Documents

Publication Publication Date Title
KR101989673B1 (ko) 전자 부품 장치, 회로 기판으로의 전자 부품 장치의 실장 방법, 및 회로 기판으로의 전자 부품 장치의 실장 구조
JP5179014B2 (ja) デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ
JP5581972B2 (ja) 電子部品、及び電子装置
KR20020029648A (ko) 칩 온 필름용 테이프와 이것을 이용하는 반도체
JP6199601B2 (ja) 半導体装置
JP2009038696A (ja) アンテナ付き集積回路パッケージ
US20110304059A1 (en) Circuit board, circuit board assembly, and semiconductor device
US20150207216A1 (en) Wireless module
JP5693710B2 (ja) 高周波パッケージ
JP5546270B2 (ja) 高周波伝送線路
JP5466218B2 (ja) 半導体パッケージ
KR100671808B1 (ko) 반도체 장치
JP2005079762A (ja) 高周波回路モジュール及び高周波回路基板
JP2012216642A (ja) 電子機器および基板アセンブリ
JP2010161295A (ja) プリント基板およびこれを備えた半導体装置
JP2006157066A (ja) 高周波パッケージモジュール
JP2020145318A (ja) 高周波パッケージ
JP4537969B2 (ja) 高周波パッケージモジュール
JP5881521B2 (ja) マイクロ波回路の接続構造およびマイクロ波モジュール
JP2018093084A (ja) 半導体装置
JP4875844B2 (ja) 半導体装置の製造方法
JP2001094000A (ja) 半導体装置
JP2014027154A (ja) フリップチップ実装用半導体チップ
JP5390494B2 (ja) 半導体装置
JP2006060102A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140630

R150 Certificate of patent or registration of utility model

Ref document number: 5581972

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees