JP2012216642A - 電子機器および基板アセンブリ - Google Patents
電子機器および基板アセンブリ Download PDFInfo
- Publication number
- JP2012216642A JP2012216642A JP2011080236A JP2011080236A JP2012216642A JP 2012216642 A JP2012216642 A JP 2012216642A JP 2011080236 A JP2011080236 A JP 2011080236A JP 2011080236 A JP2011080236 A JP 2011080236A JP 2012216642 A JP2012216642 A JP 2012216642A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrode
- pad
- bonding agent
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】部品の熱を効率よく放熱すると共に部品が基板上により良好な状態で接合された電子機器および基板アセンブリを提供する。
【解決手段】電子機器は、筐体と、筐体内に設けられ、表面に露出した複数の第1のパッドと、略矩形であって該略矩形の内部に貫通孔部26を有する複数の第2のパッドとを備えた基板と、基板の表面に対向する基板対向面に露出して接合剤30a、30bを介して第1のパッドに接合された複数の第1の電極と、基板対向面に露出して接合剤を介して第2のパッドに接合された第2の電極とを備えた部品とを有する。
【選択図】図6
【解決手段】電子機器は、筐体と、筐体内に設けられ、表面に露出した複数の第1のパッドと、略矩形であって該略矩形の内部に貫通孔部26を有する複数の第2のパッドとを備えた基板と、基板の表面に対向する基板対向面に露出して接合剤30a、30bを介して第1のパッドに接合された複数の第1の電極と、基板対向面に露出して接合剤を介して第2のパッドに接合された第2の電極とを備えた部品とを有する。
【選択図】図6
Description
本発明の実施形態は、電子機器および基板アセンブリに関する。
近年、コンピュータ等の情報処理装置に用いられるCPU(Central Processing Unit)は高性能化が著しく、それに応じて発熱量も急速に増加している。このCPUのような発熱部品を冷却する方法として、発熱部品に放熱フィンを有した放熱部材を接触させて冷却する技術が用いられている。一方、発熱部品が実装される基板の表面、内部や裏面等へ熱を伝導させ放熱する方法も考案されている。
LLCC(Lead less chip carrier)あるいはQFN(Quad flat no lead package)といった放熱パッド付きLGA(Land grid array)の半導体部品の熱を効率よく放熱することが求められている。このために放熱パッドの直下の基板にスルーホールを設ける例があるが、半導体部品をリフロー方式にて基板にはんだ付けする工程において、放熱パッド直下のはんだ部分にボイド(Void)が発生したり、放熱パッド直下のはんだの片寄りによって、基板に対して半導体部品が傾いて接合されてしまう場合があるため、これを改善することが望まれている。
本発明の目的は、上記したような事情に鑑み成されたものであって、部品の熱を効率よく放熱すると共に部品が基板上により良好な状態で接合された電子機器および基板アセンブリを提供することである。
上記目的を達成するために、実施形態によれば、電子機器は、筐体と、前記筐体内に設けられ、表面に露出した複数の第1のパッドと略矩形であって該略矩形の内部に貫通孔部を有する複数の第2のパッドとを備えた基板と、前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第1のパッドに接合された複数の第1の電極と、前記基板対向面に露出して接合剤を介して前記第2のパッドに接合された第2の電極とを備えた部品とを有する。
以下実施形態について図面を参照しながら説明する。図1は、実施形態に係る電子機器の一例であるパーソナルコンピュータ(以下パソコンと称する)1を示した概観斜視図である。尚、実施形態に係る電子機器は、パソコン以外に、携帯電話機、PDA等の携帯端末、HDD、SSD、ODD等の情報記録機器、ゲーム機器、テレビジョン等の映像音響機器等であって、小型薄型の基板アセンブリを搭載する電子機器であってもよい。
パソコン1は、本体ユニット2と、表示ユニット3から構成されている。本体ユニット2は、例えば、合成樹脂によって箱状に形成される下部筐体4、及び下部筐体4の内部に配置された基板アセンブリ5、図示しないHDD(Hard Disk Drive)或いはSSD(Solid State Drive)等の情報記録装置、バッテリ等により構成されている。下部筐体4の上面には、キーボード6およびタッチパッド7、ボタン8が設けられている。基板アセンブリ5には、CPU、ROM(Read Only Memory)、RAM(Random Access Memory)、フラッシュメモリ、その他の半導体部品等が実装されている。
表示ユニット3は、例えば、合成樹脂によって形成される上部筐体9、及び上部筐体9内に配置されたディスプレイ10等により構成されている。上部筐体9は、ディスプレイ10の周囲を取り囲むよう形成されている。ディスプレイ10は、たとえば、液晶ディスプレイである。下部筐体4と上部筐体9との間にはヒンジ部11が設けられている。ヒンジ部11は、上部筐体9を下部筐体4に対して回転可能に支持している。
図2は、実施形態に係る部品(半導体部品)12の断面図である。部品12は、例えば、LLCC(Lead less chip carrier)あるいはQFN(Quad flat no lead package)といった放熱パッド付きLGA(Land grid array)の半導体部品である。図3は、部品12が実装される基板側(図2における矢印A)から見た部品12の平面図である。
部品12のパッケージ13aの基板対向面13bには、第1の電極である電極14と第2の電極である電極15が配設され露出している。電極15は、基板対向面13bの略中央部に位置して矩形状に形成されている。電極15は、部品12の内部から外部へ熱を放出する放熱電極として機能している。また、この電極15は、グラウンド電極として機能することができる。なお、電極15は、グラウンド電極として使用されない場合もある。
電極15の矩形の辺と基板対向面13bの外周の辺との間の矩形環状の領域に、複数の電極14が露出している。複数の電極14が、電極15を挟んだ両側に位置している。また、これら複数の電極14は、電極15の周囲を取り囲むように配設されている。電極14は、信号電極として機能することができる。なお、一部の電極14は、信号電極として使用されない場合もある。
部品12のパッケージ13aの内部はチップ本体16が略中央部に配置され、チップ本体16に設けられた複数の信号パッド(図示せず)と電極14とがボンディングワイヤ17によって接続されている。チップ本体16は電極15に接合剤18を介してマウントされており、接合剤18はチップ本体16の熱を電極15に伝導する。チップ本体16やボンディングワイヤ17は、合成樹脂材料等を含むモールド剤やアンダーフィル剤等の封止部材19によって封止されている。
図4は、実施形態に係る基板20の一部の断面図である。基板20は、プリント基板等の基板である。図5は、基板20を部品12が実装される側(図4における矢印B)から見た平面図である。図4は、図5におけるCC断面である。図5において2点差線で示した領域Dは、部品12が実装された状態における部品12のパッケージ13aの外形を投影する領域である(図6参照。)。また2点鎖線で示した領域Eは、部品12が実装された状態における部品12の電極15の外形を投影する領域である(図6参照。)。
基板20は、基材21aの部品12が実装される側の部品対向面21bに第1のパッドであるパッド部22と第2のパッドであるパッド部23が配設され基板20の表面に露出している。パッド部22、パッド部23や他のパッド以外の領域24には、ソルダレジスト25が塗布されている。
パッド部23は、部品12の第2の電極である電極15に対応するパッドである。図5に示すように、電極15に対向する領域Eを複数の領域に分割し、複数のパッド部23が格子状に配置されている。複数のパッド部23は、略矩形であって相互に隔離された状態となっている。複数のパッド部23は、其々の領域において、略矩形の略中央に貫通孔部26を有する。貫通孔部10は所謂スルーホールと称される。
複数のパッド部23は、基板20の表面21bに露出している形状が略同じあり、また、面積が略同じである。パッド部23の略中央に配設された貫通孔部26の形状は略円形であり、貫通孔部26の直径は同じである。パッド部23は貫通孔部26の内壁を通して基板20の裏面21cのパッド部27に導通している。裏面21c側のパッド部27や他のパッド以外の領域28には、ソルダレジスト29が塗布されている。尚、パッド部27の形状は矩形に限るものではない。
パッド部22は、部品12の第1の電極である電極14に対応するパッドである。図5に示したように、複数のパッド部22は、パッド部23の周囲を取り囲むように配設されている。図5において、パッド部22の形状は円形であるが、円形に限るものではない。
図6は、実施形態に係る基板アセンブリ5の一部の断面図である。基板アセンブリ5は、基板20の表面21bに、はんだ等の接合剤30a、30bによって、部品12が接合されている。接合剤30a、30bは同じ材料であり、接合剤12としては、はんだの他、導電性接着剤等を用いることもできる。
電極14aは、それぞれに対向して基板20の表面21b上に露出したパッド部22に接合剤30aを介して接合される。また、電極15aは、対向して基板20の表面21b上に露出した複数のパッド部23に接合剤30bを介して接合される。
接合剤30bは、リフロー行程において貫通孔部26の内部に流入し、基板20の裏面21cの表面まで充填される。このことにより、接合剤30bに伝導されたチップ本体16の熱が、裏面21cの表面からも放熱され、部品12の熱を効率よく放熱することができる。さらに、基板20が多層基板である場合には、基板内層の銅に熱が伝導し易くなり、基板面方向へ効率的に放熱することができる。
一般に、電極15に接合する接合剤の体積が大きいほどボイドが抜けにくくなる。図6に示したように、電極15に接合する接合剤を複数の接合剤30bのように分割することで、接合剤のボイドを低減することができる。分割された接合剤30bの間の空間に存在したエアや接合剤30bから放出されたボイドは接合剤30bの間の目地部分を通ってパッド部23の領域Eの外へ放出される。
接合剤30bの内部に発生したボイドは、接合剤30bの一部が貫通孔部26流入するときに同時に流入し、裏面21cから放出される。このため接合剤30bの内部にボイドが残留することを抑制することができる。
電極15に接合する接合剤の体積が大きいほど接合剤の凝集等の偏りの影響によって部品12がずれたり傾いたりしやすくなる。このため、接合剤を分割することが望ましい。図6に示したように、電極15に接合する接合剤を複数の接合剤30bのように分割することで、凝集等の偏りの影響を小さくすることができ、部品12がずれたり傾いたりすることを抑制することができる。接合剤30bを分割する場合に、複数のパッド部23の形状を略同じにし、また、面積を略同じにすることによって、接合剤30bの体積が同じになり、分割された接合剤30b間の凝集等のばらつき小さくすることができる。
チップ本体16の熱を効率よく接合剤30bに伝導させるには、電極15aと接合剤30bの接合面積を大きくすればよい。一般に、LLCCあるいはQFNの放熱パッドは矩形の場合が多く、従って電極15aの形状は矩形である場合が多い(図3参照。)。複数に分割されたパッドの其々の形状および面積が略同じで、矩形の電極15aに対する接合面積を大きくするには、パッド部23の形状が略矩形であればよい。
例えば、パッド部23が円形である場合には、隣接する円形の間に接合しない隙間が生ずる。また三角形や六角形では、電極15aの周辺部に接合しない部分が生ずる。これらのことから、電極15aの形状が矩形である場合には、パッド部23の形状が矩形であると接合面積が大きくとれるので都合がよい。分割数は電極15aの大きさ、パッド部23の大きさ、貫通孔部26の大きさによって適宜決めればよい。
図7乃至図10は、パッド部23(第2のパッド)の形状の例を示した図である。図7は、パッド部23が矩形(長方形)である場合を示した図である。矩形の略中央に貫通孔部26が配設されている。図8は、矩形の4箇所の角部が丸みを持った形状である場合を示す。図9は、矩形の4箇所の角部が面取りされた形状である場合を示す。図10は、矩形の4箇所の角部が内側方向に丸みを持った形状である場合を示す。
図11は、パッド部23が矩形であり、内部に貫通孔部26が2個配設された状態を示す。1個のパッド部23内に貫通孔部26を複数設けることによって、放熱の効率や接合剤30bの内部に残留するボイドの抑制効果を向上させることが期待できる。貫通孔部26を複数にする場合には、貫通孔部26に充填される接合剤30bの量が多くなるため、接合剤30bの量を増加させるような調整が必要である。
図12は、基板アセンブリ5の製造工程の説明図である。リフロー方式による基板20への部品12の接合方法について説明する。図12(a)に示すように、表面21aに部品12の電極14、15に対応するパッド部22、23が設けられた基板20が、所定の位置にセットされる。
次に、図12(b)に示すように、基板20の表面21b上に、貫通孔32が設けられたマスク31がセットされる。マスク31は、厚さFが一定の平板状に形成されており、基板20のパッドの位置に対応した貫通孔32が設けられている。従って、パッド部22、23上に貫通孔32が配置される。
次に、図12(c)に示すように、貫通孔32内にある程度流動性がある状態で接合剤30a、30bが充填される。このとき、複数の貫通孔32について、接合剤30a、30bの高さは一定であり、マスク31の厚さFと同じである。接合剤30a、30bとして、例えば、はんだペーストが用いられる。
次に、図12(d)に示すように、マスク31が取り外され、接合剤30a、30bがパッド部22、23上に残される。このようにして、接合剤30a、30bがパッド部22、23上に塗布される。
次に、図5の(e)に示すように、部品12が接合剤30a、30bが塗布された基板20の所定の位置に乗せられる。この工程は、例えば、数値制御のチップマウンター(表面実装機、部品装着機)が用いられる。
次に、図5の(f)のように基板20に部品12が乗せられた状態で、リフロー処理が施される。リフロー処理は、部品12が搭載された基板20を、例えば、リフロー炉内で加熱する工程である。リフロー処理の工程で接合剤30bが貫通孔部26に充填される。その後冷却されて、基板アセンブリ5が得られる。
以上のように、電極15aに対向する基板20の領域Eを複数の領域に分割し、格子状に分割された領域毎にパッド部23を配置する。複数のパッド部23を略矩形とし相互に隔離された状態とし、其々の領域において、略矩形の内部に貫通孔部26を設ける。こうすることにより、接合剤30bは、リフロー行程において貫通孔部26の内部に流入し、基板20の裏面21cの表面まで充填されることにより、接合剤30bに伝導されたチップ本体16の熱が、裏面21cの表面からも放熱され、部品12の熱を効率よく放熱することができる。
また、電極15に接合する接合剤を複数の接合剤30bのように分割することで、接合剤のボイドを低減することができ、また、複数のパッド部23の面積を略同じにすることによって、接合剤30bの体積が同じになり、分割された接合剤30b間の凝集等のばらつきを小さくすることができ、部品12がずれたり傾いたりすることを抑制することができる。従って、部品12を基板20上により良好な状態で接合させることができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具現化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に異なる実施形態に亘る構成要素を適宜組み合わせてもよい。
1 パソコン
2 本体ユニット
3 表示ユニット
5 基板アセンブリ5
12 部品
13a パッケージ
13b 基板対向面
14 電極(第1の電極)
15 電極(第2の電極)
16 チップ本体
17 ボンディングワイヤ
18 接合剤
19 封止部材
20 基板
21a 基材
21b 部品対向面
21c 裏面
22 パッド部(第1のパッド)
23 パッド部(第2のパッド)
24 領域
25 ソルダレジスト
26 貫通孔部
27 パッド部
28 領域
29 ソルダレジスト
30a 接合剤
30b 接合剤
31 マスク
32 貫通孔
2 本体ユニット
3 表示ユニット
5 基板アセンブリ5
12 部品
13a パッケージ
13b 基板対向面
14 電極(第1の電極)
15 電極(第2の電極)
16 チップ本体
17 ボンディングワイヤ
18 接合剤
19 封止部材
20 基板
21a 基材
21b 部品対向面
21c 裏面
22 パッド部(第1のパッド)
23 パッド部(第2のパッド)
24 領域
25 ソルダレジスト
26 貫通孔部
27 パッド部
28 領域
29 ソルダレジスト
30a 接合剤
30b 接合剤
31 マスク
32 貫通孔
Claims (7)
- 筐体と、
前記筐体内に設けられ、表面に露出した複数の第1のパッドと略矩形であって該略矩形の内部に貫通孔部を有する複数の第2のパッドとを備えた基板と、
前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第1のパッドに接合された複数の第1の電極と、前記基板対向面に露出して接合剤を介して前記第2のパッドに接合された第2の電極とを備えた部品と
を有した電子機器。 - 前記貫通孔部は、略矩形の前記第2のパッドの略中央に1個配設された請求項1に記載された電子機器。
- 前記貫通孔部は、前記第2のパッドの内部に複数配設された請求項1に記載された電子機器。
- 前記貫通孔部に前記接合剤が充填された請求項1乃至請求項3のいずれか1項に記載された電子機器。
- 前記第2のパッドは、前記表面上で相互に隔離された請求項1乃至請求項3のいずれか1項に記載された電子機器。
- 前記第1の電極が信号電極であり、前記第2の電極が放熱電極である請求項1乃至請求項3のいずれか1項に記載された電子機器。
- 表面に露出した複数の第1のパッドと略矩形であって該略矩形の内部に貫通孔部を有する複数の第2のパッドとを備えた基板と、
前記基板の前記表面に対向する基板対向面に露出して接合剤を介して前記第1のパッドに接合された複数の第1の電極と、前記基板対向面に露出して接合剤を介して前記第2のパッドに接合され第2の電極とを備えた部品と
を有した基板アセンブリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011080236A JP2012216642A (ja) | 2011-03-31 | 2011-03-31 | 電子機器および基板アセンブリ |
US13/274,990 US20120250274A1 (en) | 2011-03-31 | 2011-10-17 | Wiring Substrate and Electronic Device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011080236A JP2012216642A (ja) | 2011-03-31 | 2011-03-31 | 電子機器および基板アセンブリ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012216642A true JP2012216642A (ja) | 2012-11-08 |
Family
ID=46927015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011080236A Pending JP2012216642A (ja) | 2011-03-31 | 2011-03-31 | 電子機器および基板アセンブリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US20120250274A1 (ja) |
JP (1) | JP2012216642A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9901009B2 (en) | 2015-03-10 | 2018-02-20 | Toshiba Memory Corporation | Semiconductor memory device |
JP2020004858A (ja) * | 2018-06-28 | 2020-01-09 | 株式会社デンソー | プリント配線基板、及び、プリント回路基板 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5704177B2 (ja) * | 2011-01-25 | 2015-04-22 | 株式会社村田製作所 | 電子部品 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387862U (ja) * | 1986-11-27 | 1988-06-08 | ||
JP2001068589A (ja) * | 1999-08-27 | 2001-03-16 | Nec Saitama Ltd | 実装基板及び電気部品の実装方法 |
JP2002184897A (ja) * | 2000-10-05 | 2002-06-28 | Sanyo Electric Co Ltd | 半導体装置および半導体モジュール |
JP2003008186A (ja) * | 2001-06-21 | 2003-01-10 | Sony Corp | 半導体装置 |
JP2004063981A (ja) * | 2002-07-31 | 2004-02-26 | Denso Corp | 電子部品およびその実装方法 |
JP2005012126A (ja) * | 2003-06-20 | 2005-01-13 | Denso Corp | 電子部品の実装構造 |
JP2010141279A (ja) * | 2008-11-14 | 2010-06-24 | Calsonic Kansei Corp | 素子の放熱構造及び方法 |
JP2010182792A (ja) * | 2009-02-04 | 2010-08-19 | Yamaha Corp | 電子回路装置 |
-
2011
- 2011-03-31 JP JP2011080236A patent/JP2012216642A/ja active Pending
- 2011-10-17 US US13/274,990 patent/US20120250274A1/en not_active Abandoned
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387862U (ja) * | 1986-11-27 | 1988-06-08 | ||
JP2001068589A (ja) * | 1999-08-27 | 2001-03-16 | Nec Saitama Ltd | 実装基板及び電気部品の実装方法 |
JP2002184897A (ja) * | 2000-10-05 | 2002-06-28 | Sanyo Electric Co Ltd | 半導体装置および半導体モジュール |
JP2003008186A (ja) * | 2001-06-21 | 2003-01-10 | Sony Corp | 半導体装置 |
JP2004063981A (ja) * | 2002-07-31 | 2004-02-26 | Denso Corp | 電子部品およびその実装方法 |
JP2005012126A (ja) * | 2003-06-20 | 2005-01-13 | Denso Corp | 電子部品の実装構造 |
JP2010141279A (ja) * | 2008-11-14 | 2010-06-24 | Calsonic Kansei Corp | 素子の放熱構造及び方法 |
JP2010182792A (ja) * | 2009-02-04 | 2010-08-19 | Yamaha Corp | 電子回路装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9901009B2 (en) | 2015-03-10 | 2018-02-20 | Toshiba Memory Corporation | Semiconductor memory device |
JP2020004858A (ja) * | 2018-06-28 | 2020-01-09 | 株式会社デンソー | プリント配線基板、及び、プリント回路基板 |
Also Published As
Publication number | Publication date |
---|---|
US20120250274A1 (en) | 2012-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5179014B2 (ja) | デュアル金属層を有するテープ配線基板及びそれを用いたチップオンフィルムパッケージ | |
TWI654734B (zh) | 堆疊型半導體封裝 | |
TWI506743B (zh) | 半導體裝置的熱能管理結構及其製造方法 | |
JP2008091714A (ja) | 半導体装置 | |
TWI551198B (zh) | 具散熱功能之印刷電路板結構 | |
TW201411788A (zh) | 集成電路封裝件及其裝配方法 | |
JP2020047651A (ja) | 半導体装置 | |
JP2008205142A (ja) | Cof用配線基板とその製造方法、並びに半導体装置 | |
JPWO2011121779A1 (ja) | マルチチップモジュール、プリント配線基板ユニット、マルチチップモジュールの製造方法およびプリント配線基板ユニットの製造方法 | |
TW201622023A (zh) | 用以形成高密度穿模互連的方法 | |
US20140118951A1 (en) | Interposer and package on package structure | |
TW201605002A (zh) | 半導體封裝 | |
JP2008016653A (ja) | 半導体パッケージ、その製造方法、プリント基板及び電子機器 | |
US8787033B2 (en) | Electronic component and electronic device | |
JP6439046B2 (ja) | 半導体装置 | |
JP2012216642A (ja) | 電子機器および基板アセンブリ | |
JP2007059486A (ja) | 半導体装置及び半導体装置製造用基板 | |
JP4919689B2 (ja) | モジュール基板 | |
TWI475651B (zh) | 半導體裝置與相關方法 | |
JP2007036035A (ja) | 半導体装置 | |
KR101459566B1 (ko) | 히트슬러그, 그 히트슬러그를 포함한 반도체 패키지 및 그 제조방법 | |
TWI435667B (zh) | 印刷電路板組件 | |
JP2012129335A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4657262B2 (ja) | 半導体装置 | |
JP2009129960A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130614 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131018 |