JP2006060102A

JP2006060102A - 半導体装置

Info

Publication number: JP2006060102A
Application number: JP2004241847A
Authority: JP
Inventors: Masumi Daiho; 真澄大保
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2004-08-23
Filing date: 2004-08-23
Publication date: 2006-03-02

Abstract

【課題】半導体装置の電極と実装基板とを確実に接続することより、製造不良の発生を防止することが可能な半導体装置を提供する。
【解決手段】本発明の半導体装置１は、長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板２に、半導体素子３が搭載され、分割によって形成される端面９ａ，９ｂに、実装基板と接続するための接続部１０が形成されている。この接続部１０は、製造基板を分割する位置に形成されたスルーホール１６に金属膜を設けたものであり、半導体素子３のグランドと導通させたものである。
【選択図】図１

Description

本発明は、両側縁に電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置に関する。

従来の半導体装置は、長手方向の両側縁に電極が形成された製造基板に、複数の半導体素子を搭載し、半導体素子の各端子と製造基板の電極とをワイヤボンディングし、樹脂でモールドした後に、ダイサーで個々に分割して製造される（例えば、特許文献１参照。）。

また、従来の他の半導体装置を図３に示す。図３は、従来の半導体装置の平面図である。半導体装置２０は、両側縁に電極２３ａ，２３ｂが形成された基板２１に半導体素子２２が搭載されている。基板２１は、長手方向の両側縁に電極が形成された製造基板をダイサーで切断して個々に分割して形成される。基板２１には、電極２３ａ，２３ｂに接続された配線パターン２４が形成されている。この配線パターン２４が半導体素子２２に形成された端子２６とワイヤ２５を介して接続されることで、半導体素子２２と電極２３ａ，２３ｂとを導通している。
特開２０００−５８９２３号公報

しかし、図３に示す従来の半導体装置は、電極２３ａ，２３ｂが基板２１の両側縁のみに形成されているので、この半導体装置を実装基板に搭載して仮接着し、リフローによる半田付けを行う場合、熱風や振動などにより半導体装置が実装基板に仮接着した位置から、電極２３ａ，２３ｂが並ぶ方向と直交する方向（１）もしくは方向（２）へずれることがある。

このずれについて、図３および図４に基づいて説明する。

図４は、図３の従来の半導体装置を実装基板２７に仮接着した状態を示す図で、（ａ）は斜視図であり、（ｂ）は部分拡大断面図である。

実装基板２７のランドパターン２８は、実装する半導体装置の位置に合わせて形成されている。ランドパターン２８の長さは、半導体装置の電極２３ａ，２３ｂと半田２９で接続するため、半導体装置を載置しても電極２３ａ，２３ｂから少し露出するように形成されている。また、ランドパターン２８の幅は、半田２９が流れて隣接するランドパターン２８と短絡することを防止するために、電極２３ａ，２３ｂと同程度の幅で形成されている。従って、ランドパターン２８は、実装基板２７に矩形状に形成される。

この実装基板２７のランドパターン２８に半導体装置を仮接着後、リフローによる半田付けを行う場合、半導体装置は、実装基板２７の端子領域であるランドパターン２８の短手方向となる電極２３ａ，２３ｂが並んでいるＦ２方向の応力に対しては、ランドパターン２８の幅は電極２３ａ，２３ｂの幅が同程度なので、溶けた半田の表面張力が働く。従って、電極２３ａ，２３ｂに対して、ランドパターン２８の上面に引き戻される力が働くので、半導体装置が、実装基板２７の所定の位置からずれることが抑止される。これは、セルフアライメントと呼ばれる効果である。

しかし、Ｆ３の方向の応力は、ランドパターン２８の長手方向の力なので、溶けた半田の表面張力が弱く、電極２３ａ，２３ｂがランドパターン２８の上面を滑るように位置ずれが発生しやすい。

従って、リフローによる半田付けを行う際に、この方向に半導体装置の位置ずれが起こり、半導体装置と実装基板との接続不良が発生する。

このため、出荷検査の際には、半導体装置が期待通りの動作をしないため製造不良として扱われ、修理等に工数を要してしまう。

そこで本発明は、半導体装置の電極と実装基板とを確実に接続することより、製造不良の発生を防止することが可能な半導体装置を提供することを目的とする。

上記の目的を達成するために、本発明は、長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、前記分割によって形成される端面に、実装基板と接続するための接続部が形成された半導体装置とした。

長手方向の両側縁に電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、分割で形成される端面に実装基板と接続するための接続部が形成されたことにより、電極が並んだ方向と直交する応力に対しても、前記接続部が実装基板と接続して位置ズレを防止するので、半導体装置と実装基板とを確実に接続することができる。よって、製造不良の発生を抑止することができ、余計な修理工数などを削減することが可能である。

上記課題を解決するためになされた第１の発明は、長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、分割によって形成される端面に、実装基板と接続するための接続部が形成された半導体装置としたものであり、分割して形成される端面に実装基板と接続するための接続部を形成することで、半導体装置を実装基板に接続するリフローによる半田付けの際に、電極が並ぶ方向と直交する応力に対しても、前記接続部が実装基板と接続して接続強度を増すことができるので、位置ずれが防止できる。

上記課題を解決するためになされた第２の発明は、接続部は、製造基板を分割する位置に形成されたスルーホールに金属膜を設けたものであり、接続部の製造基板を分割する位置に金属膜を形成したスルーホールを設けることにより、容易に接続部を形成することができる。

上記課題を解決するためになされた第３の発明は、接続部は、半導体素子のグランドと導通させたものであり、接続部をグランドとすることにより、さらにグランドが強化された半導体装置とすることができる。従って、高速動作する半導体素子を搭載した場合でもノイズによる誤動作や、半導体素子の発振などを防止することができる。

本発明の実施の形態に係る半導体装置について、図に基づいて説明する。

図１は、本発明の実施の形態に係る半導体装置の斜視図である。

図１に示すように、本発明の実施の形態に係る半導体装置１は、基板２に半導体装置の一例である光電変換素子３を搭載し、樹脂７で封止した面実装型の光電変換装置である。

光電変換素子３は、図示しない受光部および演算部と、外部との接続を行う端子４とを有している。受光部は入射した光信号を電気信号に変換し、演算部にて信号処理して端子４へ出力する。

端子４は、光電変換素子３の電位の基準となるグランド端子と、電源を供給する電源端子と、入出力する信号端子から構成され、光電変換素子３の端部に形成されている。この端子４の個数は、光電変換素子３の機能や規模などにより適宜決まるが、図１に示す光電変換素子３では、８個形成されている。

基板２は、長手方向の側縁に電極が形成された製造基板をダイサーなどで個々に分割することで、側縁端辺８ａ，８ｂに電極５を設けている。また、基板２は、このダイサーによる分割で形成される端面９ａ，９ｂに実装基板と接続するための接続部１０が形成されている。

また、基板２は、電極５と接続される配線パターン６が形成されている。そして、基板２の中央部分には、光電変換素子３が搭載され、接着剤で固着されている。この基板２と光電変換素子３との接続面には、グランドパターン１１が形成されている。

このグランドパターン１１は、半導体装置１のグランドに割り当てたグランド電極５ａに接続されている。グランド電極５ａは、光電変換素子３のグランドに割り当てたグランド端子４ａとワイヤ１７で接続されている。従って、グランドパターン１１は、光電変換素子３および実装基板のグランドと接続されることで、実装基板からのノイズを抑止するシールドとして機能する。

電極５は、基板２の端部に断面コ字状に形成されており、実装基板に形成された電極に面実装で接続することができる。

接続部１０は、複数の半導体装置１を形成するための製造基板の基板２となるそれぞれの境界に金属膜が形成されたスルーホールを設けており、ダイサーでスルーホールを分割することで、半円筒形状に形成されている。また、接続部１０は、グランドパターン１１と接続パターン１２により接続され、ワイヤ１７を介して光電変換素子３と接続しているのでグランドとして機能する。この接続部１０を実装基板に設けたグランドと接続すれば、半導体装置１のグランドが更に強化されるので、高速動作する光電変換素子を搭載した場合でもノイズなどによる誤動作や半導体素子の発振などをより効果的に防止することができる。

本実施形態においては、接続部１０を端面９ａ，９ｂの２箇所設けているが、どちらかの端面の１箇所とすることもできるが、実装基板への接合の際に、接着強度を高める上では、両端面９ａ，９ｂにそれぞれ１箇所以上設ける方が望ましい。

以上のように構成される本発明の実施の形態に係る半導体装置の製造方法を図２に基づいて説明する。図２は、本発明の実施の形態に係る半導体装置の製造方法を説明する図であり、（ａ）は製造基板の平面図であり、（ｂ）は製造基板に光電変換素子を搭載した状態を示す平面図であり、（ｃ）は製造基板をダイシングで個々の半導体装置とした状態を示す図である。

図２（ａ）に示すように、製造基板１５は、長手方向の両側縁に実装基板と接続するための電極５と、光電変換素子３とワイヤボンディングで接続するための配線パターン６と、グランドパターン１１と、接続部１０となる金属膜が形成されたスルーホール１６と、スルーホール１６を配線パターンに接続するための接続パターン１２とが形成されている。

図２（ｂ）に示すように、製造基板１５のグランドパターン１１が形成された位置に、光電変換素子３を搭載して接着剤で固着させる。そして、光電変換素子３の端子４と配線パターン６をワイヤ１７で接続する。

図２（ｃ）に示すように、製造基板１５の個々の半導体装置１となる境界１８をスルーホール１６を切断するようにダイサーで分割する。

この分割により、実装基板と接続するための接続部１０が半円柱状に形成される。

そして樹脂７で光電変換素子３を封止して、図１に示される半導体装置１とすることができる。

図１に示すように、このように製造された半導体装置１は、電極５が並ぶ方向と直交する方向Ｆ１の応力に対しても、それぞれの両側縁に形成された電極５の接続面と、接続部１０の接続面とが作用する。従って、リフローによる半田付けを行う場合でも、半導体装置の位置ずれが防止できる。

以上、本発明の実施の形態について説明してきたが、本発明は、前記実施の形態に限定されるものではなく、基板に半導体素子を搭載した半導体装置のほか、リードフレームに半導体素子を搭載した半導体装置としても適用することは可能である。

本発明は、半導体装置の電極と実装基板とを確実に接続することができるので、長手方向の両側縁に電極が形成された製造基板を個々に分割した基板に半導体素子が搭載された半導体装置に好適である。

本発明の実施の形態に係る半導体装置の斜視図本発明の実施の形態に係る半導体装置の製造方法を説明する図であり、（ａ）は製造基板の平面図、（ｂ）は製造基板に光電変換素子を搭載した状態を示す平面図、（ｃ）は製造基板をダイシングで個々の半導体装置とした状態を示す図従来の半導体装置の平面図図３の従来の半導体装置を実装基板に仮接着した状態を示す図で、（ａ）は斜視図、（ｂ）は部分拡大断面図

符号の説明

１半導体装置
２基板
３光電変換素子
４端子
４ａグランド端子
５電極
５ａグランド電極
６配線パターン
７樹脂
８ａ，８ｂ側縁端辺
９ａ，９ｂ端面
１０接続部
１１グランドパターン
１２接続パターン
１５製造基板
１６スルーホール
１７ワイヤ
１８境界

Claims

長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、
前記分割によって形成される端面に、実装基板と接続するための接続部が形成された半導体装置。
前記接続部は、前記製造基板を分割する位置に形成されたスルーホールに金属膜を設けたものである請求項１記載の半導体装置。
前記接続部は、前記半導体素子のグランドと導通させたものである請求項１または２記載の半導体装置。