JP2006060102A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006060102A JP2006060102A JP2004241847A JP2004241847A JP2006060102A JP 2006060102 A JP2006060102 A JP 2006060102A JP 2004241847 A JP2004241847 A JP 2004241847A JP 2004241847 A JP2004241847 A JP 2004241847A JP 2006060102 A JP2006060102 A JP 2006060102A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- electrodes
- manufacturing
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
Abstract
【課題】半導体装置の電極と実装基板とを確実に接続することより、製造不良の発生を防止することが可能な半導体装置を提供する。
【解決手段】本発明の半導体装置1は、長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板2に、半導体素子3が搭載され、分割によって形成される端面9a,9bに、実装基板と接続するための接続部10が形成されている。この接続部10は、製造基板を分割する位置に形成されたスルーホール16に金属膜を設けたものであり、半導体素子3のグランドと導通させたものである。
【選択図】図1
【解決手段】本発明の半導体装置1は、長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板2に、半導体素子3が搭載され、分割によって形成される端面9a,9bに、実装基板と接続するための接続部10が形成されている。この接続部10は、製造基板を分割する位置に形成されたスルーホール16に金属膜を設けたものであり、半導体素子3のグランドと導通させたものである。
【選択図】図1
Description
本発明は、両側縁に電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置に関する。
従来の半導体装置は、長手方向の両側縁に電極が形成された製造基板に、複数の半導体素子を搭載し、半導体素子の各端子と製造基板の電極とをワイヤボンディングし、樹脂でモールドした後に、ダイサーで個々に分割して製造される(例えば、特許文献1参照。)。
また、従来の他の半導体装置を図3に示す。図3は、従来の半導体装置の平面図である。半導体装置20は、両側縁に電極23a,23bが形成された基板21に半導体素子22が搭載されている。基板21は、長手方向の両側縁に電極が形成された製造基板をダイサーで切断して個々に分割して形成される。基板21には、電極23a,23bに接続された配線パターン24が形成されている。この配線パターン24が半導体素子22に形成された端子26とワイヤ25を介して接続されることで、半導体素子22と電極23a,23bとを導通している。
特開2000−58923号公報
しかし、図3に示す従来の半導体装置は、電極23a,23bが基板21の両側縁のみに形成されているので、この半導体装置を実装基板に搭載して仮接着し、リフローによる半田付けを行う場合、熱風や振動などにより半導体装置が実装基板に仮接着した位置から、電極23a,23bが並ぶ方向と直交する方向(1)もしくは方向(2)へずれることがある。
このずれについて、図3および図4に基づいて説明する。
図4は、図3の従来の半導体装置を実装基板27に仮接着した状態を示す図で、(a)は斜視図であり、(b)は部分拡大断面図である。
実装基板27のランドパターン28は、実装する半導体装置の位置に合わせて形成されている。ランドパターン28の長さは、半導体装置の電極23a,23bと半田29で接続するため、半導体装置を載置しても電極23a,23bから少し露出するように形成されている。また、ランドパターン28の幅は、半田29が流れて隣接するランドパターン28と短絡することを防止するために、電極23a,23bと同程度の幅で形成されている。従って、ランドパターン28は、実装基板27に矩形状に形成される。
この実装基板27のランドパターン28に半導体装置を仮接着後、リフローによる半田付けを行う場合、半導体装置は、実装基板27の端子領域であるランドパターン28の短手方向となる電極23a,23bが並んでいるF2方向の応力に対しては、ランドパターン28の幅は電極23a,23bの幅が同程度なので、溶けた半田の表面張力が働く。従って、電極23a,23bに対して、ランドパターン28の上面に引き戻される力が働くので、半導体装置が、実装基板27の所定の位置からずれることが抑止される。これは、セルフアライメントと呼ばれる効果である。
しかし、F3の方向の応力は、ランドパターン28の長手方向の力なので、溶けた半田の表面張力が弱く、電極23a,23bがランドパターン28の上面を滑るように位置ずれが発生しやすい。
従って、リフローによる半田付けを行う際に、この方向に半導体装置の位置ずれが起こり、半導体装置と実装基板との接続不良が発生する。
このため、出荷検査の際には、半導体装置が期待通りの動作をしないため製造不良として扱われ、修理等に工数を要してしまう。
そこで本発明は、半導体装置の電極と実装基板とを確実に接続することより、製造不良の発生を防止することが可能な半導体装置を提供することを目的とする。
上記の目的を達成するために、本発明は、長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、前記分割によって形成される端面に、実装基板と接続するための接続部が形成された半導体装置とした。
長手方向の両側縁に電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、分割で形成される端面に実装基板と接続するための接続部が形成されたことにより、電極が並んだ方向と直交する応力に対しても、前記接続部が実装基板と接続して位置ズレを防止するので、半導体装置と実装基板とを確実に接続することができる。よって、製造不良の発生を抑止することができ、余計な修理工数などを削減することが可能である。
上記課題を解決するためになされた第1の発明は、長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、分割によって形成される端面に、実装基板と接続するための接続部が形成された半導体装置としたものであり、分割して形成される端面に実装基板と接続するための接続部を形成することで、半導体装置を実装基板に接続するリフローによる半田付けの際に、電極が並ぶ方向と直交する応力に対しても、前記接続部が実装基板と接続して接続強度を増すことができるので、位置ずれが防止できる。
上記課題を解決するためになされた第2の発明は、接続部は、製造基板を分割する位置に形成されたスルーホールに金属膜を設けたものであり、接続部の製造基板を分割する位置に金属膜を形成したスルーホールを設けることにより、容易に接続部を形成することができる。
上記課題を解決するためになされた第3の発明は、接続部は、半導体素子のグランドと導通させたものであり、接続部をグランドとすることにより、さらにグランドが強化された半導体装置とすることができる。従って、高速動作する半導体素子を搭載した場合でもノイズによる誤動作や、半導体素子の発振などを防止することができる。
本発明の実施の形態に係る半導体装置について、図に基づいて説明する。
図1は、本発明の実施の形態に係る半導体装置の斜視図である。
図1に示すように、本発明の実施の形態に係る半導体装置1は、基板2に半導体装置の一例である光電変換素子3を搭載し、樹脂7で封止した面実装型の光電変換装置である。
光電変換素子3は、図示しない受光部および演算部と、外部との接続を行う端子4とを有している。受光部は入射した光信号を電気信号に変換し、演算部にて信号処理して端子4へ出力する。
端子4は、光電変換素子3の電位の基準となるグランド端子と、電源を供給する電源端子と、入出力する信号端子から構成され、光電変換素子3の端部に形成されている。この端子4の個数は、光電変換素子3の機能や規模などにより適宜決まるが、図1に示す光電変換素子3では、8個形成されている。
基板2は、長手方向の側縁に電極が形成された製造基板をダイサーなどで個々に分割することで、側縁端辺8a,8bに電極5を設けている。また、基板2は、このダイサーによる分割で形成される端面9a,9bに実装基板と接続するための接続部10が形成されている。
また、基板2は、電極5と接続される配線パターン6が形成されている。そして、基板2の中央部分には、光電変換素子3が搭載され、接着剤で固着されている。この基板2と光電変換素子3との接続面には、グランドパターン11が形成されている。
このグランドパターン11は、半導体装置1のグランドに割り当てたグランド電極5aに接続されている。グランド電極5aは、光電変換素子3のグランドに割り当てたグランド端子4aとワイヤ17で接続されている。従って、グランドパターン11は、光電変換素子3および実装基板のグランドと接続されることで、実装基板からのノイズを抑止するシールドとして機能する。
電極5は、基板2の端部に断面コ字状に形成されており、実装基板に形成された電極に面実装で接続することができる。
接続部10は、複数の半導体装置1を形成するための製造基板の基板2となるそれぞれの境界に金属膜が形成されたスルーホールを設けており、ダイサーでスルーホールを分割することで、半円筒形状に形成されている。また、接続部10は、グランドパターン11と接続パターン12により接続され、ワイヤ17を介して光電変換素子3と接続しているのでグランドとして機能する。この接続部10を実装基板に設けたグランドと接続すれば、半導体装置1のグランドが更に強化されるので、高速動作する光電変換素子を搭載した場合でもノイズなどによる誤動作や半導体素子の発振などをより効果的に防止することができる。
本実施形態においては、接続部10を端面9a,9bの2箇所設けているが、どちらかの端面の1箇所とすることもできるが、実装基板への接合の際に、接着強度を高める上では、両端面9a,9bにそれぞれ1箇所以上設ける方が望ましい。
以上のように構成される本発明の実施の形態に係る半導体装置の製造方法を図2に基づいて説明する。図2は、本発明の実施の形態に係る半導体装置の製造方法を説明する図であり、(a)は製造基板の平面図であり、(b)は製造基板に光電変換素子を搭載した状態を示す平面図であり、(c)は製造基板をダイシングで個々の半導体装置とした状態を示す図である。
図2(a)に示すように、製造基板15は、長手方向の両側縁に実装基板と接続するための電極5と、光電変換素子3とワイヤボンディングで接続するための配線パターン6と、グランドパターン11と、接続部10となる金属膜が形成されたスルーホール16と、スルーホール16を配線パターンに接続するための接続パターン12とが形成されている。
図2(b)に示すように、製造基板15のグランドパターン11が形成された位置に、光電変換素子3を搭載して接着剤で固着させる。そして、光電変換素子3の端子4と配線パターン6をワイヤ17で接続する。
図2(c)に示すように、製造基板15の個々の半導体装置1となる境界18をスルーホール16を切断するようにダイサーで分割する。
この分割により、実装基板と接続するための接続部10が半円柱状に形成される。
そして樹脂7で光電変換素子3を封止して、図1に示される半導体装置1とすることができる。
図1に示すように、このように製造された半導体装置1は、電極5が並ぶ方向と直交する方向F1の応力に対しても、それぞれの両側縁に形成された電極5の接続面と、接続部10の接続面とが作用する。従って、リフローによる半田付けを行う場合でも、半導体装置の位置ずれが防止できる。
以上、本発明の実施の形態について説明してきたが、本発明は、前記実施の形態に限定されるものではなく、基板に半導体素子を搭載した半導体装置のほか、リードフレームに半導体素子を搭載した半導体装置としても適用することは可能である。
本発明は、半導体装置の電極と実装基板とを確実に接続することができるので、長手方向の両側縁に電極が形成された製造基板を個々に分割した基板に半導体素子が搭載された半導体装置に好適である。
1 半導体装置
2 基板
3 光電変換素子
4 端子
4a グランド端子
5 電極
5a グランド電極
6 配線パターン
7 樹脂
8a,8b 側縁端辺
9a,9b 端面
10 接続部
11 グランドパターン
12 接続パターン
15 製造基板
16 スルーホール
17 ワイヤ
18 境界
2 基板
3 光電変換素子
4 端子
4a グランド端子
5 電極
5a グランド電極
6 配線パターン
7 樹脂
8a,8b 側縁端辺
9a,9b 端面
10 接続部
11 グランドパターン
12 接続パターン
15 製造基板
16 スルーホール
17 ワイヤ
18 境界
Claims (3)
- 長手方向の両側縁に複数の電極が形成された製造基板を個々に分割した基板に、半導体素子が搭載された半導体装置において、
前記分割によって形成される端面に、実装基板と接続するための接続部が形成された半導体装置。 - 前記接続部は、前記製造基板を分割する位置に形成されたスルーホールに金属膜を設けたものである請求項1記載の半導体装置。
- 前記接続部は、前記半導体素子のグランドと導通させたものである請求項1または2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241847A JP2006060102A (ja) | 2004-08-23 | 2004-08-23 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241847A JP2006060102A (ja) | 2004-08-23 | 2004-08-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006060102A true JP2006060102A (ja) | 2006-03-02 |
Family
ID=36107301
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004241847A Withdrawn JP2006060102A (ja) | 2004-08-23 | 2004-08-23 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006060102A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007029702A1 (ja) | 2005-09-06 | 2007-03-15 | Nippon Telegraph And Telephone Corporation | 無線送信装置と無線受信装置および無線送信方法と無線受信方法ならびに無線通信システムと無線通信方法 |
US9774769B2 (en) | 2014-10-23 | 2017-09-26 | Canon Kabushiki Kaisha | Mounted electronic component including connection portions |
-
2004
- 2004-08-23 JP JP2004241847A patent/JP2006060102A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007029702A1 (ja) | 2005-09-06 | 2007-03-15 | Nippon Telegraph And Telephone Corporation | 無線送信装置と無線受信装置および無線送信方法と無線受信方法ならびに無線通信システムと無線通信方法 |
US9774769B2 (en) | 2014-10-23 | 2017-09-26 | Canon Kabushiki Kaisha | Mounted electronic component including connection portions |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20150076675A1 (en) | Leadframe package with wettable sides and method of manufacturing same | |
JP2007103430A (ja) | 配線基板 | |
JPWO2007020961A1 (ja) | 表面実装型半導体装置、およびその製造方法 | |
JP2000196000A (ja) | チップ電子部品及びその製造方法 | |
JP2010278133A (ja) | 回路基板 | |
JP2006294976A (ja) | 半導体装置およびその製造方法 | |
JP5083300B2 (ja) | 半導体装置用配線基板及びそれを用いた半導体装置 | |
JPH04213867A (ja) | 電子部品搭載用基板フレーム | |
JP2007012690A (ja) | ボールグリッドアレイパッケージの実装構造 | |
JP2013171912A (ja) | 発光装置 | |
JP2006060102A (ja) | 半導体装置 | |
KR100396869B1 (ko) | 연성인쇄회로기판의 접합방법 | |
JP2009188005A (ja) | 表面実装型半導体装置 | |
JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
JP4035640B2 (ja) | 光学式エンコーダ | |
JP2005347489A (ja) | 半導体装置 | |
KR100840790B1 (ko) | 반도체 모듈 및 그의 제조 방법 | |
JP2013012567A (ja) | 半導体装置 | |
JP4728032B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2006114832A (ja) | 面実装型半導体素子 | |
JP2005109377A (ja) | 半導体装置およびその製造方法 | |
JP2001094000A (ja) | 半導体装置 | |
JP4712426B2 (ja) | 半導体装置 | |
JP2008147427A (ja) | 電子部品装置及び電子部品の実装方法 | |
JP2006210779A (ja) | 基板組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070821 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070912 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071219 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080829 |