JP5432918B2 - プリント配線版の製造方法 - Google Patents
プリント配線版の製造方法 Download PDFInfo
- Publication number
- JP5432918B2 JP5432918B2 JP2010535861A JP2010535861A JP5432918B2 JP 5432918 B2 JP5432918 B2 JP 5432918B2 JP 2010535861 A JP2010535861 A JP 2010535861A JP 2010535861 A JP2010535861 A JP 2010535861A JP 5432918 B2 JP5432918 B2 JP 5432918B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- metal core
- insulating layer
- printed wiring
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
- H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
- H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
- H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09127—PCB or component having an integral separable or breakable part
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
この点について、下記の特許文献1には、プリント配線板に凹部を形成し、その凹部に部品を実装する技術(以下、従来技術という)が記載されている。この従来技術によれば、たとえば、凹部の深さをDとすれば、部品の高さ(C)を実質的にDだけ減じたのと同等の効果が得られ、部品実装状態のプリント配線板の厚みAを大幅に少なくすることができる。
しかしながら、上記の従来技術のプリント配線板にあっては、電子部品実装用の凹部の「底」の強度が弱く、たとえば、凹部に電子部品を実装する際に、底を形成する絶縁層の下面に強度のある平面を有する治具上で作業をしないような場合、特に、凹部の深さDに対して部品の高さCが上回っていた場合に、部品表面に加えられた押圧力により、部品実装用の凹部にクラックが生じる。最悪の場合、底が抜けてしまうという問題がある。凹部の深さDに対して部品の高さCが低い場合でも、ときとして起こりうる問題でもある。
図18は、従来技術の構造図である。この図において、プリント配線板1は、金属シート2の一方面に樹脂フィルム3と絶縁シート4を順次に貼り合わせると共に、その金属シート2に形成された凹部5に電子部品6を実装して構成されている。ここで、Aは部品実装状態のプリント配線板1の厚み、Bはプリント配線板1それ自体の厚み、Cは部品6の高さ、Dは凹部5の深さを表しており、ここでは、C>Dの状態、つまり、部品6の一部が凹部5から飛び出した状態になっている。
さて、このような電子部品実装状態の場合、プリント配線板1を電子機器に組み込む際に部品6の表面に不本意な押圧力Pが加えられることがある。あるいは、プリント配線板1を組み込んだ後であっても、電子機器の筐体を介して部品6の表面に同様な押圧力Pが加えられることがある。
プリント配線板1の機械的強度は、もっぱら金属シート2によって担保されているが、この金属シート2が欠損している箇所、すなわち、凹部5の底5aの強度は、金属シート2よりも遥かに脆弱な樹脂フィルム3と絶縁シート4の強度に依存することから、上記の押圧力Pの大きさによっては、この凹部5の底5aが抜けてしまうおそれがあった。
部品実装用の凹部を有するプリント配線板への昨今の市場ニーズは、今まで対象とされていなかった超薄型のもの、たとえば、1mm厚またはそれ以下のものにまで及んできている。このような超薄型のプリント配線板おいては、上述の機械的脆弱性の問題はより一層深刻になる。凹部の底になる絶縁層の厚みがコンマ数mmしかなく、きわめて弱い力でもクラックが発生したり、底が抜けてしまうことがある。
部品実装用の凹部を有するプリント配線板が市場に出回りだした頃、その対象となった板の厚みは1mmを遙かに越えていた。このため、凹部の形成も、たとえば、機械加工によって板を削ったりすることにより容易に可能であったが、1mmまたはそれ以下の厚さしかない超薄型プリント板に凹部を形成するためには、まず、上記の問題点(凹部の底の機械的脆弱さ)を克服する必要があり、この問題を克服しない限り、昨今の市場ニーズに応えることができない。
たとえば、0.5mmの厚さの板に深さ0.4mmの凹部を形成することは現在の技術で十分可能である。この凹部の深さ分だけモジュールを薄くすることができる。高々0.4mm程度の効果であっても、昨今の市場ニーズに充分に応えることができる。この市場ニーズに対する阻害要因は、もっぱら上記の凹部の底の機械的脆弱さにある。
第2の観点の発明は、前記配線層における絶縁層を形成する際に前記島状部の周囲の前記開口を絶縁体で埋める工程を含む第1の観点の発明に記載のプリント配線板製造方法である。
第3の観点の発明は、前記補強パターンが同一面上に形成される配線パターンと同材料でかつこの配線パターンと同時に形成されたものであることを特徴とする第1の観点の発明に記載のプリント配線板の製造方法である。
第4の観点の発明は、前記補強パターンが前記島状部に相当する領域の開口の領域よりも広く形成されている第1の観点の発明に記載のプリント配線板の製造方法である。
第5の観点の発明は、シート状の金属コアの一方の主面に絶縁層とこの絶縁層上に形成された配線パターンとを有する配線層を形成する工程と、前記金属コアの他方の主面に絶縁層とこの絶縁層上に形成された配線パターンと補強パターンとを有する配線層を形成する工程と、前記一方の主面の前記配線層に電子部品を収納させる予定の領域を開口する工程と、その開口を利用して前記金属コアに前記開口とほぼ同様の広さの開口を形成する工程と、を含むプリント配線板製造方法である。
第6の観点の発明は、前記金属コアに開口を形成する工程がエッチングによって形成する第5の観点の発明に記載のプリント配線板製造方法である。
第7の観点の発明は、前記補強パターンが同一面上に形成される配線パターンと同材料でかつこの配線パターンと同時に形成されたものである第5の観点の発明に記載のプリント配線板の製造方法である。
第8の観点の発明は、前記補強パターンが前記島状部に相当する領域の開口の領域よりも広く形成されている第5の観点の発明に記載のプリント配線板の製造方法である。
本発明の前記目的、それ以外の目的、構成特徴および作用効果は、以下の説明と添付図面によってさらに明らかにする。
以下、本発明の実施形態を、図面を参照しながら説明する。
まず、構造を説明する。
図1は、実施形態におけるプリント配線板の代表的な電子部品の収納凹部の中央を横断するようにした断面図である。この図において、プリント配線板10は、導電性を有し且つ剛性が高い典型的には銅などの素材からなるシート状の金属コア11と、その金属コア11の上下面(両主面)に各々形成された多層配線層を有する。なお、“上下”とは、図面に正対したときの図面の上下方向のことをいう。以下、金属コア11の下面に位置する多層配線層を下面層16といい、上面に位置する多層配線層を上面層17ということにする。
金属コア11の要所には、電子部品を配設するため金属コア11の上下面を貫通する1つもしくは複数の開口、すなわち、金属コア11の表裏面を貫通する矩形状の開口が形成されている。この図の例では、図面左側に位置する開口12と右側に位置する開口13の二つが形成されている。右側の開口13は、金属コア11の厚みと同等またはそれ以下の低い高さを持つ低背電子部品14を収容するための凹部14aとして用いられ、左側の開口12は、金属コア11の厚みを大きく上回る高い高さを持つ高背電子部品15を収容するための凹部15aとして用いられる。ただし、左側の開口12は、その内周側面が所定の厚みの絶縁体21a(後述の第1絶縁層21と同じもの)で覆われており、開口12の実質的開口部すなわち、実質的な凹部15aとして用いられる部分は、その絶縁体の厚みを減じた部分になる。
なお、これらの低背電子部品14や高背電子部品15は、たとえば、コンデンサや抵抗、集積回路、トランジスタなどであるが、特に、高背電子部品15としては、インダクタが代表的である。インダクタは縦長の立方体ケース内に、コイルを巻き付けたボビンを収めて作られるが、コンデンサや抵抗などの他の電子部品に比べて小型化が困難で、高さが高くなる傾向が強いからである。
また、凹部15aの内周の側面に形成された絶縁体21aの左右二箇所に穴39a、40aが開いており、これらの穴39a、40aに、後に詳しく説明するブリッジ39、40(ただし、エッチング後のブリッジ39、40)が壁面に残っている。
この実施形態では、下面層16は、金属コア11に近い順から、第1絶縁層18、第2絶縁層19及び金メッキ20の積層構造を有しており、同様に、上面層17も、金属コア11に近い順から、第1絶縁層21、第2絶縁層22及び金メッキ23の積層構造を有している。なお、図示の例では、下面層16及び上面層17は、それぞれ2層の絶縁層構造をなしているが、これに限定されない。2層を超える多層構造であってもよい。
上面層17は、さらに、第1絶縁層21の表面に電気回路を構成するための接続箇所(以下、同様の趣旨の説明する言葉を単に「要所」と表現する。)に形成された導電部24a、25a、26a、27aと、第2絶縁層21の表面に形成された配線パターン24b、25b、26b、27bと、第2絶縁層22の表面の要所に形成された導電部24c、25c、26c、27bcと、第2絶縁層22の表面の要所に形成された配線パターン24d、25d、26d、27dとを含み、これらを相互に電気的に接続して、第1電極24〜第4電極27を構成している。
一方、下面層16も、さらに、第1絶縁層18の要所に形成された導電部28a、28b、29a、29bと、第2絶縁層19の要所に形成された配線パターン28c、29cと、を含み、これらを電気的に接続して、第5電極28と第6電極29とを構成している。ここで、下面層16の第2絶縁層19には、上記の配線パターン28c、29cだけでなく、この配線パターン28c、29cと同じ材料からなる補強パターン30が形成されている。
図2は、図1のA−A矢視の範囲の平面を図面の下面側から見た補強パターン30の平面図である。(a)において、ハッチングで示す補強パターン30は、第1絶縁層18の要所に形成された配線パターン28c、29cと同一面上にあり、且つ、それらの配線パターン28c、29cの回りを取り囲むと共に、それらの配線パターン28c、29cと離間させて電気的に絶縁されている。図では小さな隙間aを空けている。
補強パターン30の外形は矩形状(図では横長の矩形の例)を有しており、且つ、その縦寸法bと横寸法cは、金属コア11に形成された開口12の開口部の縦寸法d及び横寸法eよりも大きく設定されている。つまり、b>d及びc>eの関係にある。
今、bとdの一辺側の差をxとし、cとeの一辺側の差をyとすると、これらのx及びyは、図において、開口12の開口縁を示す破線と補強パターン30の外形線との間の距離になり、要するに、これらのx、yは、補強パターン30と金属コア11との重なりの大きさを表している。つまり、(b)のハッチングで示すように、補強パターン30の周縁部は、x、yの幅の縁取りの面積部分が金属コア11と対向している。
次に、製造工程を説明する。
図3〜図7は、実施形態におけるプリント配線板の製造工程を示す断面図である。これらの断面における開口12の部分の断面は、図8におけるブリッジ39,40の中央を通過するクランク状の断面を示している。
(1)第1工程・・・・図3(a)
まず、金属コア11の電子部品を収納する予定の箇所を除去して開口12、13を形成する。ただし、図面左側の開口12については、その開口12の内側を完全に除去せず、図8に示すようなブリッジ39、40を介して金属コア11に繋がった島状部38を残すようにする。島状部38とその周囲の金属コア11との間には外堀状の開口38aが設けられており、この開口38aにブリッジ39、40が掛け渡されている。
ここで簡単に島状部38とブリッジ39、40の形成方法を説明する。まず、図3aの上面側は、外堀状の開口18aの形成予定部のみを残してエッチングマスクを印刷あるいはフィルムを貼り付けた後に露光して現像するなどの方法で形成する。つづいて、図3aの下面側は、外堀状の開口18aとブリッジ39、40の形成予定部のみを残してエッチングマスクを形成する。この状態でエッチングをすると、図3aの断面図に示すように、外堀状の開口18aが貫通孔として形成され、同時にブリッジ39、40部分は上面側のみが残り、下面側はエッチングされて穴が形成された状態となり、ブリッジ39、40で開口18aの周囲の部分と繋がった島状部38が形成される。
なお、上述の開口18aの役割は、上面層16の絶縁層21をプレス成型する際に、絶縁材料を開口18a内に充填成型させ、後の工程で電子部品を収納させた際の絶縁壁にさせるためと、島状部38を後の工程で除去する際に除去しやすくするためである。
ブリッジ39、40の役割は、島状部38を金属コア11に確実につなぎ止めて機械的強度を保つためにあるが、そのつなぎ止めの役割は一時的なものに過ぎない。つまり、後の工程(図5(c)参照)で島状部38を取り除くとき、このブリッジ39、40の役割は不要になる。この役割を果たす上でのブリッジ39、40の好ましい実施態様(本数や大きさ、厚み、縦方向の位置)は、以下のとおりである。
まず、「本数」については、上記の役割を果たすため、つまり、島状部38を金属コア11に確実につなぎ止めて強度を保つために、多数(3本以上)とすることが好ましい。しかし、そうすると今度は、島状部38を取り除く際に凹部15aの内周側壁面に多数の穴状部、たとえば、エッチングされたブリッジ穴(図1の穴39a、40a参照)が残るので好ましくない。一方、少なすぎる数(典型的には1本のブリッジ)は、島状部38が片持ち状態で金属コア11に繋がることとなり、充分な機械的強度が得らない。したがって、上記の役割を果たせない可能性があるため好ましくはない。しかし、充分な検証を経て上記の役割を果たすことが確認できたときには、そのような少ない本数(つまり1本のブリッジ)を採用してもよい。たとえば、幅の広いブリッジは、たとえ1本であっても上記の役割を果たすことが可能である。したがって、実用上の本数は1本より多く3本より少ない2本であり、実施形態のブリッジ39、40の本数(2本)は、この考え方に沿って決定したものである。ゆえに、この本数(2本)は、最良の実施形態(つまりベストモード)の本数を示しているに過ぎない。原理上は、所定の機械的強度が得ることができる本数であればよい。
次に、ブリッジ39、40の「大きさ(長さ・幅)」を説明する。これはいずれも後工程で除去するため小さいほどよい。また、ブリッジ39、40の「幅」は自由に設定できる。たとえば、0.3mmや0.2mmあるいは0.1mmのいずれであってもよい。ちなみに、0.1mmより下の値はエッチングでの作成が難しいので、量産レベルでの適用は困難を伴うものと考えられる。
次に、ブリッジ39、40の「厚み」について説明する。ブリッジ39、40の適正な厚みは金属コア11の厚みとの関係で決まる。たとえば、ブリッジ39、40の厚みと金属コア11の厚みを同一とした場合は、その厚みに対応して前記の“穴”(エッチングされたブリッジ穴;図1の穴39a、40a参照)が大きくなり、ブリッジ39、40のエッチング面が大きく露出するので不適当である。したがって、ブリッジ39、40の厚みは、金属コア11の厚みよりも小さくするのが好ましい。金属コア11の厚みにもよるが、たとえば、金属コア11の厚みを1mm程度とすれば、その半分程度、すなわち、ブリッジ39,40の厚みを0.5mm程度にしてもよい。ただし、この数値(0.5mm)は単なる目安に過ぎない。できるだけ小さな厚みで、且つ、製造工程において形成かつ除去が可能な厚みであればよい。
次に、ブリッジ39、40の「位置(断面で見たときの位置)」について説明する。ブリッジ39、40の厚みを金属コア11の厚みよりも少なくした場合、ブリッジ39、40の位置は、(ア)凹部15aの底から最も遠い位置、(イ)凹部15aの底に最も近い位置、(ウ)それらの中間の位置、のいずれかを選択し得るが、このいずれを選択しても構わない。ちなみに、実施形態では(ア)を採用した。
島状部38について説明する。
図8は、島状部38を示す平面図である。図示の通り、島状部38は図面左右の対向辺に形成されたブリッジ39、40を介して金属コア11に繋がっており、この島状部38の横寸法fと縦寸法gは、高背電子部品15を収容するための凹部15aの開口部の横寸法及び縦寸法とそれぞれほぼ等値である。また、島状部38の周囲には外堀状の開口38aが設けられており、この開口38aを二分するようにブリッジ39、40が形成されている。ここで、図面の縦方向の開口38aの幅をh、横方向の開口38aの幅をiとすると、f+2i<c、g+2h<bの関係にある。c、bは、補強パターン30の縦横寸法(cは横寸法、bは縦寸法)である。この関係(f+2i<c、g+2h<b)を満たすことにより、図2における補強パターン30と開口12との関係、つまり、「b>d」及び「c>e」を満たすことができ、補強パターン30と金属コア11との間に強度を調整するための重なり(図2(b)のハッチング部分)を設けることができる。
なお、開口12、13を形成する際の金属コア11のブリッジ39,40の除去手法としては、たとえば、金属エッチングや切削などが考えられるが、いずれの手法であってもよく、あるいはその他の手法であってもよい。
(2)第2工程・・・・図3(b)
次に、金属コア11の下面に第1絶縁層18を形成して、開口12、13の底ができるように一方の側を絶縁層(下面層)で塞ぐことにより、開口13においては、低背電子部品14を収容するための凹部14aとする。第1絶縁層18の具体的な材料は問わない。要は電気的な絶縁性を有する材料であればよく、たとえば、樹脂やセラミックスなどの単独材料またはガラス繊維や不織布などに樹脂を含浸したものを使用してもよい。また、第1絶縁層18と金属コア11との密着性向上を図るために、金属コア11の下面に化学的処理や物理的処理を施しても構わない。
(3)第3工程・・・・図3(c)
次に、凹部14aに低背電子部品14を実装する。
(4)第4工程・・・・図4(a)
次に、金属コア11の上面に第1絶縁層21をプレス処理で形成する。この第1絶縁層21の具体的な材料は電気的な絶縁性を有する材料であって、かつ、金属コア11の開口12、13に存在する空間を隙間なく埋めることができる材料であればよい。たとえば、第1絶縁層21は、樹脂やセラミックスなどの材料を使用してもよい。なお、この工程では、プレス処理で形成される絶縁材料が金属コア11との間の密着性の向上を意図した化学的処理や物理的処理を施しても構わない。
(5)第5工程・・・・図4(b)
次に、金属コア11の上下面のそれぞれの第1絶縁層18、21の電気回路の接続用の導電部材を形成する予定箇所に、たとえば、レーザ加工やドリル加工手段によって穴41〜46を開ける。
(6)第6工程・・・・図4(c)
次に、それらの穴41〜46の内部(または内壁面)に金属メッキを施したりまたは導電ペーストを充填したりして各々を導電部24a、25a、26a、27a、28a、29aとし、さらに、それらの導電部24a、25a、26a、27a、28a、29aの上に銅などの金属膜100、101を形成し、その金属膜100、101をパターニングして、配線パターン24b、25b、26b、27b、28c、29cを形成する。
ここで、これらの導電部24a、25a、26a、27a、28a、29aと、配線パターン24b、25b、26b、27b、28c、29cは、後の工程(第12工程や第14工程)で作られる導電部24c、25c、26c、27cや配線パターン24d、25d、26d、27dと一体となって、金属コア11の上面に位置する第1電極24〜第4電極27と、金属コア11の下面に位置する第5電極28〜第6電極29とを構成する。
本実施形態における特徴は、この第6工程において、金属膜100、101をパターニングして、配線パターン24b、25b、26b、27b、28c、29cを形成する際に、同時に、金属コア11の下面に補強パターン30を形成することにある。つまり、本来(従来技術)であれば、金属コア11の下面に配線パターン28c、29cを形成するのみであるが、本実施形態では、金属膜101から配線パターン28c、29cと補強パターン30とを同時に形成する点に構成上の特徴がある。
そして、この特徴により、金属コア11に形成された部品収容用の凹部14a、15aの底面の機械的強度を高め、底抜けといった最悪の事態を回避できるようにしたものである。ただし、この段階では、凹部14aのみが形成されており、凹部15aはまだ形成されていない。凹部15aは、後述の第9工程(図5(c)の工程)で形成される。
(7)第7工程・・・・図5(a)
次に、金属コア11の上下面に第2絶縁層19、22を形成する。これらの第2絶縁層19、22の具体的な材料は、たとえば、樹脂やセラミックスなどの単独材料またはガラス繊維や不織布を混入した樹脂もしくはセラミックスなどを成型させたものを使用することができる。また、必要に応じて第1絶縁層18、21との密着性向上を意図した化学的処理や物理的処理をしても構わない。
金属コア11の下面層16と上面層17を3層以上の多層とする場合、これらの絶縁層の形成工程と導体層の形成工程(第2工程及び第4〜第7工程)を繰り返せばよい。
(8)第8工程・・・・図5(b)
次に、上面層17の第1絶縁層21と第2絶縁層22の開口17aの形成予定の面にレーザ光を照射して開口となる領域部分を除去し、金属コア11の島状部38が露出する開口17aを形成する。
(9)第9工程・・・・図5(c)
次に、その開口17aをエッチングマスクとして金属コア11の島状部38に繋がったブリッジ39,40を含めてエッチングし、島状部38を取り除いて未貫通部分を貫通させ、たとえば、高背電子部品15を収容するための凹部15aを形成する。この島状部38を取り除く際に、ブリッジ39、40もエッチングマスクの範囲でエッチングされる。図示のブリッジ39、40はエッチングマスクの範囲を超えて壁面が曲面状に窪んでいるが、この窪みはエッチングの際の一般的な現象によるものである。また、凹部15aの内周側面の絶縁体21aに形成された穴39a、40aが形成される。この穴39a、40aは、ブリッジ39、40のエッチングの際に、エッチングマスクの範囲を超えてブリッジ39,40壁面がエッチングされる際に同時に生じたものである。
なお、エッチング法を使用せずに、上記の第8工程において、レーザ加工やドリル加工手段によって上面層17の第1絶縁層21と第2絶縁層22の開口17aを形成すると同時に金属コア11を貫通させ、島状部38を取り除くことも可能である。
このようにして形成された電子部品を収容するための凹部15aは、開口12の内壁面を絶縁体21a(第1絶縁層21と同時に形成されたもの)で覆ったものであるため、この凹部15aに実装される電子部品、たとえば、高背電子部品15と金属コア11との間の不本意な電気的接続(ショート)を防止できるという特有のメリットが得られる。
(10)第10工程・・・・図6(a)
次に、凹部15aの底の部分を形成する第1絶縁層18に、レーザ加工やザグリ加工などの手法で穴47、48を開け、第1絶縁層18と第2絶縁層19とに埋まっている配線パターン28c、29cを露出させる。
(11)第11工程・・・・図6(b)
次に、上面層17の第2絶縁層22にも、レーザ加工やザグリ加工などの手法で穴49〜52を開け、第2絶縁層22に埋まっている配線パターン24b、25b、26b、27bを露出させる。なお、この第11工程と上記の第10工程の順番を入れ替えてもよい。
(12)第12工程・・・・図6(c)
次に、第11工程で形成した穴49〜52の内部または内壁面に金属メッキを施したりまたは導電ペーストを充填したりして各々を導電部24c、25c、26c、27cとすると共に、それらの導電部24c、25c、26c、27cの上に銅などの金属膜を形成し、その金属膜をパターニングして、配線パターン24d、25d、26d、27dを形成する。
(13)第13工程・・・・図7(a)
次に、上面層17にソルダーレジストを形成し、表層電極に金メッキ23を施す。
(14)第14工程・・・・図7(b)
次に、凹部15aの底を形成する第1絶縁層18の穴47、48に半田や導電性接着剤または異方性導電接着剤などの導電性材料を、ディスペンサ法などで塗布して導電部28b、29bとする。この導電部28b、29bは、先に形成された導電部28a、29a及び配線パターン28c、29cと共に、第5電極28と第6電極29を構成する。
(15)第15工程・・・・図7(c)
次に、凹部15aに電子部品、たとえば、高背電子部品15を実装して各材料に適当な後処理、たとえば、半田を溶かすための熱処理等を加える。凹部15に実装される電子部品として、ここではインダクタを例にする。ただし、これは凹部15の深さを上回る高さが高い電子部品の一例を示しているに過ぎない。同様に、金属コアの高さより高いものであれば如何なる部品であっても構わない。
なお、金属コアの高さの範囲に収まる場合でも、電子部品の収納における工程で電子部品に力が加わるような場合、機械的強度を補強する補強パターン30を形成することもある。
以上の工程(第1〜第15工程)を実行することにより、図1の構造を有するプリント配線板10を製造することができる。
なお、上記の第15工程の後に、次の第16工程を行ってもよい。
(16)第16工程
図9は、実施形態におけるプリント配線板の第16工程の製造工程図である。
この工程では、上記の第1〜第15工程によって製造されたプリント配線板10にシールドケース49を被せる。このシールドケース49は、アルミなどの金属素材または導電被膜を施した樹脂素材(プラスチック等)などの電磁遮蔽効果を有する材料を用いて、底面開放の箱形状に形成されたものであり、その開放端面49a、49bは、金属コア11の側面に電気的に接続している。このようにすれば、プリント配線板10の内外をシールドケース49で電磁遮蔽することができ、EMI対策(外部への電磁波放射と外部からの電磁波の飛び込みの防止)を講じることができる。
以上のとおりの構造及び製造工程としたので、本実施形態によれば、以下の効果を得ることができる。
(イ)比較的高背電子部品15を収容するための凹部15aの底に補強パターン30を設けたので、たとえば、高背電子部品15の頭に何らかの押圧力(図18の符号P参照)が加えられたとしても、補強パターン30の存在により、凹部15aの底にクラックが生じたり、底が抜けを防ぐことができる。したがって、機械的強度に優れた信頼性の高いプリント配線板10を実現できる。
(ロ)補強パターン30は、配線パターン28c、29cの残余部分を有効利用して形成している。つまり、第6工程(図4(c))において、金属膜101から配線パターン28c、29cを形成する際に、この金属膜101から同時に補強パターン30を形成している。これによれば、一つの工程(第6工程)で配線パターン28c、29cと補強パターン30とを同時に形成できるので、新たな工程を加える必要がなく、コストアップを招かない。しかも、本来であれば除去されていた部分を有効利用して補強パターン30を形成するので、省資源にもつながる。
(ハ)また、高背電子部品15を収容するための凹部15aの内壁面に絶縁体、すなわち、第1絶縁層21と同時に形成されたものを形成しているので、この凹部15aに実装される電子部品(高背電子部品15)と金属コア11との間の不本意な電気的接続(ショート)を防止できるという特有のメリットが得られる。
(ニ)また、きわめて薄い(たとえば1mm程度の厚みしかない)多層プリント配線板に対しても、高背電子部品15を収容するための凹部15aを形成することができ、電子機器のさらなる薄型化に貢献することができる。これは、金属コア11に島状部38を形成する工程と、その金属コア11の両側面に配線層を形成する工程と、一方の配線層を開口する工程と、その開口を利用して前記島状部38を除去する工程とを含むからであり、島状部38の除去部分に高背電子部品15を収容するための凹部15aとして利用できるからである。また、島状部38の周囲に形成された外堀状の開口38aを絶縁体21aで埋める工程を含むので、凹部15aの側壁面を絶縁体21aで覆うことができ、高背電子部品15と金属コア11とのショートを回避することもできる。
次に、実施形態の変形例について説明する。
図10は、補強パターン30の第1変形例を示す図である。この第1変形例では、補強パターン30に、多数の小孔31を等間隔または不等間隔若しくはランダムに配列形成している。このようにすると、小孔31を通して第1絶縁層18と第2絶縁層19が接するので、これら両絶縁層18、19の密着性を高めることができる。なお、小孔31の形状は図示の例(円形)に限らない。たとえば、楕円や矩形または菱形あるいはその他の形であってもよい。小孔31の形成比率は、総面積の20〜30%が好ましい。この範囲以上に形成すると、補強パターン30本来の形成目的が失われ、機械的強度の低下になるからである。
図11は、補強パターン30の第2変形例を示す図である。この第2変形例では、図面の左右に分かれた第1補強パターン30aと第2補強パターン30bにより補強パターン30を構成している。つまり、補強パターン30を2つに分け、その間にスペース30cを設けている。この場合、スペース30cにクロス配線を形成することも可能になる。
図12は、補強パターン30の第3変形例(a)と第4変形例(b)を示す図である。第3変形例(a)では、いずれも三角形状の4つの補強パターン(第1補強パターン32〜第4の補強パターン35)に分割して補強パターン30を構成している。第1補強パターン32は開口12の左上角に位置し、第2補強パターン33は開口12の右上角に位置し、第3の補強パターン34は開口12の右下角に位置し、第4の補強パターン35は開口12の左下角に位置している。第2変形例と同様にクロス配線を形成することも可能になる。
また、第4変形例(b)では、開口12の上辺と下辺とに掛け渡された縦長矩形状の一つの補強パターン36で補強パターン30を構成している。
図13は、補強パターン30の第5変形例を示す図であり、(a)はその平面図、(b)は(a)のB−B断面図である。この補強パターン30は、その四辺に沿って多数のビア導体37が配列形成されており、この配列形成部分は、補強パターンと金属コアとの重なり部分である。(図2(b)のハッチング部分参照)ビア導体37の役割は二つある。第一の役割は、このビア導体37を介して、補強パターン30と金属コア11との間を電気的に接続することにある。したがって、この第5の変形例によれば、補強パターン30と金属コア11とを同電位にすることができ、一般的に金属コア11はグランド電位で用いられるので、補強パターン30をグランド電位にして開口12の底部をシールドすることができる。また、第二の役割は、このビア導体37によって補強パターン30と金属コア11とを堅固に接続することにある。つまり、ビア導体37は金属材料を使用し、補強パターン30と金属コア11との間を接続することにより、これら三つの部材、すなわち、ビア導体37、補強パターン30及び金属コア11をあたかも一体化した構成とすることができ、これにより、補強パターン30を金属コア11にしっかりと支えさせて、凹部15aの底の強度をより強固にすることができる。したがって、この第二の役割を重視すれば、ビア導体37を“補強ビア”と読み替えてもよい。ビア導体37は前記工程5の後、同一層にある他のビアと共に形成することができる。ビア導体37は補強パターン30形状や、その他の設計事項に応じて、その大きさ、数や配置を自由に調整することができることはもちろんである。
また、補強パターン30にシールド効果を持たせた場合、次の付随的効果も得られる。すなわち、凹部15aに収容する高背電子部品15がインダクタの場合、このインダクタからの漏出磁束はインピーダンスが低い方、つまり、グランド電位にある補強パターン30に流れ込む傾向がある。一般的に漏出磁束はインダクタのL値を低下させる要因であるため、理想的には漏出磁束は零であることが望ましいものの、漏出磁束が補強パターン30に流れることを利用することにより、L値の微調整を行うことが可能になる。これは、補強パターン30の形状を様々に変形、たとえば、図10、図11、図12などのように変形させることにより、それらの変形例における補強パターン30に流れ込む漏出磁束の量を変化させ、これによって、L値の微調整が可能になるからである。
図14は、補強パターン30の第6変形例を示す図である。この第6変形例では、配線パターン28c、29cの角102〜109を丸めると共に、それらの角102〜109に対応する補強パターン30の角110〜117も丸めている。ここで、“丸め”とは、鋭角な部分を滑らかな線形にすることをいう。これらの“丸め”により、高周波特性の改善効果を期待することができる。その理由は、鋭角部分に高周波電界が集中しやすく、高周波特性の変動要因となることがあるからであり、鋭角部分をなくせば、それだけ電界集中を抑えて高周波特性の安定化を図ることができるからである。
なお、以上の実施形態では、凹部15aの底を補強するために、配線パターン28c、29cの残余部分を利用して補強パターン30を形成しているが、さらに、この補強パターン30に加えて、下面層16の第1絶縁層18や第2絶縁層19のいずれか一方または双方に、たとえば、ガラスクロスや不織布入り樹脂などを入れるようにしてもよい。これらのガラスクロスや不織布入り樹脂にも相応の補強効果があり、上記の補強パターン30の存在と相まって、さらなる堅固な補強効果が得られる。
[第2実施形態]
次に、第2実施形態を説明する。上記の第1実施形態との相違は、高背電子部品15を収容するための凹部15aの作り方にある。上記の第1実施形態では、金属コア11の一部を島状部38として残し、それを後に取り除くことによって凹部15aを形成しているが、この第2実施形態では島状部を作らずに凹部15aを形成する点で相違する。
第2実施形態の製造工程を説明する。なお、以下の説明において、前記の第1実施形態と共通する構成要素には同一の符号を付してある。したがって、特段説明のない符号については前記の第1実施形態を参照するものとする。
(1)第1工程・・・・図15(a)
基本的に第1実施形態の第1工程(図3(a))〜第7工程(図5(a))に共通する。相違点は、金属コア11に開口13だけを形成することにある。つまり、第2実施形態では開口12を形成しない。したがって、島状部38やブリッジ39、40及び開口38aも形成しない。
(2)第2工程・・・・図15(b)
次に、上面層17の第1絶縁層21と第2絶縁層22の電子部品を収納する予定の箇所をレーザ加工などで除去し、金属コア11の上面が露出する開口17aを形成する。
(3)第3工程・・・・図15(c)
次に、その開口17aをエッチングマスクとして金属コア11をエッチングし、高背電子部品15を収容するための凹部15aを形成する。このとき、凹部15aの内壁面は、破線100、101で示すような切り立った垂直面にはならない。これは、金属コア11の厚みに起因してエッチングの進み方にバラツキが出るためである。実際の内壁面は凹部15aの底が山裾のようになる曲線を描く。したがって、凹部15aの開口面積は開口17aに近い上側付近で最も広く、底側の部分で最も狭くなる。
(4)第4工程〜・・・・図16(a)
次に、開口17aの周囲の余分な部分をレーザ加工によって取り除く。このとき、レーザ光線が下面層16の表面(第一絶縁層18)に達すると、この第一絶縁層18の表面にダメージを与えるおそれがあるが、この第2実施形態では、先に説明したように、凹部15aの断面形状のうち底の部分が山裾のように拡がっているので、その山裾部分でレーザ光線を受け止めることができ、第一絶縁層18の表面へのダメージを回避できる。
(5)第5工程・・・・図16(b)
次に、凹部15aの底(つまり、第1絶縁層18)に、レーザ加工やザグリ加工などの手法で穴47、48を開け、第1絶縁層18に埋まっている配線パターン28c、29cを露出させると共に、上面層17の第2絶縁層22にも、レーザ加工やザグリ加工などの手法で穴49〜52を開け、第2絶縁層22に埋まっている配線パターン24b、25b、26b、27bを露出させる。
(6)第6工程・・・・図16(c)
次に、第5工程で形成した穴49〜52の内部(または内壁面)に金属メッキを施したりまたは導電ペーストを充填したりして配線パターン24d、25d、26d、27dを形成する。
(7)第7工程・・・・図17(a)
次に、上面層17にソルダーレジストを形成し、表層電極に金メッキ23を施す。
(8)第8工程・・・・図17(b)
次に、凹部15aの底の穴47、48に半田や導電性接着剤または異方性導電接着剤などの導電性材料を塗布して第5電極28と第6電極29を構成する。
(9)第9工程・・・・図17(c)
次に、凹部15aに電子部品(高背電子部品15)を実装して各材料に適当な後処理、たとえば、半田を溶かすための熱処理等を加える。凹部15に実装される電子部品として、ここではインダクタを例にする。ただし、これは凹部15の深さを上回る高さの大きな電子部品の一例を示しているに過ぎない。同様に、高さがの高いものであれば如何なる部品であっても構わない。
以上の工程(第1〜第9工程)を実行することによっても、高背電子部品15を収容するための凹部15aを作り込んだプリント配線板を製造することができる。
このようにしたので、この第2実施形態によれば、高背電子部品15を収容するための凹部15aを形成する際に、前記の第1実施形態の島状部38を作る必要がない。それゆえ、その島状部38を金属コア11につなぎ止めるためのブリッジ39、40も不要になり、結局、凹部15aの内壁面に、エッチング後のブリッジ39、40の穴(図1の符号39a、40a参照)が残らないというメリットがある。
また、この第2実施形態では、金属コア11をエッチングして凹部15aを形成する際に、凹部15aの底の部分が狭くなる。このこと自体(底の部分が狭くなる)は、エッチングに伴う不具合といえなくもないが、実際にはメリットになる。すなわち、第4工程において、凹部15aの上側の出っ張り部分、すなわち、開口17aの周囲の余分な部分をレーザ加工によって取り除く際に、凹部15aの底(つまり、第一絶縁層18)にレーザ光線が達すると、この第一絶縁層18の表面にダメージを与えるおそれがあるが、凹部15aの断面形状のうち底の部分が山裾のように形成されているので、その山裾でレーザ光線を受け止めることができ、第一絶縁層18の表面へのダメージを回避できるメリットがある。
11 金属コア
12 開口
15 高背電子部品
15a 凹部
17a 開口
16 下面層
17 上面層
18、21 第1絶縁層
19、22 第2絶縁層
28c、29c 配線パターン
30 補強パターン
38 島状部
38a 開口
39、40 ブリッジ
Claims (8)
- シート状の金属コアにブリッジ部分で断続するリング状の開口を設けることにより島状部を形成する工程と、前記金属コアの一方の主面に絶縁層と配線パターンとを有する配線層を形成する工程と、前記金属コアの他方の主面に絶縁層と配線パターンと補強パターンとを有する配線層を形成する工程と、前記一方の配線層に前記島状部に相当する領域を開口する工程と、その開口を利用して前記島状部を除去する工程と、を含むことを特徴とするプリント配線板の製造方法。
- 前記配線層における絶縁層を形成する際に前記島状部の周囲の前記開口を絶縁体で埋める工程を含むことを特徴とする請求項1に記載のプリント配線板の製造方法。
- 前記補強パターンは、同一面上に形成される配線パターンと同材料でかつこの配線パターンと同時に形成されたものであることを特徴とする請求項1に記載のプリント配線板の製造方法。
- 前記補強パターンは、前記島状部に相当する領域の開口の領域よりも広く形成されていることを特徴とする請求項1に記載のプリント配線板の製造方法。
- シート状の金属コアの一方の主面に絶縁層とこの絶縁層上に形成された配線パターンとを有する配線層を形成する工程と、前記金属コアの他方の主面に絶縁層とこの絶縁層上に形成された配線パターンと補強パターンとを有する配線層を形成する工程と、前記一方の主面の前記配線層に電子部品を収納させる予定の領域を開口する工程と、その開口を利用して前記金属コアに前記開口とほぼ同様の広さの開口を形成する工程と、を含むことを特徴とするプリント配線板の製造方法。
- 前記金属コアに開口を形成する工程は、エッチングによって形成することを特徴とする請求項5に記載のプリント配線板の製造方法。
- 前記補強パターンは、同一面上に形成される配線パターンと同材料でかつこの配線パターンと同時に形成されたものであることを特徴とする請求項5に記載のプリント配線板の製造方法。
- 前記補強パターンは、前記島状部に相当する領域の開口の領域よりも広く形成されていることを特徴とする請求項5に記載のプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010535861A JP5432918B2 (ja) | 2008-10-31 | 2009-10-30 | プリント配線版の製造方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008281443 | 2008-10-31 | ||
JP2008281443 | 2008-10-31 | ||
JP2010535861A JP5432918B2 (ja) | 2008-10-31 | 2009-10-30 | プリント配線版の製造方法 |
PCT/JP2009/069017 WO2010050627A1 (ja) | 2008-10-31 | 2009-10-30 | プリント配線板およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013085440A Division JP2013141028A (ja) | 2008-10-31 | 2013-04-16 | プリント配線板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010050627A1 JPWO2010050627A1 (ja) | 2012-03-29 |
JP5432918B2 true JP5432918B2 (ja) | 2014-03-05 |
Family
ID=42128979
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010535861A Expired - Fee Related JP5432918B2 (ja) | 2008-10-31 | 2009-10-30 | プリント配線版の製造方法 |
JP2013085440A Pending JP2013141028A (ja) | 2008-10-31 | 2013-04-16 | プリント配線板 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013085440A Pending JP2013141028A (ja) | 2008-10-31 | 2013-04-16 | プリント配線板 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8963016B2 (ja) |
EP (1) | EP2357877B1 (ja) |
JP (2) | JP5432918B2 (ja) |
KR (1) | KR101230448B1 (ja) |
CN (1) | CN102224771B (ja) |
TW (1) | TWI458400B (ja) |
WO (1) | WO2010050627A1 (ja) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8314343B2 (en) * | 2007-09-05 | 2012-11-20 | Taiyo Yuden Co., Ltd. | Multi-layer board incorporating electronic component and method for producing the same |
JP5667023B2 (ja) * | 2010-09-30 | 2015-02-12 | 京セラサーキットソリューションズ株式会社 | 集合配線基板および電子装置の実装方法 |
US9173299B2 (en) | 2010-09-30 | 2015-10-27 | KYOCERA Circuit Solutions, Inc. | Collective printed circuit board |
CN103270819B (zh) * | 2010-10-20 | 2016-12-07 | Lg伊诺特有限公司 | 印刷电路板及其制造方法 |
DE102010060855A1 (de) * | 2010-11-29 | 2012-05-31 | Schweizer Electronic Ag | Elektronisches Bauteil, Verfahren zu dessen Herstellung und Leiterplatte mit elektronischem Bauteil |
KR101167453B1 (ko) * | 2010-12-23 | 2012-07-26 | 삼성전기주식회사 | 전자부품 내장형 인쇄회로기판 및 그 제조방법 |
CN102548253B (zh) * | 2010-12-28 | 2013-11-06 | 富葵精密组件(深圳)有限公司 | 多层电路板的制作方法 |
JP5756515B2 (ja) * | 2011-04-04 | 2015-07-29 | 株式会社村田製作所 | チップ部品内蔵樹脂多層基板およびその製造方法 |
JP5754333B2 (ja) * | 2011-09-30 | 2015-07-29 | イビデン株式会社 | 多層プリント配線板及び多層プリント配線板の製造方法 |
KR101326999B1 (ko) * | 2012-03-07 | 2013-11-13 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
US9699904B2 (en) | 2012-03-13 | 2017-07-04 | Intel Corporation | Microelectronic device attachment on a reverse microelectronic package |
US10136516B2 (en) | 2012-03-13 | 2018-11-20 | Intel Corporation | Microelectronic device attachment on a reverse microelectronic package |
US9526175B2 (en) * | 2012-04-24 | 2016-12-20 | Intel Corporation | Suspended inductor microelectronic structures |
JP6124513B2 (ja) * | 2012-05-17 | 2017-05-10 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP5236826B1 (ja) | 2012-08-15 | 2013-07-17 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP5400235B1 (ja) | 2012-11-09 | 2014-01-29 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP5342704B1 (ja) * | 2012-11-12 | 2013-11-13 | 太陽誘電株式会社 | 高周波回路モジュール |
KR101420537B1 (ko) * | 2012-12-14 | 2014-07-16 | 삼성전기주식회사 | 전자부품 내장기판 및 전자부품 내장기판의 제조방법 |
CN203072246U (zh) * | 2012-12-31 | 2013-07-17 | 奥特斯(中国)有限公司 | 用于生产印制电路板的半成品 |
DE102013102542A1 (de) * | 2013-03-13 | 2014-09-18 | Schweizer Electronic Ag | Elektronisches Bauteil und Verfahren zum Herstellen eines elektronischen Bauteils |
JP5639242B2 (ja) * | 2013-04-12 | 2014-12-10 | 太陽誘電株式会社 | 電子部品内蔵基板 |
JP5412002B1 (ja) * | 2013-09-12 | 2014-02-12 | 太陽誘電株式会社 | 部品内蔵基板 |
EP3075006A1 (de) | 2013-11-27 | 2016-10-05 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Leiterplattenstruktur |
AT515101B1 (de) | 2013-12-12 | 2015-06-15 | Austria Tech & System Tech | Verfahren zum Einbetten einer Komponente in eine Leiterplatte |
KR102158068B1 (ko) * | 2014-02-05 | 2020-09-21 | 엘지이노텍 주식회사 | 임베디드 인쇄회로기판 |
AT515447B1 (de) | 2014-02-27 | 2019-10-15 | At & S Austria Tech & Systemtechnik Ag | Verfahren zum Kontaktieren eines in eine Leiterplatte eingebetteten Bauelements sowie Leiterplatte |
US11523520B2 (en) | 2014-02-27 | 2022-12-06 | At&S Austria Technologie & Systemtechnik Aktiengesellschaft | Method for making contact with a component embedded in a printed circuit board |
DE102015226712A1 (de) * | 2014-12-26 | 2016-06-30 | Omron Automotive Electronics Co., Ltd. | Leiterplatte |
KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
JP6373219B2 (ja) * | 2015-03-31 | 2018-08-15 | 太陽誘電株式会社 | 部品内蔵基板および半導体モジュール |
JPWO2016208043A1 (ja) | 2015-06-25 | 2018-04-19 | オリンパス株式会社 | 電子回路基板、積層基板、および電子回路基板の製造方法 |
JP2017038019A (ja) * | 2015-08-13 | 2017-02-16 | 富士電機株式会社 | 半導体装置 |
SG10201604384YA (en) | 2016-05-31 | 2017-12-28 | Delta Electronics Int'l (Singapore) Pte Ltd | Embedded package structure |
JP6308275B2 (ja) * | 2016-09-21 | 2018-04-11 | 株式会社豊田自動織機 | 電子機器 |
CN110140433B (zh) * | 2016-12-15 | 2021-10-12 | 株式会社村田制作所 | 电子模块以及电子模块的制造方法 |
FR3062525B1 (fr) * | 2017-02-01 | 2020-11-20 | Inst Vedecom | Antenne a fentes integree dans une carte de circuit imprime et procede de fabrication de celle-ci |
JP2018157049A (ja) * | 2017-03-17 | 2018-10-04 | 太陽誘電株式会社 | プリント配線板、カメラモジュール及び無線モジュール |
KR102570902B1 (ko) * | 2018-11-23 | 2023-08-25 | 삼성전자주식회사 | 반도체 패키지 |
WO2021107116A1 (ja) * | 2019-11-29 | 2021-06-03 | 京セラ株式会社 | 印刷配線板および印刷配線板の製造方法 |
JP7435043B2 (ja) * | 2020-03-06 | 2024-02-21 | Tdk株式会社 | 電子部品内蔵回路基板及びその製造方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63255996A (ja) * | 1987-04-14 | 1988-10-24 | シチズン時計株式会社 | 半導体チツプ実装用多層基板 |
JPH07154039A (ja) * | 1993-11-30 | 1995-06-16 | Ibiden Co Ltd | プリント配線板 |
JP2002368349A (ja) * | 2001-06-07 | 2002-12-20 | Olympus Optical Co Ltd | フレキシブルプリント基板 |
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
JP2004006576A (ja) * | 2002-04-12 | 2004-01-08 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
JP2004200201A (ja) * | 2002-12-16 | 2004-07-15 | Taiyo Yuden Co Ltd | 電子部品内蔵型多層基板 |
WO2006120826A1 (ja) * | 2005-05-12 | 2006-11-16 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0590764A (ja) * | 1991-09-25 | 1993-04-09 | Ibiden Co Ltd | 電子部品搭載用基板の製造方法 |
JPH11307886A (ja) * | 1998-04-21 | 1999-11-05 | Matsushita Electric Ind Co Ltd | フリップチップ接合ランドうねり防止パターン |
US6085415A (en) | 1998-07-27 | 2000-07-11 | Ormet Corporation | Methods to produce insulated conductive through-features in core materials for electric packaging |
JP3420153B2 (ja) * | 2000-01-24 | 2003-06-23 | Necエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
US6238952B1 (en) * | 2000-02-29 | 2001-05-29 | Advanced Semiconductor Engineering, Inc. | Low-pin-count chip package and manufacturing method thereof |
JP2001251056A (ja) * | 2000-03-03 | 2001-09-14 | Sony Corp | プリント配線基板の製造方法 |
JP3700524B2 (ja) * | 2000-03-03 | 2005-09-28 | 株式会社村田製作所 | 多層集合基板および多層セラミック部品の製造方法 |
US6977346B2 (en) * | 2002-06-10 | 2005-12-20 | Visteon Global Technologies, Inc. | Vented circuit board for cooling power components |
JP2004281830A (ja) * | 2003-03-17 | 2004-10-07 | Shinko Electric Ind Co Ltd | 半導体装置用基板及び基板の製造方法及び半導体装置 |
JP2005136347A (ja) * | 2003-10-31 | 2005-05-26 | Denso Corp | 多層基板及びその製造方法 |
JP4339739B2 (ja) * | 2004-04-26 | 2009-10-07 | 太陽誘電株式会社 | 部品内蔵型多層基板 |
TWI283050B (en) * | 2005-02-04 | 2007-06-21 | Phoenix Prec Technology Corp | Substrate structure embedded method with semiconductor chip and the method for making the same |
JP3914239B2 (ja) * | 2005-03-15 | 2007-05-16 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
JP4519709B2 (ja) * | 2005-05-17 | 2010-08-04 | シャープ株式会社 | フレキシブル配線基板、電子部品搭載フレキシブル配線基板、および液晶表示装置 |
KR100726240B1 (ko) * | 2005-10-04 | 2007-06-11 | 삼성전기주식회사 | 전자소자 내장 인쇄회로기판 및 그 제조방법 |
KR100796522B1 (ko) * | 2006-09-05 | 2008-01-21 | 삼성전기주식회사 | 전자소자 내장형 인쇄회로기판의 제조방법 |
US7807511B2 (en) * | 2006-11-17 | 2010-10-05 | Freescale Semiconductor, Inc. | Method of packaging a device having a multi-contact elastomer connector contact area and device thereof |
US8436250B2 (en) * | 2006-11-30 | 2013-05-07 | Sanyo Electric Co., Ltd. | Metal core circuit element mounting board |
JP5144222B2 (ja) * | 2007-11-14 | 2013-02-13 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
JP5091021B2 (ja) * | 2008-06-20 | 2012-12-05 | 太陽誘電株式会社 | 複合多層基板およびそれを用いたモジュール |
CN102150482B (zh) * | 2008-09-30 | 2013-07-10 | 揖斐电株式会社 | 电子零件内置线路板及其制造方法 |
-
2009
- 2009-10-30 TW TW098137017A patent/TWI458400B/zh not_active IP Right Cessation
- 2009-10-30 JP JP2010535861A patent/JP5432918B2/ja not_active Expired - Fee Related
- 2009-10-30 WO PCT/JP2009/069017 patent/WO2010050627A1/ja active Application Filing
- 2009-10-30 KR KR1020117009219A patent/KR101230448B1/ko active IP Right Grant
- 2009-10-30 EP EP09823730.8A patent/EP2357877B1/en not_active Not-in-force
- 2009-10-30 US US13/124,828 patent/US8963016B2/en active Active
- 2009-10-30 CN CN200980143642.4A patent/CN102224771B/zh not_active Expired - Fee Related
-
2013
- 2013-04-16 JP JP2013085440A patent/JP2013141028A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63255996A (ja) * | 1987-04-14 | 1988-10-24 | シチズン時計株式会社 | 半導体チツプ実装用多層基板 |
JPH07154039A (ja) * | 1993-11-30 | 1995-06-16 | Ibiden Co Ltd | プリント配線板 |
JP2002368349A (ja) * | 2001-06-07 | 2002-12-20 | Olympus Optical Co Ltd | フレキシブルプリント基板 |
JP2004006576A (ja) * | 2002-04-12 | 2004-01-08 | Ibiden Co Ltd | 多層プリント配線板及び多層プリント配線板の製造方法 |
JP2003347741A (ja) * | 2002-05-30 | 2003-12-05 | Taiyo Yuden Co Ltd | 複合多層基板およびそれを用いたモジュール |
JP2004200201A (ja) * | 2002-12-16 | 2004-07-15 | Taiyo Yuden Co Ltd | 電子部品内蔵型多層基板 |
WO2006120826A1 (ja) * | 2005-05-12 | 2006-11-16 | Murata Manufacturing Co., Ltd. | セラミック多層基板 |
Also Published As
Publication number | Publication date |
---|---|
US20110203836A1 (en) | 2011-08-25 |
EP2357877A4 (en) | 2012-07-18 |
JP2013141028A (ja) | 2013-07-18 |
EP2357877A1 (en) | 2011-08-17 |
KR101230448B1 (ko) | 2013-02-06 |
US8963016B2 (en) | 2015-02-24 |
WO2010050627A1 (ja) | 2010-05-06 |
JPWO2010050627A1 (ja) | 2012-03-29 |
CN102224771A (zh) | 2011-10-19 |
TW201038147A (en) | 2010-10-16 |
KR20110057262A (ko) | 2011-05-31 |
TWI458400B (zh) | 2014-10-21 |
CN102224771B (zh) | 2015-04-01 |
EP2357877B1 (en) | 2018-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5432918B2 (ja) | プリント配線版の製造方法 | |
KR101562122B1 (ko) | 전자 부품 및 그의 제조 방법 | |
JP5756958B2 (ja) | 多層回路基板 | |
KR102029586B1 (ko) | 코일 전자부품 | |
KR101883070B1 (ko) | 인덕터 | |
US8004382B2 (en) | Inductor device, and method of manufacturing the same | |
KR20140082355A (ko) | 인덕터 및 그 제조방법 | |
JP6169894B2 (ja) | 配線回路基板 | |
JP2013207149A (ja) | トロイダルコイル | |
JP6020645B2 (ja) | 電子部品 | |
KR20170085873A (ko) | 칩 전자부품 | |
KR20180079282A (ko) | 인덕터 | |
JP5178351B2 (ja) | 電子部品の実装構造 | |
JP6572791B2 (ja) | コイル複合部品及び多層基板、ならびに、コイル複合部品の製造方法 | |
JP5982653B2 (ja) | 磁気素子及びその製造方法 | |
JP6090458B2 (ja) | 積層電子部品の製造方法 | |
KR101872525B1 (ko) | 인쇄회로기판 및 그 제조 방법 | |
JP2021044294A (ja) | インダクタ部品 | |
JP6707970B2 (ja) | Icチップ実装基板 | |
JP6083143B2 (ja) | チップインダクタ内蔵配線基板 | |
JP2013004656A (ja) | プリント配線板、電子部品実装構造及び該電子部品実装構造の製造方法 | |
JP2018022839A (ja) | 半導体装置およびその製造方法 | |
JP2016136577A (ja) | 電子回路モジュール | |
JP6489896B2 (ja) | 電子モジュール | |
TWM649641U (zh) | 整合式線圈模組 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5432918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |