KR20160099381A - 인쇄회로기판 및 인쇄회로기판의 제조 방법 - Google Patents

인쇄회로기판 및 인쇄회로기판의 제조 방법 Download PDF

Info

Publication number
KR20160099381A
KR20160099381A KR1020150021766A KR20150021766A KR20160099381A KR 20160099381 A KR20160099381 A KR 20160099381A KR 1020150021766 A KR1020150021766 A KR 1020150021766A KR 20150021766 A KR20150021766 A KR 20150021766A KR 20160099381 A KR20160099381 A KR 20160099381A
Authority
KR
South Korea
Prior art keywords
layer
substrate
present
bonding pad
barrier
Prior art date
Application number
KR1020150021766A
Other languages
English (en)
Inventor
이재언
목지수
고영관
정순오
고경환
백용호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150021766A priority Critical patent/KR20160099381A/ko
Priority to US15/041,925 priority patent/US10306778B2/en
Publication of KR20160099381A publication Critical patent/KR20160099381A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/282—Applying non-metallic protective coatings for inhibiting the corrosion of the circuit, e.g. for preserving the solderability
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다.
본 발명의 실시 예에 따르면, 인쇄회로기판은 제1 절연층 및 제1 절연층 상부에 형성되며 접합 패드를 포함하는 제1 회로층을 포함하는 제1 기판, 제1 기판의 상부에 형성되며, 접합 패드를 외부로 노출하는 캐비티가 형성된 제2 기판 및 접합 패드와 캐비티 내벽 사이에 형성된 댐을 포함한다.

Description

인쇄회로기판 및 인쇄회로기판의 제조 방법{PRINTED CIRCUIT BOARD AND METHOD OF MAMUFACTURING THE SAME}
본 발명은 인쇄회로기판 및 인쇄회로기판의 제조 방법에 관한 것이다.
휴대폰을 비롯한 IT 분야의 전자기기들이 다기능이 요구됨과 아울러 경박 단소화되면서 이에 대한 기술적 요구에 부응하여 IC, 반도체칩 또는 능동소자와 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.
일반적인 부품 내장 기판은 통상적으로 기판의 절연층에 캐비티를 형성하고, 캐비티 내에 각종 소자와 IC 및 반도체 칩 등의 전자부품을 삽입한다.
미국 등록특허 제7886433호
본 발명의 일 측면은 회로층 및 캐비티의 불량을 감소시킬 수 있는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 데 있다.
본 발명의 다른 측면은 드라이 필름의 잔사 발생을 방지할 수 있는 인쇄회로기판 및 인쇄회로기판의 제조 방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따르면, 제1 절연층 및 제1 절연층 상부에 형성되며 접합 패드를 포함하는 제1 회로층을 포함하는 제1 기판, 제1 기판의 상부에 형성되며, 접합 패드를 외부로 노출하는 캐비티가 형성된 제2 기판 및 접합 패드와 캐비티 내벽 사이에 형성된 댐을 포함하는 인쇄회로기판이 제공된다.
본 발명의 다른 실시 예에 따르면, 제1 절연층 및 제1 절연층 상부에 형성되며 접합 패드를 포함하는 제1 회로층을 포함하는 제1 기판을 형성하는 단계, 접합 패드 측면에 댐을 형성하는 단계, 댐과 외부로 노출된 접합 패드에 배리어를 형성하는 단계, 제1 기판 상부에 캐비티가 형성된 제2 기판을 형성하는 단계 및 배리어를 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법이 제공된다.
배리어는 접합 패드와 상이한 재질로 형성된다.
배리어와 접합 패드는 반응하는 에칭액의 종류가 서로 상이하다.
배리어는 제2 회로층과 상이한 재질로 형성된다.
배리어와 제2 회로층은 반응하는 에칭액의 종류가 서로 상이하다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 2는 본 발명의 제1 실시 예에 따른 인쇄회로기판을 형성하는 방법을 나타낸 순서도이다.
도 3 내지 도 14는 본 발명의 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 15는 본 발명의 제2 실시 예에 따른 인쇄회로기판을 형성하는 방법을 나타낸 순서도이다.
도 16 내지 도 25는 본 발명의 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 인쇄회로기판을 나타낸 예시도이다.
도 1을 참고하면, 본 발명의 실시 예에 따른 인쇄회로기판(100)은 제1 기판(110), 제2 기판(130), 댐(120), 보호층(150) 및 표면 처리층(160)을 포함한다.
본 발명의 실시 예에 따르면, 제1 기판(110)은 제1 절연층(111)과 제1 회로층(112)을 포함한다.
본 발명의 실시 예에 따르면, 제1 절연층(111)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연층(111)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 제1 절연층(111)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 제1 절연층(111)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 제1 회로층(112)은 제1 절연층(111)의 상부 및 하부에 형성된다. 본 발명의 실시 예에 따르면, 제1 회로층(112)은 접합 패드(115)를 포함한다. 여기서, 접합 패드(115)는 제1 회로층(112) 중에서 추후 외부 부품과 전기적으로 연결되는 회로 패턴이다. 본 발명의 실시 예에 따르면, 접합 패드(115)는 캐비티(140)에 의해서 외부로 노출된다.
본 발명의 실시 예에 따르면, 제1 회로층(112)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제1 회로층(112)은 구리(Copper; Cu)로 형성된다.
본 발명의 실시 예에서는 제1 절연층(111)의 상부에 형성된 제1 회로층(112)이 접합 패드(115)를 포함하는 것을 예시로 설명하도록 한다. 그러나 접합 패드(115)는 제1 절연층(111)의 하부에 형성된 제1 회로층(112)에 포함되는 것도 가능하다. 또한, 접합 패드(115)는 제1 절연층(111)의 상부 및 하부에 형성된 제1 회로층(112)에 모두 포함되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제1 기판(110)은 한 층 이상의 제1 절연층(111)과 제1 회로층(112)을 포함한다. 즉, 도 3에 도시된 바와 같이 제1 기판(110)은 다층의 제1 절연층(111)과 제1 회로층(112)으로 구성된다. 이때, 서로 다른 층에 형성된 제1 회로층(112) 간의 전기적 연결을 위한 비아가 형성된다. 또한, 제1 기판(110)은 한 층의 제1 절연층(111)과 제1 회로층(112)만으로 구성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제2 기판(130)은 제1 기판(110) 상부에 형성된다. 또한, 제2 기판(130)은 도 1에 도시된 바와 같이 제1 기판(110)의 하부에 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제2 기판(130)은 제2 절연층(131)과 제2 회로층(132)을 포함한다.
본 발명의 실시 예에 따르면, 제2 절연층(131)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제2 절연층(131)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 제2 절연층(131)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 제2 절연층(131)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 제2 회로층(132)은 제2 절연층(131)에 형성된다. 제2 회로층(132)이 한 층인 경우에는 제2 절연층(131)의 상부 또는 하부에 형성된다. 제2 회로층(132)이 다층인 경우에는 제2 절연층(131)의 내부에도 더 형성된다.
본 발명의 실시 예에 따르면, 제2 회로층(132)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 예를 들어, 제2 회로층(132)은 구리(Copper; Cu)로 형성된다.
본 발명의 실시 예에 따르면, 제2 기판(130)은 캐비티(140)가 형성된다. 본 발명의 실시 예에 따르면, 캐비티(140)는 제2 기판(130)을 관통하도록 형성된다. 이와 같이 형성된 캐비티(140)에 의해서 제1 기판(110)의 접합 패드(115)가 외부로 노출된다. 도 1에서는 미도시 되었지만, 전자 부품(미도시)이 캐비티(140)에 배치되어 접합 패드(115)와 전기적으로 연결된다.
본 발명의 실시 예에 따르면, 댐(120)은 캐비티(140)에서 제1 기판(110)의 상부에 형성된다. 즉, 제1 기판(110) 상부에 형성된 댐(120)은 캐비티(140)에 의해서 외부로 노출된다. 또한, 본 발명의 실시 예에 따르면, 캐비티(140)에 형성된 댐(120)은 접합 패드(115) 측면에 형성된다. 즉, 댐(120)은 캐비티(140) 내벽과 접합 패드(115) 사이에 형성된다. 이와 같이 형성된 댐(120)은 제2 기판(130)이 형성될 때, 제2 절연층(131)이 접합 패드(115)로 흐르는 것을 방지한다. 예를 들어, 댐(120)은 솔더 레지스트로 형성된다.
본 발명의 실시 예에 따르면, 보호층(150)은 제2 기판(130)의 상부 및 하부에 형성된다. 즉, 보호층(150)은 제1 기판(110)의 상부에 형성된 제2 기판(130)의 상부에 형성되며, 제1 기판(110)의 하부에 형성된 제2 기판(130)의 하부에 형성된다.
본 발명의 실시 예에 따르면, 보호층(150)은 제2 회로층(132)을 덮도록 형성되어, 제2 회로층(132)을 외부로부터 보호하도록 형성된다. 이때, 보호층(150)은 제2 회로층(132) 중에서 외부와 전기적으로 연결되는 회로 패턴은 외부로 노출되도록 형성된다.
본 발명의 실시 예에 따르면, 보호층(150)은 내열성 피복 재료로 형성된다. 예를 들어, 보호층(150)은 솔더 레지스트로 형성된다.
본 발명의 실시 예에 따르면, 본 발명의 실시 예에 따르면, 표면 처리층(160)은 제2 회로층(132) 중에서 보호층(150)에 의해서 외부로 노출된 부분에 형성된다. 또한, 표면 처리층(160)은 캐비티(140)에 의해서 외부로 노출된 접합 패드(115)의 상부에 형성된다.
본 발명의 실시 예에 따르면 표면 처리층(160)은 외부로 노출된 제2 회로층(132)과 접합 패드(115)가 부식 및 산화되는 것을 방지하기 위해서 형성된다. 예를 들어, 표면 처리층(160)은 니켈, 주석, 금, 팔라듐 중 적어도 하나를 포함하여 형성된다. 또는 표면 처리층(160)은 유기물 보호막(Organic Solder ability Preservative; OSP)으로 형성된다. 그러나 표면 처리층(160)의 재질은 이에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 표면 처리층 재질 중 어느 것도 가능하다.
도 2는 본 발명의 제1 실시 예에 따른 인쇄회로기판을 형성하는 방법을 나타낸 순서도이다.
또한, 도 3 내지 도 15는 본 발명의 제1 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 2의 본 발명의 제1 실시 예에 따른 인쇄회로기판의 제조 방법의 순서도는 도 3 내지 도 15의 예시도를 참고하여 설명하도록 한다.
도 3을 참고하면, 제1 기판(110)이 형성된다.(도 2의 S110)
본 발명의 실시 예에 따르면, 제1 기판(110)은 제1 절연층(111)과 제1 회로층(112)을 포함한다.
본 발명의 실시 예에 따르면, 제1 절연층(111)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제1 절연층(111)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 제1 절연층(111)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 제1 절연층(111)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 제1 회로층(112)은 제1 절연층(111)의 상부 및 하부에 형성된다. 본 발명의 실시 예에 따르면, 제1 회로층(112)은 접합 패드(115)를 포함한다. 여기서, 접합 패드(115)는 제1 회로층(112) 중에서 추후 외부 부품과 전기적으로 연결되는 회로 패턴이다. 본 발명의 실시 예에 따르면, 접합 패드(115)는 추후 캐비티(미도시)가 형성되는 캐비티 영역(A)에 형성된다. 본 발명의 실시 예에서는 제1 절연층(111)의 상부에 형성된 제1 회로층(112)이 접합 패드(115)를 포함하는 것을 예시로 설명하도록 한다. 그러나 접합 패드(115)는 제1 절연층(111)의 하부에 형성된 제1 회로층(112)에 포함되는 것도 가능하다. 또한, 접합 패드(115)는 제1 절연층(111)의 상부 및 하부에 형성된 제1 회로층(112)에 모두 포함되는 것도 가능하다.
본 발명의 실시 예에 따르면, 제1 회로층(112)은 회로 기판 분야에서 사용되는 전도성 물질로 형성된다. 또한, 제1 회로층(112)은 추후 접합 패드(115) 상부에 형성될 배리어(미도시)와 상이한 재질로 형성된다. 이때, 제1 회로층(112)은 배리어(미도시)의 에칭액에 미반응하는 재질로 형성된다. 예를 들어, 배리어(미도시)가 티탄(Titanium; Ti)으로 형성된다면, 제1 회로층(112)은 구리(Copper; Cu)로 형성된다.
본 발명의 실시 예에 따르면, 제1 회로층(112)은 텐팅 공법(Tenting Process), SAP(Semi-Additive Process), MSAP(Modify Semi-Additive Process) 등 회로 기판 분야에서 사용되는 회로 패턴 형성 공법으로 형성된다.
본 발명의 실시 예에 따르면, 제1 기판(110)은 한 층 이상의 제1 절연층(111)과 제1 회로층(112)을 포함한다. 즉, 도 3에 도시된 바와 같이 제1 기판(110)은 다층의 제1 절연층(111)과 제1 회로층(112)으로 구성된다. 이때, 서로 다른 층에 형성된 제1 회로층(112) 간의 전기적 연결을 위한 비아가 형성된다. 또한, 제1 기판(110)은 한 층의 제1 절연층(111)과 제1 회로층(112)만으로 구성되는 것도 가능하다.
이후 설명에서 제1 절연층(111)의 상부를 기준으로 설명하도록 한다. 그러나 캐비티(미도시)가 형성되는 것을 제외하면, 제1 절연층(111) 하부에도 동일한 순서 및 방법이 적용됨은 당업자에게 자명한 사항이다. 또한, 당업자의 선택에 따라 제2 절연층(131)의 하부에도 캐비티(미도시)가 형성될 수 있다.
도 4를 참고하면, 접합 패드(115) 측면에 댐(120)이 형성된다.(도 2의 S120)
본 발명의 실시 예에 따르면, 댐(120)은 캐비티 영역(A) 내에서 제1 절연층(111) 상부에 형성된다. 이때, 댐(120)은 접합 패드(115)의 측면에 형성되어, 접합 패드(115)의 상면이 외부로 노출되도록 형성된다.
본 발명의 실시 예에 따르면, 댐(120)은 추후 제2 기판(미도시)이 형성될 때, 제2 절연층(미도시)이 흘러 접합 패드(115)를 덮어 불량이 발생하는 것을 방지한다. 예를 들어, 댐(120)은 솔더 레지스트로 형성된다.
도 5 내지 도 7을 참고하면, 배리어(220)가 형성된다.(도 2의 S130)
도 5를 참고하면, 제1 기판(110)과 댐(120)의 상부에 마스크(210)가 배치된다.
본 발명의 실시 예에 따르면, 마스크(210)에는 댐(120)에 의해서 노출된 접합 패드(115)를 외부로 노출하도록 개구부(215)가 형성된다. 즉, 마스크(210)는 제1 기판(110) 중에서 접합 패드(115)를 제외한 부분을 외부로부터 보호하도록 형성된다. 본 발명의 실시 예에 따르면, 마스크(210)는 접합 패드(115)에 도금이 수행될 때, 접합 패드(115) 이외의 구성을 도금 공정으로부터 보호하기 위해서 형성된다. 본 발명의 실시 예에서 마스크(210)는 캐비티 영역(A)의 댐(120)은 외부로 노출되지 않도록 형성되지만, 이는 당업자의 선택에 따라 변경되는 것도 가능하다. 댐(120) 역시 접합 패드(115)에 도금 공정을 수행할 때, 도금 레지스트의 역할을 수행하는 것도 가능하다. 즉, 마스크(210)와 댐(120)이 모두 도금 레지스트의 역할을 수행할 수 있으므로, 마스크(210)는 댐(120)의 적어도 일부를 노출하도록 개구부(215)가 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 마스크(210)는 회로 기판 분야에서 도금 레지스트로 사용되는 어떠한 것도 가능하다.
도 6을 참고하면, 배리어(220)가 형성된다.
본 발명의 실시 예에 따르면, 마스크(210)에 의해서 외부로 노출된 부분에 배리어(220)가 형성된다. 본 발명의 실시 예에 따르면, 배리어(220)는 스퍼터링(Sputtering) 공정에 의해서 형성된다.
본 발명의 실시 예에 따르면, 배리어(220)는 제1 회로층(112)과 상이한 재질로 형성된다. 또한, 배리어(220)는 추후 형성될 제2 회로층(미도시)과 상이한 재질로 형성된다. 이때, 배리어(220)는 제2 회로층(미도시)의 에칭액에 미반응하는 재질로 형성된다. 예를 들어, 제2 회로층(미도시)이 구리로 형성된다면, 배리어(220)는 티탄(Titaium; Ti)으로 형성된다.
본 발명의 실시 예에 따르면, 배리어(220)가 스퍼터링 공정으로 형성되므로 매우 얇게 형성된다.
도 7을 참고하면, 마스크(도 6의 210)가 제거된다.
도 8 내지 도 12를 참고하면, 캐비티(140)가 형성된 제2 기판(130)이 형성된다.(도 2의 S140)
도 8을 참고하면, 제2 절연층(131)이 형성된다.
본 발명의 실시 예에 따르면, 제2 절연층(131)은 캐비티 영역(A)에 대응되는 영역이 타발된 상태로 제1 기판(110) 상부에 형성된다.
본 발명의 실시 예에 따르면, 제2 절연층(131)은 통상적으로 층간 절연소재로 사용되는 복합 고분자 수지로 형성된다. 예를 들어, 제2 절연층(131)은 프리프레그, ABF(Ajinomoto Build up Film) 및 FR-4, BT(Bismaleimide Triazine) 등의 에폭시계 수지로 형성된다. 그러나 본 발명의 실시 예에서 제2 절연층(131)을 형성하는 물질이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 제2 절연층(131)은 회로 기판 분야에서 공지된 절연재 중에서 선택되어 형성되는 것이 가능하다.
본 발명의 실시 예에 따르면, 제2 절연층(131)은 제1 기판(110)에 적층 및 가압되어 형성된다. 이때, 고온 환경에 의해서 제2 절연층(131)이 흐름성이 높아진다. 이때, 댐(120)에 의해서 제2 절연층(131)이 캐비티 영역(A) 내로 흘러 들어오지 못하게 된다. 따라서 댐(120)에 의해서 제2 절연층(131)이 접합 패드(115)를 덮어 발생하는 불량을 방지한다.
본 발명의 실시 예에 따르면, 제2 절연층(131)은 상부에 금속층(135)이 형성된 상태로 제1 기판(110)에 적층된다. 금속층(135)은 제2 절연층(131)이 제1 기판(110)에 형성된 후에 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 금속층(135)은 회로 기판 분야에서 사용되는 전도성 금속으로 형성된다. 또한, 금속층(135)은 배리어(220)와 상이한 재질로 형성된다. 예를 들어, 금속층(135)은 구리로 형성된다.
도 9를 참고하면, 비아홀(136)이 형성된다.
본 발명의 실시 예에 따르면, 비아홀(136)은 제1 회로층(112) 상부에 형성되며, 제2 절연층(131)과 금속층(135)을 관통하도록 형성된다. 따라서, 비아홀(136)에 의해서 제1 회로층(112)의 상면이 외부로 노출된다.
본 발명의 실시 예에 따르면, 비아홀(136)은 회로 기판 분야에서 공지된 비아홀 가공 방법 중 어떠한 방법으로도 형성 가능하다. 예를 들어, 비아홀(136)은 레이저 가공 공정을 통해서 형성된다.
도 10을 참고하면, 도금이 수행된다.
본 발명의 실시 예에 따르면, 비아홀(136)과 금속층(135) 상부에 도금이 수행되어 도금층(137)이 형성된다.
본 발명의 실시 예에 따르면, 도금층(137)은 전해 도금 공정을 통해서 형성된다.
본 발명의 실시 예에 따르면, 도금층(137)은 회로 기판 분야에서 사용되는 전도성 금속으로 형성된다. 또한, 도금층(137)은 배리어(220)와 상이한 재질로 형성된다. 예를 들어, 도금층(137)은 구리로 형성된다.
도 11을 참고하면, 제2 회로층(132)이 형성된다.
본 발명의 실시 예에 따르면, 제2 절연층(131) 상부에 형성된 금속층(도 10의 135)과 도금층(도 10의 137)이 패터닝되어 제2 회로층(132)이 된다. 본 발명의 실시 예에 따르면, 금속층(도 10의 135)과 도금층(도 10의 137)의 일부분이 에칭액에 의해서 제거되어 제2 회로층(132)으로 패터닝된다. 이때, 캐비티 영역(A)에 형성된 금속층(도 10의 135)과 도금층(도 10의 137)도 제거되어 캐비티(140)가 형성된다.
본 발명의 실시 예에 따르면, 배리어(220)는 제2 회로층(132)이 패터닝될 때 사용되는 에칭액에 반응하지 않는다. 따라서, 배리어(220)는 제2 회로층(132)이 패터닝될 때, 에칭액으로부터 접합 패드(115)를 보호하게 된다.
이와 같이 도 8 내지 도 11의 단계에 의해서 캐비티(140)가 형성된 제2 기판(130)이 형성된다.
본 발명의 실시 예에 따르면, 도 8 내지 도 11이 반복 수행되어 제2 기판(130)이 다층의 제2 절연층(131)과 제2 회로층(132)을 갖도록 형성되는 것도 가능하다.
도 12를 참고하면, 보호층(150)이 형성된다.
본 발명의 실시 예에 따르면, 보호층(150)은 제2 기판(130) 상부에 형성되어 제2 회로층(132)을 덮도록 형성된다. 즉, 보호층(150)은 제2 회로층(132)을 외부로부터 보호하도록 형성된다. 이때, 보호층(150)은 제2 회로층(132) 중에서 외부와 전기적으로 연결되는 회로 패턴은 외부로 노출되도록 형성된다.
본 발명의 실시 예에 따르면, 보호층(150)은 내열성 피복 재료로 형성된다. 예를 들어, 보호층(150)은 솔더 레지스트로 형성된다.
도 13을 참고하면, 배리어(도 12의 220)가 제거된다.(도 2의 S150)
본 발명의 실시 예에 따르면, 배리어(도 12의 220)는 에칭액에 의해서 제거된다. 이때, 제1 회로층(112)은 배리어(도 12의 220)가 제거될 때 사용되는 에칭액에 반응하지 않는다. 따라서 배리어(도 12의 220)가 제거될 때, 접합 패드(115)는 제거되지 않는다.
본 발명의 실시 예에서 보호층(150)이 형성된 후에 배리어(도 12의 220)가 제거되는 것을 예시로 설명하였다. 그러나 배리어(도 12의 220)가 제거된 후 보호층(150)이 형성되는 것도 가능하다.
도 14를 참고하면, 표면 처리층(160)이 형성된다.
본 발명의 실시 예에 따르면, 표면 처리층(160)은 보호층(150)에 의해서 외부로 노출된 제2 회로층(132) 상부에 형성된다. 또한, 표면 처리층(160)은 캐비티(140)에 의해서 외부로 노출된 접합 패드(115) 상부에 형성된다.
본 발명의 실시 예에 따르면 표면 처리층(160)은 외부로 노출된 제2 회로층(132)과 접합 패드(115)가 부식 및 산화되는 것을 방지하기 위해서 형성된다. 예를 들어, 표면 처리층(160)은 니켈, 주석, 금, 팔라듐 등을 도금하여 형성된다. 또한, 표면 처리층(160)은 유기물 보호막(Organic Solder ability Preservative; OSP)을 코팅하여 형성된다. 이와 같이 표면 처리층(160)은 회로 기판 분야에서 공지된 표면 처리 방법으로 형성될 수 있다. 또한, 표면 처리층(160)의 물질은 이에 한정되는 것은 아니며, 회로 기판 분야에서 공지된 표면 처리층 물질 중 어느 것도 가능하다. 또는 당업자의 선택에 따라 표면 처리층을 형성하는 단계는 생략되는 것도 가능하다.
도 15는 본 발명의 제2 실시 예에 따른 인쇄회로기판을 형성하는 방법을 나타낸 순서도이다.
또한, 도 16 내지 도 25는 본 발명의 제2 실시 예에 따른 인쇄회로기판의 제조 방법을 나타낸 예시도이다.
도 15의 본 발명의 제2 실시 예에 따른 인쇄회로기판의 제조 방법의 순서도는 도 16 내지 도 25의 예시도를 참고하여 설명하도록 한다.
도 16을 참고하면, 제1 기판(110)이 형성된다.(도 15의 S210)
본 발명의 실시 예에 따른 제1 기판(110)에 관한 설명은 도 3과 동일하다. 따라서, 제1 기판(110)에 대한 설명은 생략하며, 자세한 설명은 도 3을 참고하도록 한다.
도 17을 참고하면, 댐(170)이 형성된다.(도 15의 S220)
본 발명의 실시 예에 따르면, 댐(170)은 캐비티 영역(A) 내에서 제1 절연층(111) 상부에 형성된다. 이때, 댐(170)은 접합 패드(115)의 측면과 상부에 형성되어, 접합 패드(115)의 상면의 일부가 외부로 노출되도록 형성된다. 예를 들어, 댐(170)은 솔더 레지스트로 형성된다.
도 18 내지 도 20을 참고하면, 배리어(220)가 형성된다.(도 15의 S230)
도 18을 참고하면, 제1 기판(110)과 댐(170)의 상부에 마스크(210)가 배치된다.
본 발명의 실시 예에 따르면, 마스크(210)에는 댐(170)에 의해서 노출된 접합 패드(115)를 외부로 노출하도록 개구부(215)가 형성된다. 즉, 마스크(210)는 제1 기판(110) 중에서 접합 패드(115)를 제외한 부분을 외부로부터 보호하도록 형성된다. 본 발명의 실시 예에 따르면, 마스크(210)는 접합 패드(115)에 도금이 수행될 때, 접합 패드(115) 이외의 구성을 도금 공정으로부터 보호하기 위해서 형성된다. 댐(170) 역시 접합 패드(115)에 도금 공정을 수행할 때, 도금 레지스트의 역할을 수행하는 것도 가능하다. 즉, 마스크(210)와 댐(170)이 모두 도금 레지스트의 역할을 수행할 수 있으므로, 마스크(210)는 댐(170)의 적어도 일부를 노출하도록 개구부(215)가 형성되는 것도 가능하다.
본 발명의 실시 예에 따르면, 마스크(210)는 회로 기판 분야에서 도금 레지스트로 사용되는 어떠한 것도 가능하다.
도 19를 참고하면, 배리어(220)가 형성된다.
본 발명의 실시 예에 따르면, 마스크(210)에 의해서 외부로 노출된 부분에 배리어(220)가 형성된다. 본 발명의 실시 예에 따르면, 배리어(220)는 스퍼터링(Sputtering) 공정에 의해서 형성된다.
본 발명의 실시 예에 따르면, 배리어(220)는 제1 회로층(112)과 상이한 재질로 형성된다. 또한, 배리어(220)는 추후 형성될 제2 회로층(미도시)과 상이한 재질로 형성된다. 이때, 배리어(220)는 제2 회로층(미도시)의 에칭액에 미반응하는 재질로 형성된다. 예를 들어, 제2 회로층(미도시)이 구리로 형성된다면, 배리어(220)는 티탄(Titaium; Ti)으로 형성된다.
도 20을 참고하면, 마스크(도 19의 210)가 제거된다.
도 21을 참고하면, 제2 기판(130)이 형성된다.(도 15의 S240)
본 발명의 실시 예에 따른 제2 기판(130)을 형성하는 방법은 제1 실시 예와 동일하다. 따라서, 제2 기판(130)을 형성하는 방법에 대한 자세한 설명은 도 8 내지 도 11을 참고하도록 한다.
도 22를 참고하면, 보호층(150)이 형성된다.
본 발명의 실시 예에 따르면, 보호층(150)은 제2 기판(130) 상부에 형성되어 제2 회로층(132)을 덮도록 형성된다. 이때, 보호층(150)은 제2 회로층(132) 중에서 외부와 전기적으로 연결되는 회로 패턴은 외부로 노출되도록 형성된다. 본 발명의 실시 예에 따르면, 보호층(150)은 내열성 피복 재료로 형성된다. 예를 들어, 보호층(150)은 솔더 레지스트로 형성된다.
도 23을 참고하면, 배리어(도 22의 220)가 제거된다.(도 15의 S250)
본 발명의 실시 예에 따르면, 배리어(도 22의 220)는 에칭액에 의해서 제거된다. 이때, 제1 회로층(112)은 배리어(도 22의 220)가 제거될 때 사용되는 에칭액에 반응하지 않는다. 따라서 배리어(도 22의 220)가 제거될 때, 접합 패드(115)는 제거되지 않는다.
도 24를 참고하면, 댐(170)이 패터닝된다.(도 16의 S260)
본 발명의 실시 예에 따르면, 댐(170)은 접합 패드(115)의 일부를 덮도록 형성된다. 본 발명의 실시 예에 따르면, 이 단계에서는 접합 패드(115)의 상면이 외부로 노출되도록 댐(170)이 패터닝된다.
본 발명의 실시 예에서 보호층(150)이 형성된 후에 배리어(220)가 제거되는 것을 예시로 설명하였다. 그러나 배리어(220)가 제거된 후 보호층(150)이 형성되는 것도 가능하다.
도 25를 참고하면, 표면 처리층(160)이 형성된다.
본 발명의 실시 예에 따르면, 표면 처리층(160)은 보호층(150)에 의해서 외부로 노출된 제2 회로층(132) 상부에 형성된다. 또한, 표면 처리층(160)은 캐비티(140)에 의해서 외부로 노출된 접합 패드(115) 상부에 형성된다.
본 발명의 실시 예에 따르면, 표면 처리층(160)은 회로 기판 분야에서 공지된 표면 처리 방법과 표면 처리 물질로 형성될 수 있다. 또는 당업자의 선택에 따라 표면 처리층을 형성하는 단계는 생략되는 것도 가능하다.
종래에는 제2 회로층(132)을 형성할 때 사용되는 에칭액으로부터 접합 패드(115)를 보호하기 위해서 두꺼운 드라이 필름(미도시)을 사용하였다. 사용되는 고 내열성 드라이 필름 중 가장 낮은 두께는 대략 15um이다. 그러나 이보다 낮은 두께를 갖는 절연층이 드라이 필름 주변에 형성될 수 있다. 이때, 드라이 필름의 두께에 의해서 드라이 필름과 캐비티가 형성되는 제2 절연층(131)의 높이 차에 의한 단차가 형성된다. 따라서, 제2 절연층(131)과 드라이 필름 상부에 형성된 금속층(135) 및 도금층(137)도 단차 구조로 형성된다. 이는 제2 회로층(132) 형성 시 형성되는 에칭 레지스트의 밀착성을 저해하게 된다. 이와 같은 경우 에칭 레지스트가 금속층(135) 및 도금층(137)과 제대로 밀착되지 않아 제2 회로층(132)의 불량 및 캐비티(140)가 설계된 수치와 다르게 형성되는 문제가 발생될 수 있다. 또한, 드라이 필름을 제거할 때 제대로 제거되지 않아 잔사가 발생할 수 있다.
그러나 본 발명의 실시 예에 따르면, 종래의 드라이 필름 대신에 스퍼터링 공정으로 얇게 형성된 배리어(220)가 접합 패드(115)의 노출된 부분에 형성된다. 따라서, 제2 절연층(131)과 드라이 필름 간의 단차 문제를 해결할 수 있다. 이에 따라 드라이 필름에 의한 단차로 발생하는 제2 회로층(132)의 불량 및 캐비티(140)의 치수 문제 등이 해결될 수 있다. 또한, 본 발명의 실시 예에 따르면, 드라이 필름을 사용하지 않기 때문에 드라이 필름의 잔사 문제를 해결할 수 있다.
이상 본 발명을 구체적인 실시 예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100: 인쇄회로기판
110: 제1 기판
111: 제1 절연층
112: 제1 회로층
115: 접합 패드
120, 170: 댐
130: 제2 기판
131: 제2 절연층
132: 제2 회로층
135: 금속층
136: 비아홀
137: 도금층
140: 캐비티
150: 보호층
160: 표면 처리층
210: 마스크
215: 개구부
220: 배리어

Claims (18)

  1. 제1 절연층 및 상기 제1 절연층 상부에 형성되며 접합 패드를 포함하는 제1 회로층을 포함하는 제1 기판;
    상기 제1 기판의 상부에 형성되며, 상기 접합 패드를 외부로 노출하는 캐비티가 형성된 제2 기판; 및
    상기 접합 패드와 캐비티 내벽 사이에 형성된 댐;
    을 포함하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 댐은 솔더 레지스트로 형성되는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 제2 기판은 한 층 이상의 제2 절연층과 한 층 이상의 제2 회로층을 포함하는 인쇄회로기판.
  4. 청구항 1에 있어서,
    상기 제2 기판 상부에 형성되는 보호층을 더 포함하는 인쇄회로기판.
  5. 청구항 4에 있어서,
    상기 보호층은 솔더 레지스트로 형성되는 인쇄회로기판.
  6. 청구항 1에 있어서,
    상기 제1 기판은 상기 제1 절연층 및 제1 회로층을 한 층 이상 포함하는 인쇄회로기판.
  7. 제1 절연층 및 상기 제1 절연층 상부에 형성되며 접합 패드를 포함하는 제1 회로층을 포함하는 제1 기판을 형성하는 단계;
    상기 접합 패드 측면에 댐을 형성하는 단계;
    상기 댐과 외부로 노출된 접합 패드에 배리어를 형성하는 단계;
    상기 제1 기판 상부에 캐비티가 형성된 제2 기판을 형성하는 단계; 및
    상기 배리어를 제거하는 단계;
    를 포함하는 인쇄회로기판의 제조 방법.
  8. 청구항 7에 있어서,
    상기 제1 기판을 형성하는 단계에서,
    상기 제1 기판은 상기 제1 절연층 및 제1 회로층을 한 층 이상 포함하도록 형성되는 인쇄회로기판의 제조 방법.
  9. 청구항 7에 있어서,
    상기 댐을 형성하는 단계에서,
    상기 댐은 상기 접합 패드 상부에 더 형성되며, 상기 접합 패드 상면의 일부를 외부로 노출하도록 형성되는 인쇄회로기판의 제조 방법.
  10. 청구항 9에 있어서,
    상기 배리어를 제거하는 단계 이후에,
    상기 접합 패드 상면에 형성된 댐을 제거하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
  11. 청구항 7에 있어서,
    상기 댐은 솔더 레지스트로 형성되는 인쇄회로기판의 제조 방법.
  12. 청구항 7에 있어서,
    상기 배리어를 형성하는 단계에서,
    상기 배리어는 스퍼터링(Sputtering) 방법으로 형성되는 인쇄회로기판의 제조 방법.
  13. 청구항 7에 있어서,
    상기 배리어는 상기 접합 패드와 상이한 재질로 형성되는 인쇄회로기판의 제조 방법.
  14. 청구항 13에 있어서,
    상기 배리어와 접합 패드는 반응하는 에칭액의 종류가 서로 상이한 인쇄회로기판의 제조 방법.
  15. 청구항 7에 있어서,
    상기 제2 기판을 형성하는 단계에서,
    상기 제2 기판은 한 층 이상의 제2 절연층과 한 층 이상의 제2 회로층을 포함하는 인쇄회로기판의 제조 방법.
  16. 청구항 15에 있어서,
    상기 배리어는 상기 제2 회로층과 상이한 재질로 형성되는 인쇄회로기판의 제조 방법.
  17. 청구항 16에 있어서,
    상기 배리어와 제2 회로층은 반응하는 에칭액의 종류가 서로 상이한 인쇄회로기판의 제조 방법.
  18. 청구항 7에 있어서,
    상기 제2 기판을 형성하는 단계 이후에,
    상기 제2 기판 상부에 보호층을 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
KR1020150021766A 2015-02-12 2015-02-12 인쇄회로기판 및 인쇄회로기판의 제조 방법 KR20160099381A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150021766A KR20160099381A (ko) 2015-02-12 2015-02-12 인쇄회로기판 및 인쇄회로기판의 제조 방법
US15/041,925 US10306778B2 (en) 2015-02-12 2016-02-11 Printed circuit board with dam around cavity and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150021766A KR20160099381A (ko) 2015-02-12 2015-02-12 인쇄회로기판 및 인쇄회로기판의 제조 방법

Publications (1)

Publication Number Publication Date
KR20160099381A true KR20160099381A (ko) 2016-08-22

Family

ID=56622567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150021766A KR20160099381A (ko) 2015-02-12 2015-02-12 인쇄회로기판 및 인쇄회로기판의 제조 방법

Country Status (2)

Country Link
US (1) US10306778B2 (ko)
KR (1) KR20160099381A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
TWI595812B (zh) * 2016-11-30 2017-08-11 欣興電子股份有限公司 線路板結構及其製作方法
KR101917759B1 (ko) * 2016-12-13 2018-11-12 주식회사 에스아이 플렉스 연성 인쇄 회로 기판의 내층 무차폐 제조 방법 및 연성 인쇄 회로 기판
FR3069127B1 (fr) * 2017-07-13 2019-07-26 Safran Electronics & Defense Carte electronique comprenant des cms brases sur des plages de brasage enterrees
CN109166839B (zh) * 2018-08-30 2020-06-16 业成科技（成都）有限公司 接合垫的区域结构
US10804205B1 (en) 2019-08-22 2020-10-13 Bridge Semiconductor Corp. Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same
CN112951797B (zh) * 2021-01-27 2022-10-14 维沃移动通信有限公司 指纹模组、电子设备及指纹模组加工方法
KR20230068133A (ko) * 2021-11-10 2023-05-17 삼성전기주식회사 인쇄회로기판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886433B2 (en) 2007-01-16 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded PCB

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4354895A (en) * 1981-11-27 1982-10-19 International Business Machines Corporation Method for making laminated multilayer circuit boards
US5072283A (en) * 1988-04-12 1991-12-10 Bolger Justin C Pre-formed chip carrier cavity package
JPH0634448B2 (ja) * 1988-07-25 1994-05-02 株式会社日立製作所 多層プリント配線板及びその製造方法
JPH0628941B2 (ja) * 1988-09-20 1994-04-20 株式会社日立製作所 回路基板及びその製造方法
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
US5378857A (en) * 1993-01-15 1995-01-03 Advanced Interconnection Technology, Inc. Directly bondable termination for a fixed discrete wire
US5677715A (en) * 1994-12-06 1997-10-14 Xerox Corporation Pivoting cap actuating assembly for printheads
US5759737A (en) * 1996-09-06 1998-06-02 International Business Machines Corporation Method of making a component carrier
US6204454B1 (en) * 1997-12-27 2001-03-20 Tdk Corporation Wiring board and process for the production thereof
KR100791281B1 (ko) * 1998-05-19 2008-01-04 이비덴 가부시키가이샤 프린트배선판 및 프린트배선판의 제조방법
US6596384B1 (en) * 2002-04-09 2003-07-22 International Business Machines Corporation Selectively roughening conductors for high frequency printed wiring boards
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
US6921860B2 (en) * 2003-03-18 2005-07-26 Micron Technology, Inc. Microelectronic component assemblies having exposed contacts
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
TWI225670B (en) * 2003-12-09 2004-12-21 Advanced Semiconductor Eng Packaging method of multi-chip module
KR20060026130A (ko) * 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
US20060162957A1 (en) * 2005-01-24 2006-07-27 Jorg Kindermann Printed circuit board, printed circuit module and method for producing a printed circuit board
JP2006229115A (ja) * 2005-02-21 2006-08-31 North:Kk 配線基板製造用金属部材と、それを用いた配線基板の製造方法
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
AT11663U1 (de) * 2007-02-16 2011-02-15 Austria Tech & System Tech Haftverhinderungsmaterial, verfahren zum entfernen eines teilbereichs einer flächigen materialschicht sowie mehrlagige struktur und verwendung hiefür
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
TWI332813B (en) * 2007-05-11 2010-11-01 Unimicron Technology Corp Process of structure with embedded circuit
KR100896810B1 (ko) * 2007-10-16 2009-05-11 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP5322531B2 (ja) * 2008-05-27 2013-10-23 新光電気工業株式会社 配線基板の製造方法
US8963016B2 (en) * 2008-10-31 2015-02-24 Taiyo Yuden Co., Ltd. Printed wiring board and method for manufacturing same
KR101063454B1 (ko) * 2008-12-08 2011-09-08 삼성전기주식회사 인쇄회로기판 제조 방법
KR101089959B1 (ko) * 2009-09-15 2011-12-05 삼성전기주식회사 인쇄회로기판 및 그의 제조 방법
US9332642B2 (en) * 2009-10-30 2016-05-03 Panasonic Corporation Circuit board
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR101067216B1 (ko) * 2010-05-24 2011-09-22 삼성전기주식회사 인쇄회로기판 및 이를 구비하는 반도체 패키지
TWI400998B (zh) * 2010-08-20 2013-07-01 Nan Ya Printed Circuit Board 印刷電路板及其製造方法
WO2012053728A1 (en) * 2010-10-20 2012-04-26 Lg Innotek Co., Ltd. Printed circuit board and method for manufacturing the same
US8865525B2 (en) * 2010-11-22 2014-10-21 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
KR101216864B1 (ko) * 2010-12-29 2012-12-28 한국이엔에쓰 주식회사 인쇄회로기판 및 그 제조방법
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
CN103635006B (zh) * 2012-08-23 2016-09-28 富葵精密组件(深圳)有限公司 电路板及其制作方法
TWI536508B (zh) * 2012-08-24 2016-06-01 Ngk Spark Plug Co Wiring board
US9406552B2 (en) * 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8975531B2 (en) * 2013-01-22 2015-03-10 International Business Machines Corporation Composite copper wire interconnect structures and methods of forming
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6161437B2 (ja) * 2013-07-03 2017-07-12 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP6223909B2 (ja) * 2013-07-11 2017-11-01 新光電気工業株式会社 配線基板及びその製造方法
KR101548816B1 (ko) * 2013-11-11 2015-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20160037645A1 (en) * 2014-08-01 2016-02-04 Samsung Electro-Mechanics Co., Ltd. Embedded board and method of manufacturing the same
JP2016039290A (ja) * 2014-08-08 2016-03-22 イビデン株式会社 プリント配線板および半導体パッケージ
JP2016051870A (ja) * 2014-09-02 2016-04-11 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP6503687B2 (ja) * 2014-10-23 2019-04-24 イビデン株式会社 プリント配線板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7886433B2 (en) 2007-01-16 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing a component-embedded PCB

Also Published As

Publication number Publication date
US20160242277A1 (en) 2016-08-18
US10306778B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
KR20160099381A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US8891245B2 (en) Printed wiring board
JP7074409B2 (ja) 素子内蔵型印刷回路基板
KR102472945B1 (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
US20160037645A1 (en) Embedded board and method of manufacturing the same
KR101601815B1 (ko) 임베디드 기판, 인쇄회로기판 및 그 제조 방법
US9793250B2 (en) Package board, method for manufacturing the same and package on package having the same
KR102194718B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR20160016215A (ko) 인쇄회로기판 및 그 제조방법
US9848492B2 (en) Printed circuit board and method of manufacturing the same
US20150342046A1 (en) Printed circuit board, method for maufacturing the same and package on package having the same
KR102473416B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
JP6798076B2 (ja) エンベデッド基板及びエンベデッド基板の製造方法
KR102249660B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
KR20130053946A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20130013639A (ko) 인쇄회로기판 제조 방법
KR102268384B1 (ko) 전자소자 내장기판 및 그 제조 방법
KR20160016494A (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
KR102333097B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20160084083A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20160014433A (ko) 캐리어 기판 및 이를 이용한 인쇄회로기판의 제조 방법
KR101022096B1 (ko) 부품 실장형 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application