JP2014007197A - 部品実装基板の製造方法 - Google Patents

部品実装基板の製造方法 Download PDF

Info

Publication number
JP2014007197A
JP2014007197A JP2012140083A JP2012140083A JP2014007197A JP 2014007197 A JP2014007197 A JP 2014007197A JP 2012140083 A JP2012140083 A JP 2012140083A JP 2012140083 A JP2012140083 A JP 2012140083A JP 2014007197 A JP2014007197 A JP 2014007197A
Authority
JP
Japan
Prior art keywords
component mounting
conductive paste
adhesive layer
printed wiring
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012140083A
Other languages
English (en)
Other versions
JP5311162B1 (ja
Inventor
Hirotaka Ueda
啓貴 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2012140083A priority Critical patent/JP5311162B1/ja
Application granted granted Critical
Publication of JP5311162B1 publication Critical patent/JP5311162B1/ja
Publication of JP2014007197A publication Critical patent/JP2014007197A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】リフロー工程やアンダーフィル工程が不要で電子部品や基板への温度負荷を小さくし、実装部分の接続安定性を向上させて基板の接続信頼性を高める。
【解決手段】部品実装基板1は、基板の表層に形成された接着層41と、接着層41上に形成された、電子部品110,120の実装箇所が開口された部品実装部42,43を有するフィルム材40と、接着層41における基板の配線12a,12b上のビア開口45に充填形成された導電性ペーストビア44と、導電性ペーストビア44に電極111,121が接続されるようにフィルム材40の部品実装部42,43内の接着層41上に実装された電子部品110,120とを備え、電子部品110,120の電極111,121と導電性ペーストビア44とが直接接続されている。
【選択図】図1

Description

この発明は、電子部品が表面実装された部品実装基板及びその製造方法並びに部品実装基板実装体に関する。
一般的に、電子部品の基板への実装には半田材料が用いられている(例えば、特許文献1参照)。近年は環境面に考慮して、鉛(Pb)フリータイプの半田が主流となっているが、通常、半田は接続信頼性は高いが、融点が200℃以上と高いこと、再加熱時に再溶融することなどを考慮して使用する必要がある。
特開2010−10671号公報
しかしながら、現状の半田使用に際しては、部品実装に関して半田接続時やリフロー時、アンダーフィル時などの温度変化が大きく、電子部品や基板への温度負荷が大きいという問題がある。特に、アンダーフィル後の樹脂中にボイド等の不良があると、2次実装のリフロー時に再溶融した半田が流れ込み、実装部分の破損に繋がるおそれがあるという問題がある。
この発明は、上述した従来技術による問題点を解消し、リフロー工程やアンダーフィル工程が不要で電子部品や基板への温度負荷を小さくし、実装部分の接続安定性を向上させて基板の接続信頼性を高めることができる部品実装基板及びその製造方法並びに部品実装基板実装体を提供することを目的とする。
本発明に係る部品実装基板は、樹脂基材に配線パッドを含む配線パターン及びビアが形成されたプリント配線板を複数積層すると共に電子部品を表面実装してなる部品実装基板であって、基板の表層に形成され前記配線パッドの上にビア開口が形成された接着層と、前記接着層における前記ビア開口に形成された導電性ペーストビアと、前記導電性ペーストビアに電極が直接接続される前記接着層上に実装された電子部品とを備えたことを特徴とする。
本発明に係る部品実装基板によれば、電子部品が、基板の表層に形成された接着層上に、接着層における基板の配線パッド上のビア開口に充填形成された導電性ペーストビアに電極が接続されるように実装されるので、半田材料が不要でリフロー及びアンダーフィル工程がなくても電子部品を確実に実装することができる。これにより、実装部分の接続安定性を向上させ、基板の接続信頼性を高めることができる。
本発明に係る部品実装基板実装体は、上記部品実装基板を実装基板の実装面上に実装したものである。
本発明に係る部品実装基板の製造方法は、樹脂基材に配線パッドを含む配線パターン及びビアが形成されたプリント配線板を複数積層すると共に電子部品を表面実装してなる部品実装基板の製造方法であって、複数の樹脂基材に前記配線パターン及びビアの少なくとも一つを形成して複数のプリント配線板を形成する工程と、表層となる前記プリント配線板の表面に、前記配線パッドの上にビア開口が形成された接着層を形成する工程と、前記接着層における前記ビア開口に導電性ペーストを充填し、導電性ペーストビアを形成する工程と、前記導電性ペーストビアに電極が直接接続されるように前記電子部品を前記接着層上に実装する工程と、前記電子部品が実装された前記プリント配線板上に副資材を配置して複数の前記プリント配線板を200℃以下の温度で熱圧着して一括積層する工程とを備えたことを特徴とする。
本発明に係る部品実装基板の製造方法によれば、上記部品実装基板と同様の作用効果を奏すると共に、200℃以下の温度で熱圧着して一括積層するので、電子部品や基板への温度負荷を低減することができる。
本発明によれば、リフロー工程やアンダーフィル工程が不要で電子部品や基板への温度負荷を小さくし、実装部分の接続安定性を向上させて基板の接続信頼性を高めることができる。
本発明の一実施形態に係る部品実装基板を示す断面図である。 同部品実装基板の製造方法による製造工程を示すフローチャートである。 同部品実装基板の製造方法による製造工程を示すフローチャートである。 同部品実装基板を製造工程毎に示す断面図である。 同部品実装基板を製造工程毎に示す断面図である。 同部品実装基板を製造工程毎に示す断面図である。 同部品実装基板を製造工程毎に示す断面図である。 本発明の一実施形態に係る部品実装基板実装体を示す断面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る部品実装基板及びその製造方法並びに部品実装基板実装体を詳細に説明する。図1は、本発明の一実施形態に係る部品実装基板を示す断面図である。図1に示すように、部品実装基板1は、第1プリント配線板10と、第2プリント配線板20と、第3プリント配線板30とを備える。
また、部品実装基板1は、表層の第1プリント配線板10上に実装された複数の電子部品110,120を備える。部品実装基板1は、第1〜第3プリント配線板10〜30と、電子部品110,120とを熱圧着により一括積層した構造を備えている。電子部品110,120は、第1プリント配線板10の表面上に接着層41を介して配置されたフィルム材40に形成された開口からなる部品実装部42,43において、電極111,121が導電性ペーストビア44と直接接続される状態で接着層41上に実装されている。
第1、第2及び第3プリント配線板10,20,30は、それぞれ第1、第2及び第3樹脂基材11,21,31と、これら第1〜第3樹脂基材11〜31の少なくとも片面に形成された配線12a,12b,22,32と、例えば第1及び第2樹脂基材11,21に形成されたビアホール2内に充填形成された導電性ペーストからなる層間接続用ビア13,23とを備える。これら第1〜第3プリント配線板10〜30は、片面CCLや両面CCLで構成することができる。
第1〜第3樹脂基材11〜31は、それぞれ例えば厚さ25μm程度の樹脂フィルムにより構成されている。樹脂フィルムとしては、例えばポリイミド、ポリオレフィン、液晶ポリマー(LCP)などを用いることができる。配線12a,12b,22,32は、例えばパターン形成された銅箔からなる。なお、第1プリント配線板10の配線12a,12bの図示部分は、電子部品110,120の電極111,121と電気的に接続される配線パッドとして機能する。
電子部品110は、例えばトランジスタ、集積回路(IC)、ダイオード等の半導体素子からなる。電子部品120は、抵抗器、コンデンサ、リレー、圧電素子等からなる。図1に示す電子部品110は、例えば再配線を施したWLP(Wafer Level Package)を示している。電子部品110の電極形成面111bには、パッド111c上に形成された複数の電極(再配線電極)111が設けられ、その周囲には絶縁層111dが形成されている。
層間接続用ビア13,23及び導電性ペーストビア44は、ビアホール2及び接着層41の配線12a,12b上に形成されたビア開口45内にそれぞれ充填された導電性ペーストからなる。導電性ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄等から選択される少なくとも1種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも1種類の低融点の金属粒子とを含む。そして、導電性ペーストは、これらの金属粒子に、エポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
このように構成された導電性ペーストは、含有された低融点の金属が200℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。従って、各ビアと配線との接続部は、一括積層の熱圧着時に金属間化合物により合金化される。
なお、導電ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。その他、導電ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。
この場合、導電ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電ペーストのビアホールへの充填方法としては、例えば印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。なお、第1〜第3プリント配線板10〜30及びフィルム材40は、接着層9及び接着層41を介して積層されている。接着層9,41は、例えば熱硬化性樹脂からなる。
次に、本実施形態に係る部品実装基板1の製造方法について説明する。
図2A及び図2Bは、部品実装基板の製造方法による製造工程を示すフローチャートである。また、図3〜図6は、部品実装基板を製造工程毎に示す断面図である。なお、第2及び第3プリント配線板20,30については、第1プリント配線板10の製造工程と同様の工程で製造することができるので、特に明記しない限りここでは説明を省略する。
まず、図2Aを参照しながら、第1プリント配線板10の製造工程について説明する。図3(a)に示すように、第1樹脂基材11の一方の面にベタ状態の銅箔等からなる導体層12cが形成された片面CCLを準備する(ステップS100)。次に、導体層12c上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、図3(b)に示すように、配線12a,12b等の配線パターンを形成する(ステップS102)。
ステップS100にて使用する片面CCLは、例えば厚さ12μm程度の銅箔からなる導体層12cに、厚さ25μm程度の第1樹脂基材11を貼り合わせた構造からなる。この片面CCLとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを使用することができる。
その他、片面CCLとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層12cを形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたものなどを用いることもできる。
なお、第1樹脂基材11は必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマー等のプラスチックフィルムからなるものであってもよい。また、ステップS102でのエッチングには塩化第二鉄や塩化第二銅などを主成分とするエッチャントを用いることができる。
配線パターンを形成したら、図3(c)に示すように、第1樹脂基材11の配線12a,12b形成面側と反対側の面に、接着材9aを加熱圧着により貼り付ける(ステップS104)。ステップS104にて貼り付けられる接着材9aとしては、例えば厚さ25μm程度のエポキシ系熱硬化性フィルムを用いることができる。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて接着材9aが硬化しない温度で0.3MPaの圧力によりプレスしてこれらを貼り合わせることが挙げられる。
なお、接着層9や接着材9aに用いられる層間接着材は、エポキシ系の熱硬化性樹脂のみならず、アクリル系の接着材や、熱可塑性ポリイミドなどに代表される熱可塑性接着材などが挙げられる。また、層間接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであってもよい。これは、接着層41についても同様である。
そして、図3(d)に示すように、貼り付けた接着材9a側から、例えば配線12aに向かって、例えばUV−YAGレーザ装置を用いてレーザ光を照射して、接着材9a及び第1樹脂基材11を貫通するビアホール2を所定箇所に形成する(ステップS106)。なお、形成されたビアホール2内には、形成後に例えばプラズマデスミア処理が施される。
ステップS106にて形成されるビアホール2は、その他、炭酸ガスレーザ(COレーザ)やエキシマレーザなどで形成してもよいし、ドリル加工や化学的なエッチングなどにより形成してもよい。また、デスミア処理は、CF及びO(四フッ化メタン+酸素)の混合ガスにより行うことができるが、Ar(アルゴン)などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。
ビアホール2を形成したら、図3(e)に示すように、形成したビアホール2内に、例えばスクリーン印刷等により上述したような導電性ペーストを充填して層間接続用ビア13を形成し(ステップS108)、接着層9が備えられた第1樹脂基材11を有する第1プリント配線板10を製造する。なお、第2及び第3プリント配線板20,30についても同様に製造でき、更に多層の場合はその他のプリント配線板を形成して準備しておけばよい。
こうして第1〜第3プリント配線板10〜30を作製したら、図2B及び図4(a)に示すように、層間接続用ビア13,23と配線22,32とを、電子部品用実装機で位置合わせして、各接着層9及び層間接続用ビア13,23の導電性ペーストが硬化していない状態で各プリント配線板10〜30を位置決めし、図4(b)に示すように、積層する(ステップS120)。
次に、図5(a)に示すように、例えば第1プリント配線板10の配線12a,12bに対応する電子部品110,120の実装箇所が予め開口された部品実装部42,43を有するフィルム材40を、接着層41を介して第1プリント配線板10の表面に配置する(ステップS122)。
そして、図5(b)に示すように、第1プリント配線基板10上の接着層41における配線12a,12b上に、上述したようにレーザ光を照射してビア開口45を形成し(ステップS124)、図5(c)に示すように、形成したビア開口45内にスクリーン印刷等により導電性ペーストを充填して導電性ペーストビア44を形成する(ステップS126)。
こうして導電性ペースト44を形成したら、図5(d)に示すように、部品実装部42,43に電子部品110,120を配置して、電極111,121と導電性ペーストビア44とが熱圧着時に接続されるように、各電子部品110,120をフィルム材40の部品実装部42,43内の接着層41上に実装する(ステップS128)。図示の状態では、電子部品110の電極111が導電性ペーストビア44と接していないが、接着層41上への実装時に接するように導電性ペーストビア44が形成されていても良い。
その後、図6(a)に示すように、電子部品110,120を実装した第1プリント配線板10上(すなわち、フィルム材40及び電子部品110,120上)に、圧力や温度で第1プリント配線板10の表面形状に変形可能な熱可塑性樹脂等からなる副資材50を配置する(ステップS130)。
最後に、図6(b)に示すように、例えば真空プレス機を用いて、1kPa以下の減圧雰囲気中にて図中白抜き矢印で示すように、副資材50と共に各プリント配線板10〜30を、200℃以下の温度で加熱して加圧することで、熱圧着により一括積層し(ステップS132)、副資材50を除去して(ステップS134)、図1に示すような部品実装基板1を製造する。副資材50は、電子部品110,120の厚さよりも十分厚く形成され、部品実装基板1との接触面には、例えばフッ素樹脂などがコーティングされた易離型処理が施されていても良い。
一括積層時には、層間の各接着層9や表層の接着層41、各樹脂基材11〜31等の硬化と同時に、ビアホール2やビア開口45に充填された層間接続用ビア13,23や導電性ペーストビア44の導電性ペーストの硬化及び合金化が行われる。従って、導電性ペーストと接する配線12a,12b,22,32や電極111,121との間には、上述したような金属間化合物の合金層が形成される。
このように構成された部品実装基板1は、電子部品110,120の電極111,121と基板との接続に導電性ペーストビア44が用いられているので、部品実装後のリフロー工程での半田材料の再溶融が発生しない。また、接着層41に形成したビア開口45に導電性ペーストを充填した後に電子部品110,120を熱圧着するので、一括で部品接続用のビアとアンダーフィルを形成することができる。
また、アンダーフィルの充填形成を考慮する必要がないので、部品実装部42,43の開口寸法を電子部品110,120の外寸に合わせることができ、電子部品110,120とのギャップを狭くして、部品実装基板1の全体の高さを抑えることができる。更に、副資材50により電子部品110,120を加圧するので、部品高さの違いにより生じる加圧のばらつきを緩和して機械的強度のばらつきを小さくすることができる。
また、熱圧着での加熱温度が200℃以下であるため、電子部品110,120の特性変化や各プリント配線板10〜30の反り、残留応力などを従来に比べて抑えることができる。そして、ソルダーレジストの代わりに副資材50を用いるので、製造工程が簡略化されるだけでなく、部品実装後のリフロー及びアンダーフィル工程が不要となり、従来よりも低コスト化を図ることができる。
図7は、本発明の一実施形態に係る部品実装基板実装体を示す断面図である。図7に示すように、部品実装基板実装体1Aは、上述した部品実装基板1に、例えば第3プリント配線板30に形成した層間接続用ビア33を介して電気的に接続された第4プリント配線板60を加えた上で、実装基板90の実装面91上に半田バンプ92を介して実装したものである。
第4プリント配線板60は、例えば両面CCLからなり、第4樹脂基材61の両面の配線62がめっきビアにより導通された構造を備えている。また、実装基板90の実装面91側の表面には、ソルダーレジスト69が形成されている。半田バンプ92は、このソルダーレジスト69側の配線62上に形成されている。このように構成された部品実装基板実装体1Aにおいても、上記部品実装基板1と同様の作用効果を奏することができる。
1 部品実装基板
1A 部品実装基板実装体
2 ビアホール
9,41 接着層
10 第1プリント配線板
11 第1樹脂基材
12a,12b 配線
13,23 層間接続用ビア
20 第2プリント配線板
21 第2樹脂基材
22 配線
30 第3プリント配線板
31 第3樹脂基材
32 配線
40 フィルム材
42,43 部品実装部
44 導電性ペーストビア
45 ビア開口
110,120 電子部品

Claims (3)

  1. 樹脂基材に配線パッドを含む配線パターン及びビアが形成されたプリント配線板を複数積層すると共に電子部品を表面実装してなる部品実装基板であって、
    基板の表層に形成され前記配線パッドの上にビア開口が形成された接着層と、
    前記接着層における前記ビア開口に形成された導電性ペーストビアと、
    前記導電性ペーストビアに電極が直接接続される前記接着層上に実装された電子部品とを備えた
    ことを特徴とする部品実装基板。
  2. 請求項1記載の部品実装基板を実装基板の実装面上に実装した部品実装基板実装体。
  3. 樹脂基材に配線パッドを含む配線パターン及びビアが形成されたプリント配線板を複数積層すると共に電子部品を表面実装してなる部品実装基板の製造方法であって、
    複数の樹脂基材に前記配線パターン及びビアの少なくとも一つを形成して複数のプリント配線板を形成する工程と、
    表層となる前記プリント配線板の表面に、前記配線パッドの上にビア開口が形成された接着層を形成する工程と、
    前記接着層における前記ビア開口に導電性ペーストを充填し、導電性ペーストビアを形成する工程と、
    前記導電性ペーストビアに電極が直接接続されるように前記電子部品を前記接着層上に実装する工程と、
    前記電子部品が実装された前記プリント配線板上に副資材を配置して複数の前記プリント配線板を200℃以下の温度で熱圧着して一括積層する工程とを備えた
    ことを特徴とする部品実装基板の製造方法。
JP2012140083A 2012-06-21 2012-06-21 部品実装基板の製造方法 Active JP5311162B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012140083A JP5311162B1 (ja) 2012-06-21 2012-06-21 部品実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012140083A JP5311162B1 (ja) 2012-06-21 2012-06-21 部品実装基板の製造方法

Publications (2)

Publication Number Publication Date
JP5311162B1 JP5311162B1 (ja) 2013-10-09
JP2014007197A true JP2014007197A (ja) 2014-01-16

Family

ID=49529545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012140083A Active JP5311162B1 (ja) 2012-06-21 2012-06-21 部品実装基板の製造方法

Country Status (1)

Country Link
JP (1) JP5311162B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018025617A1 (ja) * 2016-08-03 2018-02-08 株式会社村田製作所 変形検知センサ、電子機器、および変形検知センサの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10103695A (ja) * 1996-09-27 1998-04-21 Kurita Kogyo:Kk 床暖房方法及び床暖房に使用する放熱管
WO2006027876A1 (ja) * 2004-09-03 2006-03-16 Murata Manufacturing Co., Ltd. チップ型電子部品を搭載したセラミック基板及びその製造方法
JP2011009786A (ja) * 2005-07-12 2011-01-13 Murata Mfg Co Ltd 多層配線基板及びその製造方法
JP2011049552A (ja) * 2009-07-31 2011-03-10 Dainippon Printing Co Ltd 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10103695A (ja) * 1996-09-27 1998-04-21 Kurita Kogyo:Kk 床暖房方法及び床暖房に使用する放熱管
WO2006027876A1 (ja) * 2004-09-03 2006-03-16 Murata Manufacturing Co., Ltd. チップ型電子部品を搭載したセラミック基板及びその製造方法
JP2011009786A (ja) * 2005-07-12 2011-01-13 Murata Mfg Co Ltd 多層配線基板及びその製造方法
JP2011049552A (ja) * 2009-07-31 2011-03-10 Dainippon Printing Co Ltd 半導体パッケージ内蔵配線板、及び半導体パッケージ内蔵配線板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018025617A1 (ja) * 2016-08-03 2018-02-08 株式会社村田製作所 変形検知センサ、電子機器、および変形検知センサの製造方法
JPWO2018025617A1 (ja) * 2016-08-03 2019-01-17 株式会社村田製作所 変形検知センサ、電子機器、および変形検知センサの製造方法
US11566953B2 (en) 2016-08-03 2023-01-31 Murata Manufacturing Co., Ltd. Deformation detection sensor, electronic device, and method for manufacturing detecting deformation detection sensor
US11747222B2 (en) 2016-08-03 2023-09-05 Murata Manufacturing Co., Ltd. Deformation detection sensor, electronic device, and method for manufacturing detecting deformation detection sensor

Also Published As

Publication number Publication date
JP5311162B1 (ja) 2013-10-09

Similar Documents

Publication Publication Date Title
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP6584939B2 (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5427305B1 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2011258772A (ja) 配線基板及びその製造方法並びに半導体装置
WO2007077735A1 (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2008226945A (ja) 半導体装置およびその製造方法
JP2007227586A (ja) 半導体素子内蔵基板及びその製造方法
JP2011060875A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
JP5261756B1 (ja) 多層配線基板
JP2019192886A (ja) 配線基板及び配線基板の製造方法
US9699921B2 (en) Multi-layer wiring board
JP2009111307A (ja) 部品内蔵配線板
JP5406322B2 (ja) 電子部品内蔵多層配線基板及びその製造方法
JP5311162B1 (ja) 部品実装基板の製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP5913535B1 (ja) 部品内蔵基板及びその製造方法
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
JP2008181921A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP2008181920A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法
JP5635171B1 (ja) 多層配線基板
JP5699344B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130619

R150 Certificate of patent or registration of utility model

Ref document number: 5311162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250