CN107527824B - 具有散热片的封装载板及其制备方法 - Google Patents

具有散热片的封装载板及其制备方法 Download PDF

Info

Publication number
CN107527824B
CN107527824B CN201610450816.3A CN201610450816A CN107527824B CN 107527824 B CN107527824 B CN 107527824B CN 201610450816 A CN201610450816 A CN 201610450816A CN 107527824 B CN107527824 B CN 107527824B
Authority
CN
China
Prior art keywords
layer
conductive circuit
insulating layer
conductive
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610450816.3A
Other languages
English (en)
Other versions
CN107527824A (zh
Inventor
叶子建
唐池花
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Acer Qinhuangdao Ding Technology Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Acer Qinhuangdao Ding Technology Co Ltd, Zhending Technology Co Ltd filed Critical Acer Qinhuangdao Ding Technology Co Ltd
Priority to CN201610450816.3A priority Critical patent/CN107527824B/zh
Publication of CN107527824A publication Critical patent/CN107527824A/zh
Application granted granted Critical
Publication of CN107527824B publication Critical patent/CN107527824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种封装载板，包括铜箔层，铜箔层上依次设有第一至第三绝缘层。第一绝缘层中设有导热部和第一导电部，其顶端均伸出第一绝缘层而形成安装面和第一导电线路层。第一导电线路层上设有第二导电部，其顶端共同形成第二导电线路层。第二绝缘层覆盖于第二导电线路层上，且开设有用于暴露安装面的安装槽。安装槽中形成有导热层。在导热层与安装面相对应的表面上安装有电子组件。第二绝缘层中还设有第三导电部，且第三导电部的顶端共同形成第三导电线路层。第三绝缘层覆盖于第三导电线路层上且填充于安装槽中。第三绝缘层中形成有第四导电部，其顶端共同形成第四导电线路层。铜箔层中设有第五导电线路层以及散热片。

Description

具有散热片的封装载板及其制备方法
技术领域
本发明涉及一种封装载板，尤其涉及一种具有散热片的封装载板以及所述封装载板的制备方法。
背景技术
过去，电路板包含的电子元件(如IC芯片等)通常直接形成于电路板的表面。在电子产品轻薄短小、高频化、多功能化的趋势下，目前电路板的制备过程中通常将该类电子元件埋设于电路板内。电路板内埋电子元件的技术因在电子产品小型化、薄型化且在提升信号传输性能上存在优势，必将在电子产品中得到越来越广泛的应用。
然而，由于电子元件直接埋设于电路板内，电子元件产生的热量不能有效地传导并散发，从而影响了电路板的寿命。
发明内容
有鉴于此，有必要提供一种具有散热片的封装载板及其制备方法。
本发明提供一种封装载板的制备方法，包括如下步骤：提供一基板，所述基板包括一承载板及形成于所述承载板其中一表面上的铜箔层；在所述铜箔层远离所述承载板的表面上覆盖一第一绝缘层，在所述第一绝缘层中形成至少两个导热部以及多个与所述铜箔层电性连接的第一导电部，每一第一导电部的顶端共同形成一第一导电线路层，所述导热部的顶端相互连接而形成一安装面；在所述第一导电线路层上形成第二导电部，并使所述第二导电部的顶端共同形成一第二导电线路层，然后在所述第二导电线路层上覆盖一第二绝缘层，并使所述第二绝缘层填充所述第一导电线路层和第二导电线路层之间的间隙并与所述第一绝缘层连接；移除与每一安装面对应的第二绝缘层以形成用于暴露所述安装面的安装槽；在所述第二绝缘层中形成第三导电部，使所述第三导电部的顶端共同形成一第三导电线路层，并在所述安装槽的内壁上形成一导热层；在所述导热层与所述安装面相对应的表面上安装一电子元件；在所述第三导电线路层上覆盖一第三绝缘层，使所述第三绝缘层填充于所述第三导电线路层所形成的间隙以及所述安装槽中并与所述第二绝缘层连接；在所述第三绝缘层中形成第四导电部并使所述第四导电部的顶端共同形成一第四导电线路层；以及移除所述承载板以暴露所述铜箔层，在所述铜箔层中蚀刻出一第五导电线路层以及与所述安装面对应的一散热片，从而得到所述封装载板。
进一步的，所述封装载板的制备方法还包括步骤：在所述第四导电线路层和所述第五导电线路层上分别形成一防焊层，并使所述防焊层分别填充于所述第四导电线路层之间的间隙和所述第五导电线路层之间的间隙，且位于所述第五导电线路层一侧的防焊层围绕所述散热片设置以暴露所述散热片。
进一步的，所述步骤“在所述第一绝缘层中形成至少两个导热部以及多个与所述铜箔层电性连接的第一导电部”进一步包括：在所述第一绝缘层中开设多个第一通孔；在每一第一通孔中形成一第一金属层；在所述第一绝缘层的表面覆盖一图形化光阻，使所述图形化光阻所暴露的开口对应于所述第一通孔，然后以所述图形化光阻为光罩在所述第一通孔中进行电镀；以及移除所述图形化光阻而制得所述导热部以及第一导电部。
进一步的，所述步骤“在所述第二绝缘层中形成第三导电部，使所述第三导电部的顶端共同形成一第三导电线路层，并在所述安装槽的内壁上形成一导热层”进一步包括：在所述第二绝缘层上开设用于暴露所述第二导电线路层的第二通孔；在开设第二通孔后的所述第二绝缘层的表面以及所述安装槽的内壁上形成一第二金属层；在所述第二金属层上覆盖一图形化光阻，使所述图形化光阻所暴露的开口对应于所述第二导电线路层以及所述安装槽，以所述图形化光阻为光罩在所述第二通孔以及安装槽中进行电镀；以及移除所述图形化光阻而制得所述第三导电线路层以及导热层，并将未被所述第三导电线路层和导热层覆盖的第二金属层移除。
进一步的，所述步骤“在所述第三绝缘层中形成第四导电部并使所述第四导电部的顶端共同形成一第四导电线路层”进一步包括：在所述第三绝缘层上开设多个对应所述第三导电线路层和电子元件的第三通孔；在开设所述第三通孔后的所述第三绝缘层的表面上形成一第三金属层；在所述第三金属层上覆盖一图形化光阻，使所述图形化光阻所暴露的开口对应于所述第三通孔，然后以所述所述图形化光阻为光罩在所述第三金属层上进行电镀；以及
移除所述图形化光阻层而制得所述第四导电线路层，并将未被所述第四导电线路层覆盖的第三金属层移除。
进一步的，所述步骤“在所述铜箔层中蚀刻出一第五导电线路层以及与所述安装面对应的一散热片”进一步包括：分别在所述第四导电线路层和铜箔层的表面覆盖一保护膜和一图形化光阻，使所述图形化光阻的非开口处对应所述第一导电线路层以及所述安装面；以所述图形化光阻为光罩在所述铜箔层中蚀刻出所述第五导电线路层和散热片；以及移除所述保护膜和图形化光阻。
进一步的，所述第一绝缘层、第二绝缘层以及第三绝缘层的材料均为环氧树脂。
进一步的，所述第一金属层、第二金属层以及第三金属层均通过化学镀的方式形成，所述第二金属层以及第三金属层通过微蚀刻的方式移除。
本发明还提供一种封装载板的制备方法，其包括以下步骤：提供一基板，所述基板包括依次叠层设置的一铜箔层、一承载板、一离型膜、一承载板以及一铜箔层；在每一铜箔层远离所述承载板的表面上形成一散热片以及一与所述铜箔层电性连接的第一导电线路层，然后在每一散热片上形成至少两个导热部以及在每一第一导电线路层上形成多个第一导电部，使所述第一导电部的顶端共同形成一第二导电线路层，以及使所述导热部的顶端相互连接而形成一与所述散热片位置对应的安装面，在所述第二导电线路层上覆盖一第一绝缘层，并使所述第一绝缘层填充所述第一导电线路层和第二导电线路层之间的间隙；在每一第二导电线路层上形成第二导电部并使所述第二导电部的顶端共同形成第三导电线路层，然后在每一第三导电线路层上覆盖一第二绝缘层，并使所述第二绝缘层填充所述第二导电线路层和第三导电线路层之间的间隙并与所述第一绝缘层连接；移除与每一安装面对应的第二绝缘层以形成用于暴露所述安装面的安装槽；在所述第二绝缘层中形成第三导电部，使所述第三导电部的顶端共同形成一第四导电线路层，并在所述安装槽的内壁上形成一导热层；移除所述离型膜而得到两个中间体，然后在每一中间体的所述导热层与所述安装面相对应的表面上安装一电子元件；在每一中间体的第四导电线路层上覆盖一第三绝缘层，使所述第三绝缘层填充于所述第四导电线路层所形成的间隙以及所述安装槽中并与所述第二绝缘层连接；在每一中间体的所述第三绝缘层中形成第四导电部并使所述第四导电部的顶端共同形成第五导电线路层；以及移除每一中间体的承载板以暴露所述铜箔层，然后移除所述铜箔层以暴露所述第一导电线路层，从而使所述第一导电线路层中的散热片暴露，从而得到所述封装载板。
本发明还提供一种封装载板，其包括一铜箔层，所述铜箔层上依次设有第一绝缘层、第二绝缘层以及第三绝缘层，所述第一绝缘层中设有至少两个相邻的导热部以及多个第一导电部，每一第一导电部的顶端均伸出所述第一绝缘层而形成第一导电线路层，所述导热部的顶端伸出所述第一绝缘层并相互连接而形成安装面，所述第一导电线路层上设有第二导电部且所述第二导电部的顶端共同形成第二导电线路层，所述第二绝缘层覆盖于所述第二导电线路层上且填充所述第一导电线路层和第二导电线路层之间的间隙且与所述第一绝缘层连接，所述第二绝缘层开设有用于暴露所述安装面的安装槽，所述安装槽中形成有导热层，在所述导热层与所述安装面相对应的表面上安装有电子元件，所述第二绝缘层中还设有第三导电部，且所述第三导电部的顶端共同形成第三导电线路层，所述第三绝缘层覆盖于所述第三导电线路层上且填充于所述第三导电线路层所形成的间隙以及所述安装槽中且与所述第二绝缘层连接，所述第三绝缘层中形成有第四导电部且所述第四导电部的顶端共同形成第四导电线路层，所述铜箔层中设有第五导电线路层以及与所述安装面对应的散热片，所述散热片暴露于空气中。
本发明还提供一种封装载板，所述封装载板包括散热片以及与所述散热片共面的第一导电线路层，所述铜箔层上依次设有第一绝缘层、第二绝缘层以及第三绝缘层，所述第一绝缘层中设有至少两个导热部以及多个第一导电部，所述导热部和所述第一导电部分别位于所述散热片和所述第一导电线路层上，所述散热片远离所述导热部的表面暴露于空气中，每一第一导电部的顶端均伸出所述第一绝缘层而形成第二导电线路层，所述导热部的顶端伸出所述第一绝缘层并相互连接而形成与所述散热片位置对应的安装面，所述第二导电线路层上设有第二导电部且所述第二导电部的顶端共同形成第三导电线路层，所述第二绝缘层覆盖于所述第三导电线路层上且填充所述第三导电线路层和第二导电线路层之间的间隙且与所述第一绝缘层连接，所述第二绝缘层开设有用于暴露所述安装面的安装槽，所述安装槽中形成有导热层，在所述导热层与所述安装面相对应的表面上安装有电子元件，所述第二绝缘层中还设有第三导电部，且所述第三导电部的顶端共同形成第四导电线路层，所述第三绝缘层覆盖于所述第四导电线路层上且填充于所述第四导电线路层所形成的间隙以及所述安装槽中且与所述第二绝缘层连接，所述第三绝缘层中形成有第四导电部且所述第四导电部的顶端共同形成第五导电线路层。
本发明的封装载板设有围绕所述电子元件设置的导热层以及与所述导热层连接的导热部，且所述散热片暴露于空气中，因此，所述电子元件产生的热量能够先后经由所述导热层、导热部以及散热片快速散发，从而有利于提高电子元件的散热效率。
附图说明
图1为制备本发明第一实施例的封装载板所使用的基板的剖视图。
图2为在图1所示的基板上覆盖第一绝缘层并形成第一导电线路层后的剖视图。
图3为在图2所示的第一导电线路层上形成第二导电线路层并覆盖第二绝缘层后的剖视图。
图4为在图3所示的第二绝缘层中开孔后的剖视图。
图5为在图4所示的第二绝缘层上覆盖图形化光阻后的剖视图。
图6为通过图5所示的图形化光阻形成第三导电线路层和导热层后的剖视图。
图7为在图6所示的导热层上安装电子元件后的剖视图。
图8为在图7所示的第三导电线路层上覆盖第三绝缘层并开孔后的剖视图。
图9为在图8所示的第三绝缘层上覆盖图形化光阻后的剖视图。
图10为通过图9所示的图形化光阻形成第四导电线路层后的剖视图。
图11为在图10所示的铜箔层上覆盖图形化光阻后的剖视图。
图12为在图11所示的铜箔层上蚀刻第五导电线路层和散热片后的剖视图。
图13为在图12所示的第四导电线路层和第五导电线路层上形成防焊层以得到封装载板的剖视图。
图14为在图13所示的封装载板上形成焊球并连接封装结构的剖视图。
图15为制备本发明第二实施例的封装载板所使用的基板的剖视图。
图16为在图15所示的基板上形成第一导电线路层后的剖视图。
图17为在图16所示的第一绝缘层上形成第二导电线路层并覆盖第一绝缘层后的剖视图。
图18为在图17所示的第二导电线路层上形成第三导电线路层并覆盖第二绝缘层后的剖视图。
图19为在图18所示的第二绝缘层中开孔后的剖视图。
图20为在图19所示的第二绝缘层上覆盖图形化光阻后的剖视图。
图21为通过图20所示的图形化光阻形成第四导电线路层和导热层后的剖视图。
图22移除图21所示的离型膜并在导热层上安装电子元件后的剖视图。
图23为在图22所示的第四导电线路层上覆盖第三绝缘层并开孔后的剖视图。
图24为在图23所示的第三绝缘层上覆盖图形化光阻后的剖视图。
图25为通过图24所示的图形化光阻形成第五导电线路层后的剖视图。
图26为在图25所示的第五导电线路层上覆盖保护膜后的剖视图。
图27为移除图26所示的铜箔层后的剖视图。
图28为在图27所示的第五导电线路层上形成防焊层以得到封装载板的剖视图。
图29为在图28所示的封装载板上形成焊球并连接封装结构后的剖视图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
请一并参阅图1至图14，本发明第一实施例的封装载板100的制备方法包括以下步骤：
步骤S11、请参阅图1，提供一基板10。所述基板10包括一承载板11及形成于所述承载板11其中一表面上的铜箔层12。所述承载板11可采用金属或树脂制成。
步骤S12、请参阅图2，在所述铜箔层12远离所述承载板11的表面上覆盖一第一绝缘层20，在所述第一绝缘层20开设多个第一通孔21，然后在至少两个相邻的第一通孔21中形成导热部220，以及在其它第一通孔21中形成与所述铜箔层12电性连接的第一导电部22。每一第一导电部22的顶端均伸出所述第一通孔21而形成一第一导电线路层23。所述导热部220的顶端伸出所述第一通孔21并相互连接而形成一安装面24。所述安装面24的数量与所述封装载板100中所需埋设的电子元件45(在图7至图14中示出)的数量相同。
在本实施方式中，在所述第一通孔21中形成导热部220和第一导电部22之前，在每一第一通孔21中先形成一第一金属层(图未示)，并在所述第一绝缘层20的表面覆盖一图形化光阻(图未示)，使所述图形化光阻所暴露的开口对应于所述第一通孔21，然后以所述图形化光阻为光罩在所述第一通孔21中进行电镀，再移除所述图形化光阻而分别制得所述导热部220和第一导电部22。
步骤S13、请参阅图3，在每一安装面24上覆盖一胶粘层30，采用增层法在所述第一导电线路层23上形成第二导电部31，并使所述第二导电部31的顶端共同形成一第二导电线路层32，然后在所述第二导电线路层32上覆盖一第二绝缘层33，并使所述第二绝缘层33填充所述第一导电线路层23和第二导电线路层32之间的间隙并与所述第一绝缘层20连接。其中，通过增层法形成导电线路层为业内常规做法，此不赘述。
步骤S14、请参阅图4，移除与每一安装面24对应的第二绝缘层33以及所述胶粘层30以形成用于暴露所述安装面24的安装槽25(即开盖步骤)，并在所述第二绝缘层33上开设用于暴露所述第二导电线路层32的第二通孔34。
步骤S15、请参阅图5和图6，在所述第二通孔34中形成第三导电部40，使所述第三导电部40的顶端共同形成与一第三导电线路层41，并在所述安装槽25的内壁上形成一导热层42。
在本实施方式中，在形成所述第三导电部40之前，在开设第二通孔34后的所述第二绝缘层33的表面以及所述安装槽25的内壁上形成一第二金属层43，然后在所述第二金属层43上覆盖一图形化光阻44，使所述图形化光阻44所暴露的开口对应于所述第二导电线路层32以及所述安装槽25(参图5)；以所述图形化光阻44为光罩在所述第二通孔34以及安装槽25中进行电镀，再移除所述图形化光阻44而制得所述第三导电线路层41以及导热层42，并将未被所述第三导电线路层41和导热层42覆盖的第二金属层43移除(参图6)。
步骤S16、请参阅图7，在所述导热层42与所述安装面24相对应的表面上安装一电子元件(如IC芯片)45。
步骤S17、请参阅图8，在所述第三导电线路层41上覆盖一第三绝缘层50，使所述第三绝缘层50填充于所述第三导电线路层41所形成的间隙以及所述安装槽25中并与所述第二绝缘层33连接，然后在所述第三绝缘层50上开设多个对应所述第三导电线路层41和电子元件43的第三通孔51。
在本实施方式中，在开设所述第三通孔51后的所述第三绝缘层50的表面上还形成有一第三金属层52。
步骤S18、请参阅图9和图10，在所述第三通孔51中形成第四导电部60并使所述第四导电部60的顶端共同形成一第四导电线路层61，然后将所暴露的第三金属层52移除。
在本实施方式中，在所述第三通孔51中形成第四导电部60之前，在所述第三金属层52上覆盖一图形化光阻62，使所述图形化光阻62所暴露的开口对应于所述第三通孔51(参图9)，然后以所述所述图形化光阻62为光罩在所述第三金属层52上进行电镀，再移除所述图形化光阻62而制得所述第四导电线路层61，并将未被所述第四导电线路层61覆盖的第三金属层52移除(参图10)。
步骤S19、请参阅图11和图12，移除所述承载板11以暴露所述铜箔层12，并在所述铜箔层12中蚀刻出一第五导电线路层70以及与所述安装面24对应的一散热片71。
在本实施方式中，在蚀刻出所述第五导电线路层70和散热片71之前，分别在所述第四导电线路层61和铜箔层12的表面覆盖一保护膜72和一图形化光阻73，使所述图形化光阻73的非开口处(即除所暴露的开口之外的区域)对应所述第一导电线路层23以及所述安装面24(参图11)，然后以所述图形化光阻73为光罩在所述铜箔层12中蚀刻出所述第五导电线路层70和散热片71，并移除所述保护膜72和图形化光阻73(参图12)。
步骤S20，请参阅图13，在所述第四导电线路层61和所述第五导电线路层70上分别形成一防焊层80，并使所述防焊层80分别填充于所述第四导电线路层61之间的间隙和所述第五导电线路层70之间的间隙，且位于所述第五导电线路层70一侧的防焊层80围绕所述散热片71设置以暴露所述散热片71，从而制得所述封装载板100。
请参阅图14，在制得所述封装载板100后，还可进一步在所述防焊层80上分别开设对应于所述第四导电线路层61和第五导电线路层70的焊孔(图未标)，在所述焊孔中形成焊球81并使之与所述第四导电线路层61和第五导电线路层70电性连接，然后在位于所述第四导电线路层61一侧的防焊层80中的焊球81上连接一封装结构82，从而得到一叠层结构(即Package On Package，POP)101。
在本实施方式中，所述第一通孔21、第二通孔34以及第三通孔51均采用激光技术开设。
在本实施方式中，所述第一绝缘层20、第二绝缘层33以及第三绝缘层50的材料相同，其均为一绝缘树脂(例如环氧树脂)。
在本实施方式中，所述第一金属层、第二金属层43以及第三金属层52均通过化学镀的方式形成。所述第二金属层以及第三金属层52通过微蚀刻的方式移除。
请一并参阅图15至图27，本发明第二实施例的封装载板100的制备方法包括以下步骤：
步骤S21、请参阅图15，提供一基板10。所述基板10包括依次叠层设置的一铜箔层12、一承载板11、一离型膜13、一承载板11以及一铜箔层12。所述承载板11可采用金属或树脂制成。
步骤S22、请参阅图16和图17，在每一铜箔层12远离所述承载板11的表面上形成一散热片71以及一与所述铜箔层12电性连接的第一导电线路层23，然后通过增层法在每一第一导电线路层23上形成第一导电部22以及在每一散热片71上形成导热部220，其中，所述第一导电部22的顶端共同形成一第二导电线路层32，所述导热部220的顶端相互连接而形成一与所述散热片71位置对应的安装面24。在所述第二导电线路层32上覆盖一第一绝缘层20，并使所述第一绝缘层20填充所述第一导电线路层23和第二导电线路层32之间的间隙，从而使所述第一导电线路层23被所述第一绝缘层20包覆，即，使所述第一导电线路层23内埋。
步骤S23、请参阅图18，在每一安装面24上覆盖一胶粘层30，采用增层法在每一第二导电线路层32上形成第二导电部31并使所述第二导电部31的顶端共同形成第三导电线路层41，然后在每一第三导电线路层41上覆盖一第二绝缘层33，并使所述第二绝缘层33填充所述第二导电线路层32和第三导电线路层41之间的间隙并与所述第一绝缘层20连接。
步骤S24、请参阅图19，移除与每一安装面24对应的第二绝缘层33以及所述胶粘层30以形成用于暴露所述安装面24的安装槽25(即开盖步骤)，并在每一第二绝缘层33上开设用于暴露所述第二导电线路层32的第二通孔34。
步骤S25、请参阅图20和图21，在所述第二通孔34中形成第三导电部40，使所述第三导电部40的顶端共同形成一第四导电线路层61，并在所述安装槽25的内壁上形成一导热层42。
在本实施方式中，在形成所述第三导电部40之前，在开设第二通孔34后的每一第二绝缘层33的表面以及所述安装槽25的内壁上形成一第二金属层43，然后在每一第二金属层43上覆盖一图形化光阻44，使所述图形化光阻44所暴露的开口对应于所述第二导电线路层32以及所述安装槽25(参图18)；以所述图形化光阻44为光罩在所述第二通孔34以及安装槽25中进行电镀，再移除所述图形化光阻44而制得所述第四导电线路层61以及导热层42，并将未被所述第四导电线路层61和导热层42覆盖的第二金属层43移除(参图19)。
步骤S26、请参阅图22，移除所述离型膜13而得到两个中间体200，然后在每一中间体200的所述导热层42与所述安装面24相对应的表面上安装一电子元件45。
步骤S27、请参阅图23，在每一中间体200的第四导电线路层61上覆盖一第三绝缘层50，使所述第三绝缘层50填充于所述第四导电线路层61所形成的间隙以及所述安装槽25中并与所述第二绝缘层33连接，然后在所述第三绝缘层50上开设多个对应所述第四导电线路层61和电子元件45的第三通孔51。
在本实施方式中，在开设所述第三通孔51后的每一第三绝缘层50的表面上还形成有一第三金属层52。
步骤S28、请参阅图24和图25，在每一中间体200的所述第三通孔51中形成第四导电部60并使所述第四导电部60的顶端共同形成第五导电线路层70，然后将所暴露的第三金属层52移除。
在本实施方式中，在所述第三通孔51中形成第四导电部60之前，在所述第三金属层52上覆盖一图形化光阻62，使所述图形化光阻62所暴露的开口对应于所述第三通孔51(参图24)，然后以所述图形化光阻62为光罩在所述第三金属层52上进行电镀，再移除所述图形化光阻62而制得所述第五导电线路层70，并将未被所述第五导电线路层70覆盖的第三金属层52移除(参图25)。
步骤S29、请参阅图26和图27，移除每一中间体200的承载板11以暴露所述铜箔层12，然后移除所述铜箔层12以暴露所述第一导电线路层23，从而使所述第一导电线路层23中的散热片71暴露。
在本实施方式中，在移除所述铜箔层12之前，在所述第五导电线路层70的表面覆盖一保护膜72(参图26)，然后蚀刻所述铜箔层12以使其移除，再移除所述保护膜72(参图27)。
步骤S30，请参阅图28，在每一中间体200的所述第五导电线路层70上形成一防焊层80，并使所述防焊层80填充于所述第五导电线路层70之间的间隙，从而制得所述封装载板100。可以理解，由于移除所述铜箔层12后，所述第一导电线路层23内埋，因此所述第一导电线路层23上的防焊层80可省略。
请参阅图29，在制得所述封装载板100后，还可进一步在该封装载板100的防焊层80中开设对应于所述第五导电线路层70的焊孔(图未标)，在所述焊孔中形成焊球81并使之与所述第五导电线路层70电性连接，并在所述第一导电线路层23上连接焊球81，然后在位于所述第一导电线路层23一侧的焊球81上连接一封装结构82，从而得到一叠层结构101。
本发明还提供一种由以上第一实施例的制备方法制得的封装载板100，其可应用于高密度积层板。所述封装载板100包括一铜箔层12。所述铜箔层12上依次设有第一绝缘层20、第二绝缘层33以及第三绝缘层50。
所述第一绝缘层20中设有至少两个相邻的导热部220以及多个第一导电部22。每一第一导电部22的顶端均伸出所述第一绝缘层20而形成第一导电线路层23。所述导热部220的顶端伸出所述第一绝缘层20的顶端并相互连接而形成安装面24。
所述第一导电线路层23上设有第二导电部31且所述第二导电部31的顶端共同形成第二导电线路层32。所述第二绝缘层33覆盖于所述第二导电线路层32上且填充所述第一导电线路层23和第二导电线路层32之间的间隙且与所述第一绝缘层20连接。所述第二绝缘层33开设有用于暴露所述安装面24的安装槽25。所述安装槽25中形成有导热层42。在所述导热层42与所述安装面24相对应的表面上安装有电子元件45。
所述第二绝缘层33中还设有第三导电部40，且所述第三导电部40的顶端共同形成第三导电线路层41。所述第三绝缘层50覆盖于所述第三导电线路层41上且填充于所述第三导电线路层41所形成的间隙以及所述安装槽25中且与所述第二绝缘层33连接。
所述第三绝缘层50中形成有第四导电部60且所述第四导电部60的顶端共同形成第四导电线路层61。所述铜箔层12中设有第五导电线路层70以及与所述安装面24对应的散热片71。
在所述第四导电线路层61和所述第五导电线路层70上分别形成有防焊层80。所述防焊层80分别填充于所述第四导电线路层61之间的间隙和所述第五导电线路层70之间的间隙，且位于所述第五导电线路层70一侧的防焊层80围绕所述散热片71设置以暴露所述散热片71。
本发明还提供一种由以上第二实施例的制备方法制得的封装载板100，其可应用于高密度积层板。所述封装载板100包括散热片71以及与所述散热片71共面的第一导电线路层23。所述散热片71和所述第一导电线路层23上依次设有第一绝缘层20、第二绝缘层33以及第三绝缘层50。
所述第一绝缘层20中设有至少两个导热部220以及多个第一导电部22。每一第一导电部22的顶端均伸出所述第一绝缘层20而形成第二导电线路层32。所述导热部220的顶端伸出所述第一绝缘层20并相互连接而形成与所述散热片71位置对应的安装面24。
所述第二导电线路层32上设有第二导电部31且所述第二导电部31的顶端共同形成第三导电线路层41。所述第二绝缘层33覆盖于所述第三导电线路层41上且填充所述第三导电线路层41和第二导电线路层32之间的间隙且与所述第一绝缘层20连接。所述第二绝缘层33开设有用于暴露所述安装面24的安装槽25。所述安装槽25中形成有导热层42。在所述导热层42与所述安装面24相对应的表面上安装有电子元件45。
所述第二绝缘层33中还设有第三导电部40，且所述第三导电部40的顶端共同形成第四导电线路层61。所述第三绝缘层50覆盖于所述第四导电线路层61上且填充于所述第四导电线路层61所形成的间隙以及所述安装槽25中且与所述第二绝缘层33连接。所述第三绝缘层50中形成有第四导电部60且所述第四导电部60的顶端共同形成第五导电线路层70。所述第五导电线路层70上形成有防焊层80。所述防焊层80填充于所述第五导电线路层70之间的间隙。
由于所述封装载板100设有围绕所述电子元件45设置的导热层42以及与所述导热层42连接的导热部220，且所述散热片71暴露于空气中，因此，所述电子元件45产生的热量能够先后经由所述导热层42、导热部220以及散热片71快速散发，从而有利于提高电子元件45的散热效率。此外，由于所述导热层42围绕所述电子元件45的四周以及底端设置，其可作为所述电子元件45的电磁屏蔽罩以防止来自所述电子元件45的四周以及底端(即五个方向)的信号干扰。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (11)

1.一种封装载板的制备方法，包括如下步骤：
提供一基板，所述基板包括一承载板及形成于所述承载板其中一表面上的铜箔层；
在所述铜箔层远离所述承载板的表面上覆盖一第一绝缘层，在所述第一绝缘层中形成至少两个导热部以及多个与所述铜箔层电性连接的第一导电部，每一第一导电部的顶端共同形成一第一导电线路层，所述导热部的顶端相互连接而形成一安装面；
在所述第一导电线路层上形成第二导电部，并使所述第二导电部的顶端共同形成一第二导电线路层，然后在所述第二导电线路层上覆盖一第二绝缘层，并使所述第二绝缘层填充所述第一导电线路层和第二导电线路层之间的间隙并与所述第一绝缘层连接；
移除与每一安装面对应的第二绝缘层以形成用于暴露所述安装面的安装槽；
在所述第二绝缘层中形成第三导电部，使所述第三导电部的顶端共同形成一第三导电线路层，并在所述安装槽的内壁上形成一导热层；
在所述导热层与所述安装面相对应的表面上安装一电子元件；
在所述第三导电线路层上覆盖一第三绝缘层，使所述第三绝缘层填充于所述第三导电线路层所形成的间隙以及所述安装槽中并与所述第二绝缘层连接；
在所述第三绝缘层中形成第四导电部并使所述第四导电部的顶端共同形成一第四导电线路层；以及
移除所述承载板以暴露所述铜箔层，在所述铜箔层中蚀刻出一第五导电线路层以及与所述安装面对应的一散热片，从而得到所述封装载板。
2.如权利要求1所述的封装载板的制备方法，其特征在于，还包括步骤：
在所述第四导电线路层和所述第五导电线路层上分别形成一防焊层，并使所述防焊层分别填充于所述第四导电线路层之间的间隙和所述第五导电线路层之间的间隙，且位于所述第五导电线路层一侧的防焊层围绕所述散热片设置以暴露所述散热片。
3.如权利要求1所述的封装载板的制备方法，其特征在于，所述步骤“在所述第一绝缘层中形成至少两个导热部以及多个与所述铜箔层电性连接的第一导电部”进一步包括：
在所述第一绝缘层中开设多个第一通孔；
在每一第一通孔中形成一第一金属层；
在所述第一绝缘层的表面覆盖一图形化光阻，使所述图形化光阻所暴露的开口对应于所述第一通孔，然后以所述图形化光阻为光罩在所述第一通孔中进行电镀；以及
移除所述图形化光阻而制得所述导热部以及第一导电部。
4.如权利要求3所述的封装载板的制备方法，其特征在于，所述步骤“在所述第二绝缘层中形成第三导电部，使所述第三导电部的顶端共同形成一第三导电线路层，并在所述安装槽的内壁上形成一导热层”进一步包括：
在所述第二绝缘层上开设用于暴露所述第二导电线路层的第二通孔；
在开设第二通孔后的所述第二绝缘层的表面以及所述安装槽的内壁上形成一第二金属层；
在所述第二金属层上覆盖一图形化光阻，使所述图形化光阻所暴露的开口对应于所述第二导电线路层以及所述安装槽，以所述图形化光阻为光罩在所述第二通孔以及安装槽中进行电镀；以及
移除所述图形化光阻而制得所述第三导电线路层以及导热层，并将未被所述第三导电线路层和导热层覆盖的第二金属层移除。
5.如权利要求4所述的封装载板的制备方法，其特征在于，所述步骤“在所述第三绝缘层中形成第四导电部并使所述第四导电部的顶端共同形成一第四导电线路层”进一步包括：
在所述第三绝缘层上开设多个对应所述第三导电线路层和电子元件的第三通孔；
在开设所述第三通孔后的所述第三绝缘层的表面上形成一第三金属层；
在所述第三金属层上覆盖一图形化光阻，使所述图形化光阻所暴露的开口对应于所述第三通孔，然后以所述所述图形化光阻为光罩在所述第三金属层上进行电镀；以及
移除所述图形化光阻层而制得所述第四导电线路层，并将未被所述第四导电线路层覆盖的第三金属层移除。
6.如权利要求5所述的封装载板的制备方法，其特征在于，所述步骤“在所述铜箔层中蚀刻出一第五导电线路层以及与所述安装面对应的一散热片”进一步包括：
分别在所述第四导电线路层和铜箔层的表面覆盖一保护膜和一图形化光阻，使所述图形化光阻的非开口处对应所述第一导电线路层以及所述安装面；
以所述图形化光阻为光罩在所述铜箔层中蚀刻出所述第五导电线路层和散热片；以及
移除所述保护膜和图形化光阻。
7.如权利要求5所述的封装载板的制备方法，其特征在于，所述第一绝缘层、第二绝缘层以及第三绝缘层的材料均为环氧树脂。
8.如权利要求5所述的封装载板的制备方法，其特征在于，所述第一金属层、第二金属层以及第三金属层均通过化学镀的方式形成，所述第二金属层以及第三金属层通过微蚀刻的方式移除。
9.一种封装载板的制备方法，其包括以下步骤：
提供一基板，所述基板包括依次叠层设置的一铜箔层、一承载板、一离型膜、一承载板以及一铜箔层；
在每一铜箔层远离所述承载板的表面上形成一散热片以及一与所述铜箔层电性连接的第一导电线路层，然后在每一散热片上形成至少两个导热部以及在每一第一导电线路层上形成多个第一导电部，使所述第一导电部的顶端共同形成一第二导电线路层，以及使所述导热部的顶端相互连接而形成一与所述散热片位置对应的安装面，在所述第二导电线路层上覆盖一第一绝缘层，并使所述导热部的顶端伸出所述第一绝缘层且所述第一绝缘层填充所述第一导电线路层和第二导电线路层之间的间隙；
在每一第二导电线路层上形成第二导电部并使所述第二导电部的顶端共同形成第三导电线路层，然后在每一第三导电线路层上覆盖一第二绝缘层，并使所述第二绝缘层填充所述第二导电线路层和第三导电线路层之间的间隙并与所述第一绝缘层连接；
移除与每一安装面对应的第二绝缘层以形成用于暴露所述安装面的安装槽；
在所述第二绝缘层中形成第三导电部，使所述第三导电部的顶端共同形成一第四导电线路层，并在所述安装槽的内壁上形成一导热层；
移除所述离型膜而得到两个中间体，然后在每一中间体的所述导热层与所述安装面相对应的表面上安装一电子元件；
在每一中间体的第四导电线路层上覆盖一第三绝缘层，使所述第三绝缘层填充于所述第四导电线路层所形成的间隙以及所述安装槽中并与所述第二绝缘层连接；
在每一中间体的所述第三绝缘层中形成第四导电部并使所述第四导电部的顶端共同形成第五导电线路层；以及
移除每一中间体的承载板以暴露所述铜箔层，然后移除所述铜箔层以暴露所述第一导电线路层，从而使所述第一导电线路层中的散热片暴露，从而得到所述封装载板。
10.一种封装载板，其包括一铜箔层，其特征在于，所述铜箔层上依次设有第一绝缘层、第二绝缘层以及第三绝缘层，所述第一绝缘层中设有至少两个相邻的导热部以及多个第一导电部，每一第一导电部的顶端均伸出所述第一绝缘层而形成第一导电线路层，所述导热部的顶端伸出所述第一绝缘层并相互连接而形成安装面，所述第一导电线路层上设有第二导电部且所述第二导电部的顶端共同形成第二导电线路层，所述第二绝缘层覆盖于所述第二导电线路层上且填充所述第一导电线路层和第二导电线路层之间的间隙且与所述第一绝缘层连接，所述第二绝缘层开设有用于暴露所述安装面的安装槽，所述安装槽中形成有导热层，在所述导热层与所述安装面相对应的表面上安装有电子元件，所述第二绝缘层中还设有第三导电部，且所述第三导电部的顶端共同形成第三导电线路层，所述第三绝缘层覆盖于所述第三导电线路层上且填充于所述第三导电线路层所形成的间隙以及所述安装槽中且与所述第二绝缘层连接，所述第三绝缘层中形成有第四导电部且所述第四导电部的顶端共同形成第四导电线路层，所述铜箔层中设有第五导电线路层以及与所述安装面对应的散热片，所述散热片暴露于空气中。
11.一种封装载板，其特征在于，所述封装载板包括散热片以及与所述散热片共面的第一导电线路层，所述散热片和所述第一导电线路层上依次设有第一绝缘层、第二绝缘层以及第三绝缘层，所述第一绝缘层中设有至少两个导热部以及多个第一导电部，所述导热部和所述第一导电部分别位于所述散热片和所述第一导电线路层上，所述散热片远离所述导热部的表面暴露于空气中，每一第一导电部的顶端均伸出所述第一绝缘层而形成第二导电线路层，所述导热部的顶端伸出所述第一绝缘层并相互连接而形成与所述散热片位置对应的安装面，所述第二导电线路层上设有第二导电部且所述第二导电部的顶端共同形成第三导电线路层，所述第二绝缘层覆盖于所述第三导电线路层上且填充所述第三导电线路层和第二导电线路层之间的间隙且与所述第一绝缘层连接，所述第二绝缘层开设有用于暴露所述安装面的安装槽，所述安装槽中形成有导热层，在所述导热层与所述安装面相对应的表面上安装有电子元件，所述第二绝缘层中还设有第三导电部，且所述第三导电部的顶端共同形成第四导电线路层，所述第三绝缘层覆盖于所述第四导电线路层上且填充于所述第四导电线路层所形成的间隙以及所述安装槽中且与所述第二绝缘层连接，所述第三绝缘层中形成有第四导电部且所述第四导电部的顶端共同形成第五导电线路层。
CN201610450816.3A 2016-06-21 2016-06-21 具有散热片的封装载板及其制备方法 Active CN107527824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610450816.3A CN107527824B (zh) 2016-06-21 2016-06-21 具有散热片的封装载板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610450816.3A CN107527824B (zh) 2016-06-21 2016-06-21 具有散热片的封装载板及其制备方法

Publications (2)

Publication Number Publication Date
CN107527824A CN107527824A (zh) 2017-12-29
CN107527824B true CN107527824B (zh) 2019-11-12

Family

ID=60734027

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610450816.3A Active CN107527824B (zh) 2016-06-21 2016-06-21 具有散热片的封装载板及其制备方法

Country Status (1)

Country Link
CN (1) CN107527824B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201247772Y (zh) * 2008-07-11 2009-05-27 欣兴电子股份有限公司 线路板
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法
CN102376675A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
CN103779290A (zh) * 2012-10-26 2014-05-07 宏启胜精密电子(秦皇岛)有限公司 连接基板及层叠封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406389B2 (ja) * 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法
KR101497230B1 (ko) * 2013-08-20 2015-02-27 삼성전기주식회사 전자부품 내장기판 및 전자부품 내장기판 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201247772Y (zh) * 2008-07-11 2009-05-27 欣兴电子股份有限公司 线路板
CN102376675A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体元件的封装结构及其制法
CN102214626A (zh) * 2010-12-17 2011-10-12 日月光半导体制造股份有限公司 内埋式半导体封装件及其制作方法
CN103779290A (zh) * 2012-10-26 2014-05-07 宏启胜精密电子(秦皇岛)有限公司 连接基板及层叠封装结构

Also Published As

Publication number Publication date
CN107527824A (zh) 2017-12-29

Similar Documents

Publication Publication Date Title
US10490478B2 (en) Chip packaging and composite system board
RU2297736C2 (ru) Способ встраивания компонента в основание и формирования электрического контакта с компонентом
RU2327311C2 (ru) Способ встраивания компонента в основание
TWI411052B (zh) 撓性板上覆晶應用之可撓性電路基板
CN109494202B (zh) 一种半导体芯片封装方法及封装结构
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
CN105792504B (zh) 一种具有屏蔽措施的pcb空穴埋置装置及制备工艺
US10624214B2 (en) Low-profile space-efficient shielding for SIP module
US20130027896A1 (en) Electronic component embedded printed circuit board and method of manufacturing the same
US20150123255A1 (en) Method for manufacturing a chip arrangement, and chip arrangement
JP2008078271A (ja) 放熱構造を備えたプリント基板の製造方法および放熱構造を備えたプリント基板
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
CN106257966A (zh) 电路板及其制造方法
KR100789530B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
US9953930B1 (en) Semiconductor package structure and method for manufacturing the same
JP2008016844A (ja) プリント基板及びその製造方法
US10483194B2 (en) Interposer substrate and method of fabricating the same
US20170373012A1 (en) Semiconductor package and method for producing same
TW201603665A (zh) 印刷電路板、用以製造其之方法及具有其之層疊封裝
KR20150026901A (ko) 배선 기판의 제조 방법
CN107527824B (zh) 具有散热片的封装载板及其制备方法
CN105244327A (zh) 电子装置模块及其制造方法
KR20160084666A (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240205

Address after: 18-2 Tengfei Road, Economic and Technological Development Zone, Qinhuangdao City, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region after: China

Patentee after: Zhen Ding Technology Co.,Ltd.

Country or region after: Taiwan, China

Address before: 066004 No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee before: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Country or region before: China

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

Country or region before: Taiwan, China