JP5228843B2 - 半導体素子搭載用基板及び半導体装置 - Google Patents
半導体素子搭載用基板及び半導体装置 Download PDFInfo
- Publication number
- JP5228843B2 JP5228843B2 JP2008303577A JP2008303577A JP5228843B2 JP 5228843 B2 JP5228843 B2 JP 5228843B2 JP 2008303577 A JP2008303577 A JP 2008303577A JP 2008303577 A JP2008303577 A JP 2008303577A JP 5228843 B2 JP5228843 B2 JP 5228843B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor element
- element mounting
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Description
一実施形態による半導体素子搭載用基板及び半導体装置を図1乃至図10を用いて説明する。
まず、本実施形態による半導体素子搭載用基板について図1を用いて説明する。図1は、本実施形態による半導体素子搭載用基板を示す断面図及び側面図である。図1(b)は本実施形態による半導体素子搭載用基板を示す側面図であり、図1(a)は図1(b)の一部に対応する断面図である。なお、図1(b)においては、回路基板10の上面側に形成されている電極14が省略されている。
次に、本実施形態による半導体素子搭載用基板の製造方法を図2乃至図6を用いて説明する。図2乃至図6は、本実施形態による半導体素子搭載用基板の製造方法を示す工程図である。図2(a)乃至図3(b)は断面図である。図4(b)は斜視図であり、図4(a)は図4(b)の一部に対応する断面図である。図5(b)は斜視図であり、図5(a)は図5(b)の一部に対応する断面図である。図6(b)は側面図であり、図6(a)は図6(b)の一部に対応する断面図である。なお、図4(b)、図5(b)及び図6(b)においては、回路基板10の上面側に形成されている電極14が省略されている。
次に、本実施形態による半導体素子搭載用基板を用いた半導体装置について図7及び図8を用いて説明する。図7は、本実施形態による半導体素子搭載用基板を用いた半導体装置を示す断面図及び側面図である。図7(b)は側面図であり、図7(a)は図7(b)の一部に対応する断面図である。図8は、本実施形態による半導体素子搭載用基板を用いた半導体装置を示す側面図である。なお、図7(b)においては、回路基板10の上面側に形成されている電極14が省略されている。
本実施形態による半導体素子搭載用基板の評価試験結果について説明する。評価試験としては、熱サイクル試験を行った。熱サイクル試験の条件は、−10℃〜100℃、300サイクルとした。
上記実施形態に限らず種々の変形が可能である。
4…他の回路基板
6…半導体素子
10…回路基板
12…電極
14…電極
16…剛性板
18…接着層
20…貫通孔
22…絶縁層
24…絶縁層
26…半田バンプ
28…貫通孔
30…電極
32…半田バンプ
34…アンダーフィル樹脂層
36…電極
102…半導体素子搭載用基板
106…半導体素子
110…回路基板
116…スティフナ
120…開口部
126…半田バンプ
Claims (5)
- 一方の面に複数の第1の電極が形成され、前記一方の面の反対側の面である他方の面に複数の第2の電極が形成された回路基板と、
前記回路基板の前記一方の面側に設けられ、前記複数の第1の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板と、
前記回路基板の前記他方の面に形成された前記複数の第2の電極に形成された半田バンプとを有し、
前記回路基板の前記他方の面に形成された前記複数の第2の電極に前記半田バンプを介して半導体素子が接続されている
ことを特徴とする半導体素子搭載用基板。 - 請求項1記載の半導体素子搭載用基板において、
前記複数の第1の電極にそれぞれ形成された半田バンプを更に有する
ことを特徴とする半導体素子搭載用基板。 - 請求項1又は2に記載の半導体素子搭載用基板において、
前記貫通孔の径は、前記第1の電極から離れるに伴って大きくなっている
ことを特徴とする半導体素子搭載用基板。 - 請求項1乃至3のいずれか1項に記載の半導体素子搭載用基板において、
少なくとも前記貫通孔の内壁に形成された絶縁層を更に有する
ことを特徴とする半導体素子搭載用基板。 - 一方の面に複数の第1の電極が形成され、前記一方の面の反対側の面である他方の面に複数の第2の電極が形成された回路基板と、前記回路基板の前記一方の面側に設けられ、前記複数の第1の電極にそれぞれ対応する複数の貫通孔が形成され、前記回路基板より熱膨張率が小さい材料からなる板と、前記回路基板の前記他方の面に形成された前記複数の第2の電極に形成された半田バンプとを有する半導体素子搭載用基板と、
前記回路基板の前記他方の面に形成された前記複数の第2の電極に前記半田バンプを介して接続され、前記他方の面側に実装された半導体素子と
を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008303577A JP5228843B2 (ja) | 2008-11-28 | 2008-11-28 | 半導体素子搭載用基板及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008303577A JP5228843B2 (ja) | 2008-11-28 | 2008-11-28 | 半導体素子搭載用基板及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010129810A JP2010129810A (ja) | 2010-06-10 |
JP5228843B2 true JP5228843B2 (ja) | 2013-07-03 |
Family
ID=42329997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008303577A Expired - Fee Related JP5228843B2 (ja) | 2008-11-28 | 2008-11-28 | 半導体素子搭載用基板及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5228843B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012029526A1 (ja) * | 2010-08-30 | 2012-03-08 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
JPWO2012029549A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
JPWO2012029579A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
JP6048050B2 (ja) * | 2011-10-13 | 2016-12-21 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
JP5304940B2 (ja) * | 2011-11-01 | 2013-10-02 | 住友ベークライト株式会社 | 半導体パッケージの製造方法 |
JP5923943B2 (ja) * | 2011-11-24 | 2016-05-25 | 富士通株式会社 | 半導体装置及び電子装置 |
JP6032070B2 (ja) * | 2013-03-13 | 2016-11-24 | ソニー株式会社 | 半導体装置、半導体装置の製造方法 |
KR102521248B1 (ko) * | 2016-08-08 | 2023-04-12 | 인벤사스 코포레이션 | 마이크로전자 조립체의 제조 방법 및 마이크로전자 구조체 |
TWI697081B (zh) * | 2019-06-10 | 2020-06-21 | 恆勁科技股份有限公司 | 半導體封裝基板及其製法與電子封裝件 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3462282B2 (ja) * | 1994-11-29 | 2003-11-05 | 株式会社東芝 | 樹脂封止型半導体装置、電子回路装置およびこの製造方法 |
KR0163871B1 (ko) * | 1995-11-25 | 1998-12-01 | 김광호 | 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지 |
JP2751913B2 (ja) * | 1996-03-28 | 1998-05-18 | 日本電気株式会社 | 半導体装置用パッケージ |
JPH10112472A (ja) * | 1996-10-07 | 1998-04-28 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH11135673A (ja) * | 1997-10-28 | 1999-05-21 | Ngk Spark Plug Co Ltd | 配線基板および中継基板 |
JP2000012744A (ja) * | 1998-06-19 | 2000-01-14 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP3367554B2 (ja) * | 1999-10-13 | 2003-01-14 | 日本電気株式会社 | フリップチップパッケージ |
JP2001035966A (ja) * | 2000-01-01 | 2001-02-09 | Ngk Spark Plug Co Ltd | 配線基板および中継基板 |
JP2001352021A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 半導体パッケージ、半導体パッケージの実装構造及び半導体パッケージの製造方法 |
JP3615727B2 (ja) * | 2001-10-31 | 2005-02-02 | 新光電気工業株式会社 | 半導体装置用パッケージ |
JP4067529B2 (ja) * | 2003-03-26 | 2008-03-26 | 富士通株式会社 | 半導体装置 |
JP4899406B2 (ja) * | 2005-10-12 | 2012-03-21 | 日本電気株式会社 | フリップチップ型半導体装置 |
JP2007287823A (ja) * | 2006-04-14 | 2007-11-01 | Fujikura Ltd | インターポーザの製造方法 |
-
2008
- 2008-11-28 JP JP2008303577A patent/JP5228843B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010129810A (ja) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5228843B2 (ja) | 半導体素子搭載用基板及び半導体装置 | |
US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
JP4551321B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP4305502B2 (ja) | 半導体装置の製造方法 | |
JPWO2007043639A1 (ja) | プリント配線基板及びプリント配線基板の製造方法 | |
US9980371B2 (en) | Printed wiring board | |
JP4835629B2 (ja) | 半導体装置の製造方法 | |
JPWO2009107342A1 (ja) | 電子部品モジュールの製造方法 | |
JP5281346B2 (ja) | 半導体装置及びその製造方法 | |
JP6715618B2 (ja) | プリント配線板 | |
JP2008244180A (ja) | 実装構造体およびその製造方法 | |
US8062927B2 (en) | Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same | |
JP2009260165A (ja) | 半導体装置 | |
JP2007103614A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017143096A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP2003229509A (ja) | 多層プリント配線板 | |
JP4759753B2 (ja) | 配線基板及びその製造方法 | |
KR20070030700A (ko) | 전자 부품 내장 기판 및 그 제조 방법 | |
JP2002164475A (ja) | 半導体装置 | |
JP2013165157A (ja) | 半導体装置の製造方法 | |
JP4605177B2 (ja) | 半導体搭載基板 | |
JP4994099B2 (ja) | 実装構造体の製造方法 | |
JP5067107B2 (ja) | 回路基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120509 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130304 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |