JP6032070B2 - 半導体装置、半導体装置の製造方法 - Google Patents

半導体装置、半導体装置の製造方法 Download PDF

Info

Publication number
JP6032070B2
JP6032070B2 JP2013050141A JP2013050141A JP6032070B2 JP 6032070 B2 JP6032070 B2 JP 6032070B2 JP 2013050141 A JP2013050141 A JP 2013050141A JP 2013050141 A JP2013050141 A JP 2013050141A JP 6032070 B2 JP6032070 B2 JP 6032070B2
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
wiring board
holding body
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013050141A
Other languages
English (en)
Other versions
JP2014175642A (ja
JP2014175642A5 (ja
Inventor
耕佑 晴山
耕佑 晴山
大祐 茅野
大祐 茅野
祐司 西谷
祐司 西谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013050141A priority Critical patent/JP6032070B2/ja
Priority to TW103105153A priority patent/TWI615933B/zh
Priority to PCT/JP2014/001046 priority patent/WO2014141607A1/en
Priority to CN201480009974.4A priority patent/CN105009279B/zh
Priority to US14/765,929 priority patent/US10332826B2/en
Publication of JP2014175642A publication Critical patent/JP2014175642A/ja
Publication of JP2014175642A5 publication Critical patent/JP2014175642A5/ja
Application granted granted Critical
Publication of JP6032070B2 publication Critical patent/JP6032070B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H01L2223/6622—Coaxial feed-throughs in active or passive substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1511—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/152—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Description

本技術は、半導体チップが配線基板上に積層された構造を有する半導体装置とその製造方法とに関する。
特開２００２−２６１７１号公報 特開２０１０−１６１４１９号公報 特開平１０−３３５５４７号公報
コンピュータ−や携帯電話等のマイクロプロセッサ等として使用される半導体チップ（ＩＣ（Integrated Circuit）チップ）は、近年、益々高速化及び高機能化されており、これに付随して端子数が増え、端子間のピッチも狭くなる傾向にある。通常、ＩＣチップの底面には多数の端子部がアレイ状に設けられている。
このようなＩＣチップの端子部はマザーボードと称される回路基板に形成される接続端子に対してピッチに大きな差があるため、ＩＣチップをマザーボードに実装することが困難である。
そこで、ＩＣチップをマザーボードに接続するために、配線基板や配線基板に実装されるＩＣチップ等を有する半導体パッケージと称される構造体を形成し、配線基板をマザーボードに実装（接続）することにより、ＩＣチップが配線基板を介してマザーボードに接続されるようにしている。
上記のような配線基板には、例えば、ビルドアップ法によって複数の絶縁層と複数の配線層とを積層した積層体によって構成されコア層（コア基板）を有さない所謂コアレスタイプの配線基板がある（例えば、上記特許文献１及び上記特許文献２参照）。このようなコアレスタイプの配線基板にあっては、コア基板を省略することにより全体の配線長が短縮化され、高周波信号の伝送ロスが低減されてＩＣチップを高速で動作させることが可能になる。
上記のような配線基板においては、各配線層がそれぞれビアによって接続され、各配線層にはビアに接続される複数のランドが設けられている。
上記のような半導体パッケージにおいては、一層の小型化、動作の高速化及び高密度化が要求されており、これらの要求に伴って寄生インダクタンスの低減や信号ラインのインピーダンスに関する制御の精度の向上が求められている。
インピーダンス制御については、現状、配線基板における同一の配線層内において行われている。この場合のインピーダンス制御はストリップラインやマイクロストリップラインにより実施されている。
ここで、伝送信号のさらなる高周波数化が進み例えば１０ＧＨｚ以上の信号を半導体パッケージ側からマザーボード側に通す場合、インピーダンスの影響により最も伝送が制限されるのは、配線基板の配線層内を除くとＢＧＡ（Ball Grid Array）部となる。
現状では、伝送信号の周波数は１０ＧＨｚ程度には高周波化されていないため、ＢＧＡ部に対するインピーダンス制御は重要視されていない。
ＢＧＡ部におけるインピーダンス制御を可能とする構成としては、例えば上記特許文献３に、ＢＧＡ面とマザーボードとの間にＰＴＨ（Plated Through Hole）によるスペーサシートを挟むようにした構成が開示されている（特許文献３の図４，図５等を参照）。このＰＴＨには、ＢＧＡ部における半田ボールの外周を覆うように銅配線が形成されており、この銅配線を利用してＢＧＡ部におけるインピーダンス制御が可能とされている。
しかしながら、特許文献３に記載される従来技術では、半導体パッケージをマザーボードとしての回路基板に接続する際に、半導体パッケージとＰＴＨと回路基板との三者間で位置合わせを行う必要がある。
従って、位置合わせ箇所が多い分、位置合わせミスの確率が上昇し製品の歩留まり悪化を招いてしまう。
そこで、本技術では上記した問題点を克服し、ＢＧＡ部についてのインピーダンス制御を可能としつつ歩留まりの向上を図ることを目的とする。
本技術に係る半導体装置は、第１に、第１の半導体チップと、前記第１の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成されると共に、所定の前記配線に電気的に接続され回路基板に対して電気的に接続される半田ボールが複数形成されるＢＧＡ面を有する第１の配線基板と、前記ＢＧＡ面に対し前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有して構成された保持体とを備えるものである。
上記構成によれば、第１の配線基板のＢＧＡ面側には、半田ボールの間を仕切るように形成された導電部を有する保持体が形成されている。すなわち、マザーボードとしての回路基板に対しては、このように保持体が形成された状態の第１の配線基板が接続される。
第２に、上記本技術に係る半導体装置においては、前記導電部が前記第１の配線基板に形成された接地端子に対して電気的に接続されていることが望ましい。
これにより、保持体の形成によって導電部と第１の配線基板との電気的な接続がとられる。
第３に、上記本技術に係る半導体装置においては、前記保持体は、１つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有することが望ましい。
同軸構造により、半田ボールを介した伝送路についての良好なインピーダンス制御が実現される。
第４に、上記本技術に係る半導体装置は、前記同軸構造における前記導電部の内径をＤ、前記導電部に覆われた前記半田ボールの断面径をｄとしたとき、前記回路基板に対して接合された際の前記内径と前記断面径との関係がｄ／Ｄ＝３６．５％〜５１％の条件を満たすように形成されていることが望ましい。
ｄ／Ｄ＝３６．５％〜５１％の条件を満たすことで、インピーダンスのバラツキが設計値の±２０％に抑制される。
第５に、上記本技術に係る半導体装置においては、前記導電部、前記絶縁部がそれぞれ導電性樹脂、絶縁性樹脂で形成されていることが望ましい。
導電部、絶縁部が樹脂製とされることで、保持体の形成が容易となる。
第６に、上記本技術に係る半導体装置においては、第２の半導体チップと、前記第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板とをさらに備え、前記第２の配線基板と前記第１の配線基板との電気的な接続が、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行われていることが望ましい。
このような第１の金属ポストを介した接続とすることで、第１の配線基板と第２の配線基板とを電気的に接続するための半田ボールの小径化が可能となる。
第７に、上記本技術に係る半導体装置においては、前記第１の配線基板又は前記第２の配線基板の何れかがコアレス基板とされていることが望ましい。
第１の配線基板又は第２の配線基板がコアレス基板とされることで、仮基板の一部を切除して第２の金属ポストを形成することが可能となる。
第８に、上記本技術に係る半導体装置においては、前記半田ボールが、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出するように形成された第２の金属ポストの先端部に対して形成されていることが望ましい。
このように半田ボールを第２の金属ポストの先端部に形成することで、半田ボールの径差（最大断面径と最小断面径との差）が小さくなる。
第９に、上記本技術に係る半導体装置においては、前記保持体は、マイクロストリップライン構造又はストリップライン構造を有することが望ましい。
マイクロストリップライン構造又はストリップライン構造は、半田ボールの形成ピッチが狭い部分に好適である。
また、本技術に係る半導体装置の製造方法は、第１の半導体チップに電気的に接続される配線を有する配線層と絶縁層とを交互に積層して第１の配線基板を形成する第１の配線基板形成工程と、前記第１の配線基板が有する面であって所定の前記配線と回路基板とに対して電気的に接続される複数の半田ボールが形成されるＢＧＡ面に対し、前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有する保持体を形成する保持体形成工程とを有し、前記保持体形成工程では、前記導電部、前記絶縁部をそれぞれ導電性樹脂、絶縁性樹脂により形成するものである。
本技術によれば、ＢＧＡ面に形成される保持体は半田ボールの間を仕切るように形成された導電部を有しているため、当該導電部を利用してＢＧＡ部についてのインピーダンス制御が可能となる。
その上で、本技術の半導体装置によれば、ＢＧＡ面側に保持体が形成された状態の第１の配線基板が回路基板に対して接続されることとなるため、半導体装置を回路基板に対して接続する際の位置合わせは、半導体装置と回路基板との二者間でのみ行えば済む。
従って、インピーダンス制御を可能としつつ、歩留まりの向上を図ることができる。
第１の実施の形態としての半導体装置の構成についての説明図である。 ＢＧＡを構成する半田ボールの径差についての説明図である。 径差が許容される範囲についての説明図である。 半導体装置の製造方法の大まかな流れの一例を説明するための図である。 半導体装置の製造方法の大まかな流れの他の例を説明するための図である。 保持体の第１の形成方法についての説明図である。 保持体の第２の形成方法についての説明図である。 保持体の第３の形成方法についての説明図である。 ＰｏＰ形態の半導体装置の構成例を示した図である。 第２の実施の形態としての半導体装置の断面構造を示した図である。 金属ポストの形成方法についての説明図である。 金属ポストの形成位置の他の例を示した図である。 金属ポストの形成位置のさらに他の例を示した図である。 金属ポストをＢＧＡ面に形成した変形例についての説明図である。 保持体の構造に係る変形例についての説明図である。 保持体を省略した構成を例示した図である。
以下、本技術に係る実施の形態について説明する。
なお、説明は以下の順序で行う。

＜１．第１の実施の形態＞
［1-1．半導体装置の構成］
［1-2．半導体装置の製造方法］
［1-3．第１の実施の形態のまとめ］
＜２．第２の実施の形態＞
［2-1．半導体装置の構成］
［2-2．半導体装置の製造方法］
［2-3．第２の実施の形態のまとめ］
＜３．変形例＞
＜４．本技術＞
＜１．第１の実施の形態＞
［1-1．半導体装置の構成］

図１は、本技術に係る第１の実施の形態としての半導体装置１の構成についての説明図である。
図１Ａは半導体装置１の断面図、図１Ｂは半導体装置１の底面図、図１Ｃは半導体装置１のＢＧＡ面の近傍を拡大した断面図である。
図１Ａに示すように、半導体装置１は、配線基板２、半導体チップ３、複数の半田ボール４，４・・・、及び保持体５を有して構成される。
配線基板２は、図示は省略したが、半導体チップ３の所定の端子と電気的に接続される配線が形成された配線層と絶縁層とが交互に積層されて形成されている。それぞれの絶縁層にはスルーホール（ビアホール）が形成され、当該スルーホールに充填された導体により各配線層の配線間の接続が為されている。
本例の場合、配線基板２はコア層を有さない所謂コアレス基板とされる。
配線基板２における一方の面には、半導体チップ３が搭載されている。図示は省略したが、配線基板２における当該一方の面には、半導体チップ３に形成された複数の端子を前記配線層における所定の配線にそれぞれ電気的に接続するための複数のパットが形成されており、半導体チップ３側の端子と当該パットとが例えばフリップチップ接続などにより接合されている。
半導体チップ３の例としては、例えばＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）などとしてのＩＣ（Integrated Circuit）チップが用いられる。
このように本実施の形態の半導体装置１は配線基板２に対して半導体チップ３が搭載されて所謂半導体パッケージとしての構成を有している。
配線基板２における半導体チップ１が搭載される面とは逆側の面は、図示しない回路基板（マザーボード）との接続を行うためのＢＧＡ（Ball Grid Array）面２Ａとされる。
ＢＧＡ面２Ａには、複数の半田ボール４，４・・・が形成されている。図１Ｃに示すようにＢＧＡ面２Ａには、半田ボール４，４・・・を形成すべき位置に対してパッド８，８・・・が形成されており、半田ボール４，４・・・はパッド８，８・・・に対して形成されている。
図示は省略したが、パッド８，８・・・はそれぞれ配線基板２内の配線層に形成された所定の配線と電気的に接続されている。すなわち、パッド８，８・・・は、配線層に形成された配線を介して半導体チップ３の所定の端子に対して電気的に接続される。
パッド８，８・・・に形成された半田ボール４，４・・・は、マザーボードとしての回路基板（後述する回路基板１００）の各所定位置に形成された端子（パッド１０１）に対してそれぞれ接続されることになる。このことで、半導体チップ１が配線基板２内に形成された配線を介して回路基板１００内の配線と電気的に接続される。
そして、本実施の形態の半導体装置１においては、配線基板２のＢＧＡ面２Ａに対して、保持体５が形成されている。
保持体５には、ＢＧＡ面２Ａにおける半田ボール４，４・・・の形成位置に対応する位置に対して複数の開口部５Ａ，５Ａ・・・が形成されている。具体的に、本例の開口部５Ａ，５Ａ・・・は、半田ボール４，４・・・の個々に対して一対一の関係となるように形成されている。
この開口部５Ａ，５Ａ・・・により、ＢＧＡ面２Ａ上における半田ボール４，４・・・の配置スペースが確保されている。
図１Ｃに示すように、保持体５は、導電部６，６・・・と絶縁部７とを有して構成されている。
本例の場合、導電部６には導電性樹脂が用いられ、絶縁部７には絶縁性樹脂が用いられている。導電性樹脂としては、例えば導電性材料を樹脂材料に含有させたものを用いる。このとき、上記導電性材料としては、粒子状のものを含有させる場合には例えば銀、ニッケル、銅、金、炭素などを用いる。また、短繊維状のものを含有させる場合には炭素が好適である。或いは、金属被覆プラスチック粒子として例えば金、銅、ニッケルを含有させた樹脂を用いることもできる。
また、絶縁性樹脂としては、絶縁性材料を樹脂材料に含有させたものを用い、例えば、シリカ、アルミナ、シリコーンなどの絶縁性材料をフィラーとして含有させることができる。
なお、導電性樹脂、絶縁性樹脂に用いる樹脂材料としては、例えばエポキシ、ポリウレタン、アクリル、ＳＢＳ（スチレンブタジエンスチレンブロック共重合体）、ＳＥＢＳ（スチレンエチレンブチレンスチレンブロック共重合体）、ＰＶＢ（ポリビニルブチラール）などを挙げることができる。
導電部６は、ＢＧＡ面２Ａに形成された半田ボール４の間を仕切るようにして形成されている。具体的に、本例においては、１つの半田ボール４につき当該半田ボール４の外周面を覆う環状の導電部６が１つ形成されている。これにより、所謂「同軸構造」が実現される。本例の保持体５には、このような環状に形成された導電部６，６・・・が半田ボール４の形成数と同数設けられている。
絶縁部７は、導電部６，６・・・を覆うようにして形成されている。
保持体５は、導電部６，６・・・と、このように導電部６，６・・・を覆うように形成された絶縁部７とにより形成されたものである。これにより保持体５は、図１Ｂに示したように半田ボール４，４・・・の形成位置に対応する位置に開口部５Ａ，５Ａ・・・を有する形状に形成される。
このように形成された保持体５は、コア基板を有さない配線基板５の反り変形を抑制する機能を有する。すなわち、配線基板２の形状（平面性）を保持するための保持基板として機能する。
そして、本実施の形態では、導電部６，６・・・が、図１Ｃに示すように配線基板２のＢＧＡ面２Ａに形成された接地端子９，９・・・にそれぞれ電気的に接続されている。これにより、導電部６，６・・・により囲われた半田ボール４，４・・・（すなわちマザーボードとの接続ピン）を介する伝送路についてのインピーダンス制御を行うことが可能となる。
ここで、ＢＧＡにおけるインピーダンスは、図２Ａの断面図に示すような半田ボール４の断面径ｄと環状の導電部６の内径Ｄとの関係によって左右される。
図２Ｂは、回路基板１００に形成された半田ボール接続用のパッド１０１，１０１・・・に対して半田ボール４，４・・・が接続された際の配線基板２と回路基板１００との接合部付近の様子を断面図により表している。
図２Ｂに示すように、回路基板１００と接合された際の半田ボール４，４・・・には、最小断面径ｄ１と最大断面径ｄ２との差としての径差Δｄが生じる。
このような径差Δｄが小さければ、インピーダンスのバラツキも小さくなり、適正なインピーダンス制御を実現できるが、径差Δｄが大きい場合にはインピーダンスのバラツキも大きくなり、適正なインピーダンス制御の実現が困難となる。
そこで、本実施の形態では、径差Δｄを以下のようにして抑える。
図３は、径差Δｄが許容される範囲についての説明図であり、横軸を内径Ｄ（ｍｍ）、縦軸を断面径ｄ（ｍｍ）としてインピーダンスが５０Ω、４０Ω、６０Ωとなるときの断面径ｄと内径Ｄとの関係を示している。
ＢＧＡ部については、インピーダンスが５０Ω程度となるように設計を行うことがの望ましく、また適切なインピーダンス制御を実現する上で許容されるインピーダンスのバラツキは一般的に設計値（つまり５０Ω程度）の±２０％の範囲とされる。
図３では、インピーダンスの設計値に対して−２０％（４０Ω）となるときの内径Ｄと断面径ｄとの関係（◆印）と＋２０％（６０Ω）となるときの内径Ｄと断面径ｄとの関係（▲印）とが示されているが、これによると、設計値に対するバラツキの上限値（６０Ω）となるときの内径Ｄと断面径ｄとの関係は、ｄ／Ｄ＝３６．５％程度であり、また設計値に対するバラツキの下限値（４０Ω）となるときの内径Ｄと断面径ｄとの関係はｄ／Ｄ＝５１％程度であることが分かる。
この点を踏まえ、本実施の形態では、回路基板１００に対して接合された際の内径Ｄと断面径ｄとの関係がｄ／Ｄ＝３６．５％〜５１％となるように、半導体装置１を形成している。
これにより、ＢＧＡ部のインピーダンス制御が適正に行われるようにできる。
なお、上記「ｄ／Ｄ」についての条件に関して、断面径ｄは最小断面径ｄ１〜最大断面径ｄ２までの全ての断面径ｄを意味するものである。
［1-2．半導体装置の製造方法］

続いて、半導体装置１の製造方法について図４〜図８を参照して説明する。
先ず、図４，図５により、半導体装置１の製造方法の大まかな流れを説明する。
なお、以下の説明では、配線基板２の製造方法についての図示による説明は省略する。コアレス基板としての配線基板２の製造方法の詳細については例えば先に挙げた特許文献１，２などに記載されているが、確認のためその概要について触れておくと、配線基板２は、仮基板としての例えば銅製の基板上に、絶縁層と配線層とを交互に積層した積層体を形成した上で、当該積層体に残存する仮基板を例えばエッチング等によって切除するという流れとなる。
本例の配線基板２については、上記の製造過程において、前述のパッド８，８・・・と接地端子９，９・・・とを形成する工程も行われる。
半導体装置１の製造方法の大まかな流れについては、大別して図４、図５に示す２つの例を挙げることができる。
図４の例では、先ず、配線基板２に対して半導体チップ３を搭載し（図４Ａ）、半導体チップ３が搭載された状態の配線基板２のＢＧＡ面２Ａに対して保持体５を形成する（図４Ｂ）。その上で、半田ボール４，４・・・を保持体５の開口部５Ａ，５Ａ・・・により形成されたスペースに挿入するようにしてＢＧＡ面２Ａ上に形成する（図４Ｃ）。
一方、図５の例では、先ず、配線基板２のＢＧＡ面２Ａに対して保持体５を形成し（図５Ａ）、保持体５が形成された状態の配線基板２に対して半導体チップ３を搭載する（図５Ｂ）。その上で、半田ボール４，４・・・を保持体５の開口部５Ａ，５Ａ・・・により形成されたスペースに挿入するようにしてＢＧＡ面２Ａ上に形成する（図５Ｃ）。
図６〜図８により、保持体５の具体的な形成方法について説明する。
保持体５の形成方法については以下の３通りが考えられる。
図６は、保持体５の第１の形成方法についての説明図である。
先ず、第１の形成方法では、配線基板２のＢＧＡ面２Ａ上における所定位置に対し、導電部６，６・・・を形成する（図６Ａ）。本例の場合、導電部６，６・・・の形成は、前述した導電性樹脂を用いた射出成型により行う。
このとき、導電部６，６・・・の形成位置は、ＢＧＡ面２Ａ上の接地端子９，９・・・に対して導電部６，６・・・を接続可能となるように設定する。これにより、接地端子９，９・・・に対して電気的に接続された導電部６，６・・・が形成される。
続いて、上記のように形成した導電部６，６・・・を覆うようにして絶縁部７を形成する（図６Ｂ）。本例の場合、絶縁部７，７・・・は、前述した絶縁性樹脂を用いた射出成型により形成する。
このとき、絶縁性樹脂の成型は、パッド８，８・・・を覆うことがないように行う。これにより、開口部５Ａ，５Ａ・・・としての半田ボール４，４・・・の配置スペースが確保される。
上記のような絶縁部７の形成によって、ＢＧＡ面２Ａに保持体５が形成される。
図７は、保持体５の第２の形成方法についての説明図である。
第２の形成方法では、先ず、溝部７ａｓ，７ａｓ・・・と開口部５Ａ，５Ａ・・・とを有する絶縁部形成部材７ａをＢＧＡ面２Ａに対して形成する（図７Ａ）。溝部７ａｓ，７ａｓ・・・は、導電部６，６・・・を形成するための空間を形成するものであり、従ってそれぞれ環状の形状を有する。
本例の場合、このような溝部７ａｓ，７ａｓ・・・を有する絶縁部形成部材７ａは、前述した絶縁性樹脂を用いた射出成型により形成する。このとき、溝部７ａｓ，７ａｓ・・・の形成位置は、環状とされたこれら溝部７ａｓ，７ａｓ・・・としての空間が、それぞれ対応する接地端子９と接するように設定する。
次いで、上記のように形成された絶縁部形成部材７ａの溝部７ａｓ，７ａｓ・・・に対し導電部６，６・・・を形成する（図７Ｂ）。この場合の導電部６，６・・・の形成は、例えばインクジェット方式などにより液状の導電性樹脂を溝部７ａｓ，７ａｓ・・・に対して塗布して行う。
溝部７ａｓ，７ａｓ・・・の形成位置が前述のように設定されていることで、これら溝部７ａｓ，７ａｓ・・・に形成された導電部６，６・・・がそれぞれ対応する接地端子９に対して電気的に接続される。
続いて、上記のように溝部７ａｓ，７ａｓ・・・に対して導電部６が形成された絶縁部形成部材７ａに対し、導電部６，６・・・が表出した側の面を覆うように絶縁部形成部材７ｂを形成する（図７Ｃ）。本例の場合、絶縁部形成部材７ｂの形成は、液状の絶縁性樹脂をインクジェット方式やその他の印刷方式などによって絶縁部形成部材７ａに対して塗布することで行う。
これにより、導電部６，６・・・を覆う絶縁部７が形成され、保持体５が完成する。
図８は、保持体５の第３の形成方法についての説明図である。
第３の形成方法では、先ず、先の絶縁部形成部材７ａから溝部７ａｓ，７ａｓ・・・を省略した形状による絶縁部形成部材７ａ’をＢＧＡ面２Ａに対して形成する（図８Ａ）。この絶縁部形成部材７ａ’についても、絶縁性樹脂を用いた射出成型により形成する。
次いで、図８Ｂに示すように、絶縁部形成部材７ａ’の所定位置に対して図中の矢印Ｌで示す方向からレーザを照射して、絶縁部形成部材７ａ’に溝部７ａｓ，７ａｓ・・・を形成する。すなわち、図７Ａに示した絶縁部形成部材７ａと同様の構造体を形成する。
ここで、上記のようにレーザにより溝部７ａｓ，７ａｓ・・・を形成するため、絶縁部形成部材７ａ’が貫通してＢＧＡ面２Ａが破損してしまうことが懸念される。この点に鑑み第３の形成方法では、ＢＧＡ面２Ａ上における溝部７ａｓ，７ａｓ・・・の形成のためのレーザ照射位置に対応した位置に対し、接地端子９を形成しておく。すなわち、環状の形状を有する接地端子９，９・・・を、上記レーザの照射位置に対応するＢＧＡ面２Ａ上の位置に対して予め形成しておく。
これにより、レーザの照射による絶縁部形成部材７ａ’の貫通が接地端子９，９・・・の形成位置で留まり、配線基板２の破損が防止される。
第３の形成方法において、上記のように絶縁部形成部材７ａを形成した後の工程は、第２の形成方法と同様となることから重複説明は避ける。
［1-3．第１の実施の形態のまとめ］

上記のように第１の実施の形態の半導体装置１は、半導体チップ３と、半導体チップ３に電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成されると共に、所定の前記配線に電気的に接続され、回路基板１００に対して電気的に接続される半田ボール４が複数形成されるＢＧＡ面２Ａを有する配線基板２と、ＢＧＡ面２Ａに対し半田ボール４の間を仕切るように形成された導電部６と、導電部６を覆うように形成された絶縁部７とを有して構成された保持体５とを備える。
ＢＧＡ面２Ａに形成される保持体５は半田ボール４の間を仕切るように形成された導電部６を有しているため、当該導電部６を利用してＢＧＡ部についてのインピーダンス制御が可能となる。
そして、半導体装置１によれば、ＢＧＡ面２Ａ側に保持体５が形成された状態の配線基板２が回路基板１００に対して接続されることとなるため、回路基板１００への接続時における位置合わせは、半導体装置１と回路基板１００との二者間でのみ行えば済むものとなる。
従って、インピーダンス制御を可能としつつ、歩留まりの向上を図ることができる。
また、従来のようにＰＴＨ（Plated Through Hole）を挟んで配線基板２を回路基板１００に対して実装する必要がないので 回路基板１００への実装工程での負担を軽減できる。
また、保持体５により、リフロー時の半導体装置１のはんだ沈み込みを一定に抑えることができるため、この点においても半田ボール４，４・・・の径差Δｄの抑制が図られる。
また、本実施の形態では、導電部６，６・・・が配線基板２に形成された接地端子９，９・・・に対して電気的に接続されている。これにより、保持体５の形成によって導電部６と配線基板２との電気的な接続がとられる。
先に挙げた特許文献３に記載の従来技術では、ＰＴＨ内に形成された導電部に通電するための端子をＰＴＨの外周部に表出させているため、配線基板側ではこの端子と接続するための接地端子をＢＧＡ面の外周部に設けて、それらの端子間を接続するものとしている。これに対し、本実施の形態によれば、上記のように保持体５の形成によって導電部６と接地端子９との電気的な接続がとられるので、上記の従来技術と比較して、配線基板側の接地端子とＰＴＨ側の端子との接続をとるための別途の工程を行う必要がなく、工数の削減が図られる。
さらに、本実施の形態では、保持体５が同軸構造を有する。同軸構造により、半田ボール４，４・・・を介した伝送路についての良好なインピーダンス制御が実現される。
さらにまた、本実施の形態の半導体装置１は、回路基板に対して接合された際の内径Ｄと断面径ｄとの関係がｄ／Ｄ＝３６．５％〜５１％の条件を満たすように形成されている。
これにより、インピーダンスのバラツキが設計値（５０Ω）の±２０％に抑制され、インピーダンス制御が適正に行われるようにできる。
加えて、本実施の形態では、導電部６、絶縁部７をそれぞれ導電性樹脂、絶縁性樹脂で形成している。
このように導電部６、絶縁部７を樹脂製としたことで、保持体５の形成が容易となり、従って工数の削減及び製造コストの削減が図られる。
＜２．第２の実施の形態＞
［2-1．半導体装置の構成］

続いて、第２の実施の形態について説明する。
第２の実施の形態は、上記により説明した第１の実施の形態の半導体装置１のように回路基板１００と接続するためのＢＧＡ面２Ａを有した半導体パッケージを下側パッケージとして有するＰｏＰ（Package on Package）形態の半導体装置に係るものである。
図９は、半導体装置１と同様の構成を有する半導体パッケージ上に別の半導体パッケージを搭載（積層）して成るＰｏＰ形態の半導体装置の構成例を示した図である。
なお、以下の説明において、既に説明済みとなった部分と同様となる部分については同一符号を付して説明を省略する。
図９において、配線基板２には、ＢＧＡ面２Ａとは逆側の面（以下「上面２Ｂ」と表記）に対して、上側パッケージとの電気的な接続を行うための複数のパッド１２，１２・・・が形成されている。パッド１２，１２・・・は、それぞれ配線基板２の配線層に形成された所定の配線に対し電気的に接続されている。
上側パッケージとしては、図のように配線基板１０上に半導体チップ１１が搭載されて成る。配線基板１０における下側パッケージと対向する側の面は下面１０Ａであり、その反対側の面が上面１０Ｂである。
配線基板１０は、配線基板２と同様に配線層と絶縁層とが交互に積層されて形成されたコアレス基板とされる。
配線基板１０の下面１０Ａに対しては、配線基板２に形成されたパッド１２，１２・・・との電気的な接続を行うためのパッド１３，１３・・・が形成され、これらパッド１３，１３・・・はそれぞれ配線基板１０の配線層に形成された所定の配線と電気的に接続されている。
配線基板２に形成されたパッド１２，１２・・・と配線基板１０に形成されたパッド１３，１３・・・とが半田ボール１４，１４・・・によって接続されている。これにより、上側と下側の半導体パッケージが電気的に接続される。
ここで、このようなＰｏＰ形態の半導体装置においては、下側パッケージに搭載された半導体チップ３が上側パッケージに対して干渉することがないように、配線基板２の上面２Ｂと配線基板１０の下面１０Ａとの間隔（スタンドオフ）を確保することが要求される。
図９に示した構成例では、下側パッケージのパッド１２，１２・・・と上側パッケージのパッド１３とを半田ボール１４，１４・・・によって接続しているため、スタンドオフを稼ぐには半田ボール１４，１４・・・のサイズを大きくする必要がある。
しかしながら、半田ボール１４，１４・・・のサイズが大きくなると、上側と下側のパッケージの接合に要する面積も拡大されるので、パッケージの小型化が困難となる。
そこで、第２の実施の形態では、上側と下側のパッケージの電気的な接続を金属ポストを介して行う。
図１０は、第２の実施の形態としての半導体装置２０の断面構造を示した図である。
図示するように半導体装置２０では、上側パッケージを構成する配線基板１０の下面１０Ａに形成されたパッド１３，１３・・・のそれぞれに金属ポスト１５が形成されている。本例の場合、金属ポスト１５，１５・・・は銅製とされる。
そして、配線基板２のパッド１２，１２・・・と金属ポスト１５，１５・・・とが半田ボール１４，１４・・・によって接続されている。
図１０に示した半導体装置２０によれば、スタンドオフを金属ポスト１５，１５・・・の高さにより稼ぐことができるため、半田ボール１４，１４・・・の小径化が図られる。
［2-2．半導体装置の製造方法］

以下、第２の実施の形態の半導体装置２０の製造方法について説明する。なお、第１の実施の形態との重複説明を避けるため、以下では主に金属ポスト１５の形成方法について説明する。
図１１は、金属ポスト１５の形成方法についての説明図である。
先ず、コアレス基板としての配線基板１０を形成する上では、図１１Ａに示すような金属板による仮基板１６が用いられる。本例において、仮基板１６には銅板が用いられる。
この仮基板１６の両面に対して、配線基板１０の元となる積層体１０’、すなわち配線層と絶縁層とが交互に積層された構造を有する積層体を形成する。このとき、積層は、配線基板１０における下面１０Ａとなるべき面（以下「下面１０’Ａ」と表記）側から開始する。すなわち、配線基板１０の最下層となるべき層から最上層となるべき層までを順に積層していく。
上記のように仮基板１６の両面に積層体１０’を形成した後は、仮基板１６を積層体１０’の積層方向に直交する方向において分断し、断片化された仮基板１６と積層体１０’とで構成された積層構造体を得る（図１１Ｂ）。
その上で、この積層構造体における仮基板１６の一部を切除することで、金属ポスト１５，１５・・・を形成する（図１１Ｃ）。
具体的に、この場合の金属ポスト１５，１５・・・は、仮基板１６に対するレジストの塗布、露光及び現像によるエッチングを行って形成する。或いは、例えばＮｉをバリアメタルとして用いたエッチングを行ってもよい。
このような形成方法によって、配線基板１０の下面１０Ａに対して金属ポスト１５，１５・・・を形成できる。
なお、金属ポスト１５，１５・・・は、図１２に示すように、配線基板２の上面２Ｂに対して形成することができる。或いは、図１３に示すように配線基板１０の下面１０Ａと配線基板２の上面２Ａの双方に形成することもできる。
これら何れの場合も、配線基板２、配線基板１０がコアレス基板とされることで、図１１で説明したような仮基板１６の一部を切除する方法による金属ポスト１５，１５・・・の形成を行うことができる。
なお、配線基板２の上面２Ｂに金属ポスト１５，１５・・・を形成する場合は、仮基板１６に対して配線基板２の最上層となるべき層から最下層となるべき層の順に積層を行う。
［2-3．第２の実施の形態のまとめ］

上記のように第２の実施の形態では、ＰｏＰ形態の半導体装置として、配線基板１０と配線基板２との電気的な接続が、配線基板１０の下面１０Ａと配線基板２の上面２Ｂとが対向した状態で、金属ポスト１５，１５・・・を介して行われる。
これにより、配線基板２と配線基板１０とを電気的に接続するための半田ボール１４，１４・・・を小径化することが可能となる。従って、上側と下側の半導体パッケージの接合に要する面積を縮小化でき、パッケージの小型化が図られる。
また、第２の実施の形態では、配線基板２、配線基板１０がコアレス基板とされる。
これにより、仮基板１６の一部を切除して金属ポスト１５，１５・・・を形成することが可能となり、本来は全切除される仮基板１６を有効利用することができる。従って、製造コストを削減できる。
また、金属ポスト１５，１５・・・の形成のために別途めっきなどによる形成工程を行う必要が無いため、工数の削減も図られ、この点でも製造コストを削減できる。
＜３．変形例＞

以上、本技術に係る実施の形態について説明したが、本技術は上記で例示した具体例に限定されるべきものではない。
例えば、金属ポストは、図１４に示すように配線基板２のＢＧＡ面２Ａに対して形成してもよい。具体的には、図１４Ａに示すように、ＢＧＡ面２Ａから回路基板１００への接続方向に向けて突出する金属ポスト１７,１７・・・を形成するものである。これら金属ポスト１７，１７・・・としても例えば銅製とする。
この場合、金属ポスト１７，１７・・・は、ＢＧＡ面２Ａに形成されたパッド８，８・・・に対して形成される。そして、金属ポスト１７，１７・・・の先端部には、半田ボール４，４・・・が形成される。
このように金属ポスト１７，１７・・・の先端部に形成された半田ボール４，４・・・が、図１４Ｂに示されるように回路基板１００のパッド１０１，１０１・・・と接続される。
この変形例によれば、パッド８とパッド１０１との間に金属ポスト１７が挿入された分、半田ボール４の体積が小さくなり、これによって半田ボール４の径差Δｄが縮小化される。従って、インピーダンスのバラツキを抑えることができ、より良好なインピーダンス制御を実現できる。
なお、金属ポスト１７，１７・・・についても、先の図１１で説明した仮基板１６の一部を切除する方法で作成することができる。その場合、仮基板１６に対しては、配線基板２の最下層となるべき層から順に積層を行う。
ここで、これまでの説明では、保持体５については、図１Ｂに示したように同軸構造のみを有するように構成する場合を例示したが、図１５Ａに示すようなマイクロストリップライン構造又はストリップライン構造のみを有する保持体５とすることもできる。マイクロストリップライン構造又はストリップライン構造では、開口部５Ａは、図のようにその外縁部が複数の半田ボール４，４・・・を囲うように形成される。図示は省略したが、この場合の導電部６はこのような開口部５Ａの外縁部の外側を沿うように形成される。
マイクロストリップライン構造又はストリップライン構造は、半田ボール４，４・・・の形成ピッチや径の大きさの制約等から半田ボール４間の隙間が狭くされた場合に好適である。すなわち、マイクロストリップライン構造又はストリップライン構造を有する保持体５とすることで、半田ボール４間の隙間が狭い部分に対してもインピーダンス制御を行うことが可能となる。
また、ＢＧＡ面２Ａの面積等の制約から全域で同軸構造を採ることができない場合には、部分的に半田ボール４の形成ピッチを変更するなどして対応することができる。
例えば、図１５Ｂに示す例において、図中の領域Ｘが信号線以外の集中する領域であるならば、当該領域Ｘについてはインピーダンス制御が不要であるため、半田ボール４の形成ピッチを詰めて面積を稼ぐ。そして、図中の領域Ｙが信号線の集中する領域であれば、領域Ｘで面積を稼いだ分、当該領域Ｙについては半田ボール４の形成ピッチを広げて同軸構造を採る。或いは、図中の領域Ｚとして示すように、同軸構造ではなくマイクロストリップライン構造又はストリップライン構造を採用してさらに面積を稼ぐこともできる。
なお、同軸構造以外が採用されて開口部５Ａの面積が広くなる場合は、保持力の低下を考慮すべきである。すなわち、同軸構造とマイクロストリップライン構造又はストリップライン構造を混在させる場合には、それらの混在の比率や配置パターンなどを配線基板に対する保持力も加味して設定すべきである。
また、第２の実施の形態に関しては、上側と下側の半導体パッケージの接合に要する面積を縮小化する観点からすると、図１６に示されるように、保持体５を省略した構成とすることもできる。なお、図１６では金属ポスト１５，１５・・・を配線基板１０に対して形成する場合を例示しているが、保持体５を省略した構成としては、先の図１２や図１３に示したように金属ポスト１７，１７・・・を配線基板２に形成する構成や配線基板２と配線基板１０の双方に形成する構成を採り得る。
＜４．本技術＞

本技術は、以下に示す構成を採ることができる。
（１）
第１の半導体チップと、
前記第１の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成されると共に、所定の前記配線に電気的に接続され回路基板に対して電気的に接続される半田ボールが複数形成されるＢＧＡ面を有する第１の配線基板と、
前記ＢＧＡ面に対し前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有して構成された保持体と、を備える
半導体装置。
（２）
前記導電部が前記第１の配線基板に形成された接地端子に対して電気的に接続されている
前記（１）に記載の半導体装置。
（３）
前記保持体は、
１つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有する
前記（１）又は（２）に記載の半導体装置。
（４）
前記同軸構造における前記導電部の内径をＤ、前記導電部に覆われた前記半田ボールの断面径をｄとしたとき、前記回路基板に対して接合された際の前記内径と前記断面径との関係がｄ／Ｄ＝３６．５％〜５１％の条件を満たすように形成された
前記（３）に記載の半導体装置。
（５）
前記導電部、前記絶縁部がそれぞれ導電性樹脂、絶縁性樹脂で形成されている
前記（１）乃至（４）何れかに記載の半導体装置。
（６）
第２の半導体チップと、
前記第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板とをさらに備え、
前記第２の配線基板と前記第１の配線基板との電気的な接続が、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行われている
前記（１）乃至（５）何れかに記載の半導体装置。
（７）
前記第１の配線基板又は前記第２の配線基板の何れかがコアレス基板とされている
前記（６）に記載の半導体装置。
（８）
前記半田ボールが、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出するように形成された第２の金属ポストの先端部に対して形成されている
前記（１）乃至（７）何れかに記載の半導体装置。
（９）
前記保持体は、
マイクロストリップライン構造又はストリップライン構造を有する
前記（１）乃至（８）何れかに記載の半導体装置。
（１０）
第１の半導体チップに電気的に接続される配線を有する配線層と絶縁層とを交互に積層して第１の配線基板を形成する第１の配線基板形成工程と、
前記第１の配線基板が有する面であって所定の前記配線と回路基板とに対して電気的に接続される複数の半田ボールが形成されるＢＧＡ面に対し、前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有する保持体を形成する保持体形成工程と、を有する
半導体装置の製造方法。
（１１）
前記第１の配線基板形成工程では、
前記ＢＧＡ面上における前記導電部が形成される位置に対して接地端子を形成する
前記（１０）に記載の半導体装置の製造方法。
（１２）
前記保持体形成工程では、
１つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有するように前記保持体を形成する
前記（１０）又は（１１）に記載の半導体装置の製造方法。
（１３）
前記保持体形成工程では、
前記導電部、前記絶縁部をそれぞれ導電性樹脂、絶縁性樹脂により形成する
前記（１０）乃至（１２）何れかに記載の半導体装置の製造方法。
（１４）
第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板と、前記第１の配線基板との電気的な接続を、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行う接続工程をさらに有する
前記（１０）乃至（１３）何れかに記載の半導体装置の製造方法。
（１５）
コアレス基板とされた前記第１の配線基板又は前記第２の配線基板の形成過程で用いられる仮基板の一部を切除して、前記第１の金属ポストを形成する第１の金属ポスト形成工程をさらに有する
前記（１４）に記載の半導体装置の製造方法。
（１６）
前記第１の配線基板に対し、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出する第２の金属ポストを形成する第２の金属ポスト形成工程と、
前記第２の金属ポストの先端部に対して前記半田ボールを形成する半田ボール形成工程とをさらに有する
前記（１０）乃至（１５）何れかに記載の半導体装置の製造方法。
（１７）
前記保持体形成工程では、
マイクロストリップライン構造又はストリップライン構造を有するように前記保持体を形成する
前記（１０）乃至（１６）何れかに記載の半導体装置の製造方法。
１,２０…半導体装置、２,１０…配線基板、３,１１…半導体チップ、４,１４…半田ボール、５…保持体、６…導電部、７…絶縁部、１５,１７…金属ポスト、１６…仮基板

Claims (15)

  1. 第１の半導体チップと、
    前記第１の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成されると共に、所定の前記配線に電気的に接続され回路基板に対して電気的に接続される半田ボールが複数形成されるＢＧＡ面を有する第１の配線基板と、
    前記ＢＧＡ面に対し前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有して構成された保持体とを備え、
    前記導電部、前記絶縁部がそれぞれ導電性樹脂、絶縁性樹脂で形成されている
    半導体装置。
  2. 前記導電部が前記第１の配線基板に形成された接地端子に対して電気的に接続されている
    請求項１に記載の半導体装置。
  3. 前記保持体は、
    １つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有する
    請求項１に記載の半導体装置。
  4. 前記同軸構造における前記導電部の内径をＤ、前記導電部に覆われた前記半田ボールの断面径をｄとしたとき、前記回路基板に対して接合された際の前記内径と前記断面径との関係がｄ／Ｄ＝３６．５％〜５１％の条件を満たすように形成された
    請求項３に記載の半導体装置。
  5. 第２の半導体チップと、
    前記第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板とをさらに備え、
    前記第２の配線基板と前記第１の配線基板との電気的な接続が、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行われている
    請求項１に記載の半導体装置。
  6. 前記第１の配線基板又は前記第２の配線基板の何れかがコアレス基板とされている
    請求項５に記載の半導体装置。
  7. 前記半田ボールが、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出するように形成された第２の金属ポストの先端部に対して形成されている
    請求項１に記載の半導体装置。
  8. 前記保持体は、
    マイクロストリップライン構造又はストリップライン構造を有する
    請求項１に記載の半導体装置。
  9. 第１の半導体チップに電気的に接続される配線を有する配線層と絶縁層とを交互に積層して第１の配線基板を形成する第１の配線基板形成工程と、
    前記第１の配線基板が有する面であって所定の前記配線と回路基板とに対して電気的に接続される複数の半田ボールが形成されるＢＧＡ面に対し、前記半田ボールの間を仕切るように形成された導電部と、前記導電部を覆うように形成された絶縁部とを有する保持体を形成する保持体形成工程とを有し、
    前記保持体形成工程では、
    前記導電部、前記絶縁部をそれぞれ導電性樹脂、絶縁性樹脂により形成する
    半導体装置の製造方法。
  10. 前記第１の配線基板形成工程では、
    前記ＢＧＡ面上における前記導電部が形成される位置に対して接地端子を形成する
    請求項９に記載の半導体装置の製造方法。
  11. 前記保持体形成工程では、
    １つの前記半田ボールにつき当該半田ボールの外周面を覆う環状の前記導電部が１つ形成された構造としての同軸構造を有するように前記保持体を形成する
    請求項９に記載の半導体装置の製造方法。
  12. 第２の半導体チップに電気的に接続された配線を有する配線層と絶縁層とが交互に積層されて形成された第２の配線基板と、前記第１の配線基板との電気的な接続を、前記第２の配線基板の前記第２の半導体チップが接続された面とは逆側の面と前記第１の配線基板の前記ＢＧＡ面とは逆側の面とが対向した状態で、第１の金属ポストを介して行う接続工程をさらに有する
    請求項９に記載の半導体装置の製造方法。
  13. コアレス基板とされた前記第１の配線基板又は前記第２の配線基板の形成過程で用いられる仮基板の一部を切除して、前記第１の金属ポストを形成する第１の金属ポスト形成工程をさらに有する
    請求項１２に記載の半導体装置の製造方法。
  14. 前記第１の配線基板に対し、所定の前記配線に対して電気的に接続され前記ＢＧＡ面から突出する第２の金属ポストを形成する第２の金属ポスト形成工程と、
    前記第２の金属ポストの先端部に対して前記半田ボールを形成する半田ボール形成工程とをさらに有する
    請求項９に記載の半導体装置の製造方法。
  15. 前記保持体形成工程では、
    マイクロストリップライン構造又はストリップライン構造を有するように前記保持体を形成する
    請求項９に記載の半導体装置の製造方法。
JP2013050141A 2013-03-13 2013-03-13 半導体装置、半導体装置の製造方法 Active JP6032070B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2013050141A JP6032070B2 (ja) 2013-03-13 2013-03-13 半導体装置、半導体装置の製造方法
TW103105153A TWI615933B (zh) 2013-03-13 2014-02-17 半導體裝置及其製造方法
PCT/JP2014/001046 WO2014141607A1 (en) 2013-03-13 2014-02-27 Semiconductor device and method of manufacturing semiconductor device
CN201480009974.4A CN105009279B (zh) 2013-03-13 2014-02-27 半导体器件及制造半导体器件的方法
US14/765,929 US10332826B2 (en) 2013-03-13 2014-02-27 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013050141A JP6032070B2 (ja) 2013-03-13 2013-03-13 半導体装置、半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014175642A JP2014175642A (ja) 2014-09-22
JP2014175642A5 JP2014175642A5 (ja) 2015-03-05
JP6032070B2 true JP6032070B2 (ja) 2016-11-24

Family

ID=50349816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013050141A Active JP6032070B2 (ja) 2013-03-13 2013-03-13 半導体装置、半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10332826B2 (ja)
JP (1) JP6032070B2 (ja)
CN (1) CN105009279B (ja)
TW (1) TWI615933B (ja)
WO (1) WO2014141607A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN207134353U (zh) * 2017-08-31 2018-03-23 深圳市江波龙电子有限公司 移动终端及其芯片封装结构
CN108987425B (zh) * 2018-07-19 2020-09-18 豪威半导体（上海）有限责任公司 微led显示器及其制造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645401A (ja) * 1992-07-23 1994-02-18 Nec Corp 半導体装置用パッケージ
JP2541102B2 (ja) * 1993-06-23 1996-10-09 日本電気株式会社 同軸フリップチップ接続構造の形成方法
JPH0878572A (ja) * 1994-08-31 1996-03-22 Hitachi Ltd 半導体パッケージおよび、それの製造方法および、それを実装した回路ボードと電子機器
JP2751913B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置用パッケージ
JPH10335547A (ja) 1997-05-29 1998-12-18 Canon Inc 電子回路装置及びその製造方法
US5851337A (en) * 1997-06-30 1998-12-22 Caesar Technology Inc. Method of connecting TEHS on PBGA and modified connecting structure
JP3629178B2 (ja) * 2000-02-21 2005-03-16 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置及びその製造方法
US7120607B2 (en) * 2000-06-16 2006-10-10 Lenovo (Singapore) Pte. Ltd. Business system and method using a distorted biometrics
JP4427874B2 (ja) * 2000-07-06 2010-03-10 住友ベークライト株式会社 多層配線板の製造方法および多層配線板
US7059009B2 (en) * 2002-07-19 2006-06-13 Valeo Electrical Systems, Inc. Windshield wiper drive linkage arm with grooves
US6650016B1 (en) * 2002-10-01 2003-11-18 International Business Machines Corporation Selective C4 connection in IC packaging
US7105931B2 (en) * 2003-01-07 2006-09-12 Abbas Ismail Attarwala Electronic package and method
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US7331500B2 (en) * 2004-06-25 2008-02-19 Intel Corporation Solder bumps formation using solder paste with shape retaining attribute
US7045893B1 (en) * 2004-07-15 2006-05-16 Amkor Technology, Inc. Semiconductor package and method for manufacturing the same
JP2006295019A (ja) * 2005-04-14 2006-10-26 Fujitsu Ltd 電子部品を基板に取り付け及び取り外す加熱装置
KR20090012933A (ko) * 2007-07-31 2009-02-04 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드, 시스템 및 반도체패키지의 제조 방법
US20100327452A1 (en) * 2008-03-05 2010-12-30 Hirotsugu Kobayashi Mounting structure and method of manufacturing the same
US7516879B1 (en) * 2008-07-02 2009-04-14 International Business Machines Corporation Method of producing coaxial solder bump connections using injection molding of solder
JP5228843B2 (ja) * 2008-11-28 2013-07-03 富士通株式会社 半導体素子搭載用基板及び半導体装置
JP5404513B2 (ja) 2010-04-19 2014-02-05 ソニー株式会社 半導体装置の製造方法
JPWO2012029526A1 (ja) * 2010-08-30 2013-10-28 住友ベークライト株式会社 半導体パッケージおよび半導体装置
KR101677739B1 (ko) * 2010-09-29 2016-11-21 삼성전자주식회사 반도체 패키지 및 그의 제조방법
US8531021B2 (en) * 2011-01-27 2013-09-10 Unimicron Technology Corporation Package stack device and fabrication method thereof
TWI433278B (zh) * 2011-03-10 2014-04-01 矽品精密工業股份有限公司 無承載板之封裝件及其製法
CN103975427B (zh) * 2011-10-07 2017-03-01 沃尔泰拉半导体公司 互连衬底的功率管理应用
JP6048050B2 (ja) * 2011-10-13 2016-12-21 住友ベークライト株式会社 半導体パッケージおよび半導体装置

Also Published As

Publication number Publication date
TWI615933B (zh) 2018-02-21
CN105009279A (zh) 2015-10-28
JP2014175642A (ja) 2014-09-22
CN105009279B (zh) 2018-04-17
US20150380347A1 (en) 2015-12-31
TW201438172A (zh) 2014-10-01
US10332826B2 (en) 2019-06-25
WO2014141607A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
JP5715009B2 (ja) 部品内蔵配線基板及びその製造方法
EP3483932B1 (en) Ground via clustering for crosstalk mitigation
CN111316434B (zh) 具有差分同轴通孔的电子衬底
US9972599B2 (en) Package structure and method of manufacturing the same
US10187971B2 (en) Wiring board and method of manufacturing wiring board
TW201351514A (zh) 具有內建加強層之凹穴基板之製造方法
CN102686053A (zh) 多层布线基板的制造方法
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
JP6032070B2 (ja) 半導体装置、半導体装置の製造方法
EP2849226B1 (en) Semiconductor package
US10134693B2 (en) Printed wiring board
US9793241B2 (en) Printed wiring board
US10971440B2 (en) Semiconductor package having an impedance-boosting channel
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
TW201415600A (zh) 具有內嵌元件、內建定位件、及電磁屏障之線路板
TWI517312B (zh) 具有屏蔽蓋及屏蔽狹槽作爲內嵌元件之電磁屏障之線路板
WO2013153717A1 (ja) 電子機器及びその製造方法
JP2010519769A (ja) 高速メモリパッケージ
JP2008034755A (ja) ビルドアッププリント配線板
US20090001547A1 (en) High-Density Fine Line Structure And Method Of Manufacturing The Same
US20230137841A1 (en) Circuit carrier and manufacturing method thereof and package structure
CN201541392U (zh) 电路板
JP2009231480A (ja) 半導体装置
CN117812818A (zh) 电路板及电路板制造方法
CN116896813A (zh) 印刷电路板中用于阻抗管理的负载焊盘

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160927

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161010

R151 Written notification of patent or utility model registration

Ref document number: 6032070

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250