JP5090591B2 - 電子装置の制御方法，電子装置及び電子装置の機能の認識方法 - Google Patents
電子装置の制御方法，電子装置及び電子装置の機能の認識方法 Download PDFInfo
- Publication number
- JP5090591B2 JP5090591B2 JP2001058598A JP2001058598A JP5090591B2 JP 5090591 B2 JP5090591 B2 JP 5090591B2 JP 2001058598 A JP2001058598 A JP 2001058598A JP 2001058598 A JP2001058598 A JP 2001058598A JP 5090591 B2 JP5090591 B2 JP 5090591B2
- Authority
- JP
- Japan
- Prior art keywords
- function
- electronic device
- register
- code
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000006870 function Effects 0.000 claims description 225
- 230000006386 memory function Effects 0.000 claims description 14
- 230000007257 malfunction Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000004891 communication Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 101100379079 Emericella variicolor andA gene Proteins 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F9/3879—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor for non-native instruction execution, e.g. executing a command; for Java instruction set
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Information Transfer Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Facsimiles In General (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば本体機器に対して着脱自在に設けられて任意の機能を行う機器に使用して好適な電子装置の制御方法，電子装置及び電子装置の機能の認識方法に関する。詳しくはメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、これらの装置の接続部に接続されて任意の機能を実行する電子装置の制御方法，電子装置及び電子装置の機能の認識方法に関するものである。
【０００２】
【従来の技術】
例えば本体機器に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、本体機器のこれらのメモリ装置等の接続部に接続されて任意の機能を実行する電子装置が提案されている。すなわちこのような電子装置においては、例えばコンピュータネットワークへの接続機能や通信機能を持たせることによって、本体機器の運用や用途を容易に拡張することができるようになるものである。
【０００３】
【発明が解決しようとする課題】
ところがこのような電子装置において、実行される機能が本体機器側で認識されないと、不適切なデータが伝送されて誤った処理が行われたり、本体機器側でも誤動作等が生じる恐れがある。また、電子装置に設けられていない機能を本体機器が要求した場合には、機能が実行されないことによって動作が不能になるなどの不具合が生じたり、そのような状態から元に戻すのに複雑な手順が必要になったり、復帰までに時間が掛かるなどの問題を生じる恐れがある。
【０００４】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、電子装置で実行される機能が本体機器側で認識されないために、誤った処理が行われたり、本体機器側で誤動作等が生じたり、機能が実行されないことで動作が不能になってその状態から元に戻すのに複雑な手順や時間が掛かるなどの問題を生じる恐れがあったというものである。
【０００５】
【課題を解決するための手段】
このため本発明においては、電子装置に、本体機器からの情報が書き込まれる書き込みエリアと、電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、このレジスタの書き込みエリアに、本体機器から要求された機能のコードが書き込まれたことに基づき、書き込まれたコードを読み込むことにより、本体機器から要求された機能を判別し、この判別した機能が電子装置に搭載されている場合には、当該機能を電子装置で実行させるための制御信号を形成するとともに、当該機能のコードをこのレジスタの読み出しエリアに読み出すことにより、要求された機能が電子装置で実行されることを本体機器で認識可能にし、他方、この判別した機能が電子装置に搭載されていない場合には、当該機能のコードをこのレジスタの読み出しエリアに読み出さないことにより、要求された機能が電子装置で実行されないことを本体機器で認識可能にするものであって、これによれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができる。
【０００６】
【発明の実施の形態】
すなわち本発明の第１の実施形態は、本体機器に対して着脱自在に設けられ、前記本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置の制御方法であって、
前記電子装置に、前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、
前記レジスタの前記書き込みエリアに、前記本体機器から要求された機能のコードが書き込まれたことに基づき、前記電子装置に設けた制御回路が、前記書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別する第１のステップと、
前記第１のステップで判別した機能が前記電子装置に搭載されている場合には、前記制御回路が、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記第１のステップで判別した機能が前記電子装置に搭載されていない場合には、前記制御回路が、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする第２のステップとを有するものである。
【０００７】
また本発明の第２の実施形態は、本体機器に対して着脱自在に設けられ、本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置であって、
前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタと、
前記レジスタの前記書き込みエリアに、前記本体機器から要求された機能のコードが書き込まれたことに基づき、前記書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別し、前記判別した機能が前記電子装置に搭載されている場合には、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記判別した機能が前記電子装置に搭載されていない場合には、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする前記制御回路とを備えたものである。
また本発明の第３の実施形態は、本体機器に対して着脱自在に設けられ、前記本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置の機能の認識方法であって、
前記電子装置に、前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、
前記本体機器が、前記レジスタの前記書き込みエリアに、前記電子装置に要求する機能のコードを書き込む第１のステップと、
前記電子装置に設けた制御回路が、前記第１のステップで前記レジスタの前記書き込みエリアに書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別する第２のステップと、
前記第２のステップで判別した機能が前記電子装置に搭載されている場合には、前記制御回路が、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記第２のステップで判別した機能が前記電子装置に搭載されていない場合には、前記制御回路が、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする第３のステップと、
前記本体機器が、前記第３のステップでの前記読み出しエリアへの読み出し結果を判別することにより、前記電子装置で実行される機能を認識する第４のステップとを有するものである。
【０００８】
以下、図面を参照して本発明を説明するに、図１は本発明の制御方法及び電子装置を適用した電子装置及び本体機器の一実施形態の構成を示すブロック図である。
【０００９】
図１において、図面の左側は本体機器１００を示す。この本体機器１００内に設けられたメモリ装置（図示せず）等に記憶されたデータファイルが、ファイルマネージャー１０を通じてメモリＩ／Ｆ１１と交換される。また、任意の拡張機能を実行するためのドライバー１２が設けられ、このドライバー１２のデータが拡張機能Ｉ／Ｆ１３と交換される。そしてこれらのメモリＩ／Ｆ１１及び拡張機能Ｉ／Ｆ１３のデータがシリアルインターフェース１４と交換される。
【００１０】
一方、図面の右側は電子装置２００を示す。この電子装置２００は、例えば図２に示すようにいわゆるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有している。そしてこの電子装置２００が本体機器１００に対して着脱自在に設けられると共に、その端部に形成される接点群２０１を介して本体機器１００に電気的に接続されるものである。これによって、本体機器１００と電子装置２００との間でデータの交換が行われる。
【００１１】
すなわち図１においては、電子装置２００に設けられるシリアルインターフェース２０と本体機器１００に設けられるシリアルインターフェース１４との間でデータの交換が行われる。そして従来のメモリ装置では、このシリアルインターフェース２０とメモリレジスタ２１及びデータバッファ２２との間でデータの交換が行われ、メモリレジスタ２１に書き込まれる設定に従って、データバッファ２２のデータがメモリコントローラ２３を通じてメモリ２４と交換される。
【００１２】
これに対して、拡張機能を実行する場合には、シリアルインターフェース２０と拡張機能レジスタ２５及びデータバッファ２６との間でデータの交換が行われる。そして拡張機能レジスタ２５に書き込まれる設定に従って、データバッファ２６のデータが拡張機能コントローラ２７を通じて拡張機能の装置２８と交換される。さらにこの接続装置２８が任意の接続手順（プロトコル）等に従って外部のＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｔｋ）３０等に接続される。
【００１３】
そしてこの装置においては、さらにメモリレジスタ２１と拡張機能レジスタ２５に書き込まれる設定データの一部がシステム制御回路２９で判別され、この判断に従って電子装置２００で実行される機能の切り換えが行われる。すなわちこの判断に従ってシステム制御回路２９から、例えばメモリコントローラ２３または拡張機能コントローラ２７を駆動するための制御信号が供給される。それと共に、レジスタ２１、２５を用いて実行されている機能の告知が行われる。
【００１４】
すなわち図３には、例えばメモリレジスタ２１の構成が示される。この図３において、例えばメモリレジスタ２１は“００”〜“１Ｆ”（“−−”は１６進値を示す）のアドレスによって構成され、それぞれのアドレスには各々２バイトずつの読み出しレジスタと書き込みレジスタが設けられる。ここで読み出しレジスタには電子装置２００の内部の情報が読み出され、書き込みレジスタには本体機器１００からの情報が書き込まれるものである。
【００１５】
そして例えばメモリレジスタ２１においてアドレス“００”は不使用である。またアドレス“０１”の読み出しレジスタは割り込みレジスタとされ、アドレス“０２”“０３”の読み出しレジスタはステータス０及び１のレジスタとされる。なおアドレス“０１”〜“０３”の書き込みレジスタは不使用である。さらにアドレス“０４”の読み出しレジスタと書き込みレジスタはタイプレジスタとされる。またアドレス“０５”は不使用である。
【００１６】
さらにアドレス“０６”の読み出しレジスタと書き込みレジスタはカテゴリー番号のレジスタとされ、アドレス“０７”の読み出しレジスタはクラス番号のレジスタとされる。なおアドレス“０７”の書き込みレジスタは不使用である。またアドレス“０８”は不使用である。さらにアドレス“０９”〜“０Ｅ”の読み出しレジスタと書き込みレジスタは未定義である。またアドレス“０Ｆ”の読み出しレジスタは未定義であり、書き込みレジスタは不使用である。
【００１７】
また、アドレス“１０”の書き込みレジスタはシステムパラメータのレジスタとされ、アドレス“１１”〜“１３”の書き込みレジスタはブロックアドレス２〜０のレジスタとされる。さらにアドレス“１４”の書き込みレジスタはコマンドパラメータのレジスタとされる。なおアドレス“１０”〜“１４”の読み出しレジスタは不使用である。またアドレス“１５”の読み出しレジスタと書き込みレジスタはページアドレスのレジスタとされる。
【００１８】
さらにアドレス“１６”の読み出しレジスタと書き込みレジスタはブロックフラグデータのレジスタとされる。またアドレス“１７”の読み出しレジスタと書き込みレジスタはブロック情報のレジスタとされる。またアドレス“１８”“１９”の読み出しレジスタと書き込みレジスタは論理アドレス１、０のレジスタとされる。さらにアドレス“１Ａ”〜“１Ｅ”はフォーマットの策定中であり、アドレス“１Ｆ”は不使用である。
【００１９】
そして例えば本体機器１００によって電子装置２００で実行される機能の切り換えを行う場合には、まず上述のアドレス“０６”の書き込みレジスタに所望の機能のコード（カテゴリー番号）が書き込まれる。従ってこのアドレス“０６”の書き込みレジスタに書き込まれた機能のコード（カテゴリー番号）が電子装置２００のシステム制御回路２９に読み込まれることにより、本体機器１００から要求された機能が電子装置２００で判別される。
【００２０】
さらにこの判別された機能が電子装置２００で実行されるように、例えばメモリコントローラ２３または拡張機能コントローラ２７を駆動するための制御信号がシステム制御回路２９で形成される。そしてこのシステム制御回路２９で形成された制御信号がメモリコントローラ２３または拡張機能コントローラ２７に供給されることによって、本体機器１００から要求された機能が電子装置２００で実行される。
【００２１】
また、この電子装置２００で実行される機能のコード（カテゴリー番号）が上述のアドレス“０６”の読み出しレジスタに読み出されると共に、この電子装置２００で実行される機能に付随するヴァージョン等のクラス番号がアドレス“０７”の読み出しレジスタに読み出される。そしてこのカテゴリー番号及びクラス番号が本体機器１００で判別されることによって、電子装置２００が実行する機能が認識され、この機能に応じた拡張機能のドライバー１２が駆動される。
【００２２】
このようにして、例えば本体機器１００から所望の機能のコード（カテゴリー番号）がアドレス“０６”の書き込みレジスタに書き込まれることによって、電子装置２００で実行される機能の切り換えが行われる。そしてこの電子装置２００で実行される機能のコード（カテゴリー番号）がアドレス“０６”の読み出しレジスタに読み出されることによって、この電子装置２００で実行される機能が本体機器１００で認識され、機能の切り換えを円滑に行うことができる。
【００２３】
すなわち、例えば本体機器１００からアドレス“０６”の書き込みレジスタに書き込まれた機能が電子装置２００に搭載されていない場合には、アドレス“０６”の読み出しレジスタにその機能のコード（カテゴリー番号）が読み出されないので、本体機器１００で電子装置２００に所望の機能が搭載されていないことが認識される。これによって、本体機器１００でその機能の実行を解除するなどの処理を円滑に行うことができる。
【００２４】
なお、例えばメモリレジスタ２１と拡張機能レジスタ２５とには、例えば共通のアドレスが設定されると共に、バンク切り換え等の手段によってそれぞれの機能に応じたレジスタが有効となるようにされる。その場合に、各機能に応じてレジスタの内容は変更されるが、例えば上述のアドレス“０４”のタイプレジスタと、アドレス“０６”のカテゴリー番号のレジスタ、及びアドレス“０７”の読み出しレジスタのクラス番号のレジスタは総ての機能に共通とされる。
【００２５】
また、これらのレジスタには全体として“００”〜“ＦＦ”のアドレスを設けることができる。そこで例えばアドレス“００”〜“１Ｆ”に上述のメモリレジスタ２１を設け、例えばアドレス“２０”〜“３Ｆ”に拡張機能レジスタ２５等を設け、これらのアドレスの上位ビットを制御することによってもレジスタの切り換えを行うことができる。この場合に、アドレス“０４”“０６”“０７”は上位ビットを無視することによって共通に使用することができる。
【００２６】
従ってこの実施形態において、設定を行うレジスタの所定部に本体機器から要求される機能のコードを書き込む書き込みエリアと、内部で選択された機能のコード及びそれに付随するコードを読み出す読み出しエリアとを設けることによって、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができる。
【００２７】
これによって、従来の装置では、電子装置で実行される機能が本体機器側で認識されないために、誤った処理が行われたり、本体機器側で誤動作等が生じたり、機能が実行されないことで動作が不能になってその状態から元に戻すのに複雑な手順や時間が掛かるなどの問題を生じる恐れがあったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【００２８】
ところで上述の実施形態において、アドレス“０６”に用いられる機能のコード（カテゴリー番号）と、アドレス“０７”に用いられるクラス番号は、例えば図４に示すように定められる。すなわち図４において、カテゴリー番号“００”はメモリ装置の機能を表し、この場合にクラス番号は値“００”のみである。なお既存のメモリ装置においては、アドレス“０６”“０７”は未使用であったので、これらのアドレスには値“００”が設けられている。
【００２９】
これに対して、新たに設けられるカテゴリー番号として、番号“０１”は情報装置の機能を表し、またカテゴリー番号“０２”はＬＡＮ（Ｅｔｈｅｒｎｅｔ）等の接続装置の機能を表し、カテゴリー番号“０３”は通信装置の機能を表し、カテゴリー番号“０４”は日米欧のメーカーによって共通に定められた通信装置（Ｂｌｕｅｔｏｏｔｈ）の機能を表す。またこれらの機能に対しては、それぞれ値“０１”以降のクラス番号が付随して設けられる。
【００３０】
なお、上述した機能の他に電子装置２００には、例えばカメラ機能、表示機能、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ：衛星測位システム）機能、シリアル通信機能などをもたせることができる。
【００３１】
そこで例えばこれらのカテゴリー番号及びクラス番号による搭載される機能の一覧を電子装置２００内に設けることによって、例えば本体機器１００が予め電子装置２００で実行される機能を認識して、本体機器１００での無用な動作や誤動作等の生じる恐れを解消ことができる。これを実現するために、例えば電子装置２００がメモリ装置の機能を有している場合には、そのメモリ装置の機能の中に上述の搭載される機能の一覧を設けることができる。
【００３２】
すなわち電子装置２００がメモリ装置の機能を有している場合に、このメモリ装置のブートブロックフォーマットは図５に示すようになっている。
【００３３】
この図５において、ページ０には３８８バイトのヘッダー部と、４８バイトのシステムエントリー部と、９８バイトのブート＆アトリビュート情報部が設けられる。次のページ１は使用禁止ブロックデータとされる。さらにページ２には２５６バイトのＣＩＳ（Ｃａｒｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ）と、同じく２５６バイトのＩＤＩ（Ｉｄｅｎｔｉｔｙ Ｄｒｉｖｅ Ｉｎｆｏｒｍａｔｉｏｎ）が設けられる。そしてページ３に上述の搭載される機能の一覧を記載した機能一覧情報エントリーが設けられる。
【００３４】
さらに上述のページ０のヘッダー部には、ブロックＩＤ、フォーマットバージョン、エントリー数等の情報が設けられる。また、システムエントリー部には、例えば図６に示すようにページ１以下のデータに関する情報が設けられる。すなわち最初の４バイトに使用禁止ブロックデータの開始位置が設けられ、次の４バイトに使用禁止ブロックデータのデータサイズが設けられ、次の１バイトに使用禁止ブロックデータのＩＤが設けられ、次の３バイトは未定義とされる。
【００３５】
また、システムエントリー部の続く１２バイトにはＣＩＳ／ＩＤＩデータに関する定義が、上述の使用禁止ブロックデータに関する情報と同様に設けられる。すなわちこの１２バイト中の最初の４バイトにＣＩＳ／ＩＤＩデータの開始位置が設けられ、次の４バイトにＣＩＳ／ＩＤＩデータのデータサイズが設けられ、次の１バイトにＣＩＳ／ＩＤＩデータのＩＤが設けられ、次の３バイトは未定義とされる。
【００３６】
そして続く１２バイトに、機能一覧情報エントリーに関するデータが設けられる。すなわちこの１２バイト中の最初の４バイトに機能一覧データの開始位置が設けられ、次の４バイトに機能一覧データのデータサイズが設けられ、次の１バイトに機能一覧データのＩＤが設けられ、次の３バイトは未定義とされる。さらに以降の１２バイトは未定義とされる。このようにして、機能一覧データに関する定義がシステムエントリーのエリアに設けられる。
【００３７】
さらに上述の機能一覧データ定義に従ったメモリ装置のアドレス（ページ３）に、図７に示すような機能一覧データが設けられる。すなわちこの機能一覧データには、搭載される機能を示すカテゴリー番号とそれに対応するクラス番号が対にして設けられる。ここで図７においては、例えばＬＡＮ（Ｅｔｈｅｒｎｅｔ）等の接続装置の機能と、通信装置（Ｂｌｕｅｔｏｏｔｈ）の機能が設けられている場合を示している。
【００３８】
従ってこの場合には、カテゴリー番号の欄にはＬＡＮ（Ｅｔｈｅｒｎｅｔ）等の接続装置の機能を示す“０２”と、通信装置（Ｂｌｕｅｔｏｏｔｈ）の機能を示す“０４”とが設けられ、クラス番号の欄にはともに“０１”が設けられる。なおこれらのカテゴリー番号及びクラス番号は、それぞれが１バイトずつで構成される。このため、上述のシステムエントリーのエリアにおける機能一覧データのデータサイズは、２バイト×搭載される機能の数の値となる。
【００３９】
そして例えば本体機器１００が電子装置２００の機能一覧データを得る場合には、まず電子装置２００がメモリ装置の機能を有するものとして、上述のシステムエントリーのエリアの読み出しを行う。ここで読み出しが行われれば、電子装置２００は少なくともメモリ装置の機能を有しており、さらにこのシステムエントリーのエリアの定義に従って上述の機能一覧データを読み出すことによって電子装置２００の機能一覧データを得ることができる。
【００４０】
これに対して、上述のシステムエントリーのエリアの読み出しが行われない場合には、電子装置２００はメモリ装置の機能を有していないので、このままでは機能一覧データを得ることはできない。そこでこの場合には、本体機器１００から上述のアドレス“０６”の書き込みレジスタに順番にカテゴリー番号を書き込み、アドレス“０６”の読み出しレジスタに同じカテゴリー番号が返されたときは、その機能が電子装置２００に搭載されていると認識することができる。
【００４１】
これによって、例えば本体機器１００が予め電子装置２００に搭載された機能を認識することで、本体機器１００での無用な動作や誤動作等の生じる恐れを解消ことができる。すなわち本体機器１００で認識された電子装置２００に搭載された機能と自己の持つ機能とを照合して、一致する機能のみを実行可能な機能として認識することで、実行不能の機能を起動するなどの無用な動作や誤動作等の生じる恐れを解消ことができる。
【００４２】
なお、このような電子装置２００に搭載された機能の認識は、例えば本体機器１００が自己の持つ機能のカテゴリー番号を上述のアドレス“０６”の書き込みレジスタに順番に書き込み、アドレス“０６”の読み出しレジスタに同じカテゴリー番号が返されたか否かを判別して、その機能が電子装置２００に搭載されていると認識することもできる。あるいは、必要な機能を実行する前に個別の機能の認識を同様にして行うこともできる。
【００４３】
こうして上述の電子装置によれば、本体機器に対して着脱自在に設けられ、本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置であって、機能を実行する際の設定を行うレジスタを有し、このレジスタの所定部に、本体機器から要求される機能のコードが書き込まれる書き込みエリアと、内部で選択された機能のコード及びそれに付随するコードの読み出される読み出しエリアとが設けられることにより、簡単な手段で電子装置で実行される機能を本体機器側で認識することができ、所望の機能を確実に実行することができるものである。
【００４４】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【００４５】
【発明の効果】
従って請求項１の発明によれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができるものである。
【００４６】
また、請求項２の発明によれば、電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに電子装置で実行されるメモリ機能以外の機能のコードの一覧が設けられることによって、電子装置に搭載されている機能を、本体機器側で容易に認識することができるものである。
【００５０】
さらに請求項３の発明によれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができるものである。
【００５１】
また、請求項４の発明によれば、電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに電子装置で実行されるメモリ機能以外の機能のコードの一覧が設けられることによって、電子装置に搭載されている機能を、本体機器側で容易に認識することができるものである。
【００５２】
また、請求項５の発明によれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができるものである。
【００５３】
また、請求項６の発明によれば、電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに電子装置で実行されるメモリ機能以外の機能のコードの一覧を設け、本体機器は、第１のステップを実行する前に、この所定のアドレスをアクセスし、このコードの一覧が読み出されない場合に、第１のステップを実行することによって、電子装置に搭載されている機能を、本体機器側で容易に認識することができるものである。
【００５５】
これによって、従来の装置では、電子装置で実行される機能が本体機器側で認識されないために、誤った処理が行われたり、本体機器側で誤動作等が生じたり、機能が実行されないことで動作が不能になってその状態から元に戻すのに複雑な手順や時間が掛かるなどの問題を生じる恐れがあったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【図面の簡単な説明】
【図１】本発明による制御方法及び電子装置の適用される電子装置及び本体機器の一実施形態の構成図である。
【図２】本発明の適用される電子装置の一実施形態の外観図である。
【図３】その説明のための線図である。
【図４】その説明のための線図である。
【図５】その説明のための線図である。
【図６】その説明のための線図である。
【図７】その説明のための線図である。
【符号の説明】
１００…本体機器、１０…ファイルマネージャー、１１…メモリＩ／Ｆ、１２…任意の拡張機能を実行するためのドライバー、１３…拡張機能Ｉ／Ｆ、１４…シリアルインターフェース、２００…電子装置、２０…シリアルインターフェース、２１…メモリレジスタ、２２…データバッファ、２３…メモリコントローラ、２４…メモリ、２５…拡張機能レジスタ、２６…データバッファ、２７…拡張機能コントローラ、２８…拡張機能の装置、２９…システム制御回路、３０…ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｔｋ）
【発明の属する技術分野】
本発明は、例えば本体機器に対して着脱自在に設けられて任意の機能を行う機器に使用して好適な電子装置の制御方法，電子装置及び電子装置の機能の認識方法に関する。詳しくはメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、これらの装置の接続部に接続されて任意の機能を実行する電子装置の制御方法，電子装置及び電子装置の機能の認識方法に関するものである。
【０００２】
【従来の技術】
例えば本体機器に対して着脱自在に設けられるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有し、本体機器のこれらのメモリ装置等の接続部に接続されて任意の機能を実行する電子装置が提案されている。すなわちこのような電子装置においては、例えばコンピュータネットワークへの接続機能や通信機能を持たせることによって、本体機器の運用や用途を容易に拡張することができるようになるものである。
【０００３】
【発明が解決しようとする課題】
ところがこのような電子装置において、実行される機能が本体機器側で認識されないと、不適切なデータが伝送されて誤った処理が行われたり、本体機器側でも誤動作等が生じる恐れがある。また、電子装置に設けられていない機能を本体機器が要求した場合には、機能が実行されないことによって動作が不能になるなどの不具合が生じたり、そのような状態から元に戻すのに複雑な手順が必要になったり、復帰までに時間が掛かるなどの問題を生じる恐れがある。
【０００４】
この出願はこのような点に鑑みて成されたものであって、解決しようとする問題点は、従来の装置では、電子装置で実行される機能が本体機器側で認識されないために、誤った処理が行われたり、本体機器側で誤動作等が生じたり、機能が実行されないことで動作が不能になってその状態から元に戻すのに複雑な手順や時間が掛かるなどの問題を生じる恐れがあったというものである。
【０００５】
【課題を解決するための手段】
このため本発明においては、電子装置に、本体機器からの情報が書き込まれる書き込みエリアと、電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、このレジスタの書き込みエリアに、本体機器から要求された機能のコードが書き込まれたことに基づき、書き込まれたコードを読み込むことにより、本体機器から要求された機能を判別し、この判別した機能が電子装置に搭載されている場合には、当該機能を電子装置で実行させるための制御信号を形成するとともに、当該機能のコードをこのレジスタの読み出しエリアに読み出すことにより、要求された機能が電子装置で実行されることを本体機器で認識可能にし、他方、この判別した機能が電子装置に搭載されていない場合には、当該機能のコードをこのレジスタの読み出しエリアに読み出さないことにより、要求された機能が電子装置で実行されないことを本体機器で認識可能にするものであって、これによれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができる。
【０００６】
【発明の実施の形態】
すなわち本発明の第１の実施形態は、本体機器に対して着脱自在に設けられ、前記本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置の制御方法であって、
前記電子装置に、前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、
前記レジスタの前記書き込みエリアに、前記本体機器から要求された機能のコードが書き込まれたことに基づき、前記電子装置に設けた制御回路が、前記書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別する第１のステップと、
前記第１のステップで判別した機能が前記電子装置に搭載されている場合には、前記制御回路が、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記第１のステップで判別した機能が前記電子装置に搭載されていない場合には、前記制御回路が、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする第２のステップとを有するものである。
【０００７】
また本発明の第２の実施形態は、本体機器に対して着脱自在に設けられ、本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置であって、
前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタと、
前記レジスタの前記書き込みエリアに、前記本体機器から要求された機能のコードが書き込まれたことに基づき、前記書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別し、前記判別した機能が前記電子装置に搭載されている場合には、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記判別した機能が前記電子装置に搭載されていない場合には、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする前記制御回路とを備えたものである。
また本発明の第３の実施形態は、本体機器に対して着脱自在に設けられ、前記本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置の機能の認識方法であって、
前記電子装置に、前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、
前記本体機器が、前記レジスタの前記書き込みエリアに、前記電子装置に要求する機能のコードを書き込む第１のステップと、
前記電子装置に設けた制御回路が、前記第１のステップで前記レジスタの前記書き込みエリアに書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別する第２のステップと、
前記第２のステップで判別した機能が前記電子装置に搭載されている場合には、前記制御回路が、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記第２のステップで判別した機能が前記電子装置に搭載されていない場合には、前記制御回路が、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする第３のステップと、
前記本体機器が、前記第３のステップでの前記読み出しエリアへの読み出し結果を判別することにより、前記電子装置で実行される機能を認識する第４のステップとを有するものである。
【０００８】
以下、図面を参照して本発明を説明するに、図１は本発明の制御方法及び電子装置を適用した電子装置及び本体機器の一実施形態の構成を示すブロック図である。
【０００９】
図１において、図面の左側は本体機器１００を示す。この本体機器１００内に設けられたメモリ装置（図示せず）等に記憶されたデータファイルが、ファイルマネージャー１０を通じてメモリＩ／Ｆ１１と交換される。また、任意の拡張機能を実行するためのドライバー１２が設けられ、このドライバー１２のデータが拡張機能Ｉ／Ｆ１３と交換される。そしてこれらのメモリＩ／Ｆ１１及び拡張機能Ｉ／Ｆ１３のデータがシリアルインターフェース１４と交換される。
【００１０】
一方、図面の右側は電子装置２００を示す。この電子装置２００は、例えば図２に示すようにいわゆるメモリカード装置、あるいはそれに類似する半導体メモリ装置と同等の形状を有している。そしてこの電子装置２００が本体機器１００に対して着脱自在に設けられると共に、その端部に形成される接点群２０１を介して本体機器１００に電気的に接続されるものである。これによって、本体機器１００と電子装置２００との間でデータの交換が行われる。
【００１１】
すなわち図１においては、電子装置２００に設けられるシリアルインターフェース２０と本体機器１００に設けられるシリアルインターフェース１４との間でデータの交換が行われる。そして従来のメモリ装置では、このシリアルインターフェース２０とメモリレジスタ２１及びデータバッファ２２との間でデータの交換が行われ、メモリレジスタ２１に書き込まれる設定に従って、データバッファ２２のデータがメモリコントローラ２３を通じてメモリ２４と交換される。
【００１２】
これに対して、拡張機能を実行する場合には、シリアルインターフェース２０と拡張機能レジスタ２５及びデータバッファ２６との間でデータの交換が行われる。そして拡張機能レジスタ２５に書き込まれる設定に従って、データバッファ２６のデータが拡張機能コントローラ２７を通じて拡張機能の装置２８と交換される。さらにこの接続装置２８が任意の接続手順（プロトコル）等に従って外部のＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｔｋ）３０等に接続される。
【００１３】
そしてこの装置においては、さらにメモリレジスタ２１と拡張機能レジスタ２５に書き込まれる設定データの一部がシステム制御回路２９で判別され、この判断に従って電子装置２００で実行される機能の切り換えが行われる。すなわちこの判断に従ってシステム制御回路２９から、例えばメモリコントローラ２３または拡張機能コントローラ２７を駆動するための制御信号が供給される。それと共に、レジスタ２１、２５を用いて実行されている機能の告知が行われる。
【００１４】
すなわち図３には、例えばメモリレジスタ２１の構成が示される。この図３において、例えばメモリレジスタ２１は“００”〜“１Ｆ”（“−−”は１６進値を示す）のアドレスによって構成され、それぞれのアドレスには各々２バイトずつの読み出しレジスタと書き込みレジスタが設けられる。ここで読み出しレジスタには電子装置２００の内部の情報が読み出され、書き込みレジスタには本体機器１００からの情報が書き込まれるものである。
【００１５】
そして例えばメモリレジスタ２１においてアドレス“００”は不使用である。またアドレス“０１”の読み出しレジスタは割り込みレジスタとされ、アドレス“０２”“０３”の読み出しレジスタはステータス０及び１のレジスタとされる。なおアドレス“０１”〜“０３”の書き込みレジスタは不使用である。さらにアドレス“０４”の読み出しレジスタと書き込みレジスタはタイプレジスタとされる。またアドレス“０５”は不使用である。
【００１６】
さらにアドレス“０６”の読み出しレジスタと書き込みレジスタはカテゴリー番号のレジスタとされ、アドレス“０７”の読み出しレジスタはクラス番号のレジスタとされる。なおアドレス“０７”の書き込みレジスタは不使用である。またアドレス“０８”は不使用である。さらにアドレス“０９”〜“０Ｅ”の読み出しレジスタと書き込みレジスタは未定義である。またアドレス“０Ｆ”の読み出しレジスタは未定義であり、書き込みレジスタは不使用である。
【００１７】
また、アドレス“１０”の書き込みレジスタはシステムパラメータのレジスタとされ、アドレス“１１”〜“１３”の書き込みレジスタはブロックアドレス２〜０のレジスタとされる。さらにアドレス“１４”の書き込みレジスタはコマンドパラメータのレジスタとされる。なおアドレス“１０”〜“１４”の読み出しレジスタは不使用である。またアドレス“１５”の読み出しレジスタと書き込みレジスタはページアドレスのレジスタとされる。
【００１８】
さらにアドレス“１６”の読み出しレジスタと書き込みレジスタはブロックフラグデータのレジスタとされる。またアドレス“１７”の読み出しレジスタと書き込みレジスタはブロック情報のレジスタとされる。またアドレス“１８”“１９”の読み出しレジスタと書き込みレジスタは論理アドレス１、０のレジスタとされる。さらにアドレス“１Ａ”〜“１Ｅ”はフォーマットの策定中であり、アドレス“１Ｆ”は不使用である。
【００１９】
そして例えば本体機器１００によって電子装置２００で実行される機能の切り換えを行う場合には、まず上述のアドレス“０６”の書き込みレジスタに所望の機能のコード（カテゴリー番号）が書き込まれる。従ってこのアドレス“０６”の書き込みレジスタに書き込まれた機能のコード（カテゴリー番号）が電子装置２００のシステム制御回路２９に読み込まれることにより、本体機器１００から要求された機能が電子装置２００で判別される。
【００２０】
さらにこの判別された機能が電子装置２００で実行されるように、例えばメモリコントローラ２３または拡張機能コントローラ２７を駆動するための制御信号がシステム制御回路２９で形成される。そしてこのシステム制御回路２９で形成された制御信号がメモリコントローラ２３または拡張機能コントローラ２７に供給されることによって、本体機器１００から要求された機能が電子装置２００で実行される。
【００２１】
また、この電子装置２００で実行される機能のコード（カテゴリー番号）が上述のアドレス“０６”の読み出しレジスタに読み出されると共に、この電子装置２００で実行される機能に付随するヴァージョン等のクラス番号がアドレス“０７”の読み出しレジスタに読み出される。そしてこのカテゴリー番号及びクラス番号が本体機器１００で判別されることによって、電子装置２００が実行する機能が認識され、この機能に応じた拡張機能のドライバー１２が駆動される。
【００２２】
このようにして、例えば本体機器１００から所望の機能のコード（カテゴリー番号）がアドレス“０６”の書き込みレジスタに書き込まれることによって、電子装置２００で実行される機能の切り換えが行われる。そしてこの電子装置２００で実行される機能のコード（カテゴリー番号）がアドレス“０６”の読み出しレジスタに読み出されることによって、この電子装置２００で実行される機能が本体機器１００で認識され、機能の切り換えを円滑に行うことができる。
【００２３】
すなわち、例えば本体機器１００からアドレス“０６”の書き込みレジスタに書き込まれた機能が電子装置２００に搭載されていない場合には、アドレス“０６”の読み出しレジスタにその機能のコード（カテゴリー番号）が読み出されないので、本体機器１００で電子装置２００に所望の機能が搭載されていないことが認識される。これによって、本体機器１００でその機能の実行を解除するなどの処理を円滑に行うことができる。
【００２４】
なお、例えばメモリレジスタ２１と拡張機能レジスタ２５とには、例えば共通のアドレスが設定されると共に、バンク切り換え等の手段によってそれぞれの機能に応じたレジスタが有効となるようにされる。その場合に、各機能に応じてレジスタの内容は変更されるが、例えば上述のアドレス“０４”のタイプレジスタと、アドレス“０６”のカテゴリー番号のレジスタ、及びアドレス“０７”の読み出しレジスタのクラス番号のレジスタは総ての機能に共通とされる。
【００２５】
また、これらのレジスタには全体として“００”〜“ＦＦ”のアドレスを設けることができる。そこで例えばアドレス“００”〜“１Ｆ”に上述のメモリレジスタ２１を設け、例えばアドレス“２０”〜“３Ｆ”に拡張機能レジスタ２５等を設け、これらのアドレスの上位ビットを制御することによってもレジスタの切り換えを行うことができる。この場合に、アドレス“０４”“０６”“０７”は上位ビットを無視することによって共通に使用することができる。
【００２６】
従ってこの実施形態において、設定を行うレジスタの所定部に本体機器から要求される機能のコードを書き込む書き込みエリアと、内部で選択された機能のコード及びそれに付随するコードを読み出す読み出しエリアとを設けることによって、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができる。
【００２７】
これによって、従来の装置では、電子装置で実行される機能が本体機器側で認識されないために、誤った処理が行われたり、本体機器側で誤動作等が生じたり、機能が実行されないことで動作が不能になってその状態から元に戻すのに複雑な手順や時間が掛かるなどの問題を生じる恐れがあったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【００２８】
ところで上述の実施形態において、アドレス“０６”に用いられる機能のコード（カテゴリー番号）と、アドレス“０７”に用いられるクラス番号は、例えば図４に示すように定められる。すなわち図４において、カテゴリー番号“００”はメモリ装置の機能を表し、この場合にクラス番号は値“００”のみである。なお既存のメモリ装置においては、アドレス“０６”“０７”は未使用であったので、これらのアドレスには値“００”が設けられている。
【００２９】
これに対して、新たに設けられるカテゴリー番号として、番号“０１”は情報装置の機能を表し、またカテゴリー番号“０２”はＬＡＮ（Ｅｔｈｅｒｎｅｔ）等の接続装置の機能を表し、カテゴリー番号“０３”は通信装置の機能を表し、カテゴリー番号“０４”は日米欧のメーカーによって共通に定められた通信装置（Ｂｌｕｅｔｏｏｔｈ）の機能を表す。またこれらの機能に対しては、それぞれ値“０１”以降のクラス番号が付随して設けられる。
【００３０】
なお、上述した機能の他に電子装置２００には、例えばカメラ機能、表示機能、ＧＰＳ（Ｇｌｏｂａｌ Ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ：衛星測位システム）機能、シリアル通信機能などをもたせることができる。
【００３１】
そこで例えばこれらのカテゴリー番号及びクラス番号による搭載される機能の一覧を電子装置２００内に設けることによって、例えば本体機器１００が予め電子装置２００で実行される機能を認識して、本体機器１００での無用な動作や誤動作等の生じる恐れを解消ことができる。これを実現するために、例えば電子装置２００がメモリ装置の機能を有している場合には、そのメモリ装置の機能の中に上述の搭載される機能の一覧を設けることができる。
【００３２】
すなわち電子装置２００がメモリ装置の機能を有している場合に、このメモリ装置のブートブロックフォーマットは図５に示すようになっている。
【００３３】
この図５において、ページ０には３８８バイトのヘッダー部と、４８バイトのシステムエントリー部と、９８バイトのブート＆アトリビュート情報部が設けられる。次のページ１は使用禁止ブロックデータとされる。さらにページ２には２５６バイトのＣＩＳ（Ｃａｒｄ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｔｒｕｃｔｕｒｅ）と、同じく２５６バイトのＩＤＩ（Ｉｄｅｎｔｉｔｙ Ｄｒｉｖｅ Ｉｎｆｏｒｍａｔｉｏｎ）が設けられる。そしてページ３に上述の搭載される機能の一覧を記載した機能一覧情報エントリーが設けられる。
【００３４】
さらに上述のページ０のヘッダー部には、ブロックＩＤ、フォーマットバージョン、エントリー数等の情報が設けられる。また、システムエントリー部には、例えば図６に示すようにページ１以下のデータに関する情報が設けられる。すなわち最初の４バイトに使用禁止ブロックデータの開始位置が設けられ、次の４バイトに使用禁止ブロックデータのデータサイズが設けられ、次の１バイトに使用禁止ブロックデータのＩＤが設けられ、次の３バイトは未定義とされる。
【００３５】
また、システムエントリー部の続く１２バイトにはＣＩＳ／ＩＤＩデータに関する定義が、上述の使用禁止ブロックデータに関する情報と同様に設けられる。すなわちこの１２バイト中の最初の４バイトにＣＩＳ／ＩＤＩデータの開始位置が設けられ、次の４バイトにＣＩＳ／ＩＤＩデータのデータサイズが設けられ、次の１バイトにＣＩＳ／ＩＤＩデータのＩＤが設けられ、次の３バイトは未定義とされる。
【００３６】
そして続く１２バイトに、機能一覧情報エントリーに関するデータが設けられる。すなわちこの１２バイト中の最初の４バイトに機能一覧データの開始位置が設けられ、次の４バイトに機能一覧データのデータサイズが設けられ、次の１バイトに機能一覧データのＩＤが設けられ、次の３バイトは未定義とされる。さらに以降の１２バイトは未定義とされる。このようにして、機能一覧データに関する定義がシステムエントリーのエリアに設けられる。
【００３７】
さらに上述の機能一覧データ定義に従ったメモリ装置のアドレス（ページ３）に、図７に示すような機能一覧データが設けられる。すなわちこの機能一覧データには、搭載される機能を示すカテゴリー番号とそれに対応するクラス番号が対にして設けられる。ここで図７においては、例えばＬＡＮ（Ｅｔｈｅｒｎｅｔ）等の接続装置の機能と、通信装置（Ｂｌｕｅｔｏｏｔｈ）の機能が設けられている場合を示している。
【００３８】
従ってこの場合には、カテゴリー番号の欄にはＬＡＮ（Ｅｔｈｅｒｎｅｔ）等の接続装置の機能を示す“０２”と、通信装置（Ｂｌｕｅｔｏｏｔｈ）の機能を示す“０４”とが設けられ、クラス番号の欄にはともに“０１”が設けられる。なおこれらのカテゴリー番号及びクラス番号は、それぞれが１バイトずつで構成される。このため、上述のシステムエントリーのエリアにおける機能一覧データのデータサイズは、２バイト×搭載される機能の数の値となる。
【００３９】
そして例えば本体機器１００が電子装置２００の機能一覧データを得る場合には、まず電子装置２００がメモリ装置の機能を有するものとして、上述のシステムエントリーのエリアの読み出しを行う。ここで読み出しが行われれば、電子装置２００は少なくともメモリ装置の機能を有しており、さらにこのシステムエントリーのエリアの定義に従って上述の機能一覧データを読み出すことによって電子装置２００の機能一覧データを得ることができる。
【００４０】
これに対して、上述のシステムエントリーのエリアの読み出しが行われない場合には、電子装置２００はメモリ装置の機能を有していないので、このままでは機能一覧データを得ることはできない。そこでこの場合には、本体機器１００から上述のアドレス“０６”の書き込みレジスタに順番にカテゴリー番号を書き込み、アドレス“０６”の読み出しレジスタに同じカテゴリー番号が返されたときは、その機能が電子装置２００に搭載されていると認識することができる。
【００４１】
これによって、例えば本体機器１００が予め電子装置２００に搭載された機能を認識することで、本体機器１００での無用な動作や誤動作等の生じる恐れを解消ことができる。すなわち本体機器１００で認識された電子装置２００に搭載された機能と自己の持つ機能とを照合して、一致する機能のみを実行可能な機能として認識することで、実行不能の機能を起動するなどの無用な動作や誤動作等の生じる恐れを解消ことができる。
【００４２】
なお、このような電子装置２００に搭載された機能の認識は、例えば本体機器１００が自己の持つ機能のカテゴリー番号を上述のアドレス“０６”の書き込みレジスタに順番に書き込み、アドレス“０６”の読み出しレジスタに同じカテゴリー番号が返されたか否かを判別して、その機能が電子装置２００に搭載されていると認識することもできる。あるいは、必要な機能を実行する前に個別の機能の認識を同様にして行うこともできる。
【００４３】
こうして上述の電子装置によれば、本体機器に対して着脱自在に設けられ、本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置であって、機能を実行する際の設定を行うレジスタを有し、このレジスタの所定部に、本体機器から要求される機能のコードが書き込まれる書き込みエリアと、内部で選択された機能のコード及びそれに付随するコードの読み出される読み出しエリアとが設けられることにより、簡単な手段で電子装置で実行される機能を本体機器側で認識することができ、所望の機能を確実に実行することができるものである。
【００４４】
なお本発明は、上述の説明した実施の形態に限定されるものではなく、本発明の精神を逸脱することなく種々の変形が可能とされるものである。
【００４５】
【発明の効果】
従って請求項１の発明によれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができるものである。
【００４６】
また、請求項２の発明によれば、電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに電子装置で実行されるメモリ機能以外の機能のコードの一覧が設けられることによって、電子装置に搭載されている機能を、本体機器側で容易に認識することができるものである。
【００５０】
さらに請求項３の発明によれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができるものである。
【００５１】
また、請求項４の発明によれば、電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに電子装置で実行されるメモリ機能以外の機能のコードの一覧が設けられることによって、電子装置に搭載されている機能を、本体機器側で容易に認識することができるものである。
【００５２】
また、請求項５の発明によれば、簡単な手段で電子装置で実行される機能を本体機器側で認識し、所望の機能を確実に実行することができ、本体機器側から所望の機能の有効化を確実に行うことができるものである。
【００５３】
また、請求項６の発明によれば、電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに電子装置で実行されるメモリ機能以外の機能のコードの一覧を設け、本体機器は、第１のステップを実行する前に、この所定のアドレスをアクセスし、このコードの一覧が読み出されない場合に、第１のステップを実行することによって、電子装置に搭載されている機能を、本体機器側で容易に認識することができるものである。
【００５５】
これによって、従来の装置では、電子装置で実行される機能が本体機器側で認識されないために、誤った処理が行われたり、本体機器側で誤動作等が生じたり、機能が実行されないことで動作が不能になってその状態から元に戻すのに複雑な手順や時間が掛かるなどの問題を生じる恐れがあったものを、本発明によればこれらの問題点を容易に解消することができるものである。
【図面の簡単な説明】
【図１】本発明による制御方法及び電子装置の適用される電子装置及び本体機器の一実施形態の構成図である。
【図２】本発明の適用される電子装置の一実施形態の外観図である。
【図３】その説明のための線図である。
【図４】その説明のための線図である。
【図５】その説明のための線図である。
【図６】その説明のための線図である。
【図７】その説明のための線図である。
【符号の説明】
１００…本体機器、１０…ファイルマネージャー、１１…メモリＩ／Ｆ、１２…任意の拡張機能を実行するためのドライバー、１３…拡張機能Ｉ／Ｆ、１４…シリアルインターフェース、２００…電子装置、２０…シリアルインターフェース、２１…メモリレジスタ、２２…データバッファ、２３…メモリコントローラ、２４…メモリ、２５…拡張機能レジスタ、２６…データバッファ、２７…拡張機能コントローラ、２８…拡張機能の装置、２９…システム制御回路、３０…ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｔｋ）
Claims (6)
- 本体機器に対して着脱自在に設けられ、前記本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置の制御方法であって、
前記電子装置に、前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、
前記レジスタの前記書き込みエリアに、前記本体機器から要求された機能のコードが書き込まれたことに基づき、前記電子装置に設けた制御回路が、前記書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別する第１のステップと、
前記第１のステップで判別した機能が前記電子装置に搭載されている場合には、前記制御回路が、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記第１のステップで判別した機能が前記電子装置に搭載されていない場合には、前記制御回路が、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする第２のステップとを有する
電子装置の制御方法。 - 請求項１記載の電子装置の制御方法において、
前記電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに前記電子装置で実行されるメモリ機能以外の機能のコードの一覧を設ける
電子装置の制御方法。 - 本体機器に対して着脱自在に設けられ、前記本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置であって、
前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタと、
前記レジスタの前記書き込みエリアに、前記本体機器から要求された機能のコードが書き込まれたことに基づき、前記書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別し、前記判別した機能が前記電子装置に搭載されている場合には、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記判別した機能が前記電子装置に搭載されていない場合には、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする前記制御回路とを備えた
電子装置。 - 請求項３記載の電子装置において、
前記電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに前記電子装置で実行されるメモリ機能以外の機能のコードの一覧が設けられる
電子装置。 - 本体機器に対して着脱自在に設けられ、前記本体機器との間で任意のデータの交換を行うと共に、複数の機能が実行される電子装置の機能の認識方法であって、
前記電子装置に、前記本体機器からの情報が書き込まれる書き込みエリアと、前記電子装置内部の情報が読み出される読み出しエリアとを有するレジスタを設け、
前記本体機器が、前記レジスタの前記書き込みエリアに、前記電子装置に要求する機能のコードを書き込む第１のステップと、
前記電子装置に設けた制御回路が、前記第１のステップで前記レジスタの前記書き込みエリアに書き込まれたコードを読み込むことにより、前記本体機器から要求された機能を判別する第２のステップと、
前記第２のステップで判別した機能が前記電子装置に搭載されている場合には、前記制御回路が、当該機能を前記電子装置で実行させるための制御信号を形成するとともに、当該機能のコードを前記レジスタの前記読み出しエリアに読み出すことにより、前記要求された機能が前記電子装置で実行されることを前記本体機器で認識可能にし、他方、前記第２のステップで判別した機能が前記電子装置に搭載されていない場合には、前記制御回路が、当該機能のコードを前記レジスタの前記読み出しエリアに読み出さないことにより、前記要求された機能が前記電子装置で実行されないことを前記本体機器で認識可能にする第３のステップと、
前記本体機器が、前記第３のステップでの前記読み出しエリアへの読み出し結果を判別することにより、前記電子装置で実行される機能を認識する第４のステップとを有する
電子装置の機能の認識方法。 - 請求項５記載の電子装置の機能の認識方法において、
前記電子装置で実行される機能の中にメモリ機能が含まれている場合には、このメモリ機能の所定のアドレスに前記電子装置で実行されるメモリ機能以外の機能のコードの一覧を設け、
前記本体機器は、前記第１のステップを実行する前に、前記所定のアドレスをアクセスし、前記コードの一覧が読み出されない場合に、前記第１のステップを実行する
電子装置の機能の認識方法。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058598A JP5090591B2 (ja) | 2000-04-12 | 2001-03-02 | 電子装置の制御方法，電子装置及び電子装置の機能の認識方法 |
| MYPI20011720A MY126148A (en) | 2000-04-12 | 2001-04-10 | Control method and electronic device. |
| TW090108570A TWI224913B (en) | 2000-04-12 | 2001-04-10 | Control method and electronic device |
| ES01303378T ES2275627T3 (es) | 2000-04-12 | 2001-04-11 | Dispositivo electronico retirable para mejorar la funcionalidad de un procesador principal y metodo de control para el mismo. |
| EP01303378A EP1146421B1 (en) | 2000-04-12 | 2001-04-11 | Removable electronic device to enhance the functionality of a main processor and control method therefor |
| DE60125854T DE60125854T2 (de) | 2000-04-12 | 2001-04-11 | Abnehmbare elektronische Vorrichtung zur Erhöhung der Funktionalität eines Hauptprozessors und Steuerungsverfahren dazu |
| KR1020010019227A KR100815004B1 (ko) | 2000-04-12 | 2001-04-11 | 제어 방법 및 전자 장치 |
| US09/834,025 US7287098B2 (en) | 2000-04-12 | 2001-04-12 | Control method and electronic device enabling recognition of functions installed in the electronic device |
| CNB011166312A CN1178130C (zh) | 2000-04-12 | 2001-04-12 | 控制方法和电子装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000111030 | 2000-04-12 | ||
| JP2000111030 | 2000-04-12 | ||
| JP2000-111030 | 2000-04-12 | ||
| JP2001058598A JP5090591B2 (ja) | 2000-04-12 | 2001-03-02 | 電子装置の制御方法，電子装置及び電子装置の機能の認識方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001356885A JP2001356885A (ja) | 2001-12-26 |
| JP5090591B2 true JP5090591B2 (ja) | 2012-12-05 |
Family
ID=26589971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001058598A Expired - Fee Related JP5090591B2 (ja) | 2000-04-12 | 2001-03-02 | 電子装置の制御方法，電子装置及び電子装置の機能の認識方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7287098B2 (ja) |
| EP (1) | EP1146421B1 (ja) |
| JP (1) | JP5090591B2 (ja) |
| KR (1) | KR100815004B1 (ja) |
| CN (1) | CN1178130C (ja) |
| DE (1) | DE60125854T2 (ja) |
| ES (1) | ES2275627T3 (ja) |
| MY (1) | MY126148A (ja) |
| TW (1) | TWI224913B (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5244037B2 (ja) | 2008-07-15 | 2013-07-24 | パナソニック株式会社 | メモリデバイス、メモリデバイス制御装置 |
| JP5728292B2 (ja) * | 2011-02-04 | 2015-06-03 | 株式会社東芝 | メモリデバイス及びホストシステム |
| JP5395824B2 (ja) * | 2011-02-16 | 2014-01-22 | 株式会社東芝 | メモリシステム |
| JP5832963B2 (ja) * | 2012-06-29 | 2015-12-16 | 株式会社東芝 | メモリシステム |
| JP5779147B2 (ja) * | 2012-07-06 | 2015-09-16 | 株式会社東芝 | メモリシステム |
| JP5814871B2 (ja) * | 2012-07-06 | 2015-11-17 | 株式会社東芝 | メモリシステム |
| JP5779148B2 (ja) * | 2012-07-06 | 2015-09-16 | 株式会社東芝 | メモリシステム |
| JP6017379B2 (ja) * | 2013-07-12 | 2016-11-02 | 株式会社東芝 | メモリシステム及びホスト機器 |
| CN107247599B (zh) * | 2017-06-26 | 2020-08-11 | 北京华睿集成科技有限公司 | 仪器驱动模组和仪器驱动方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3672576B2 (ja) * | 1992-07-01 | 2005-07-20 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| JP3256812B2 (ja) * | 1992-08-03 | 2002-02-18 | 株式会社日立製作所 | 通信制御装置およびプロセッサ装置 |
| KR100275023B1 (ko) * | 1993-09-10 | 2000-12-15 | 사와무라 시코 | Ic 카드 리더라이터 및 그 제어방법 |
| US6698654B1 (en) * | 1995-05-09 | 2004-03-02 | Smartmove (Nz) Ltd. | Method of interfacing with data storage card |
| US6111659A (en) * | 1995-09-26 | 2000-08-29 | Matsushita Electric Industrial Co., Ltd. | Digital copier with image scanner apparatus and offline image data and control data interface |
| DE19536169A1 (de) * | 1995-09-29 | 1997-04-03 | Ibm | Multifunktionale Chipkarte |
| JPH09114743A (ja) * | 1995-10-16 | 1997-05-02 | Nec Corp | シングルチップ・マイクロコンピュータ |
| US6901299B1 (en) * | 1996-04-03 | 2005-05-31 | Don Whitehead | Man machine interface for power management control systems |
| US5923884A (en) * | 1996-08-30 | 1999-07-13 | Gemplus S.C.A. | System and method for loading applications onto a smart card |
| JP3164001B2 (ja) * | 1996-12-04 | 2001-05-08 | 株式会社村田製作所 | Ｐｃカード装置 |
| US5901303A (en) * | 1996-12-27 | 1999-05-04 | Gemplus Card International | Smart cards, systems using smart cards and methods of operating said cards in systems |
| US6164549A (en) * | 1997-05-15 | 2000-12-26 | Mondex International Limited | IC card with shell feature |
| JPH10340575A (ja) * | 1997-06-04 | 1998-12-22 | Sony Corp | 外部記憶装置及びその制御装置、データ送受信装置 |
| JP3356671B2 (ja) * | 1997-12-26 | 2002-12-16 | 日本電気テレコムシステム株式会社 | Ｐｃカードシステムにおける機能拡張装置及び方法 |
| JP3829504B2 (ja) * | 1998-02-16 | 2006-10-04 | 株式会社デンソー | 情報処理装置 |
| JPH11306129A (ja) * | 1998-04-22 | 1999-11-05 | Matsushita Electric Ind Co Ltd | Ｐｃカード |
| JP2000004389A (ja) * | 1998-06-15 | 2000-01-07 | Canon Inc | 撮像装置及びその制御方法、撮像システム、情報処理装置、アダプタ |
| GB2343269A (en) * | 1998-10-30 | 2000-05-03 | Ericsson Telefon Ab L M | Processing arrangements |
| JP3621315B2 (ja) * | 1999-11-22 | 2005-02-16 | Ｎｅｃエレクトロニクス株式会社 | マイクロプロセッサシステム |
| US6574677B1 (en) * | 2000-02-23 | 2003-06-03 | Inventec Corporation | Method for using smart card on HPC |
-
2001
- 2001-03-02 JP JP2001058598A patent/JP5090591B2/ja not_active Expired - Fee Related
- 2001-04-10 MY MYPI20011720A patent/MY126148A/en unknown
- 2001-04-10 TW TW090108570A patent/TWI224913B/zh not_active IP Right Cessation
- 2001-04-11 EP EP01303378A patent/EP1146421B1/en not_active Expired - Lifetime
- 2001-04-11 ES ES01303378T patent/ES2275627T3/es not_active Expired - Lifetime
- 2001-04-11 KR KR1020010019227A patent/KR100815004B1/ko not_active IP Right Cessation
- 2001-04-11 DE DE60125854T patent/DE60125854T2/de not_active Expired - Lifetime
- 2001-04-12 CN CNB011166312A patent/CN1178130C/zh not_active Expired - Fee Related
- 2001-04-12 US US09/834,025 patent/US7287098B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI224913B (en) | 2004-12-01 |
| ES2275627T3 (es) | 2007-06-16 |
| MY126148A (en) | 2006-09-29 |
| US20020004864A1 (en) | 2002-01-10 |
| JP2001356885A (ja) | 2001-12-26 |
| CN1178130C (zh) | 2004-12-01 |
| US7287098B2 (en) | 2007-10-23 |
| KR20010098508A (ko) | 2001-11-08 |
| DE60125854D1 (de) | 2007-02-22 |
| KR100815004B1 (ko) | 2008-03-18 |
| CN1317767A (zh) | 2001-10-17 |
| EP1146421B1 (en) | 2007-01-10 |
| EP1146421A2 (en) | 2001-10-17 |
| DE60125854T2 (de) | 2007-09-06 |
| EP1146421A3 (en) | 2001-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000148465A (ja) | ファ―ムウェア変更方法 | |
| JP5090591B2 (ja) | 電子装置の制御方法，電子装置及び電子装置の機能の認識方法 | |
| JP2002278783A (ja) | ファームウェア書き換えシステム | |
| US7337312B2 (en) | Processor and firmware download method for same | |
| US20020052982A1 (en) | Electronic device, apparatus using the same, and method of reading out data | |
| JP5010065B2 (ja) | マイクロコンピュータ | |
| JP2009032076A (ja) | 制御プログラムの更新方法 | |
| JP3478519B2 (ja) | プリンタ装置 | |
| JP3610141B2 (ja) | 情報処理装置および印刷装置および印刷システムおよび印刷システムのデータ処理方法および制御方法 | |
| JP4793798B2 (ja) | マイクロコンピュータ | |
| JP3129679B2 (ja) | プリンタ | |
| JP4988982B2 (ja) | マイクロコンピュータの制御方法 | |
| JPH10108230A (ja) | 無線選択呼出受信機 | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JP3069867U (ja) | 電子装置 | |
| JP2914538B2 (ja) | プログラマブルコントローラ | |
| JPH096556A (ja) | プリントデータ転送システム | |
| JPS63196931A (ja) | プリンタ装置の自己診断方式 | |
| JPH0664252A (ja) | エミュレーション・モードを有する印刷装置 | |
| JP2001249738A (ja) | 電子機器およびリセット制御方法および記憶媒体 | |
| JP2001034570A (ja) | データ処理システム並びにホスト装置並びにデータ処理装置並びにホスト装置の制御方法並びにデータ処理装置の制御方法およびコンピュータが読み出し可能なプログラムを格納した記憶媒体 | |
| JPH04205291A (ja) | Ｉｃカードとその情報送出方式 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPH031224A (ja) | 入出力システム | |
| JPH06243672A (ja) | Ｆｉｆｏメモリの書き込み・読み出し構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100827 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100907 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101101 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120913 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |