JPH1027153A - バス転送装置 - Google Patents
バス転送装置Info
- Publication number
- JPH1027153A JPH1027153A JP18052696A JP18052696A JPH1027153A JP H1027153 A JPH1027153 A JP H1027153A JP 18052696 A JP18052696 A JP 18052696A JP 18052696 A JP18052696 A JP 18052696A JP H1027153 A JPH1027153 A JP H1027153A
- Authority
- JP
- Japan
- Prior art keywords
- address information
- register
- slot
- peripheral device
- operation step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 アドレス情報を格納するレジスタを持たない
周辺装置を接続する場合、他の記憶装置からアドレス情
報を読み出す必要をなくし、制御プログラムの規模を縮
小する。 【解決手段】 アドレス情報レジスタ７，８のみを追加
して、周辺装置と同様にバスに接続する。追加されたア
ドレス情報レジスタ７，８は、アドレス情報レジスタを
持たない周辺装置４，５のアドレス情報Ａ２，Ａ３を格
納する。ＣＰＵ１に格納されるプログラムは、各アドレ
ス情報レジスタ７，８を読み出す処理のみで全ての周辺
装置４，５のアドレス情報Ａ２，Ａ３を取得する。
周辺装置を接続する場合、他の記憶装置からアドレス情
報を読み出す必要をなくし、制御プログラムの規模を縮
小する。 【解決手段】 アドレス情報レジスタ７，８のみを追加
して、周辺装置と同様にバスに接続する。追加されたア
ドレス情報レジスタ７，８は、アドレス情報レジスタを
持たない周辺装置４，５のアドレス情報Ａ２，Ａ３を格
納する。ＣＰＵ１に格納されるプログラムは、各アドレ
ス情報レジスタ７，８を読み出す処理のみで全ての周辺
装置４，５のアドレス情報Ａ２，Ａ３を取得する。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータに用
いるバス転送装置に関する。
いるバス転送装置に関する。
【０００２】
【従来の技術】従来のバス転送装置は、図４に例を示す
ように、バス２にＣＰＵ１と周辺装置３〜５とアドレス
情報記憶装置６とが接続された構成となっている。ここ
で周辺装置３には、アドレス情報レジスタ３ａが含まれ
ており、ＣＰＵ１が周辺装置３に対し読み書きするため
のアドレス情報Ａ１が格納されている。しかし周辺装置
４，５にはアドレス情報レジスタが含まれていない。こ
のとき、ＣＰＵ１が周辺装置４，５に対し読み書きする
ためには、アドレス情報記憶装置６に別途格納されてい
るアドレス情報Ａ２，Ａ３を使用する必要がある。
ように、バス２にＣＰＵ１と周辺装置３〜５とアドレス
情報記憶装置６とが接続された構成となっている。ここ
で周辺装置３には、アドレス情報レジスタ３ａが含まれ
ており、ＣＰＵ１が周辺装置３に対し読み書きするため
のアドレス情報Ａ１が格納されている。しかし周辺装置
４，５にはアドレス情報レジスタが含まれていない。こ
のとき、ＣＰＵ１が周辺装置４，５に対し読み書きする
ためには、アドレス情報記憶装置６に別途格納されてい
るアドレス情報Ａ２，Ａ３を使用する必要がある。
【０００３】従来のバス転送装置のＣＰＵに格納される
プログラムのフローチャートを図５に示す。動作ステッ
プＳ１では、スロットＳＬＮの読み込みにおいて、最初
はスロットＳＬ１からアドレス情報レジスタの値を取得
するため、初期値としてＮ＝１を設定する。動作ステッ
プＳ２では、Ｎが最終スロットの数を超えたことを判定
することにより、最終スロットまで読み込みが終わった
ことを判定する。スロットＳＬ１の読み込みでは、Ｎは
最終スロットに達していないため、動作ステップＳ３を
実行する。
プログラムのフローチャートを図５に示す。動作ステッ
プＳ１では、スロットＳＬＮの読み込みにおいて、最初
はスロットＳＬ１からアドレス情報レジスタの値を取得
するため、初期値としてＮ＝１を設定する。動作ステッ
プＳ２では、Ｎが最終スロットの数を超えたことを判定
することにより、最終スロットまで読み込みが終わった
ことを判定する。スロットＳＬ１の読み込みでは、Ｎは
最終スロットに達していないため、動作ステップＳ３を
実行する。
【０００４】動作ステップＳ３ではスロットＳＬ１のア
ドレス情報レジスタの読み込み指示を行う。スロットＳ
Ｌ１にはアドレス情報レジスタ３ａを有する周辺装置３
が接続されているので、アドドレス情報Ａ１をバス２を
介してＣＰＵ１に返送する。これにより動作ステップＳ
４ではアドレス情報Ａ１が返送されたことを認識して、
アドレス情報レジスタ３ａが存在することを認識できる
ため、レジスタチェツク処理では「存在する」との報告
が行われる。
ドレス情報レジスタの読み込み指示を行う。スロットＳ
Ｌ１にはアドレス情報レジスタ３ａを有する周辺装置３
が接続されているので、アドドレス情報Ａ１をバス２を
介してＣＰＵ１に返送する。これにより動作ステップＳ
４ではアドレス情報Ａ１が返送されたことを認識して、
アドレス情報レジスタ３ａが存在することを認識できる
ため、レジスタチェツク処理では「存在する」との報告
が行われる。
【０００５】動作ステップＳ４でのレジスタチェツク処
理でアドレス情報レジスタ３ａが存在するため、動作ス
テップＳ３，Ｓ４，Ｓ５からなるレジスタ参照処理Ｓ１
０を行うことになる。このレジスタ参照処理Ｓ１０内の
動作ステップＳ５により、図６に示すようにスロットＳ
Ｌ１に対応したアドレス情報Ａ１がＣＰＵ１によりアド
レステーブルＡＴに格納される。動作ステップＳ６では
Ｎの値を１増加させ、スロットＳＬ２を指示させる。
理でアドレス情報レジスタ３ａが存在するため、動作ス
テップＳ３，Ｓ４，Ｓ５からなるレジスタ参照処理Ｓ１
０を行うことになる。このレジスタ参照処理Ｓ１０内の
動作ステップＳ５により、図６に示すようにスロットＳ
Ｌ１に対応したアドレス情報Ａ１がＣＰＵ１によりアド
レステーブルＡＴに格納される。動作ステップＳ６では
Ｎの値を１増加させ、スロットＳＬ２を指示させる。
【０００６】動作ステップＳ２では、スロット番号が予
めシステムで取り決めたスロット数Ｎ（例えばＮ＝８）
に達しているか比較することで、最終スロットＳＬＮを
読み出したかを判断するが、スロットＳＬ１の読み出し
後は最終スロットに達していないため、「最終スロット
でない」との報告が行われる。最終スロットでないた
め、動作ステップＳ３にて次のスロットＳＬ２の読み込
み指示が行われる。
めシステムで取り決めたスロット数Ｎ（例えばＮ＝８）
に達しているか比較することで、最終スロットＳＬＮを
読み出したかを判断するが、スロットＳＬ１の読み出し
後は最終スロットに達していないため、「最終スロット
でない」との報告が行われる。最終スロットでないた
め、動作ステップＳ３にて次のスロットＳＬ２の読み込
み指示が行われる。
【０００７】周辺装置４にはアドレス情報レジスタがな
いため、スロットＳＬ２の読み込み指示に対して、アド
レス情報が返送されない。このため動作ステップＳ４で
のレジスタチェック処理で「アドレス情報レジスタが存
在しない」との報告が行われる。動作ステップＳ４での
レジスタチェツク処理でアドレス情報レジスタが存在し
ないため、動作ステップＳ８，Ｓ９からなる記憶装置参
照処理Ｓ１１を行うことになる。
いため、スロットＳＬ２の読み込み指示に対して、アド
レス情報が返送されない。このため動作ステップＳ４で
のレジスタチェック処理で「アドレス情報レジスタが存
在しない」との報告が行われる。動作ステップＳ４での
レジスタチェツク処理でアドレス情報レジスタが存在し
ないため、動作ステップＳ８，Ｓ９からなる記憶装置参
照処理Ｓ１１を行うことになる。
【０００８】動作ステップＳ８ではアドレス情報記憶装
置６に図７の形式で格納されたアドレス情報のテーブル
を参照し、スロットＳＬ２に対応するアドレス情報Ａ２
が読み出される。動作ステップＳ９ではアドレス情報記
憶装置６から読み出されたアドレス情報Ａ２が、スロッ
ト番号ＳＬ２と対であることを確認し、「アドレス情報
が有効」と認識する。動作ステップＳ５で、図６に示す
ように、スロットＳＬ２に対応したアドレス情報Ａ２が
ＣＰＵ１によりアドレステーブルＡＴに格納される。
置６に図７の形式で格納されたアドレス情報のテーブル
を参照し、スロットＳＬ２に対応するアドレス情報Ａ２
が読み出される。動作ステップＳ９ではアドレス情報記
憶装置６から読み出されたアドレス情報Ａ２が、スロッ
ト番号ＳＬ２と対であることを確認し、「アドレス情報
が有効」と認識する。動作ステップＳ５で、図６に示す
ように、スロットＳＬ２に対応したアドレス情報Ａ２が
ＣＰＵ１によりアドレステーブルＡＴに格納される。
【０００９】動作ステップＳ６，Ｓ２を経て、次のスロ
ットＳＬ３についての読み込み指示が行われるが、周辺
装置５については周辺装置４と同様に、動作ステップＳ
４でのレジスタチェツク処理でアドレス情報レジスタが
ないため、アドレス情報記憶装置６のアドレス情報のテ
ーブルを参照し、スロットＳＬ３に対応するアドレス情
報Ａ３をアドレステーブルＡＴに格納する。
ットＳＬ３についての読み込み指示が行われるが、周辺
装置５については周辺装置４と同様に、動作ステップＳ
４でのレジスタチェツク処理でアドレス情報レジスタが
ないため、アドレス情報記憶装置６のアドレス情報のテ
ーブルを参照し、スロットＳＬ３に対応するアドレス情
報Ａ３をアドレステーブルＡＴに格納する。
【００１０】スロットＳＬ４についても、アドレス情報
記憶装置６自体にはアドレス情報レジスタがないため、
スロットＳＬ４の読み込み指示に対して、アドレス情報
が返送されない。このため動作ステップＳ４でのレジス
タチェツク処理で「アドレス情報レジスタが存在しない
｜との報告が行われる。
記憶装置６自体にはアドレス情報レジスタがないため、
スロットＳＬ４の読み込み指示に対して、アドレス情報
が返送されない。このため動作ステップＳ４でのレジス
タチェツク処理で「アドレス情報レジスタが存在しない
｜との報告が行われる。
【００１１】動作ステップＳ４でのレジスタチェック処
理でアドレス情報レジスタが存在しないため、動作ステ
ップＳ８，Ｓ９からなる記憶装置参照処理Ｓ１１を行う
ことになる。動作ステップＳ８ではアドレス情報記憶装
置６に図７の形式で格納されたアドレス情報のテーブル
を参照する。動作ステップＳ９ではアドレス情報記憶装
置６から読み出されたアドレス情報にスロット番号ＳＬ
４のものがないため、「アドレス情報が無効」と認識す
る。このためスロットＳＬ４については、周辺装置とし
てアドレス情報をアドレステーブルＡＴに登録すること
はない。
理でアドレス情報レジスタが存在しないため、動作ステ
ップＳ８，Ｓ９からなる記憶装置参照処理Ｓ１１を行う
ことになる。動作ステップＳ８ではアドレス情報記憶装
置６に図７の形式で格納されたアドレス情報のテーブル
を参照する。動作ステップＳ９ではアドレス情報記憶装
置６から読み出されたアドレス情報にスロット番号ＳＬ
４のものがないため、「アドレス情報が無効」と認識す
る。このためスロットＳＬ４については、周辺装置とし
てアドレス情報をアドレステーブルＡＴに登録すること
はない。
【００１２】動作ステップＳ２でスロット番号がスロッ
ト数Ｎに達した場合、「最終スロットである」と認識す
る。このとき、スロットの読み込みは終了し、処理ステ
ップＳ７を実行する。処理ステップＳ７では、アドレス
テーブルＡＴから必要なアドレス情報Ａｘを選択し、周
辺装置に対する読み書きを行う。
ト数Ｎに達した場合、「最終スロットである」と認識す
る。このとき、スロットの読み込みは終了し、処理ステ
ップＳ７を実行する。処理ステップＳ７では、アドレス
テーブルＡＴから必要なアドレス情報Ａｘを選択し、周
辺装置に対する読み書きを行う。
【００１３】
【発明が解決しようとする課題】従来のバス転送装置
は、周辺装置３〜５のアドレス情報Ａ１〜Ａ３を取得す
るために、アドレス情報レジスタ３ａとアドレス情報記
憶装置６をそれぞれ読み取る必要があり、そのためにレ
ジスタ参照処理Ｓ１０と記憶装置参照処理Ｓ１１の２種
類が必要となって、ＣＰＵ１に格納されるプログラムが
増大するという問題があった。
は、周辺装置３〜５のアドレス情報Ａ１〜Ａ３を取得す
るために、アドレス情報レジスタ３ａとアドレス情報記
憶装置６をそれぞれ読み取る必要があり、そのためにレ
ジスタ参照処理Ｓ１０と記憶装置参照処理Ｓ１１の２種
類が必要となって、ＣＰＵ１に格納されるプログラムが
増大するという問題があった。
【００１４】また、記憶装置参照処理Ｓ１１において、
周辺装置のアドレス情報を取得する前にアドレス情報記
憶装置から読み込みを行う必要があるため、アドレス情
報記憶装置のアドレス情報をプログラム中へ埋め込む必
要があった。
周辺装置のアドレス情報を取得する前にアドレス情報記
憶装置から読み込みを行う必要があるため、アドレス情
報記憶装置のアドレス情報をプログラム中へ埋め込む必
要があった。
【００１５】本発明の目的は、アドレス情報を格納する
レジスタを持たない周辺装置を接続する場合、他の記憶
装置からアドレス情報を読み出す必要をなくし、制御プ
ログラムの規模を縮小するバス転送装置を提供すること
にある。
レジスタを持たない周辺装置を接続する場合、他の記憶
装置からアドレス情報を読み出す必要をなくし、制御プ
ログラムの規模を縮小するバス転送装置を提供すること
にある。
【００１６】
【課題を解決するための手段】本発明は、読み書きする
ためのアドレス情報を格納したレジスタを持つ周辺装置
と、アドレス情報を格納したレジスタを持たない周辺装
置とが混在して接続されたバス転送装置において、アド
レス情報を格納したレジスタを持たない周辺装置に対応
するアドレス情報を格納し前記周辺装置とは独立したス
ロットに接続されたアドレス情報レジスタを備え、ＣＰ
Ｕに格納されたプログラムが前記アドレス情報レジスタ
を読み出す処理のみにより全ての周辺装置のアドレス情
報を取得することを特徴とする。
ためのアドレス情報を格納したレジスタを持つ周辺装置
と、アドレス情報を格納したレジスタを持たない周辺装
置とが混在して接続されたバス転送装置において、アド
レス情報を格納したレジスタを持たない周辺装置に対応
するアドレス情報を格納し前記周辺装置とは独立したス
ロットに接続されたアドレス情報レジスタを備え、ＣＰ
Ｕに格納されたプログラムが前記アドレス情報レジスタ
を読み出す処理のみにより全ての周辺装置のアドレス情
報を取得することを特徴とする。
【００１７】本発明は、全ての周辺装置に対して、アド
レス情報を持つアドレス情報レジスタが存在することに
より、ＣＰＵに格納されたプログラムから記憶装置参照
処理を削除することができる。
レス情報を持つアドレス情報レジスタが存在することに
より、ＣＰＵに格納されたプログラムから記憶装置参照
処理を削除することができる。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は、本発明の実施の形
態を示すブロック図である。図１に示すバス転送装置
は、ＣＰＵ１にバスを介して周辺装置３〜５とアドレス
情報レジスタ７，８とが接続されている。このアドレス
情報レジスタ７，８は、バス２のスロットに周辺装置と
同様に接続されている。
て図面を参照して説明する。図１は、本発明の実施の形
態を示すブロック図である。図１に示すバス転送装置
は、ＣＰＵ１にバスを介して周辺装置３〜５とアドレス
情報レジスタ７，８とが接続されている。このアドレス
情報レジスタ７，８は、バス２のスロットに周辺装置と
同様に接続されている。
【００１９】ＣＰＵ１に格納されるプログラムのフロー
チャートを図２に示す。動作ステップＳ１では、スロッ
トＳＬＮの読み込みにおいて、最初はスロットＳＬ１か
らアドレス情報レジスタの値を取得するため、初期値と
してＮ＝１を設定する。動作ステップＳ２では、Ｎが最
終スロットの数を超えたことを判定することにより、最
終スロットまで読み込みが終わったことを判定する。ス
ロットＳＬ１の読み込みでは、Ｎは最終スロットに達し
ていないため、動作ステップＳ３を実行する。
チャートを図２に示す。動作ステップＳ１では、スロッ
トＳＬＮの読み込みにおいて、最初はスロットＳＬ１か
らアドレス情報レジスタの値を取得するため、初期値と
してＮ＝１を設定する。動作ステップＳ２では、Ｎが最
終スロットの数を超えたことを判定することにより、最
終スロットまで読み込みが終わったことを判定する。ス
ロットＳＬ１の読み込みでは、Ｎは最終スロットに達し
ていないため、動作ステップＳ３を実行する。
【００２０】動作ステップＳ３ではスロットＳＬ１のア
ドレス情報レジスタの読み込み指示を行う。スロットＳ
Ｌ１にはアドレス情報レジスタ３ａを有する周辺装置３
が接続されているので、アドレス情報Ａ１が返送され
る。動作ステップＳ４ではアドレス情報Ａ１が返送され
たことを認識できるため、「存在する」との報告が行わ
れる。
ドレス情報レジスタの読み込み指示を行う。スロットＳ
Ｌ１にはアドレス情報レジスタ３ａを有する周辺装置３
が接続されているので、アドレス情報Ａ１が返送され
る。動作ステップＳ４ではアドレス情報Ａ１が返送され
たことを認識できるため、「存在する」との報告が行わ
れる。
【００２１】動作ステップＳ４でのレジスタチェツク処
理でアドレス情報レジスタ３ａが存在するため、動作ス
テップＳ５で図３に示すように、スロットＳＬ１に対応
したアドレス情報Ａ１がＣＰＵ１によりアドレステーブ
ルＡＴに格納される。動作ステップＳ６ではＮの値を１
増加させ、スロットＳＬ２を指示させる。
理でアドレス情報レジスタ３ａが存在するため、動作ス
テップＳ５で図３に示すように、スロットＳＬ１に対応
したアドレス情報Ａ１がＣＰＵ１によりアドレステーブ
ルＡＴに格納される。動作ステップＳ６ではＮの値を１
増加させ、スロットＳＬ２を指示させる。
【００２２】動作ステップＳ２では、Ｎが最終スロット
の数を超えていないため、動作ステップＳ３を実行す
る。動作ステップＳ３ではスロットＳＬ２のアドレス情
報レジスタの読み込み指示を行う。しかしスロットＳＬ
２にはアドレス情報レジスタを有していない周辺装置４
が接続されているため、アドレス情報は返送されない。
動作ステップＳ４でのレジスタチェツク処理では、アド
レス情報が返送されないことを認識し、「存在しない」
との報告が行われる。動作ステップＳ４でのレジスタチ
ェック処理でアドレス情報レジスタが存在しないため、
動作ステップＳ６を直ちに実行し、Ｎの値を１増加さ
せ、スロットＳＬ３を指示させる。
の数を超えていないため、動作ステップＳ３を実行す
る。動作ステップＳ３ではスロットＳＬ２のアドレス情
報レジスタの読み込み指示を行う。しかしスロットＳＬ
２にはアドレス情報レジスタを有していない周辺装置４
が接続されているため、アドレス情報は返送されない。
動作ステップＳ４でのレジスタチェツク処理では、アド
レス情報が返送されないことを認識し、「存在しない」
との報告が行われる。動作ステップＳ４でのレジスタチ
ェック処理でアドレス情報レジスタが存在しないため、
動作ステップＳ６を直ちに実行し、Ｎの値を１増加さ
せ、スロットＳＬ３を指示させる。
【００２３】動作ステップＳ２にてスロットＳＬ３は最
終スロットでないため、動作ステップＳ３，Ｓ４を実行
するが、スロットＳＬ２と同様にアドレス情報レジスタ
を持たないため、動作ステップＳ４において「存在しな
い」との報告が行われ、動作ステップＳ６でＮの値を１
増加させてスロットＳＬ４を指示させる。
終スロットでないため、動作ステップＳ３，Ｓ４を実行
するが、スロットＳＬ２と同様にアドレス情報レジスタ
を持たないため、動作ステップＳ４において「存在しな
い」との報告が行われ、動作ステップＳ６でＮの値を１
増加させてスロットＳＬ４を指示させる。
【００２４】動作ステップＳ２では、Ｎが最終スロット
の数を超えていないため、動作ステップＳ３を実行す
る。動作ステップＳ３ではスロットＳＬ４のアドレス情
報レジスタの読み込み指示を行う。スロットＳＬ４には
アドレス情報レジスタ７が接続されているので、アドレ
ス情報Ａ２が返送される。
の数を超えていないため、動作ステップＳ３を実行す
る。動作ステップＳ３ではスロットＳＬ４のアドレス情
報レジスタの読み込み指示を行う。スロットＳＬ４には
アドレス情報レジスタ７が接続されているので、アドレ
ス情報Ａ２が返送される。
【００２５】動作ステップＳ４ではアドレス情報Ａ２が
返送されたことを認識できるため、「存在する」との報
告が行われる。動作ステップＳ４でのレジスタチェツク
処理でアドレス情報レジスタ７が存在するため、動作ス
テップＳ５で図３に示すように、スロットＳＬ４に対応
したアドレス情報Ａ２がＣＰＵ１によりアドレステーブ
ルＡＴに格納される。動作ステップＳ６ではＮの値を１
増加させ、スロットＳＬ５を指示させる。
返送されたことを認識できるため、「存在する」との報
告が行われる。動作ステップＳ４でのレジスタチェツク
処理でアドレス情報レジスタ７が存在するため、動作ス
テップＳ５で図３に示すように、スロットＳＬ４に対応
したアドレス情報Ａ２がＣＰＵ１によりアドレステーブ
ルＡＴに格納される。動作ステップＳ６ではＮの値を１
増加させ、スロットＳＬ５を指示させる。
【００２６】動作ステップＳ２では、Ｎが最終スロット
の数を超えていないため、動作ステップＳ３を実行す
る。動作ステップＳ３ではスロットＳＬ５のアドレス情
報レジスタの読み込み指示を行う。スロットＳＬ５には
アドレス情報レジスタ８が接続されているので、アドレ
ス情報Ａ３が返送される。動作ステップＳ４ではアドレ
ス情報Ａ３が返送されたことを認識できるため、「存在
する」との報告が行われる。動作ステップＳ４でのレジ
スタチェツク処理でアドレス情報レジスタ８が存在する
ため、動作ステップＳ５で図３に示すように、スロット
ＳＬ５に対応したアドレス情報Ａ３がＣＰＵ１によりア
ドレステーブルＡＴに格納される。動作ステップＳ６で
はＮの値を１増加させ、次のスロットを指示させる。
の数を超えていないため、動作ステップＳ３を実行す
る。動作ステップＳ３ではスロットＳＬ５のアドレス情
報レジスタの読み込み指示を行う。スロットＳＬ５には
アドレス情報レジスタ８が接続されているので、アドレ
ス情報Ａ３が返送される。動作ステップＳ４ではアドレ
ス情報Ａ３が返送されたことを認識できるため、「存在
する」との報告が行われる。動作ステップＳ４でのレジ
スタチェツク処理でアドレス情報レジスタ８が存在する
ため、動作ステップＳ５で図３に示すように、スロット
ＳＬ５に対応したアドレス情報Ａ３がＣＰＵ１によりア
ドレステーブルＡＴに格納される。動作ステップＳ６で
はＮの値を１増加させ、次のスロットを指示させる。
【００２７】動作ステップＳ２でＮが最終スロット数に
達した場合、「最終スロットである」と認識する。この
とき、スロットの読み込みは終了し、処理ステップＳ７
を実行する。処理ステップＳ７では、アドレステーブル
ＡＴから必要なアドレス情報Ａｘを選択し、周辺装置に
対する読み書きを行う。
達した場合、「最終スロットである」と認識する。この
とき、スロットの読み込みは終了し、処理ステップＳ７
を実行する。処理ステップＳ７では、アドレステーブル
ＡＴから必要なアドレス情報Ａｘを選択し、周辺装置に
対する読み書きを行う。
【００２８】アドレス情報レジスタ７は、周辺装置４の
アドレス情報Ａ２を格納していたため、処理ステップＳ
７ではスロットＳＬ４に対応するアドレス情報Ａ２を参
照することで、実際にはスロットＳＬ２に接続された周
辺装置４を読み書きすることができる。同様に、アドレ
ス情報レジスタ８は、周辺装置５のアドレス情報Ａ３を
格納していたため、処理ステップＳ７ではスロットＳＬ
５に対応するアドレス情報Ａ３を読み出すことで、実際
には周辺装置５を読み書きすることができる。
アドレス情報Ａ２を格納していたため、処理ステップＳ
７ではスロットＳＬ４に対応するアドレス情報Ａ２を参
照することで、実際にはスロットＳＬ２に接続された周
辺装置４を読み書きすることができる。同様に、アドレ
ス情報レジスタ８は、周辺装置５のアドレス情報Ａ３を
格納していたため、処理ステップＳ７ではスロットＳＬ
５に対応するアドレス情報Ａ３を読み出すことで、実際
には周辺装置５を読み書きすることができる。
【００２９】
【発明の効果】以上説明したように本発明は、ＣＰＵ１
に格納されるプログラムがレジスタ参照処理のみを持て
ばよく、アドレス情報記憶装置および記憶装置参照処理
を省略できるため、プログラムの規模を縮小できるとい
う効果を有している。
に格納されるプログラムがレジスタ参照処理のみを持て
ばよく、アドレス情報記憶装置および記憶装置参照処理
を省略できるため、プログラムの規模を縮小できるとい
う効果を有している。
【００３０】また、本発明は、アドレス情報記憶装置自
体のアドレスをプログラムに埋め込む必要もなくなると
いう効果を有している。
体のアドレスをプログラムに埋め込む必要もなくなると
いう効果を有している。
【図１】本発明の一実施の形態を示すブロック図であ
る。
る。
【図２】本実施の形態の動作を説明するためのフローチ
ャートである。
ャートである。
【図３】本実施の形態のアドレス情報テーブルに格納さ
れるアドレス情報の格納状態を説明する図である。
れるアドレス情報の格納状態を説明する図である。
【図４】従来の一例を示すブロック図である。
【図５】従来例の動作を説明するためのフローチャート
である。
である。
【図６】従来例のアドレス情報テーブルに格納されるア
ドレス情報の格納状態を説明する図である。
ドレス情報の格納状態を説明する図である。
【図７】従来例のアドレス情報記憶装置に格納されるア
ドレス情報の格納状態を説明する図である。
ドレス情報の格納状態を説明する図である。
１ ＣＰＵ ２ バス ３，４，５ 周辺装置 ６ アドレス情報記憶装置 ３ａ，７，８ アドレス情報レジスタ ＳＬ１ ＳＬ５ スロット Ａ１〜Ａ３ アドレス情報 Ｓ１〜Ｓ１１ 動作ステップ
Claims (4)
- 【請求項１】読み書きするためのアドレス情報を格納し
たレジスタを持たない周辺装置と、前記周辺装置のアド
レス情報を格納し前記周辺装置と同様にバスに接続され
たアドレス情報レジスタとを備え、前記周辺装置のアド
レス情報として前記アドレス情報レジスタのアドレス情
報を利用することを特徴とするバス転送装置。 - 【請求項２】読み書きするためのアドレス情報を格納し
たレジスタを持つ周辺装置と、アドレス情報を格納した
レジスタを持たない周辺装置とが混在して接続されたバ
ス転送装置において、 アドレス情報を格納したレジスタを持たない周辺装置に
対応するアドレス情報を格納し前記周辺装置とは独立し
たスロットに接続されたアドレス情報レジスタを備え、 ＣＰＵに格納されたプログラムが前記アドレス情報レジ
スタを読み出す処理のみにより全ての周辺装置のアドレ
ス情報を取得することを特徴とするバス転送装置。 - 【請求項３】アドレス情報を格納したレジスタを持たな
い前記周辺装置ごとに前記アドレス情報レジスタを備え
ることを特徴とする請求項２記載のバス転送装置。 - 【請求項４】読み書きするためのアドレス情報を格納し
たレジスタを持たない周辺装置に対応するアドレス情報
を格納したアドレス情報レジスタを、前記周辺装置と同
様にバスに接続し、前記周辺装置のアドレス情報として
前記アドレス情報レジスタのアドレス情報を利用するこ
とを特徴とするバス転送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08180526A JP3130798B2 (ja) | 1996-07-10 | 1996-07-10 | バス転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08180526A JP3130798B2 (ja) | 1996-07-10 | 1996-07-10 | バス転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1027153A true JPH1027153A (ja) | 1998-01-27 |
| JP3130798B2 JP3130798B2 (ja) | 2001-01-31 |
Family
ID=16084814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08180526A Expired - Fee Related JP3130798B2 (ja) | 1996-07-10 | 1996-07-10 | バス転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3130798B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750904B1 (en) | 1998-10-31 | 2004-06-15 | International Business Machines Corporation | Camera system for three dimensional images and video |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996041324A1 (de) | 1995-06-07 | 1996-12-19 | International Business Machines Corporation | Computersystem mit optimierter anzeigensteuerung |
-
1996
- 1996-07-10 JP JP08180526A patent/JP3130798B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6750904B1 (en) | 1998-10-31 | 2004-06-15 | International Business Machines Corporation | Camera system for three dimensional images and video |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3130798B2 (ja) | 2001-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010500682A (ja) | フラッシュメモリアクセス回路 | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JP3432734B2 (ja) | Ｄｍａ制御装置及びｄｍａ制御方法 | |
| US4985826A (en) | Method and device to execute two instruction sequences in an order determined in advance | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPS6319058A (ja) | メモリ装置 | |
| JP2731047B2 (ja) | プログラムのオペランドチェック方式 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP2671160B2 (ja) | 例外処理方式 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JP2587468B2 (ja) | ロツクデータ設定装置 | |
| JPS5834856B2 (ja) | キオクセイギヨソウチ | |
| JPS58154043A (ja) | 情報処理装置 | |
| JP3517884B2 (ja) | データ処理装置 | |
| JP2527964B2 (ja) | 予備系プログラム初期起動制御方式 | |
| JP2825589B2 (ja) | バス制御方式 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JPS6130296B2 (ja) | ||
| JP2524620B2 (ja) | 入出力制御方法 | |
| JPH10247157A (ja) | トランザクション処理システムおよびそのリカバリ方法 | |
| JPS60176144A (ja) | レジスタフアイル装置 | |
| JPS6149695B2 (ja) | ||
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20081117 |
|
| LAPS | Cancellation because of no payment of annual fees |