JP4967200B2

JP4967200B2 - 逆阻止型ｉｇｂｔを逆並列に接続した双方向ｉｇｂｔ

Info

Publication number: JP4967200B2
Application number: JP2001159178A
Authority: JP
Inventors: 学武井
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2000-08-09
Filing date: 2001-05-28
Publication date: 2012-07-04
Anticipated expiration: 2021-05-28
Also published as: JP2002319676A

Description

【０００１】
【発明の属する技術分野】
この発明は、電力変換装置などに用いられる逆阻止型ＩＧＢＴなどの半導体装置2個を逆並列に接続した双方向ＩＧＢＴに関する。ここでＩＧＢＴは絶縁ゲート型バイポーラトランジスタのことである。
【０００２】
【従来の技術】
図１３で示されるプレーナゲート型ＮＰＴ（ノンパンチスルー）−ＩＧＢＴは、ｎ形ＦＺ（フローティングゾーン）ウェハにｐベース領域５２、チャネルストッパーであるｐ⁺領域６０、ゲート酸化膜５６、ゲート電極５４、ｎ⁺エミッタ領域５３およびエミッタ電極５８等の表面構造を形成した後に、裏面を所定の厚さに削り、１μｍ程度の厚さのｐ⁺コレクタ領域５５およびコレクタ電極５９を形成して製造される。裏面のｐ⁺コレクタ領域５５を形成するためのｐ形不純物の活性化処理温度は、表面に形成済みのアルミニウムのエミッタ電極５８が溶融しないように低温度で行う必要がある。また各耐圧クラスに応じて図示しない適切なエッジターミネーション構造（端部耐圧構造）が外周部に付加される。ここでは、１セル（ｐベース領域５２）のみを図示してあるが、通常は複数のセル構造が存在する。
【０００３】
コレクタ電極５９に正電圧を印加した状態で、ゲート電極に正電圧を印加すると、ＩＧＢＴ表面にチャネルが形成されてｎ^-ドリフト領域５１中を電子電流が流れる。電子がｐ⁺コレクタ領域５５に到達するとホールがドリフト領域に注入され、ｐ⁺ドリフト領域５５は高注入状態となり、伝導度変調を起こして、抵抗が激減する。このため低オン電圧が実現される。
【０００４】
コレクタ電極５９に正電圧を印加（順バイアス）し、ゲート電極５４に電圧を印加しない状態では、空乏領域がｐベース領域５２とｎ^-ドリフト領域５１のｐｎ接合からｎ^-ドリフト領域５１側に伸びる。また、空乏層の終端はシリコン表面に形成される耐圧構造部となるために、順方向電圧を確実に阻止できる。
一方、コレクタ電極５９に負電圧を印加（逆バイアス）すると、空乏領域がｐ⁺コレクタ領域５５とｎ^-ドリフト領域５１のｐｎ接合から伸びるが、このｐｎ接合は、シリコンの側面に露出しており、空乏領域はむき出しのシリコン側面に沿って形成されるために、発生電流（もれ電流）が極めて大きくなり、逆耐圧が低下する。またシリコン側面（デバイス側面）はパッシベーション処理していないために、長期間デバイスを使用すると逆方向耐圧が変化するといった信頼性上の問題が存在する。従って図１３のような、従来のＩＧＢＴでは十分な逆方向耐圧が保証できない。つぎに、この逆方向耐圧を保証する従来の逆阻止型ＩＧＢＴについて説明する。
【０００５】
図１４で示されるプレーナゲート構造の逆阻止型ＩＧＢＴは、エピタキシャル成長基板（エピタキシャルウエハ）を用いて製作されたものである。数百μｍの厚みを有する高濃度ｐ形基板６５上にｎ^-エピタキシャル領域６１ａを成長させ、活性領域を囲むように選択的に深いｐ⁺領域８５（分離拡散領域：側面のｐ⁺コレクタ領域となる）を形成し、ｐベース領域６２、ゲート酸化膜６６、ゲート電極６４、ｎ⁺エミッタ領域６３およびエミッタ電極６８等の表面構造を形成し、電子線等のライフタイムキラーを導入して製造される。デバイス側面が高濃度のｐ⁺領域８５と基板６５（裏面のｐ⁺コレクタ領域となる）で囲まれているので、逆電圧を印加した際にも空乏領域がデバイス側面に現れることはないため、十分な逆耐圧を得ることが可能となる。
【０００６】
この逆阻止形ＩＧＢＴを図１５のように逆並列に接続すると、双方向の電流を制御でき、双方向の印加電圧にも耐えられる、双方向デバイスとして機能する。尚、図中、Ｔ１、Ｔ２は主端子、Ｇ１、Ｇ２はゲート端子、Ｅ１、Ｅ２はエミッタ端子である。双方向デバイスを交流−交流変換器に応用すると、直接変換が可能になり、従来のコンバータ＋コンデンサ＋インバータで構成される変換回路と比べて装置のサイズが縮小化され、コストダウンが可能になる。また双方向デバイスを構成する逆阻止型ＩＧＢＴは、ＩＧＢＴとしての機能は勿論のこと、正のゲート電圧を印加しているときは、後述するようにダイオード（還流ダイオード）としての機能も有する。
【０００７】
図１６に示されるプレーナゲート構造の逆阻止型ＩＧＢＴは、ＦＺ基板（ＦＺウエハ）を用いて製作されたものである。ｎ形ＦＺウェハの表面および裏面から深いｐ⁺領域９５（分離拡散領域：側面のｐ⁺コレクタ領域となる）を形成し、同時に裏面から深いｐ⁺領域を拡散形成し裏面のｐ⁺コレクタ領域７５とし、その後表面にｐベース領域７２、ゲート酸化膜７６、ゲート電極７４、ｎ⁺エミッタ領域７３およびエミッタ電極７８等の表面構造を形成する。この素子に、電子線等のライフタイムキラーを導入しても、十分な逆方向耐圧を確保できる。
【０００８】
これらの逆阻止型ＩＧＢＴにおいて、エピタキシャルウエハを用いて裏面のｐ⁺コレクタ領域６５を形成する場合も、ＦＺウエハを用いて裏面のｐ⁺コレクタ領域７５を熱拡散で形成する場合も、裏面のｐ⁺コレクタ領域６５、７５の厚みは数十μｍから数百μｍとなる。このように裏面のｐ⁺コレクタ領域６５、７５が厚くなると、オン電流を流したとき、裏面のコレクタ領域内での電圧降下が大きくなるため、この電圧降下を低く抑えるために、裏面のｐ⁺コレクタ領域６５、７５の不純物ピーク濃度を１０¹⁸ｃｍ^-3を超える濃度にして、裏面のｐ⁺コレクタ領域６５、７５内での電圧降下を極力小さくする必要がある。
【０００９】
【発明が解決しようとする課題】
しかし、裏面のｐ⁺コレクタ領域６５、７５の不純物濃度が高くなると、ｎ^-ドリフト領域６１、７１への正孔のキャリア注入量が多くなり、この正孔を中和するように電子密度も増加する。この電子密度は、図１７の実線Ａで示すように、裏面のｐ⁺コレクタ領域６５、７５とｎ^-ドリフト領域６１、７１のｐｎ接合付近のｎ^-ドリフト領域で大きくなり、この箇所に過剰キャリアが蓄積する。これはダイオード動作時（ＦＷＤ動作時）のアノード側（ＩＧＢＴのコレクタ側）偏重のキャリア分布となることを意味する。このようなアノード側（コレクタ側）偏重のキャリア分布をしていると、ＩＧＢＴ動作時のターンオフ時には、空乏領域は表面ｐｎ接合から伸びて蓄積キャリアを掃き出していくので、コレクタ側のキャリアは空乏領域が十分伸びた段階、すなわち高電圧が印加された状態で掃き出される。従ってコレクタ側の蓄積キャリアはエミッタ側のキャリアと比べてより大きなターンオフ損失を発生する。このためコレクタ側偏重のキャリア分布を有する従来の逆阻止型ＩＧＢＴは、ターンオフ損失が大きい。
【００１０】
また、ダイオード動作時の逆回復過程では、アノード側（ＩＧＢＴのコレクタ側）から伸びる空乏領域によって蓄積過剰キャリアが掃き出されるため、アノード側のキャリア量が多いと逆回復ピーク電流が大きくなり、ハードリカバリーになる。
つまり、この逆阻止型ＩＧＢＴは、ゲート電極に正電圧を印加し続けると、印加している期間は、ｐ⁺コレクタ領域６５、７５がアノードで、ｎ⁺エミッタ領域６３、７３がカソードのダイオード（還流ダイオード）として働く。前記のように、ｎ^-ドリフト領域６１、７１のコレクタ領域側に過剰キャリアが蓄積していると、このダイオードの逆回復動作で、大きな逆回復電流が流れる。
【００１１】
この逆回復電流の大きさは、前記したように、ｎ^-ドリフト領域６１、７１のコレクタ側での過剰キャリアの蓄積量が大きい程大きく、また、逆回復電流が大きい程、ハードリカバリー波形になる傾向が強い。逆回復電流の波形がハードリカバリーとなると、飛躍逆電圧が高くなり、この飛躍逆電圧が高く成りすぎると、素子の逆電圧定格を超えてしまい、素子を破壊する。
【００１２】
また、図１５のように、この逆阻止型ＩＧＢＴを２個逆並列に接続して、双方向ＩＧＢＴとした場合、アバランシェ電圧以上のサージ電圧が印加されたとき、アバランシェ電圧が低い逆阻止型ＩＧＢＴにアバランシェ電流が流れる。通常の逆阻止型ＩＧＢＴのアバランシェ電圧は、順方向と逆方向でほぼ等しく製造される。
【００１３】
しかし、この双方向ＩＧＢＴを構成する２個の逆阻止型ＩＧＢＴの順方向および逆方向のアバランシェ電圧が、製造ばらつきによって、第１のＩＧＢＴ（ゲート端子Ｇ１、エミッタ端子Ｅ１）の順方向のアバランシェ電圧より、第２のＩＧＢＴ（ゲート端子Ｇ２、エミッタ端子Ｅ２）の逆方向のアバランシェ電圧が多少低く、また、第１のＩＧＢＴの逆方向のアバランシェ電圧が、第２のＩＧＢＴの順方向のアバランシェ電圧より多少高くなることがある。その場合には、主端子Ｔ１に正電圧のサージ電圧が印加されたとき、第２のＩＧＢＴに順方向のアバランシェ電流が流れる。また、主端子Ｔ２に正電圧のサージ電圧が印加されたとき、やはり第２のＩＧＢＴに逆方向のアバランシェ電流が流れる。
【００１４】
そのため、順方向、逆方向いずれのサージ電圧に対しても、第２のＩＧＢＴにのみサージ電流が流れて、第２のＩＧＢＴの発生損失が増大し、素子が破壊することもあり、双方向ＩＧＢＴとしてのサージ耐量が低下する。
また、前記第１のＩＧＢＴまたは第２のＩＧＢＴが逆バイアスされると、空乏層中で電子および正孔の対が発生する。発生した正孔はコレクタ電極に流れ込み、電子はエミッタ電極に向かって流れ、ｐベース領域に流れ込む。この電子電流は、ＩＧＢＴの寄生バイポーラトランジスタ（ｐベース領域がエミッタ、ｎ^-ドリフト領域がベース、ｐコレクタ領域がコレクタであるｐｎｐトランジスタ）のベース電流となるために、正孔がｐベース領域からｎ^-ドリフト領域に向かって注入されてコレクタ電極に流れ込み、非常に大きな逆方向漏れ電流となる。
【００１５】
この発明の目的は、前記の課題を解決して、サージ耐量が高い双方向ＩＧＢＴを製作できて、ＩＧＢＴ動作時およびダイオード順動作時のオン電圧が低く、また、ダイオード逆動作時の逆回復電流が小さく、ソフトリカバリー特性となる半導体装置を提供することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するために、
（１）第１導電形半導体基板の第１主面の表面層に選択的に形成される第２導電形ベース領域と、該ベース領域の表面層に選択的に形成される第１導電形エミッタ領域と、前記半導体基板と前記エミッタ領域に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されるゲート電極と、前記ベース領域を取り囲むように、前記半導体基板の第１主面から第２主面に亘っての側面および前記半導体基板の第２主面に形成される第２導電形コレクタ領域と、前記エミッタ領域上と前記ベース領域上に選択的に形成されるエミッタ電極と、前記コレクタ領域上に形成されるコレクタ電極とを有する2個の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、
前記第１導電形半導体基板と、前記第２主面側に形成される前記コレクタ領域との境界に形成されるｐｎ接合の逆方向のアバランシェ電圧が、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成されるｐｎ接合の順方向のアバランシェ電圧より、１０％から２０％高くなる構成とする。（２）第１導電形半導体基板の第１主面の表面層に選択的に形成される第２導電形ベース領域と、該ベース領域の表面から前記ベース層を貫通し、前記半導体基板内に到達するように形成されたトレンチ溝と、該トレンチ溝にゲート絶縁膜を介して形成されるゲート電極と、前記ベース領域の表面層に、前記トレンチ溝と接して、選択的に形成される第１導電形エミッタ領域と、前記ベース領域を取り囲むように、前記半導体基板の第１主面から第２主面に亘っての側面および前記半導体基板の第２主面に形成される第２導電形コレクタ領域とを有する2個の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、
前記第１導電形半導体基板と、前記第２主面側に形成される前記コレクタ領域との境界に形成されるｐｎ接合の逆方向のアバランシェ電圧が、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成されるｐｎ接合の順方向のアバランシェ電圧より、１０％から２０％高くなる構成とする。
（３）（１）項または（２）項の前記コレクタ領域の厚みが、０．１μｍないし１０μｍである構成とする。
（４）（３）項のコレクタ領域の活性化した第２導電形不純物のピーク濃度が、５×１０¹⁶ｃｍ^-3以上で、１×１０¹⁸ｃｍ^-3以下であるとよい。
（５）（１）項または（２）項の第１主面側に形成された前記エミッタ領域表面から、前記第２主面側に形成された前記コレクタ領域表面までの距離が５０μｍないし２００μｍであることよい。
（６）第１導電形半導体基板の第１主面の表面層に選択的に形成される第２導電形ベース領域と、該ベース領域の表面層に選択的に形成される第１導電形エミッタ領域と、前記半導体基板と前記エミッタ領域に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されるゲート電極と、前記半導体基板の第２主面の表面層に形成される第２導電形コレクタ領域と、前記エミッタ領域上と前記ベース領域上に選択的に形成されるエミッタ電極と、前記コレクタ領域上に形成されるコレクタ電極とを有し、前記第１導電形半導体基板と前記コレクタ領域との境界に形成されるｐｎ接合が前記第１導電形半導体基板の側面に露出するベベル構造を有し、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成される最外周のｐｎ接合が前記第１導電形半導体基板の側面から離して形成され、前記第１導電形半導体基板の側面と前記最外周のｐｎ接合との間に位置する前記第１導電形半導体基板の表面部がフィールドプレート構造又はガードリング構造となっている、２個の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、
前記第１導電形半導体基板と前記コレクタ領域との境界に形成されるｐｎ接合の逆方向のアバランシェ電圧を、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成されるｐｎ接合の順方向のアバランシェ電圧より、１０％から２０％高くなる構成とする。
（７）（６）項の前記コレクタ領域の厚みが、０．１μｍないし１０μｍである構成とする。
【００１７】
前記のように、裏面に形成されたコレクタ領域が、従来の逆阻止型ＩＧＢＴのコレクタ領域に対して厚みを薄くすることで、低濃度にしても、オン電圧の上昇は抑制される。また、定常オン状態におけるエミッタ注入効率が低いため、ＩＧＢＴ動作時においてコレクタ側のキャリア濃度が制限されて、キャリア分布が改善されてターンオフ損失が低減される。また、ダイオード動作時においても、アノード側のキャリア濃度が制限され、逆回復ピーク電流が低減されるのでソフトリカバリー特性が得られる。
【００１８】
また、従来型構造と同様に、デバイス側面が高濃度ｐ⁺領域で囲まれているので、逆電圧を印加した際にも空乏領域がデバイス側面に現れることはなく、順方向のアバランシェ電圧より、逆方向のアバランシェ電圧を高くすることができる。
また、コレクタ領域と半導体基板との境界のｐｎ接合を側面に露出させ、ベベル構造とし、そのベベル角を所定の値にすることで、順方向のアバランシェ電圧より、逆方向のアバランシェ電圧を高くすることができる。
【００１９】
【００２０】
【００２１】
【発明の実施の形態】
図１はこの発明の第１実施例の半導体装置の要部断面図である。半導体基板１００の表面層にｐベース領域２を形成し、このｐベース領域２の表面層にｎ⁺エミッタ領域３を形成する。この半導体基板１００の外周部と裏面側に、ｐベース領域２を取り囲むようにｐ⁺コレクタ領域５（側面に形成されるｐ⁺領域１５と裏面のｐ⁺コレクタ領域５ａ）が形成される。裏面のｐ⁺コレクタ領域５ａの厚さは１μｍ程度である。半導体基板で前記ｐベース領域２とｐ⁺コレクタ領域５が形成されない箇所がｎ^-ドリフト領域１である。このｎ^-ドリフト領域１とｎ⁺エミッタ領域３に挟まれたｐベース領域２上にゲート酸化膜６を介してゲート電極４が形成される。層間絶縁膜７でゲート電極と絶縁されてエミッタ電極８が形成され、ｐ⁺コレクタ領域５上にコレクタ電極９が形成される。尚、ｐ⁺コレクタ領域５に取り囲まれる領域には、前記ｐベース領域２が複数個形成され、それぞれのｐベース領域２内にｎ⁺エミッタ領域３が形成されるが、図１では、模式的に１個のｐベース領域２を示した。つぎに、図１の半導体装置の具体的な製造方法について説明する。
【００２２】
図２から図８は、この発明の第２実施例の半導体装置の製造方法であり、工程順に示した要部製造工程断面図である。
この半導体装置は６００Ｖ耐圧の逆阻止型ＩＧＢＴの例である。厚さ５２５μｍの不純物濃度１．５×１０¹⁴ｃｍ^-3のＦＺウェハ１０１の表面に、厚さ１．６μｍの初期酸化膜１１を形成し、後工程でｐベース領域２が形成される箇所の周辺部に幅１００μｍの開口部１２を選択的にエッチングして形成する（図２）。
【００２３】
つぎに、表面にボロンソースを塗布して熱処理することで、ボロンのデポジションを行い、ボロンデポジション領域１３を形成する（図３）。
つぎに、ボロンガラスエッチングを行い酸化膜中のボロンを除去した後、１２００℃以上の温度において酸素雰囲気中で深さ１２０μｍまでボロンを拡散し、ｐ⁺コレクタ領域５の一部となるｐ⁺領域１５を形成する。このとき、酸化膜１４も形成される（図４）。
【００２４】
つぎに、ｐベース領域２、ゲート酸化膜６、ゲート電極４、ｎ⁺エミッタ領域３、およびエミッタ電極８等を通常のプレーナゲート型ＩＧＢＴと同様の方法で形成する（図５）。高速化を図るために、ライフタイムキラーとして電子線照射やヘリウム照射を行うこともある。
つぎに、裏面を削り、ＦＺウェハ１０１の厚さを１００μｍ程度（ＩＧＢＴの耐圧が１２００Ｖ程度の場合は１８０μｍ程度）にし、削り面１６にはｐ領域１５を露出させる（図６）。
【００２５】
つぎに、裏面に、ドーズ量１×１０¹³ｃｍ^-2のボロンをイオン注入して３５０℃程度で１時間程度の低温アニールを行い、活性化したボロンのピーク濃度が１×１０¹⁷ｃｍ^-3程度で、厚みが１μｍ程度の裏面のｐ⁺コレクタ領域５ａを形成する。この裏面のｐ⁺コレクタ領域５ａと前記のｐ⁺領域１５を合わせてｐ⁺コレクタ領域５となる（図７）。
【００２６】
つぎに、コレクタ電極９を形成して、ＦＺウエハ１０１を点線で示した切断箇所１７で切断し（図８）、図１のような逆阻止型ＩＧＢＴが製造される。
上記方法で製造されたＩＧＢＴの順方向のアバランシェ電圧が７００Ｖ前後、逆方向のアバランシェ電圧が８００Ｖ前後となった。
この逆阻止形ＩＧＢＴは、裏面のｐ⁺コレクタ領域５ａの不純物濃度が低く、注入効率が低減されているので、ＩＧＢＴ動作時においてはコレクタ側のキャリア濃度が制限されて、キャリア分布が前記の図１７の点線Ｂで示すように改善され、ターンオフ損失が低減される。同じオン電圧２．１Ｖの場合、従来の逆阻止型ＩＧＢＴのターンオフ損失は３．８３ｍＪであったが、本発明の逆阻止型ＩＧＢＴのターンオフ損失は２．９６ｍＪであった。
【００２７】
また、ダイオード動作時にはアノード側のキャリア濃度が制限され、逆回復ピーク電流が低減され、ソフトリカバリー特性が得られる。
また、図１の半導体基板１００の側面が高濃度ｐ⁺領域１５（側面のｐ⁺コレクタ領域）で囲まれており、全てのｐｎ接合が半導体基板１００の表面で終端している構造である。そのため、逆電圧を印加した際にも空乏領域が半導体基板１００の側面に現れることはなく、十分な逆耐圧を得ることができる。
【００２８】
尚、前記のアニール温度が３００℃未満では、不純物イオンの活性化率が低下し、所望のピーク濃度が得られない。一方、５００℃を超えるとエミッタ電極材料であるＡｌ−Ｓｉ合金中のシリコンがエミッタ電極８とｎ⁺エミッタ領域３の界面に析出して、ｎ⁺エミッタ領域３とエミッタ電極８とのコンタクト抵抗が増大するために、アニール温度は３００℃以上で、５００℃以下が望ましい。
【００２９】
また、前記の裏面のｐ⁺コレクタ領域５ａのピーク濃度が５×１０¹⁶ｃｍ^-3未満では、注入効率が低下して、オン電圧が上昇する。また、逆電圧印加時にｐ⁺コレクタ領域５ａが完全に空乏化して逆耐圧が低下する。一方、１×１０¹⁸ｃｍ^-3を超えると逆回復電流が増大するので、ピーク濃度は５×１０¹⁶ｃｍ^-3以上で１×１０¹⁸ｃｍ^-3以下が望ましい。
【００３０】
また、裏面のｐ⁺コレクタ領域５ａの厚さが０．１μｍ未満では、空乏層がコレクタ電極９に達しやすくなり、順方向のアバランシェ耐圧が逆方向のアバランシェ耐圧以下になる。一方、１０μｍを超えると、ｐ⁺コレクタ領域５ａからの正孔の注入が大きくなり、逆回復電流が大きくなる。そのため、逆方向のアバランシェ電圧を順方向のアバランシェ電圧より高くするためには、コレクタ領域５ａの厚みは０．１μｍ以上で、１０μｍ以下とする。こうすることで、逆方向のアバランシェ電圧を順方向のアバランシェ電圧より１０％から２０％程度高くできる。この高くする割合は、製造ばらつきより大きい。この逆阻止型ＩＧＢＴを用いて図１５の双方向ＩＧＢＴを製作すると、順、逆方向のサージ電圧が印加されたとき、片方の逆阻止型ＩＧＢＴにのみサージ電流が流れることがないために、サージ耐量を向上させることができる。
【００３１】
また、２μｍを超えるとボロンイオン注入時の必要エネルギーが１ＭｅＶを超えて特殊なイオン注入装置が必要となり、また、逆回復電流をさらに小さく抑えるためには、ｐ⁺コレクタ領域５ａの厚みは２μｍ以下が望ましい。
また、この発明が有効なのは、シリコン厚は５０μｍ以上で２００μｍ以下である。シリコン厚が５０μｍ未満では、薄すぎてハンドリング（ウエハの取扱いでウエハが割れるおそれあり）が困難となり、２００μｍを超えると、表面からのｐ⁺領域１５の形成に長時間かかり、製造コストが上昇するため、前記の範囲が有効となる。
【００３２】
また、裏面ボロンイオン注入後に、エネルギーが５００ｍＪから３Ｊのエキシマレーザーをパルス的に照射してコレクタ領域を活性化することもできる。このエネルギーが５００ｍＪ未満では、ボロン等の不純物が必要量活性化しない。一方、３Ｊを超えるとエミッタ電極を形成している金属が溶融する恐れがある。
前記したように、ＩＧＢＴの厚みを１００μｍ程度とし、裏面のｐ⁺コレクタ領域５ａの厚みとピーク濃度を所定の値にすることで、ＩＧＢＴ動作時およびダイオード順動作時のオン電圧が低く、また、ダイオード逆動作時の逆回復電流が小さく、ソフトリカバリー特性とすることができる。
【００３３】
図９はダイオード動作時の逆回復電流・電圧波形で、同図（ａ）は電流波形、同図（ｂ）は電圧波形である。
従来品は図１６で示す逆阻止型ＩＧＢＴで、本発明品は図１で示す逆阻止型ＩＧＢＴである。本発明品の方が逆回復電流が小さく、ソフトリカバリー波形となっている。そのため、逆電圧波形の跳ね上がり電圧は小さく、電圧振動が抑制されている。
【００３４】
図１０は、この発明の第３実施例の半導体装置の要部断面図である。この半導体装置はトレンチゲート型の逆阻止ＩＧＢＴの例である。ゲート構造が、トレンチ溝の中にゲート酸化膜２６を介してゲート電極２４が形成されている点が図１と異なる。ｐ⁺コレクタ領域５の構造や半導体基板２００の厚さは図１の場合と同じであり、図１と同じ効果が期待できる。
【００３５】
図１１と図１２は、この発明の第４実施例の半導体装置の製造方法で、要部製造工程断面図である。この半導体装置はトレンチゲート型の逆阻止ＩＧＢＴである。
図１１は図５に相当する図で、図１２は図８に相当する図である。このようにトレンチゲート構造とすることで、短絡耐量は低下するものの、プレーナゲート型よりもキャリア分布がエミッタ側偏重となり、オン電圧−ターンオフ損失のトレードオフが向上する。さらに同じオン電圧であれば、より一層ソフトリカバリー波形の逆回復特性を得ることが出来る。
【００３６】
前記の図１、図１０の逆方向のアバランシェ電圧が順方向のアバランシェ電圧より高い逆阻止型ＩＧＢＴを、図１５のように、互いに逆並列に接続することで、この双方向ＩＧＢＴに、順または逆方向のサージ電圧が印加された場合には、順方向に電圧が印加されたＩＧＢＴがアバランシェに突入するために、順、逆方向のアバランシェで発生する損失を逆並列した両者のＩＧＢＴで均等に受け持つために、双方向ＩＧＢＴのアバランシェ耐量を強化できる。
【００３７】
また、ｐ⁺コレクタ領域が０．１μｍないし１０μｍ（好ましくは２μｍ）と薄くすると、さらにオン電圧−ターンオフ損失のトレードオフが良好で、逆回復電流が小さな、ソフトリカバリー波形の双方向ＩＧＢＴを形成できる。図１８は、この発明の第５実施例の半導体装置の要部断面図である。ｎ型の半導体基板３００の第１主面の表面層にｐベース領域３２を形成し、ｐベース領域３２の表面層にｎ⁺エミッタ領域３４を形成し、半導体基板３００とｎ⁺エミッタ領域３４に挟まれたｐベース領域３２上にゲート酸化膜３５を介してゲート電極３６を形成する。ゲート電極３６上に層間絶縁膜３７を形成し、エミッタ電極３８を形成する。半導体基板３００の第２主面の表面層にｐ⁺コレクタ領域３３を形成し、ｐ⁺コレクタ領域３３の表面にコレクタ電極３９を形成する。最外周のｐベース領域３２と離して溝４６を形成し、この溝４６の表面を化学処理して、ベベル部４１を形成する。このベベル部４１表面に、例えばガラスやシリコーンゴムなどの絶縁膜を保護膜４２として形成する。
【００３８】
ｐ⁺コレクタ領域３３の厚さ（深さ）は０．１μｍから１０μｍとする。この厚さが薄い場合は、溝４６がｐ⁺コレクタ領域３３表面に達して、溝４６の左側の半導体基板３００は切り落とされる。このベベル部４１はポジティブベベルとし、そのベベル角θを所定の値に設定することで、ｐｎ接合４３の逆方向のアバランシェ電圧をｐｎ接合４４の順方向のアバランシェ電圧より、１０％から２０％高くすることができる。この高くする割合は、製造ばらつき以上とする。この逆阻止型ＩＧＢＴを用いて図１５の双方向ＩＧＢＴを製作すると、順、逆方向のサージ電圧が印加されたとき、片方の逆阻止型ＩＧＢＴにのみサージ電流が流れることがなく、双方向ＩＧＢＴのサージ耐量を向上させることができる。
【００３９】
また、表面部４５をフィールドプレート構造やガードリング構造とすることで、順方向耐圧を容易に確保できる。尚、半導体基板３００で各領域が形成されない箇所がｎ^-ドリフト領域３１となる。
また、前記のように、ｐ⁺コレクタ領域３３の厚さを０．１μｍから１０μｍとすることで、オン電圧−ターンオフ損失のトレードオフが向上する。さらに同じオン電圧であれば、より一層ソフトリカバリー波形の逆回復特性を得ることが出来る。また、ｐ⁺コレクタ領域３３の厚さを２μｍ以下とすることで、逆回復電流の低下など、逆回復特性を一層向上できる。
【００４０】
図１９は、この発明の第６実施例の半導体装置の制御方法を説明する図で、同図（ａ）は等価回路図、同図（ｂ）は、同図（ａ）の第１のＩＧＢＴの要部断面図である。同図（ｂ）は、図１と同じである。
Ｔ１が負で、Ｔ２が正の電圧が印加されている場合、左側の第１のＩＧＢＴはＥ１に正電圧が印加されて、逆バイアス状態となる。この状態のときに、エミッタ端子Ｅ１に対して、ゲート端子Ｇ１に、しきい値電圧以上の正電圧を印加し、第１のＩＧＢＴのｐベース領域の表面層にチャネル４８を形成する。
【００４１】
このチャネル４８が形成されることで、空乏層で発生した電子４７はチャネル４８を通ってエミッタ電極８に流れ込むために、寄生バイポーラトランジスタ４９の増幅作用が失われ、ｐベース領域２から、ｎ^-ドリフト領域１へ注入される正孔は抑制される。その結果、エミッタ電極８からコレクタ電極９に流れる漏れ電流は大幅に抑制される。
【００４２】
図２０は、逆漏れ電流と逆バイアス電圧の関係を示す図である。ゲート電極に電圧を印加しない場合と１５Ｖの正電圧を印加した場合の１２５℃の逆漏れ電流を示す。ゲート電極に１５Ｖの正電圧を印加した場合は、逆漏れ電流は逆バイアス電圧を大きくしても増加の割合は極めて小さい。
【００４３】
この発明によると、半導体基板の厚みが５０から２００μｍで、コレクタ領域の厚さを０．１ないし１０μｍにし、コレクタ領域のピーク濃度を５×１０¹⁶ｃｍ^-3〜１×１０¹⁸ｃｍ^-3とすることで、ＩＧＢＴ動作時およびダイオード順動作時の過剰キャリアの蓄積量を抑制しながら、オン電圧を低減し、ＩＧＢＴのオン電圧とターンオフ損失のトレードオフを改善でき、また、ダイオード逆動作時の逆回復電流を低減し、ソフトリカバリー特性を得ることができる。
【００４４】
また、イオン注入し、３００℃から５００℃の低温アニール処理（レーザーアニールなど）をすることで、０．１μｍから１０μｍの厚さのコレクタ領域をエミッタ電極を溶融させずに形成することができる。
また、ｐベース領域の側面が高濃度ｐ⁺領域で囲まれているので、逆方向のアバランシェ電圧を印加した際にも空乏領域がシリコン側面に現れることはなく、逆方向のアバランシェ電圧を順方向のアバランシェ電圧より高くすることができる。
【００４５】
また、逆耐圧を維持するｐｎ接合の端部にポジティブベベル構造を採用することで、逆方向のアバランシェ電圧を順方向のアバランシェ電圧より高くすることができる。
また、逆方向のアバランシェ電圧が順方向のアバランシェ電圧より高い逆阻止型ＩＧＢＴを、互いに逆並列に接続した双方向ＩＧＢＴに、順および逆方向のサージ電圧を印加した場合に、順方向にサージ電圧が印加されたＩＧＢＴにアバランシェ電流が流れるために、順および逆方向のサージ電圧が印加されて発生する損失を、逆並列したそれぞれの逆阻止型ＩＧＢＴが分担し、その結果、双方向ＩＧＢＴとしてのサージ耐量を向上させることができる。
【００４６】
また、ＩＧＢＴが逆バイアスされる時に、ゲート電極にしきい値電圧以上の正電圧を加えると、ＩＧＢＴの寄生バイポーラトランジスタの増幅作用が失われて、逆漏れ電流を大幅に低減することができる。
【発明の効果】
本発明によれば、第１導電形半導体基板と、第２主面側に形成されるコレクタ領域との境界に形成されるｐｎ接合の逆方向のアバランシェ電圧が、第１導電形半導体基板と第２導電形ベース領域との境界に形成されるｐｎ接合の順方向のアバランシェ電圧より、１０％から２０％高い2個の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴとすることにより、サージ耐量が高い双方向ＩＧＢＴを提供できる効果を奏する。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の要部断面図
【図２】この発明の第２実施例の半導体装置の要部製造工程断面図
【図３】図２に続く、この発明の第２実施例の半導体装置の要部製造工程断面図
【図４】図３に続く、この発明の第２実施例の半導体装置の要部製造工程断面図
【図５】図４に続く、この発明の第２実施例の半導体装置の要部製造工程断面図
【図６】図５に続く、この発明の第２実施例の半導体装置の要部製造工程断面図
【図７】図６に続く、この発明の第２実施例の半導体装置の要部製造工程断面図
【図８】図７に続く、この発明の第２実施例の半導体装置の要部製造工程断面図
【図９】ダイオード動作時の逆回復電流・電圧波形で、（ａ）は電流波形図、（ｂ）は逆電圧波形図
【図１０】この発明の第３実施例の半導体装置の要部断面図
【図１１】この発明の第４実施例の半導体装置の要部製造工程断面図
【図１２】この発明の第４実施例の半導体装置の要部製造工程断面図
【図１３】従来のプレーナゲート型ＩＧＢＴの要部断面図
【図１４】エピタキシャル基板を使用した従来の逆阻止型ＩＧＢＴの要部断面図
【図１５】双方向ＩＧＢＴの等価回路図
【図１６】ＦＺ基板を使用し、熱拡散で形成した従来の逆阻止型ＩＧＢＴの要部断面図
【図１７】キャリア分布図
【図１８】この発明の第５実施例の半導体装置の要部断面図
【図１９】この発明の第６実施例の半導体装置の制御方法を説明する図で、（ａ）は等価回路図、（ｂ）は、（ａ）の第１のＩＧＢＴの要部断面図
【図２０】逆漏れ電流と逆バイアス電圧の関係を示す図
【符号の説明】
１、３１ｎ^-ドリフト領域
２、３２ｐベース領域
３、３４ｎ⁺エミッタ領域
４、２４、３６ゲート電極
５、３３ｐ⁺コレクタ領域
５ａ裏面のｐ⁺コレクタ領域
６、２６、３５ゲート酸化膜
７、３７層間絶縁膜
８、３８エミッタ電極
９、３９コレクタ電極
１１初期酸化膜
１２開口部
１３ボロンデポジション領域
１４酸化膜
１５ｐ⁺領域（側面のｐ⁺コレクタ領域）
１６削り面
１７切断箇所
４１ベベル部
４２保護膜
４３、４４ｐｎ接合
４５表面部
４６溝
４７電子
４８チャネル
４９寄生バイポーラトランジスタ
１００、２００、３００半導体基板
１０１ＦＺウエハ

Claims

第１導電形半導体基板の第１主面の表面層に選択的に形成される第２導電形ベース領域と、該ベース領域の表面層に選択的に形成される第１導電形エミッタ領域と、前記半導体基板と前記エミッタ領域に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されるゲート電極と、前記ベース領域を取り囲むように、前記半導体基板の第１主面から第２主面に亘っての側面および前記半導体基板の第２主面に形成される第２導電形コレクタ領域と、前記エミッタ領域上と前記ベース領域上に選択的に形成されるエミッタ電極と、前記コレクタ領域上に形成されるコレクタ電極とを有する2個の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、
前記第１導電形半導体基板と、前記第２主面側に形成される前記コレクタ領域との境界に形成されるｐｎ接合の逆方向のアバランシェ電圧が、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成されるｐｎ接合の順方向のアバランシェ電圧より、１０％から２０％高いことを特徴とする逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
第１導電形半導体基板の第１主面の表面層に選択的に形成される第２導電形ベース領域と、該ベース領域の表面から前記ベース層を貫通し、前記半導体基板内に到達するように形成されたトレンチ溝と、該トレンチ溝にゲート絶縁膜を介して形成されるゲート電極と、前記ベース領域の表面層に、前記トレンチ溝と接して、選択的に形成される第１導電形エミッタ領域と、前記ベース領域を取り囲むように、前記半導体基板の第１主面から第２主面に亘っての側面および前記半導体基板の第２主面に形成される第２導電形コレクタ領域とを有する2個の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、
前記第１導電形半導体基板と、前記第２主面側に形成される前記コレクタ領域との境界に形成されるｐｎ接合の逆方向のアバランシェ電圧が、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成されるｐｎ接合の順方向のアバランシェ電圧より、１０％から２０％高いことを特徴とする逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
前記コレクタ領域の厚みが、０．１μｍないし１０μｍであることを特徴とする請求項１または２に記載の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
前記コレクタ領域の活性化した第２導電形不純物のピーク濃度が５×１０¹⁶ｃｍ^-3以上で、１×１０¹⁸ｃｍ^-3以下であることを特徴とする請求項３に記載の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
前記第１主面側に形成された前記エミッタ領域表面から、前記第２主面側に形成された前記コレクタ領域表面までの距離が５０μｍないし２００μｍであることを特徴とする請求項１または２に記載の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
第１導電形半導体基板の第１主面の表面層に選択的に形成される第２導電形ベース領域と、該ベース領域の表面層に選択的に形成される第１導電形エミッタ領域と、前記半導体基板と前記エミッタ領域に挟まれた前記ベース領域上にゲート絶縁膜を介して形成されるゲート電極と、前記半導体基板の第２主面の表面層に形成される第２導電形コレクタ領域と、前記エミッタ領域上と前記ベース領域上に選択的に形成されるエミッタ電極と、前記コレクタ領域上に形成されるコレクタ電極とを有し、前記第１導電形半導体基板と前記コレクタ領域との境界に形成されるｐｎ接合が前記第１導電形半導体基板の側面に露出するベベル構造を有し、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成される最外周のｐｎ接合が前記第１導電形半導体基板の側面から離して形成され、前記第１導電形半導体基板の側面と前記最外周のｐｎ接合との間に位置する前記第１導電形半導体基板の表面部がフィールドプレート構造又はガードリング構造となっている、２個の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴにおいて、
前記第１導電形半導体基板と前記コレクタ領域との境界に形成されるｐｎ接合の逆方向のアバランシェ電圧を、前記第１導電形半導体基板と前記第２導電形ベース領域との境界に形成されるｐｎ接合の順方向のアバランシェ電圧より、１０％から２０％高くすることを特徴とする逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。
前記コレクタ領域の厚みが、０．１μｍないし１０μｍであることを特徴とする請求項６に記載の逆阻止型ＩＧＢＴを逆並列に接続した双方向ＩＧＢＴ。