JP2010056134A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010056134A
JP2010056134A JP2008216659A JP2008216659A JP2010056134A JP 2010056134 A JP2010056134 A JP 2010056134A JP 2008216659 A JP2008216659 A JP 2008216659A JP 2008216659 A JP2008216659 A JP 2008216659A JP 2010056134 A JP2010056134 A JP 2010056134A
Authority
JP
Japan
Prior art keywords
region
type
drift region
igbt
net
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008216659A
Other languages
English (en)
Inventor
Tatsuo Harada
辰雄 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008216659A priority Critical patent/JP2010056134A/ja
Priority to US12/356,891 priority patent/US7750438B2/en
Priority to KR1020090034506A priority patent/KR101056446B1/ko
Priority to DE102009018775A priority patent/DE102009018775A1/de
Publication of JP2010056134A publication Critical patent/JP2010056134A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】SCSOA耐量の適切なマージンを確保可能な半導体装置を提供する。
【解決手段】n型バッファ領域6が、n-ドリフト領域1とp型コレクタ領域7との間に配置され、かつn-ドリフト領域1よりも高い不純物濃度を有している。(数1)で表されるWTAと、ベース領域とバッファ領域とに挟まれるドリフト領域の厚みWTBとの比(WTA/WTB)をαしたとき、バッファ領域のNet−Dose量DBに対するコレクタ領域のNet−Dose量DCの比(DC/DB)がα以上である。
(数1)
Figure 2010056134

【選択図】図1

Description

本発明は、半導体装置に関し、特にIGBT(Insulated Gate Bipolar Transistor)を有する半導体装置に関するものである。
IGBTは、バイポーラトランジスタの高耐圧大電流特性およびMOSFET(Metal Oxide Semiconductor Field Effect Transistor)の高周波特性の双方を兼ね備えている。このIGBTとして、ドリフト領域とコレクタ領域との間にバッファ領域を設けた、いわゆるLPT(Light Punch Through)構造(Field-STOP構造)のIGBTが知られている(特許文献1〜6参照)。
特開2004−311481号公報 特開2001−332729号公報 特開平10−50724号公報 特開2007−19518号公報 特開2004−103982号公報 特開2003−338626号公報
しかしながら、従来のLPT構造を有するIGBTにおいては、短絡電流遮断時の安全動作領域、いわゆるSCSOA(Short Circuit Safe Operation Area)の耐量が低い傾向にあるものや、SCSOA耐量のマージン過多の傾向にあるものが存在し、適切なマージンを確保することが困難であった。
本発明は、上記の課題に鑑みてなされたものであり、その目的は、SCSOA耐量の適切なマージンを確保可能な半導体装置を提供することである。
本実施の形態における半導体装置は、第1導電型のドリフト領域と、第1導電型のエミッタ領域と、第2導電型のベース領域と、ゲート電極層と、第2導電型のコレクタ領域と、第1導電型のバッファ領域とを備えている。エミッタ領域は、ドリフト領域の一方側に形成されている。ベース領域は、ドリフト領域とエミッタ領域との間に配置されている。ゲート電極層は、ドリフト領域およびエミッタ領域に挟まれるベース領域と電気的に絶縁して対向するように配置されている。コレクタ領域は、ドリフト領域の他方側に形成されている。バッファ領域は、ドリフト領域とコレクタ領域との間に配置され、かつドリフト領域よりも高い不純物濃度を有している。
Figure 2010056134
(εS:シリコンの誘電率、ε0:真空の誘電率、q:電子の電荷量、Nd:ドリフト領域の不純物濃度、V:アバランシェ電圧)で表されるWTAと、ベース領域とバッファ領域とに挟まれるドリフト領域の厚みWTBとの比(WTA/WTB)をαしたとき、バッファ領域のNet−Dose量DBに対するコレクタ領域のNet−Dose量DCの比(DC/DB)がα以上である。
本実施の形態における半導体装置によれば、バッファ領域のNet−Dose量DBに対するコレクタ領域のNet−Dose量DCの比(DC/DB)をα以上としたことにより、SCSOA耐量の適切なマージンを確保することが可能となる。
以下、本発明の実施の形態について図に基づいて説明する。
図1は、本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。図1を参照して、本実施の形態の半導体装置はLPT構造のIGBTを有している。このLPT構造のIGBTは、n-ドリフト領域1と、p型ベース領域2と、n型エミッタ領域3と、ゲート絶縁膜4と、ゲート電極層5と、n型バッファ領域6と、p型コレクタ領域7と、絶縁膜8と、エミッタ電極層9と、コレクタ電極層10とを主に有している。
-ドリフト領域1と、p型ベース領域2と、n型エミッタ領域3と、n型バッファ領域6と、p型コレクタ領域7とは、半導体基板20内に形成されている。n型エミッタ領域3は、n-ドリフト領域の一方側であって半導体基板20の一方表面に形成されている。p型ベース領域2は、n-ドリフト領域1とn型エミッタ領域3との間に配置されており、n-ドリフト領域1とn型エミッタ領域3とのそれぞれとpn接合を構成している。
ゲート電極層5は、n-ドリフト領域1およびn型エミッタ領域3に挟まれるp型ベース領域2と電気的に絶縁して対向するように配置されている。ゲート電極層5はp型ベース領域2だけでなくn-ドリフト領域1の一部領域とも電気的に絶縁して対向するように配置されている。このようにゲート電極層5をp型ベース領域2およびn-ドリフト領域1のそれぞれと電気的に絶縁して対向させるように、ゲート電極層5と半導体基板20との間にゲート絶縁膜4が配置されている。
p型コレクタ領域7は、n-ドリフト領域1の他方側であって半導体基板20の他方表面に形成されている。n型バッファ領域6は、n-ドリフト領域1とp型コレクタ領域7との間に配置され、かつn-ドリフト領域1よりも高いn型の不純物濃度を有している。このn型バッファ領域6は、n-ドリフト領域1と接合されており、かつp型コレクタ領域7とpn接合を構成している。
半導体基板20の一方表面上にはゲート電極層5の上面および側面を覆うように絶縁膜8が形成されている。この絶縁膜8は、半導体基板20の一方表面の一部に達する開口8aを有している。この絶縁膜8上には、エミッタ電極層9が形成されている。このエミッタ電極層9は、絶縁膜8の開口8aを介してn型エミッタ領域3およびp型ベース領域2の双方に電気的に接続されている。
半導体基板20の他方表面上には、p型コレクタ領域7と電気的に接続するようにコレクタ電極層10が形成されている。
次に、本実施の形態の半導体装置におけるn-ドリフト領域1、n型バッファ領域6およびp型コレクタ領域7の各不純物濃度について説明する。
図2は、図1のII−II線に沿う部分の不純物濃度分布を示す図である。図2を参照して、n-ドリフト領域1およびn型バッファ領域6にはn型不純物としてたとえばリン(P)がドープされている。またp型コレクタ領域7にはp型不純物としてたとえばボロン(B)がドープされている。
-ドリフト領域1は図中右端の濃度分布のように、ほぼフラットな(均一な)n型の不純物濃度を有している。このn-ドリフト領域1のn型不純物濃度はたとえば7.2×1012cm-3である。n型バッファ領域6はn-ドリフト領域1よりも高いn型の不純物濃度を有しており、n-ドリフト領域1側からp型コレクタ領域7側へ向けて徐々にn型の不純物濃度が高くなるような濃度分布を有している。このn型バッファ領域6のピーク濃度はたとえば2.0×1015cm-3である。
またp型コレクタ領域7は半導体基板20の他方表面近傍にて最も高いp型不純物濃度を有しており、その他方表面側からn型バッファ領域6側に向けて徐々にp型の不純物濃度が低くなるような濃度分布を有している。このp型コレクタ領域7のピーク濃度はたとえば1.0×1017cm-3である。
また本実施の形態においては、n型バッファ領域6のNet−Dose量DBに対するp型コレクタ領域7のNet−Dose量DCの比(DC/DB)がα以上である。
ここでn型バッファ領域6のNet−Dose量DBとはn型バッファ領域6を形成しているn型不純物(たとえばリン)の総不純物量(単位:個数/cm2)であり、p型コレクタ領域7のNet−Dose量DCとはp型コレクタ領域7を形成しているp型不純物(たとえばボロン)の総不純物量(単位:個数/cm2)である。
またαとは、以下の等式(1)で表されるWTAと、p型ベース領域2とn型バッファ領域6とに挟まれるn-ドリフト領域1の厚みWTB(図1)との比(WTA/WTB)である。
Figure 2010056134
上記の等式(1)において、εSはシリコンの誘電率、ε0は真空の誘電率、qは電子の電荷量、Ndはドリフト領域の不純物濃度(単位:cm-3)、VはIGBTのアバランシェ電圧である。
また厚みWTBは、p型ベース領域2およびn型バッファ領域6のpn接合界面と、図2に示すn-ドリフト領域1のフラットなn型不純物濃度から10%高くなった濃度の位置との間の厚み方向の距離である。
また本実施の形態においてはn型バッファ領域6のNet−Dose量DBは、n-ドリフト領域1のNet−Dose量DD×α以上であることが好ましい。
次に、本実施の形態の半導体装置に関して本発明者が検討した内容について説明する。
まず本発明者は、上記の不純物量比(DC/DB)を変化させたときのSCSOA耐量のマージンの変化について検討した。この検討においては、IGBTの定格電圧を6500V、アバランシェ電圧を8000Vとした。上記の検討の結果を図3〜図5に示す。
またアバランシェ電圧が8000Vのときの上記等式(1)を用いて得られるαを算出したところ、α=1.935であった。この算出にあたっては、n-ドリフト領域1の不純物濃度を7.2×1012cm-3とした。また定格電圧が6500VのIGBTには通常、15VのVGE(ゲート−エミッタ間電圧:ゲート電圧VGに等しい)および4500VのVCE(コレクタ−エミッタ間電圧)が印加されるため、この条件を基準にしてIGBTの破壊について検討した。
図3の結果から、不純物量比(DC/DB)が1.05で上記αより低いときには、VGEを15Vとすると、4500VのVCEよりも低い2000VのVCEでIGBTが破壊した。なおIGBTが破壊した場合には、コレクタ−エミッタ間の電流(ICE)の波形が急激に増加方向に変化し、VCEの波形が急激に減少するため、それらの変化などからIGBTの破壊を知ることができる。
一方、図4に示すように、不純物量比(DC/DB)が1.935で上記αと同じときには、VGEを15Vとしても、定格電圧(6500V)以下の4500VのVCEではIGBTは破壊しなかった。この結果から、不純物量比(DC/DB)が上記αと同じときには、6500Vの定格電圧において一般的に用いられる条件ではIGBTが破壊しないことがわかった。
また図5(A)に示すように、不純物量比(DC/DB)が2.60で上記αより高いときにも、VGEを15Vとしても、定格電圧(6500V)以下の4500VのVCEではIGBTは破壊しなかった。これにより、不純物量比(DC/DB)が上記αより高いときにも、6500Vの定格電圧において一般的に用いられる条件ではIGBTが破壊しないことがわかった。
また図5(B)に示すように、不純物量比(DC/DB)が2.60で上記αより高いときには、VGEを17Vとしても、定格電圧(6500V)以下の4500VのVCEではIGBTは破壊しなかった。
以上より、不純物量比(DC/DB)が上記α以上のときには、6500Vの定格電圧において一般的に用いられる条件ではIGBTが破壊しないことがわかった。
次に本発明者は、上記の不純物量比(DC/DB)とVGEとを変化させたときにIGBTが破壊するか否かについて検討した。その結果を図6および図7に示す。
図6は、IGBTの定格電圧を3300V、アバランシェ電圧を4000Vとして、不純物量比(DC/DB)とVGEとを変化させたときにIGBTが破壊するか否かを示した図である。アバランシェ電圧が4000Vのときの上記等式(1)を用いて得られるαを算出したところ、α=1.594であった。また定格電圧が3300VのIGBTには通常、15VのVGEおよび2500VのVCEが印加されるため、この条件を基準にしてIGBTの破壊について検討した。
図6を参照して、不純物量比(DC/DB)を1.2としたときは11VのVGEでIGBTは破壊し、不純物量比(DC/DB)を1.4としたときは13VのVGEでIGBTは破壊した。一方、不純物量比(DC/DB)を1.6としたときは16V未満のVGEではIGBTは破壊せず、不純物量比(DC/DB)を1.8としたときは18V未満のVGEではIGBTは破壊せず、不純物量比(DC/DB)を2.0としたときは20V未満のVGEではIGBTは破壊しなかった。
この結果から、3300Vの定格電圧においても、不純物量比(DC/DB)が上記α(=1.594)以上のときには、3300Vの定格電圧において一般的に用いられる条件(VGE=15V、VCE=2500V)ではIGBTが破壊しないことがわかった。
図7は、IGBTの定格電圧を6500V、アバランシェ電圧を8000Vとして、不純物量比(DC/DB)とVGEとを変化させたときにIGBTが破壊するか否かを示した図である。アバランシェ電圧が8000Vのときのαの値は、上記と同じ1.935である。また定格電圧が6500VのIGBTには通常、15VのVGEおよび4500VのVCEが印加されるため、この条件を基準にしてIGBTの破壊について検討した。
図7を参照して、不純物量比(DC/DB)を1.6としたときは11VのVGEでIGBTは破壊し、不純物量比(DC/DB)を1.8としたときは13VのVGEでIGBTは破壊した。一方、不純物量比(DC/DB)を2.0としたときは16V未満のVGEではIGBTは破壊せず、不純物量比(DC/DB)を2.2としたときは17V未満のVGEではIGBTは破壊しなかった。また不純物量比(DC/DB)を2.4としたときは19V未満のVGEではIGBTは破壊せず、不純物量比(DC/DB)を2.6としたときは20V未満のVGEではIGBTは破壊しなかった。
この結果から、6500Vの定格電圧においても、不純物量比(DC/DB)が上記α(=1.935)以上のときには、6500Vの定格電圧において一般的に用いられる条件(VGE=15V、VCE=4500V)ではIGBTが破壊しないことがわかった。
図6および図7の結果から、各種の定格条件において、不純物量比(DC/DB)が上記α以上であれば、各定格条件において一般的に用いられる条件ではIGBTが破壊しないことがわかった。
次に本発明者は、n型バッファ領域6のNet−Dose量DBを変化させたときの耐圧の変化について検討した。この検討においては、IGBTの定格電圧を6500V、アバランシェ電圧を8000Vとした。
またアバランシェ電圧が8000Vのときの上記αは1.935である。またn-ドリフト領域1のNet−Dose量DDを4.46×1011/cm2とした。上記の検討の結果を図8〜図10に示す。
図8は、n型バッファ領域6のNet−Dose量DBが2.34×1012/cm2のときの図1のII−II線に沿う部分の不純物濃度分布を示す図(A)と、そのときのVCEとICEとの関係を示す図(B)である。図8の結果から、n型バッファ領域6のNet−Dose量DBが2.34×1012/cm2のときには、定格電圧6500V以上の耐圧7510Vが得られていることがわかった。
図9は、n型バッファ領域6のNet−Dose量DBが1.26×1012/cm2のときの図1のII−II線に沿う部分の不純物濃度分布を示す図(A)と、そのときのVCEとICEとの関係を示す図(B)である。図9の結果から、n型バッファ領域6のNet−Dose量DBが1.26×1012/cm2のときにも、定格電圧6500V以上の耐圧7210Vが得られていることがわかった。
図10は、n型バッファ領域6のNet−Dose量DBが7.37×1011/cm2のときの図1のII−II線に沿う部分の不純物濃度分布を示す図(A)と、そのときのVCEとICEとの関係を示す図(B)である。図10の結果から、n型バッファ領域6のNet−Dose量DBが7.37×1011/cm2のときには、定格電圧6500Vよりも低い耐圧6300Vとなることがわかった。
以上の結果から、n型バッファ領域6のNet−Dose量DBが、n-ドリフト領域1のNet−Dose量DD(4.46×1011/cm2)×α(1.935)=8.63×1011/cm2以上であれば定格電圧以上の耐圧が得られることがわかる。
上記より本実施の形態によれば、n型バッファ領域6のNet−Dose量DBに対するp型コレクタ領域7のNet−Dose量DCの比(DC/DB)をα以上としたことにより、各定格条件において一般的に用いられる条件ではIGBTが破壊せず、SCSOA耐量の適切なマージンを確保することが可能となる。このような効果が得られる理由は、以下のように推測される。
LPT構造は、n型バッファ領域6を用いて空乏層の伸びをストップすることでn-ドリフト領域1の厚みを薄くする技術である。しかし、n型バッファ領域6がn-ドリフト領域1とp型コレクタ領域7との間に位置するため、p型コレクタ領域7からのホールの注入が抑制される。このようにn型バッファ領域6とp型コレクタ領域7との濃度比率によってホールの注入量が左右されるため、SCSOA耐量にも影響が生じる。
図11は、定格電圧が6500VのIGBTのSCSOA時における図1のII−II線に沿う部分の電界強度の分布を示す図である。図11に示すように、コレクタ側の電界強度はαに依存して推移する。その結果、αが一定値以下になると、コレクタ側の電界強度が増加してメインのpn接合(n-ドリフト領域1とp型ベース領域2とのpn接合)側の電界強度より高くなる。p型コレクタ領域7とn型バッファ領域6とのpn接合では、破壊電界強度がメインのpn接合よりも低いため、コレクタ側の電界強度が増加するαで設計すると、SCSOAで破壊が発生するものと推測される。これにより、不純物量比(DC/DB)を適切に設定することにより、SCSOA耐量の適切なマージンを確保することが可能になると推測される。
また本実施の形態によれば、n型バッファ領域6のNet−Dose量DBを、n-ドリフト領域1のNet−Dose量DD×α以上としたことにより、定格電圧以上の耐圧を得ることができる。
なお、図1においては平面ゲート型のLPT構造のIGBTについて説明したが、本発明はこのIGBTに限定されるものではなく、トレンチゲート型のLPT構造のIGBTについても同様に適用することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、IGBTを有する半導体装置に特に有利に適用され得る。
本発明の一実施の形態における半導体装置の構成を概略的に示す断面図である。 図1のII−II線に沿う部分の不純物濃度分布を示す図である。 不純物量比(DC/DB)が1.05で、定格電圧が6500Vで、VGEが15Vのときにその定格電圧にて一般的に用いられる条件で破壊するか否かの結果を示す図である。 不純物量比(DC/DB)が1.935で、定格電圧が6500Vで、VGEが15Vのときにその定格電圧にて一般的に用いられる条件で破壊するか否かの結果を示す図である。 不純物量比(DC/DB)が2.60で、定格電圧が6500Vで、VGEが15Vのとき(A)と17Vのとき(B)とにその定格電圧にて一般的に用いられる条件で破壊するか否かの結果を示す図である。 IGBTの定格電圧を3300V、アバランシェ電圧を4000Vとして、不純物量比(DC/DB)とVGEとを変化させたときにIGBTが破壊するか否かを示した図である。 IGBTの定格電圧を6500V、アバランシェ電圧を8000Vとして、不純物量比(DC/DB)とVGEとを変化させたときにIGBTが破壊するか否かを示した図である。 n型バッファ領域のNet−Dose量DBが2.34×1012/cm2のときの図1のII−II線に沿う部分の不純物濃度分布を示す図(A)と、そのときのVCEとICEとの関係を示す図(B)である。 n型バッファ領域のNet−Dose量DBが1.26×1012/cm2のときの図1のII−II線に沿う部分の不純物濃度分布を示す図(A)と、そのときのVCEとICEとの関係を示す図(B)である。 n型バッファ領域のNet−Dose量DBが7.37×1011/cm2のときの図1のII−II線に沿う部分の不純物濃度分布を示す図(A)と、そのときのVCEとICEとの関係を示す図(B)である。 定格電圧が6500VのIGBTのSCSOA時における図1のII−II線に沿う部分の電界強度の分布を示す図である。
符号の説明
1 n-ドリフト領域、2 p型ベース領域、3 n型エミッタ領域、4 ゲート絶縁膜、5 ゲート電極層、6 n型バッファ領域、7 p型コレクタ領域、8 絶縁膜、8a 開口、9 エミッタ電極層、10 コレクタ電極層、20 半導体基板。

Claims (2)

  1. 第1導電型のドリフト領域と、
    前記ドリフト領域の一方側に形成された第1導電型のエミッタ領域と、
    前記ドリフト領域と前記エミッタ領域との間に配置された第2導電型のベース領域と、
    前記ドリフト領域および前記エミッタ領域に挟まれる前記ベース領域と電気的に絶縁して対向するように配置されたゲート電極層と、
    前記ドリフト領域の他方側に形成された第2導電型のコレクタ領域と、
    前記ドリフト域と前記コレクタ領域との間に配置され、かつ前記ドリフト領域よりも高い不純物濃度を有する第1導電型のバッファ領域とを備え、
    Figure 2010056134
    (εS:シリコンの誘電率、ε0:真空の誘電率、q:電子の電荷量、Nd:前記ドリフト領域の不純物濃度、V:アバランシェ電圧)で表されるWTAと、前記ベース領域と前記バッファ領域とに挟まれる前記ドリフト領域の厚みWTBとの比(WTA/WTB)をαしたとき、前記バッファ領域のNet−Dose量DBに対する前記コレクタ領域のNet−Dose量DCの比(DC/DB)がα以上である、半導体装置。
  2. 前記ドリフト領域のNet−Dose量をDDとしたとき、前記バッファ領域のNet−Dose量DBは、DD×α以上である、請求項1に記載の半導体装置。
JP2008216659A 2008-08-26 2008-08-26 半導体装置 Pending JP2010056134A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008216659A JP2010056134A (ja) 2008-08-26 2008-08-26 半導体装置
US12/356,891 US7750438B2 (en) 2008-08-26 2009-01-21 Semiconductor device
KR1020090034506A KR101056446B1 (ko) 2008-08-26 2009-04-21 반도체장치
DE102009018775A DE102009018775A1 (de) 2008-08-26 2009-04-24 Halbleitervorrichtung mit IGBT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008216659A JP2010056134A (ja) 2008-08-26 2008-08-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2010056134A true JP2010056134A (ja) 2010-03-11

Family

ID=41650915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008216659A Pending JP2010056134A (ja) 2008-08-26 2008-08-26 半導体装置

Country Status (4)

Country Link
US (1) US7750438B2 (ja)
JP (1) JP2010056134A (ja)
KR (1) KR101056446B1 (ja)
DE (1) DE102009018775A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012157772A1 (ja) 2011-05-18 2012-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US8614448B2 (en) 2011-01-24 2013-12-24 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011074124A1 (ja) * 2009-12-18 2011-06-23 富士電機ホールディングス株式会社 半導体装置
JP5880690B2 (ja) 2012-03-30 2016-03-09 富士電機株式会社 半導体装置の製造方法
KR101876579B1 (ko) * 2012-09-13 2018-07-10 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
KR101658840B1 (ko) 2014-11-12 2016-09-22 박용희 입체 구조 증발지에 의한 소금 생산 자동화 시스템

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299623A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 高耐圧半導体装置
JP2002314083A (ja) * 2001-02-09 2002-10-25 Fuji Electric Co Ltd 半導体装置
JP2002319676A (ja) * 2000-08-09 2002-10-31 Fuji Electric Co Ltd 半導体装置とその製造方法およびその制御方法
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2005158804A (ja) * 2003-11-20 2005-06-16 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2007081436A (ja) * 1996-10-18 2007-03-29 Hitachi Ltd 半導体装置及びそれを使った電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69428894T2 (de) * 1994-08-02 2002-04-25 St Microelectronics Srl Bipolartransistor mit isolierter Steuerelektrode
JP3413021B2 (ja) 1996-07-30 2003-06-03 株式会社東芝 半導体装置
JP4031209B2 (ja) 2000-03-14 2008-01-09 株式会社東芝 半導体装置
JP4136503B2 (ja) 2002-03-12 2008-08-20 富士電機デバイステクノロジー株式会社 絶縁ゲートバイポーラトランジスタ
JP3951868B2 (ja) 2002-09-12 2007-08-01 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP2004311481A (ja) 2003-04-02 2004-11-04 Toshiba Corp 半導体装置
DE102005032074B4 (de) 2005-07-08 2007-07-26 Infineon Technologies Austria Ag Halbleiterbauelement mit Feldstopp

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007081436A (ja) * 1996-10-18 2007-03-29 Hitachi Ltd 半導体装置及びそれを使った電力変換装置
JP2002319676A (ja) * 2000-08-09 2002-10-31 Fuji Electric Co Ltd 半導体装置とその製造方法およびその制御方法
JP2002314083A (ja) * 2001-02-09 2002-10-25 Fuji Electric Co Ltd 半導体装置
JP2002299623A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 高耐圧半導体装置
JP2004079878A (ja) * 2002-08-21 2004-03-11 Toshiba Corp 半導体装置及びその製造方法
JP2004363328A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置およびその製造方法
JP2005158804A (ja) * 2003-11-20 2005-06-16 Sanken Electric Co Ltd 絶縁ゲート型バイポーラトランジスタおよびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8614448B2 (en) 2011-01-24 2013-12-24 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing a semiconductor device having a maximal carrier concentration at multiple carrier concentration peak positions
WO2012157772A1 (ja) 2011-05-18 2012-11-22 富士電機株式会社 半導体装置および半導体装置の製造方法
US9324847B2 (en) 2011-05-18 2016-04-26 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method
US9812561B2 (en) 2011-05-18 2017-11-07 Fuji Electric Co., Ltd. Semiconductor device manufacturing method, including substrate thinning and ion implanting
US9818852B2 (en) 2011-05-18 2017-11-14 Fuji Electric Co., Ltd. Semiconductor device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
KR20100024885A (ko) 2010-03-08
US20100052011A1 (en) 2010-03-04
KR101056446B1 (ko) 2011-08-11
DE102009018775A1 (de) 2010-03-11
US7750438B2 (en) 2010-07-06

Similar Documents

Publication Publication Date Title
US11749675B2 (en) Semiconductor device
US10297593B2 (en) Semiconductor device
US10727225B2 (en) IGBT semiconductor device
CN109509789B (zh) 半导体装置
JP2013251395A (ja) 半導体装置
TWI590450B (zh) Semiconductor device
JP2010056134A (ja) 半導体装置
US20210217845A1 (en) Semiconductor device
US20170271437A1 (en) Semiconductor device
US9666579B2 (en) Semiconductor device
JP2019514215A (ja) 絶縁ゲートパワー半導体デバイスおよびその製造方法
WO2011076613A1 (en) Power semiconductor device
TWI620251B (zh) Semiconductor device
JP2012204377A (ja) 電力用半導体装置
WO2015107614A1 (ja) 電力用半導体装置
JP2010093080A (ja) 半導体装置
US20150221641A1 (en) Semiconductor device
US11437503B2 (en) Semiconductor device
JP6158036B2 (ja) 半導体装置
JP2013191597A (ja) 半導体装置
JP2013069801A (ja) 半導体装置
JP2005093809A (ja) 半導体装置
JP6900535B2 (ja) 半導体装置および半導体装置の製造方法
US11152466B2 (en) Semiconductor device
US20220093777A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140114