JP5011656B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5011656B2 JP5011656B2 JP2005145850A JP2005145850A JP5011656B2 JP 5011656 B2 JP5011656 B2 JP 5011656B2 JP 2005145850 A JP2005145850 A JP 2005145850A JP 2005145850 A JP2005145850 A JP 2005145850A JP 5011656 B2 JP5011656 B2 JP 5011656B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- forming
- type
- conductivity type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
FS−IGBTはノンパンチスルー型IGBTより損失が少ないので近年主流になりつつある。パンチスルー型IGBTおよびFS−IGBTは、裏面側に電界がかかってもブレークダウンが起こらないようにすることによって低損失で高耐圧を実現したIGBTであり、例えばnチャネル型の場合、低濃度n型ドリフト領域と裏面の高濃度p型コレクタ領域との間に高濃度のn型バッファ領域が設けられる。
また、図8は、従来のFS−IGBTの要部断面図である。FZ(Floating Zone)結晶を用い、表面構造形成後に裏面の研削を行った後、研削後の裏面へのn型不純物とp型不純物の2種類のイオン注入と熱処理によって、n型バッファ領域14およびp型コレクタ領域10を形成し、このp型コレクタ領域10の表面上にAlを蒸着またはスパッタしてコレクタ電極13を形成する。
一方、マトリクスコンバータ等の用途で逆耐圧を有するIGBT(逆阻止IGBT)が市場で求められるようになっている。
図9は、従来の逆阻止IGBTの要部断面図である。この逆阻止IGBTは、例えばnチャネル型の場合には、nチャネル型のノンパンチスルーのIGBTの側部に高濃度のp領域(以下、p型分離領域2をいう)を形成して、これを裏面3に設けられた高濃度p領域(p型コレクタ領域10)と接続して実現される。尚、p型分離領域2は半導体チップの側壁にn型ドリフト領域が露出しないようにして、逆電圧を印加した場合にp型分離領域2とn型ドリフト領域のpn接合からも空乏層を広がるようにして、空乏層が半導体チップの側壁に露出しないようにすることで、逆耐圧を確保できるようにしている。
FS−IGBTでは順方向バイアス印加時にn型バッファ領域14に強電界がかかる。また、逆阻止IGBTでは逆バイアス印加時にn型ドリフト領域と裏面3のp型コレクタ領域10および側面のp型分離領域2で形成されるpn接合部に強電界がかかる。そのため、FS−IGBTおよび逆阻止IGBTなどの半導体装置においては裏面3にわずかな欠陥があるだけで耐圧不良となる。
尚、ここではスパイキング(単にスパイクと言う場合もある)とは、金属(Al)中にSiが所定の温度に相当する分だけ溶解し、金属がSi内に侵入して突起状となることである。通常は、この溶解は局部的に起こるため、Si中へ深く入り込んだ金属突起として現れる。
逆阻止IGBTにおいては、スパイキング25が厚みの薄いp型コレクタ領域10の先端部(pn接合部)まで到達すると、逆耐圧が低下したり逆漏れ電流が増大して耐圧不良を生ずる。
FS−IGBTにおいては、スパイキング25がn型バッファ領域14を突き抜けたり、n型バッファ領域14内に到達すると、電圧を印加したときに形成される空乏層と接して漏れ電流が増大して順耐圧不良を生じる。
図11は、従来の逆阻止IGBTの逆耐圧のヒストグラムを示す図である。裏面欠陥によって多数のスパイキング25がp型コレクタ領域10に生じ、定格を大きく下回る逆耐圧不良素子が数多く発生している。
集積回路装置を構成する横型MOSFETにおいて、金属シリサイド(タングステンシリサイド)のスパイキングを防止するゲート電極の製造方法として、ゲート電極となるポリシリコン上にアモルファスシリコンを形成し、このアモルファスシリコン上にゲート抵抗を小さくするための金属シリサイドを形成することが開示されている(例えば、特許文献1)。この場合、高周波特性を確保するため、ゲート電極を構成するポリシリコンの厚さは0.17μm以下と薄くしている。
また、AlのSiへのスパイキングを防止する方法として、Si基板上にポリシリコン膜を形成し、このポリシリコン膜上にAl電極を形成する方法がある(非特許文献1)。Al電極とSi基板の間にポリシリコン膜を挟むことで、Al電極中へ溶解するSi原子をポリシリコンで供給し、Si基板からのSi原子の供給を不要とすることができる。その結果、Si基板のSi原子がAl電極で消費されることがなくなり、スパイキングが発生しなくなる。
この発明の目的は、前記の課題を解決して、薄い裏面拡散領域(p型コレクタ領域やn型バッファ領域など)に生じるスパイキングを防止し、高い耐圧良品率を有する半導体装置およびその製造方法を提供することにある。
まず、低濃度のn型半導体基板1上から選択的にp型不純物イオンを熱拡散させることによってp型分離領域2を形成する。例えば定格1200Vの場合、200μm程度の拡散深さで拡散する(同図(a))。
つぎに、表面側から、選択的なイオン注入、熱処理および絶縁領域の堆積によってp型ベース領域4、n型エミッタ領域5、ゲート絶縁膜6、ゲート電極7および層間絶縁膜8を形成する。その後、表面をレジスト9で保護してp型分離領域2が現れるまで裏面3aを研削する(同図(b))。
図2は、図1の製造方法で製作された逆阻止IGBTの逆耐圧のヒストグラムを示す図である。この逆阻止IGBTは耐圧定格は1200Vであり、裏面のイオン注入後にp型不純物をドープしたp型ポリシリコン層11をp型コレクタ領域10の表面に0.1μm成長させて形成することで、コレクタ電極13を形成したときに、コレクタ電極13のAlがp型コレクタ領域10へ侵入するスパイキングが大幅に低減し、高い逆耐圧分布が得られた。
p型ポリシリコン層11を形成しない場合(厚さ0μm)では55%であった従来の逆阻止IGBTの逆耐圧良品率が、本発明の逆阻止IGBTでは、p型ポリシリコン層11を0.05μm程度の厚さに形成した場合は逆耐圧良品率が75%程度、0.1μmの厚さに形成した場合が逆耐圧良品率は90%と改善された。
このように、逆阻止IGBTにおいて、p型ポリシリコン層11を形成することで、逆耐圧良品率を向上させることができる。特に、p型ポリシリコン層11の厚さを0.1μm以上に厚くすることで、逆耐圧良品率を90%程度以上に向上させることができる。
まず、低濃度のn型半導体基板1の表面側から、選択的なイオン注入、熱処理および絶縁層の堆積によってp型ベース領域4、n型エミッタ領域5、ゲート絶縁膜6、ゲート電極7および層間絶縁膜8を形成する(同図(a))。
つぎに、図示しないレジストを表面側に被覆し、必要な厚さになるまでn型半導体基板1の裏面3aを研削し(例えば定格1200Vの場合、残す厚さは140μm程度)、続いて、研削後の裏面3から、n型バッファ領域14、p型コレクタ領域10を形成するために、n型不純物イオンと、より浅い側にp型不純物イオンをそれぞれイオン注入する(同図(b))。
図5は、図4の製造方法で製作されたFS−IGBTの漏れ電流のヒストグラムを示す図である。
このFS−IGBTは耐圧定格は1200Vであり、裏面のp型コレクタ層10を形成した後で、p型不純物(ボロンなど)をドープしたポリシリコンを0.1μm成長させてp型ポリシリコン層11をp型コレクタ領域10の表面に形成することで、コレクタ電極13のAlがp型コレクタ領域10およびバッファ領域14を貫通してn型ドリフト領域14へ侵入するスパイキングが大幅に低減し、高い順耐圧を得ることができる。
p型ポリシリコン層11を形成しない場合では95%程度であった従来のFS−IGBTの順耐圧良品率が、本発明のFS−IGBTでは、p型ポリシリコン層11を0.05程度の厚さに形成した場合は順耐圧良品率が98%、0.1μmの厚さに形成した場合は順耐圧良品率が99%と改善された。
このように、FS−IGBTにおいて、p型ポリシリコン層11を形成することで、順耐圧良品率を向上させることができる。特に、p型ポリシリコン層11の厚さを0.1μm以上に厚くすることで、順耐圧良品率を99%以上に向上させることができる。
2 p型分離領域
3、3a 裏面
4 p型ベース領域
5 n型エミッタ領域
6 ゲート絶縁膜
7 ゲート電極
8 層間絶縁膜
9 レジスト
10 p型コレクタ領域
11 p型ポリシリコン層
12 エミッタ電極
13 コレクタ電極
14 n型バッファ領域
Claims (2)
- 第1導電型半導体基板の表面層に第2導電型ベース領域を選択的に形成する工程と、該ベース領域の表面層に第1導電型エミッタ領域を選択的に形成する工程と、前記半導体基板と前記エミッタ領域に挟まれた前記ベース領域上にゲート絶縁膜を介してゲート電極を形成する工程と、前記半導体基板の外周部に第2導電型分離領域を形成する工程とを行った後、前記半導体基板の裏面側を削り、該削った表面層に前記第2導電型分離領域と接続する第2導電型コレクタ領域をイオン注入によって形成する工程と、前記コレクタ領域上に所定の温度でポリシリコン層を形成する工程と、前記エミッタ領域上にエミッタ電極を形成する工程と、前記ポリシリコン層上にコレクタ電極を形成する工程と、をこの順に行い、前記コレクタ領域に注入した不純物イオンの活性化を、前記ポリシリコン層形成時の熱で行うことを特徴とする半導体装置の製造方法。
- 第1導電型半導体基板の表面層に第2導電型ベース領域を選択的に形成する工程と、該ベース領域の表面層に第1導電型エミッタ領域を形成する工程と、前記半導体基板と前記エミッタ領域に挟まれた前記ベース領域上にゲート絶縁膜を介してゲート電極を形成する工程とを行った後、前記半導体基板の裏面側を削り、該削った表面層に第1導電型バッファ領域をイオン注入で形成する工程と、該バッファ領域の表面層に第2導電型コレクタ領域をイオン注入で形成する工程と、該コレクタ領域上に所定の温度でポリシリコン層を形成する工程と、前記エミッタ領域上にエミッタ電極を形成する工程と、前記ポリシリコン層上にコレクタ電極を形成する工程と、をこの順に行い、前記コレクタ領域に注入した不純物イオンの活性化を、前記ポリシリコン層形成時の熱で行うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145850A JP5011656B2 (ja) | 2005-05-18 | 2005-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005145850A JP5011656B2 (ja) | 2005-05-18 | 2005-05-18 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006324431A JP2006324431A (ja) | 2006-11-30 |
JP5011656B2 true JP5011656B2 (ja) | 2012-08-29 |
Family
ID=37543889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005145850A Expired - Fee Related JP5011656B2 (ja) | 2005-05-18 | 2005-05-18 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5011656B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2010109572A1 (ja) | 2009-03-23 | 2012-09-20 | トヨタ自動車株式会社 | 半導体装置 |
JP5675204B2 (ja) * | 2010-07-30 | 2015-02-25 | 新電元工業株式会社 | Igbtの製造方法 |
WO2014030450A1 (ja) | 2012-08-22 | 2014-02-27 | 富士電機株式会社 | 半導体装置の製造方法 |
JP6467882B2 (ja) | 2014-11-13 | 2019-02-13 | 富士電機株式会社 | 半導体装置、および、半導体装置の製造方法 |
US10026831B2 (en) | 2015-08-18 | 2018-07-17 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2984478B2 (ja) * | 1992-08-15 | 1999-11-29 | 株式会社東芝 | 伝導度変調型半導体装置及びその製造方法 |
JP3929557B2 (ja) * | 1997-07-30 | 2007-06-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP4967200B2 (ja) * | 2000-08-09 | 2012-07-04 | 富士電機株式会社 | 逆阻止型igbtを逆並列に接続した双方向igbt |
JP3885598B2 (ja) * | 2001-02-09 | 2007-02-21 | 富士電機デバイステクノロジー株式会社 | 半導体装置の製造方法 |
JP4904635B2 (ja) * | 2001-05-28 | 2012-03-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2004079878A (ja) * | 2002-08-21 | 2004-03-11 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-05-18 JP JP2005145850A patent/JP5011656B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006324431A (ja) | 2006-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9312336B2 (en) | MOSFET device with reduced breakdown voltage | |
TWI520327B (zh) | 用於製備陽極短路的場欄絕緣閘雙極電晶體之方法 | |
KR101230680B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR101322743B1 (ko) | 탄화 규소 반도체 장치 | |
JP6524666B2 (ja) | 半導体装置 | |
JP4746927B2 (ja) | 半導体装置の製造方法 | |
JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
US11824090B2 (en) | Back side dopant activation in field stop IGBT | |
DE112014001208B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
JPH11163341A (ja) | 炭化珪素半導体装置 | |
US9443926B2 (en) | Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor | |
WO2018037701A1 (ja) | 半導体装置 | |
CN103531450A (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
JP2008042013A (ja) | 半導体装置の製造方法 | |
JP5011656B2 (ja) | 半導体装置の製造方法 | |
JP2006332199A (ja) | SiC半導体装置 | |
JP2001094095A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
CN108010964B (zh) | 一种igbt器件及制造方法 | |
JP2002203965A (ja) | 半導体装置 | |
JP2009277755A (ja) | 半導体装置 | |
CN111370481A (zh) | 功率器件及功率器件制备方法 | |
JP4951872B2 (ja) | 半導体装置の製造方法 | |
US9331152B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2004063479A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080415 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120413 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |