JP4696451B2 - 半導体装置 - Google Patents

Description

この発明は電力変換装置などに使用される逆阻止デバイスなどのパワー半導体装置に関する。

マトリックスコンバータ回路などに用いられる双方向ＩＧＢＴは逆阻止ＩＧＢＴを逆並列に接続した構成をしている。この逆阻止ＩＧＢＴをダイオード動作させたときの逆回復特性を改善するために、コレクタ側の一部をショットキー接合にした構造（特許文献１）や、ライフタイムキラーをコレクタ接合付近に局在させる構造（特許文献２）や、コレクタ層の厚さを極めて薄くした構造（特許文献３）などが開示されている。つぎに、従来の逆阻止ＩＧＢＴの構造について説明する。この構造は特願２００３−２０９７０９号に記載されている。
図９は、従来の逆阻止ＩＧＢＴの構成図であり、同図（ａ）は要部平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した要部断面図である。この逆阻止ＩＧＢＴは、半導体基板１００としてのｎ^- ドリフト領域５１と、ｎ^- ドリフト領域５１の表面層にセル毎に形成したｐベース領域５３と、ｐベース領域５３の表面層に形成したｎ⁺ エミッタ領域５６と、ｎ⁺ エミッタ領域５６とｎ^- ドリフト領域５１の間のｐベース領域５３上にゲート絶縁膜５７を介して形成したゲート電極５８と、ｎ⁺ エミッタ領域５６とｐベース領域５３に接してコンタクトホール６２を介して形成したエミッタ電極６０と、ゲート電極５８とエミッタ電極６０を絶縁する層間絶縁膜５９と、ｎ^- ドリフト領域５１の裏面に形成したｐ⁺ コレクタ領域６５と、このｐ⁺ コレクタ領域６５に接してｎ^- ドリフト領域５１の側面に形成したｐ分離層（以下分離層４ａという）と、ｐ⁺ コレクタ領域６５上に形成したコレクタ電極６６で構成される。

この逆阻止ＩＧＢＴのセル間のｎ^- ドリフト領域５１の表面はゲート絶縁膜５７で被覆されエミッタ電極６０とは電気的に分離されている。この従来の逆阻止ＩＧＢＴの分離層構造についてさらに詳細に説明する。
図１０は、従来の逆阻止ＩＧＢＴの分離層構造のコーナー部付近の形状を示す平面図である。この平面図はチップ化する前のウェハ１の状態の平面図である。分離層４（ダイシング前）は、酸化膜をマスクとして、マスクの開口部５（開口部幅は２Ｗであり、図では開口部の半分の幅Ｗが示されている）からボロンを拡散して形成される。本例では分離層４のマスクの開口部端８の曲率中心位置は、活性部端６の曲率中心位置９と一致している。ボロンを拡散すると、分離層ｐｎ接合７の曲率中心位置も活性部端６の曲率中心位置９と一致して移動しない（実測による）。従って、拡散後の分離層ｐｎ接合７、分離層４のマスクの開口部端８、活性部端６の曲率中心位置９は全て一致して、コーナー部では同心円状になる。そのため、直線部の耐圧構造の幅をＷｏｓとすると、Ｒ＝Ｗｏｓ＋Ｒｏとなる。

チップ化して、分離層４ａ（ウェハを切断した後）に逆バイアスを印加すると、コーナー部では直線部に比べて、空乏層がｎ^- 層１５（図９のｎ^- ドリフト領域５１のこと）側により伸びやすくなる。これは空乏層がある一定距離伸びた場合に発生する接合より内周部の空間電荷量が、コーナー部の方が少ないことに由来する。逆に言えば同じ空間電荷量を発生するためには、コーナー部の空乏層は内周部に向かって直線部より遠くに伸びないといけないのである。
この結果、逆バイアス時にコーナー部では空乏層が耐圧構造を経て活性部にパンチスルーし易くなる。これは逆耐圧を低下させるので好ましくない。コーナー部の空乏層の伸びについて説明する。
図１１は逆バイアスブレークダウン時の空乏層の伸びを模式的に示している。直線部の空乏層最大幅Ｄｓｍａｘは、分離層ｐｎ接合耐圧をＶｂとすると

（数１）
Ｄｓｍａｘ＝２Ｖｂ／Ｅｍａｘ （１）
で表される。Ｅｍａｘはシリコンの臨界電界強度である。分離層４ａは深さ方向にも曲率を持っているので実際はコーナー部では球面であり、若干空乏層端１９は伸びにくくなっているが、簡単のために円柱状であるとしている。ｐｎ接合方向に沿って単位長さ当たりの空間電荷量Ｑは

（数２）
Ｑ＝ｑ×Ｎｄ×Ｄｓｍａｘ （２）
である。ｑは素電荷量、Ｎｄはｎ層ドーピング濃度である。ｎ^- 層１５中の電荷量とｐ層中の電荷量は同じＱである。また分離層４ａはｎ^- 層１５に比べて非常に高濃度であり、空乏層端１９は専らｎ^- 層１５方向に伸びる。コーナー部において、特にコーナーの４５度付近Ｄの空乏層端１９は、形状効果の為に直線部に比べて伸び易い。ところでコーナー部ｐｎ接合１９の単位長さ当たりの空間電荷量は直線部と同じＱである。（分離層４ａ側にはほとんど空乏層が伸びないので、コーナー部といえども分離層４ａ側で見ればほとんど直線である) 従ってコーナー部の空乏層幅をＤｃｍａｘとすると、コーナー部の（分離層ｐｎ接合７に沿った）単位長さ当たりの空間電荷量は

（数３）
Ｑ＝ｑ×Ｎｄ×π×〔Ｒ² −（Ｒ−Ｄｃｍａｘ）² 〕／２×π×Ｒ （３）
である。従ってコーナー部における空乏層幅Ｄｃｍａｘと直線部における空乏層幅Ｄｓｍａｘの差Ｄｏの関係は式（２）と（３）より、

（数４）
Ｄｏ＝Ｄｃｍａｘ−Ｄｓｍａｘ＝（Ｄｃｍａｘ² ／２Ｒ） （４）
となり、これをＤｓｍａｘで表すと

（数５）
Ｄｏ＝Ｒ−Ｄｓｍａｘ−（Ｒ² −２Ｒ×Ｄｓｍａｘ）^0.5 （５）
となる。
コーナー部では、Ｄｏだけ空乏層端１９が活性部端６に近づき、パンチスルーし易い状況になっている。実際はガードリングやｐフローティングリング等の耐圧構造によりＤｓｍａｘ（またはＤｃｍａｘ）は式（１）よりももっと長くなりＤｏはさらに大きくなる。つまり、さらに活性部端６に近づくこととなり、逆耐圧を確保することが困難になる。
そこで、直線部の耐圧構造３の幅を大きく設計してパンチスルー余裕度を持たせれば（空乏層端１９と活性部端６の間に距離をとれば）、当然コーナー部に対する余裕が生まれてコーナー部での空乏層端１９が活性部端６に近づくことは防止できる。しかし、耐圧構造３の面積をむやみに大きくすることになり、同じ特性（すなわちオン電圧）を得ようとする場合のチップ面積が増大し、チップコストが増大する。

次に分離層４の断面構造について説明する。
図１２は分離層の断面図である。マスク１７の開口部の半分の幅をＷ、分離層４（縦）拡散深さをＸｊ、横方向拡散深さ（距離）をＹｊ、ウェハバックラップ後の最終シリコン厚さをｔとする。ＹｊはＸｊの０．７〜１．０の範囲であるが、安全側評価のためにＸｊに等しいとしても良い。図１３のように、Ｘｊがｔ以下であれば、ダイシング後にｎ^- 層１５がチップ側面２０に露出してしまい、逆バイアス印加時に漏れ電流が大きく、逆耐圧を得ることができない。 また、図１４のように、開口部幅２Ｗが拡散深さＸｊよりも小さくなると、狭い開口部５から不純物が拡散されるために、十分なＸｊを得るために長時間熱処理すると、シリコンに結晶欠陥が多数発生したり、シリコン面が荒れるなどの不都合を生じる。このため、十分深いＸｊを得ることは困難となり、Ｘｊがｔ以下となってしまい、前記のように、ｎ^- 層１５がチップ側面２０に露出してしまい、逆バイアス印加時に漏れ電流が大きく、逆耐圧を得ることができない。さらに、図１５のように、拡散深さＸｊがぎりぎりチップ裏面（研削後のウェハ面１８に相当する）に付く条件（すなわちＸｊ＝ｔ）で、裏面に現れる分離層幅はおよそＷに等しくなるが、ダイシング時に発生するチッピング１６（ウェハのカケ）の大きさがＷを超えると、この部分でｎ^- 層１５がチップ側面２０に露出してしまい、十分な逆耐圧が得られない。

前記したように、従来の逆阻止ＩＧＢＴの分離層構造ではコーナー部での空乏層端１９の伸びが大きくなり、チップサイズ（チップ面積）を増大せずに十分な逆耐圧を得ることが困難になる。また、ダイシング時に発生するチッピング１６により分離層４が部分的に欠落し、チップ側面２０でｎ^- 層１５が露出して、この箇所の漏れ電流が増大して、十分な逆耐圧を得ることが困難になる場合がある。
この発明の目的は、前記の課題を解決して、チップサイズを増大させることなく、十分な逆耐圧が得られる分離層構造を有する半導体装置を提供することである。

前記の目的を達成するために、半導体装置が、逆阻止半導体装置であって、低濃度ドリフト領域に耐圧構造領域が形成されており、ドリフト領域と逆導電型の分離層がドリフト領域の外周側面に形成され、空乏層がこの分離層の外周側面のpｎ接合からドリフト領域に向かって伸びる半導体装置において、前記耐圧構造領域の外周端が前記分離層の内周端と一致し、前記耐圧構造領域の内周端と外周端とが対向する直線部とコーナー部とを有し、前記直線部の対向する幅より前記コーナー部の対向する幅が広く、かつ前記耐圧構造領域のコーナー部が円弧状であり、該コーナー部の外端の曲率中心位置を、前記コーナー部の内端の曲率中心位置からずらした距離をＬ（単位はμｍ）とし、前記耐圧構造領域のコーナー部の外端から内端に向かって伸びる空乏層の最大伸び量をＤｃｍａｘ（単位はμｍ）、前記耐圧構造領域の直線部の幅をＷｏｓ（単位はμｍ）、前記耐圧構造領域のコーナー部の内端の曲率半径をＲｏ（単位はμｍ）としたとき、

（数６）
０．３Ｌ≧Ｄｃｍａｘ² ／２（Ｗｏｓ＋Ｒｏ）
を満足する構成とする。
また、半導体基板の一方の主面に形成した分離層形成マスクの開口部から不純物を拡散して形成する前記分離層の縦方向拡散深さをＸｊとし、前記半導体基板の最終厚さをｔとしたとき、

（数７）
Ｘｊ≧ｔ
とする構成にする。
前記開口部の片側の幅をＷ、チッピングの最大値をＬｏとしたとき、

（数８）
Ｘｊ≧ｔ
を満たして、

（数９）
Ｘｊ（Ｘｊ−ｔ）^0.5 ＋Ｗ≧Ｌｏ
を満足する構成とする。
また、前記チッピングの最大値Ｌｏを、前記開口部の中心線からチッピングの先端までの最大距離とする。
前記の構成とすることで、本発明による分離層を有する逆阻止ＩＧＢＴにおいては、逆バイアス時にコーナー部で空乏層の活性部へのパンチスルーが起こりにくく、十分な逆耐圧を得ることができる。またダイシング時にチッピングが発生しても、分離層幅が十分大きくチップ側面にｎ^- 層が露出しないので、十分な逆耐圧を確保することができる。

この発明により、コーナー部の曲率中心位置を移動させて、直線部の分離層幅より、コーナー部の分離層幅を広くすることで、逆阻止デバイスにおいて十分な逆耐圧を確保することができる。

この発明を実施するための最良の形態について説明する。
図１は、本発明によるチップコーナー部の分離層形状を示す要部平面図である。これは前記の図１０に相当する図である。尚、図１０と同一部位には同一符号を付した。
分離層ｐｎ接合７のコーナー部の曲率中心位置１０を、活性部端６の曲率中心位置９よりも外側（チップ外周方向）に設定する。このようにすることで、コーナー部（円弧を描く部分）における分離層ｐｎ接合７から活性部端６までの距離は、直線部におけるそれに比べて大きくなる。尚、分離層ｐｎ接合７は耐圧構造３の外周端と一致し、活性部端６は耐圧構造３の内周端と一致する。
前記の背景技術の項で説明したように、コーナー部における形状効果により空乏層が伸びやすくなっており、コーナー部の空乏層幅は直線部の空乏層幅よりも、

（数１０）
Ｄｏ＝（Ｄｃｍａｘ² ／２Ｒ）
だけ大きい。尚、直線部の耐圧構造の幅をＷｏｓとすると、前記したように、Ｒ＝Ｗｏｓ＋Ｒｏである。また、空乏層幅は分離層ｐｎ接合７からの幅のことである。
しかし、分離層ｐｎ接合７の曲率中心位置１０の外側への移動量Ｌを十分大きく設計すれば、コーナー部における形状効果により空乏層が伸びやすくなっても、コーナー部のパンチスルー余裕度は、直線部の余裕度よりも大きくなり、コーナー部でパンチスルーすることはなくなる。このことをさらに詳細に説明する。
図２は、分離層ｐｎ接合７の曲率中心位置１０を（コーナー部４５度方向に）Ｌだけ移動した場合に、パンチスルー余裕度（空乏層端と活性部端との距離）がどれだけ向上するかを説明するための図である。図中の１３は移動前の分離層ｐｎ接合で、１４は移動前の開口部端である。

分離層ｐｎ接合７の曲率中心位置１０を移動しない場合（活性部端６の曲率中心位置９にした場合）の曲率半径をＲ、曲率中心位置１０をＬだけ移動した後の曲率半径をｒとすると、パンチスルー余裕度の向上値Ｌ１は

（数１１）
Ｌ１＝ｒ＋Ｌ−Ｒ
である。ここでＲは

（数１２）
Ｒ＝ｒ＋（Ｌ／２^0.5 ）
であるので、パンチスルー余裕度の向上値Ｌ１は

（数１３）
Ｌ１＝ｒ＋Ｌ−（ｒ＋（Ｌ／２^0.5 ））＝（１−１／２^0.5 ）Ｌ＝０．３Ｌ
である。
コーナ部が直線部より空乏層がＤｏだけ伸びているので、この伸びを解消するように、曲率中心位置１０を移動させ、直線部のパンチスルー余裕度よりコーナー部のパンチスルー余裕度を大きくすればコーナー部でのパンチスルーを防止できる。
従って、パンチスルー余裕度の向上値Ｌ１をＤｏ（コーナー部と直線部の空乏層幅の差）より大きくすればよい。つまり０．３Ｌ＞Ｄｏであればコーナー部でのパンチスルーが避けられる。

このように、０．３Ｌ＞Ｄｏを満足するようにＬを選定することで、直線部の耐圧構造の幅Ｗｏｓを広げることなく、つまりチップサイズ（チップ面積）を増大させることなく、コーナー部の耐圧構造の幅Ｗｏｃを広げることができて、十分な逆耐圧を得ることができる。
つぎに、分離層の断面構造の設計について説明する。
図３は本発明による分離層構造断面図である。ウェハ１を分離層拡散深さＸｊ（縦方向拡散深さ）よりも最終シリコン厚ｔが薄くなるように研削することで、ウェハ１をチップ化したときにｎ^- 層１５がチップ側面に露出しないようになり、逆バイアス印加時に逆漏れ電流が側面を通して流れることを抑制できる。
つまり、Ｘｊ＞ｔとすることで、ｎ^- 層４が側面で露出せず、逆バイアス印加時に逆漏れ電流が抑えられる。

また、開口部幅２Ｗ（分離層窓幅）をＸｊよりも大きくすることで、ボロン拡散熱処理によって十分なＸｊが得られ、開口部５直下での分離層４の底面が平坦となり、ダイシング時のチッピング１６（カケ）がある場合でも、Ｗをチッピングの最大値Ｌｏよりも大きくすることで、チッピング１６の先端がｎ^- 層１５に達することは無く、逆漏れ電流は増大しない。尚、Ｌｏは開口部５の中心線１１から最大のチッピングの先端Ａまでの距離である。
つまり、Ｘｊ＞ｔ、２Ｗ＞Ｘｊとした場合、Ｗ＞Ｌｏとすることで、チッピングの先端Ａがｎ^- 層１５に達することは無く、逆漏れ電流は増大しない。
つぎに、前記のことをさらに数式を用いて詳細に説明する。図４のような座標系で考えると、分離層ｐｎ接合７の縦方向の位置Ｙは次の式で近似できる。

（数１４）
Ｙ＝Ｘ² ／Ｘｊ （６）
ここでＹは縦方向の座標軸で、Ｘは横方向の座標軸である。この近似式は表面での横方向拡散深さをＹｊとしたとき、Ｙｊ＝Ｘｊとしている。つまり、縦方向拡散深さＸｊと表面での横方向拡散深さＹｊを同じとしている。
最終シリコン厚ｔにおける分離層幅横方向接合距離ＸをＹｊｔとし、式（６）のＹに（Ｘｊ−ｔ）を代入して、Ｙｊｔを求めると

（数１５）
Ｙｊｔ＝（Ｘｊ（Ｘｊ−ｔ））^0.5 （７）
となる。従って、Ｌｏ＜Ｙｊｔ＋Ｗとなるように、つまり

（数１６）
Ｌｏ＜（Ｘｊ（Ｘｊ−ｔ））^0.5 ＋Ｗ （８）
となるように、最終シリコン厚みをｔとした場合に、Ｌｏ、ＸｊおよびＷを決めることで、チッピング１６があった場合でもｎ^- 層１５がチップの側面に露出することはなく、十分な逆耐圧を得ることができる。尚、Ｌｏはダイシングソーの切断特性（ダイシングソーの刃幅、材質、磨耗の程度など）で決まる。
また、式（８）を満足させることで、図５で示す最大のチッピング１６の先端Ｄが半導体基板の裏面（符号１８と一致する）に位置した場合でも、チッピングの先端Ｄは分離層４内に止まり、裏面の分離層ｐｎ接合位置Ｅと接することがなく、ｎ^- 層１５がチップの側面に露出することはない。

つぎに、前記の設計に基づいて製作した本発明の実施例について説明する。

図６は、この発明の一実施例の半導体装置の構成図であり、同図（ａ）は要部平面図、同図（ｂ）は要部断面図である。半導体装置は逆阻止ＩＧＢＴであり、同図（ａ）はチップにする前のウェハの状態を示す平面図であり、同図（ｂ）はダイシングする前のウェハの断面図である。ダイシングした後のチップ端面は同図（ｂ）の符号２０で示した。
定格耐圧を６００Ｖとし、ウェハ比抵抗を２８Ωｃｍとした場合について説明する。
同図（ａ）において、中心を移動しない場合の分離層ｐｎ接合７の曲率半径Ｒは８００μｍ、マスクの開口部幅の半分Ｗは２００μｍ、横方向接合深さＹｊは１２０μｍ、活性部端６の曲率半径Ｒｏは１００μｍとする。
逆方向ブレークダウン時（Ｖｃｅ＝−７００Ｖ）の空乏層幅は式（１）より７０μｍである（Ｅｍａｘ＝２×１０⁵ Ｖ／ｃｍとした）。しかし、これはガードリングなど（図９の５５や５４）がない場合の値であり、ガードリングなどのある実構造のシミュレーションでは、Ｄｓｍａｘ＝２００μｍであり、Ｄｃｍａｘは２３４μｍである。

従って、Ｄｏは式（５）より３４μｍとなり、Ｌを１１０μｍ以上（例では２００μｍ）にすることで、０．３Ｌ＞Ｄｏを満たすことができる。曲率中心位置１０を移動させた後の分離層ｐｎ接合７の曲率半径ｒは６５９μｍであり、Ｒｏは１００μｍである。また、空乏層端１９から曲率中心位置９までの距離は、Ａ１（直線部）が６００μｍ、Ａ２（コーナー部）が６２５μｍである。
コーナー部では空乏層端７が直線部に比べて３４μｍ（＝Ｄｏ）伸びているが、曲率中心位置１０の移動距離Ｌを２００μｍとすることで、パンチスルー余裕度の向上値Ｌ１（Ａ２−Ａ１）を６０μｍ向上させることができ、その結果、コーナー部での中性領域（空乏層が広がっていない領域）が、直線部での中性領域と比べて２６μｍ（Ｌ１−Ｄｏ＝６０μｍ−３４μｍ）広くなる。このように曲率中心位置１０を移動させることで、チップサイズを増大させることなく、コーナー部が直線部よりも先にパンチスルーことを防止できる。

同図（ｂ）において、前記の分離層の縦方向接合深さＸｊを１２０μｍ、最終Ｓｉ厚ｔを９０μｍとしたとき、ダイシング時のチッピングの最大値Ｌｏは通常４０μｍ程度であるため、ＷがＬｏに対して５倍程度の裕度あり、チッピング発生によるｎ^- 層１５の露出は起こらない。
また、前記のようにＸｊを１２０μｍ、ｔを９０μｍとしたとき、ダイシング時のチッピングの最大値Ｌｏが１００μｍでも、Ｗを４０μｍ以上とすることで、式（８）を満足し、チッピング発生によるｎ^- 層１５の露出は理論的には起こらないことになる。
つぎに、前記の実施例の半導体装置を用いて製作した双方向スイッチ素子について説明する。
図７は、双方向スイッチ素子の構成図であり、同図（ａ）は要部断面図、同図（ｂ）は回路図である。双方向スイッチ素子に用いられる第１と第２逆阻止ＩＧＢＴ４１、４２は図１と図３に示した分離層構造が採用されている。

絶縁基板４３上に形成された第１、第２導電パターン４４、４５に、第１と第２逆阻止ＩＧＢＴ４１、４２のコレクタ電極１６ａ、１６ｂをそれぞれ固着し、第１逆阻止ＩＧＢＴ４１のエミッタ電極１０ａと第２逆阻止ＩＧＢＴ４２のコレクタ電極１６ｂが固着している第２導電パターン４５とをボンデングワイヤ４６ａで接続し、また、第２逆阻止ＩＧＢＴ４２のエミッタ電極１０ｂと第１逆阻止ＩＧＢＴ４１のコレクタ電極１６ａが固着している第１導電パターン４４とをボンデングワイヤ４６ｂで接続し、第１、第２逆阻止ＩＧＢＴ４１、４２のエミッタ電極１０ａ、１０ｂと第１、第２主端子Ｔ１、Ｔ２と接続し、第１、第２逆阻止ＩＧＢＴ４１、４２のゲートパット８ａ、８ｂと第１、第２ゲート端子Ｇ１、Ｇ２を接続する。
この双方向スイッチ素子は、同図（ｂ）に示す回路図のように、本発明の逆阻止ＩＧＢＴ４１、４２を逆並列に接続した構造となっている。

また、図８の回路図に示すように、本発明の逆阻止ＩＧＢＴ４１、４２にゲート駆動回路４７ａ、４７ｂを接続して双方向スイッチ回路とすることができる。これら図７、図８に示す回路では、従来の双方向スイッチ回路で必要であった逆阻止用ダイオードが不要となり、電気的損失（順電圧降下、逆回復損失等）を低減できる。
そのため、本発明の逆阻止ＩＧＢＴを用いれば、逆バイアス時の漏れ電流を十分低減しながら、かつ損失の低いマトリクスコンバータを提供することができる。

本発明によるチップコーナー部の分離層形状を示す要部平面図 分離層ｐｎ接合７の曲率中心位置１０を（コーナー部４５度方向に）Ｌだけ移動した場合に、パンチスルー余裕度（空乏層端と活性部端との距離）がどれだけ向上するかを説明するための図 本発明による分離層構造断面図 分離ｐｎ接合を表す座標系を示す図 最大のチッピング１６の先端Ａが半導体基板の裏面（符号１８と一致する）に位置した場合の図 この発明の一実施例の半導体装置の構成図であり、（ａ）は要部平面図、（ｂ）は要部断面図 双方向スイッチ素子の構成図であり、（ａ）は要部断面図、（ｂ）は回路図 双方向スイッチ素子の回路図 従来の逆阻止ＩＧＢＴの構成図であり、（ａ）は要部平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した要部断面図 従来の逆阻止ＩＧＢＴの分離層構造のコーナー部付近の形状を示す平面図 逆バイアスブレークダウン時の空乏層の伸びを模式的に示している図 分離層の断面図 Ｘｊがｔ以下の分離層の断面図 開口部幅２Ｗが拡散深さＸｊよりも小さい場合の分離層の断面図 拡散深さＸｊがぎりぎりチップ裏面に付く条件（すなわちＸｊ＝ｔ）での分離層の断面図

符号の説明

１ ウェハ
２ 活性部
３ 耐圧構造
４ 分離層（切断前）
４ａ 分離層（切断後）
５ 開口部
６ 活性部端（主接合部端）
７ 分離層ｐｎ接合
８ 開口部端
８ａ、８ｂ ゲートパッド
９ 移動前の曲率中心位置
１０ 移動後の曲率中心位置
１０ａ、１０ｂ 第１、第２エミッタ電極
１１ ダイシングライン中心線（開口部中心線）
１２ チップ端
１３ 移動前の分離層ｐｎ接合
１４ 移動前の開口部端
１５ ｎ^- 層
１６ チッピング
１６ａ、１６ｂ 第１、第２コレクタ電極
１７ マスク
１８ 研削後のウェハ面（裏面）
１９ 空乏層端
２０ 切断後の端面
４１、４２ 第１、第２逆阻止ＩＧＢＴ
４３ 絶縁基板
４４、４５ 第１、第２導電パターン
４６ａ、４６ｂ ボンディングワイヤ
４７ａ、４７ｂ ゲート駆動回路
Ｗ 開口部幅の半分
Ｘｊ 縦方向拡散深さ
Ｙｊ 横方向拡散深さ（距離）
Ｒ 移動前の曲率半径
ｒ 移動後の曲率半径
Ｌ 移動距離
Ｒｏ 活性部端の曲率半径
Ｗｏｓ耐圧構造の幅（直線部）
Ｗｏｃ耐圧構造の幅（コーナー部）
ｔ 最終ウェハ厚

Claims (4)

1. 半導体装置が、逆阻止半導体装置であって、低濃度ドリフト領域に耐圧構造領域が形成されており、ドリフト領域と逆導電型の分離層がドリフト領域の外周側面に形成され、空乏層がこの分離層の外周側面のpｎ接合からドリフト領域に向かって伸びる半導体装置において、前記耐圧構造領域の外周端が前記分離層の内周端と一致し、前記耐圧構造領域の内周端と外周端とが対向する直線部とコーナー部とを有し、前記直線部の対向する幅より前記コーナー部の対向する幅が広く、かつ前記耐圧構造領域のコーナー部が円弧状であり、該コーナー部の外端の曲率中心位置を、前記コーナー部の内端の曲率中心位置からずらした距離をＬ（単位はμｍ）とし、前記耐圧構造領域のコーナー部の外端から内端に向かって伸びる空乏層の最大伸び量をＤｃｍａｘ（単位はμｍ）、前記耐圧構造領域の直線部の幅をＷｏｓ（単位はμｍ）、前記耐圧構造領域のコーナー部の内端の曲率半径をＲｏ（単位はμｍ）としたとき、
   （数１）
   ０．３Ｌ≧Ｄｃｍａｘ ² ／２（Ｗｏｓ＋Ｒｏ）
   を満足することを特徴とする半導体装置。
2. 半導体基板の一方の主面に形成した分離層形成マスクの開口部から不純物を拡散して形成する前記分離層の縦方向拡散深さをＸｊとし、前記半導体基板の最終厚さをｔとしたとき
   （数２）
   Ｘｊ≧ｔ
   とすることを特徴とする請求項１に記載の半導体装置。
3. 前記開口部の幅を２Ｗ、チッピングの最大値をＬｏとしたとき、
   （数３）
   〔Ｘｊ（Ｘｊ−ｔ）〕^0.5 ＋Ｗ≧Ｌｏ
   を満足することを特徴とする請求項２に記載の半導体装置。
4. 前記チッピングの最大値Ｌｏが、前記開口部の中心線からチッピングの先端までの最大距離であることを特徴とする請求項３に記載の半導体装置。

Images