JP4930410B2 - 積層型圧電素子 - Google Patents

積層型圧電素子 Download PDF

Info

Publication number
JP4930410B2
JP4930410B2 JP2008042112A JP2008042112A JP4930410B2 JP 4930410 B2 JP4930410 B2 JP 4930410B2 JP 2008042112 A JP2008042112 A JP 2008042112A JP 2008042112 A JP2008042112 A JP 2008042112A JP 4930410 B2 JP4930410 B2 JP 4930410B2
Authority
JP
Japan
Prior art keywords
piezoelectric element
multilayer piezoelectric
stress relaxation
ceramic
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008042112A
Other languages
English (en)
Other versions
JP2008244458A (ja
Inventor
敦司 村井
聡司 鈴木
年厚 長屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008042112A priority Critical patent/JP4930410B2/ja
Priority to US12/528,677 priority patent/US20100139621A1/en
Priority to PCT/JP2008/053228 priority patent/WO2008105381A1/ja
Priority to DE200811000509 priority patent/DE112008000509T5/de
Publication of JP2008244458A publication Critical patent/JP2008244458A/ja
Application granted granted Critical
Publication of JP4930410B2 publication Critical patent/JP4930410B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/42Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuel-Injection Apparatus (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

本発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有し、上記セラミック積層体の側面から内方に凹んだスリット状の領域に応力緩和部が形成された積層型圧電素子に関する。
従来より、燃料噴射弁の駆動源等には、積層型圧電素子が用いられている。積層型圧電素子は、例えば内部電極と圧電セラミックとが交互に多数枚積層されたセラミック積層体に、上記内部電極と交互に電気的に接続される一対の外部電極を接合してなる。
上記積層型圧電素子は、特に燃料噴射弁等の用途においては、過酷な条件の下で長期間に渡って使用される。そのため、例えば、側面の電気的な絶縁性を向上させるため、内部電極層の端部の一部を内方に控えた電極控え部を有するセラミック積層体が広く採用されている。
ところが、絶縁性を向上させるために上記のごとく電極控え部を形成すると、上記セラミック積層体において、電圧を印加したときに、変形する部分と変形し難い部分とが生じ、その境界部分に応力集中が起こって素子にクラックが発生するおそれがあった。
応力集中によるクラックの発生を回避するために、セラミック積層体の側面に、積層方向に対して所定の間隔で形成された溝部(応力緩和部)を有する積層型圧電素子が開発されている(特許文献1参照)。
しかし、応力緩和部を形成した場合においても、該応力緩和部に電圧が印加されたときに、応力緩和部の先端からクラックが発生するおそれがあった。これを回避するためには、応力緩和部(溝部)における積層方向に対して垂直な方向の深さを内部電極の電極控え部の距離よりも大きくする必要があった。ところが、このような構成にすると、応力緩和部(溝部)に大きな電圧が印加されたときに、溝部に放電が起こり、ショートしてしまうおそれがあった。即ち、絶縁性を十分に確保できず、積層型圧電素子としての寿命が短くなるという問題があった。
また、応力緩和部を挟む内部電極を同一極とした積層型圧電素子が開発されている(特許文献2参照)。かかる従来の積層型圧電素子においては、応力緩和部を挟む内部電極を同一極とすることにより、これらに挟まれる圧電セラミック層を圧電不活性層とし、積層型圧電素子が伸縮したときに上記圧電不活性層に応力を集中させることができる。その結果、万一クラックが生じることがあっても、応力緩和部に選択的(優先的に)クラックが入り、積層体の圧電活性層にクラックが生じることを防止し、耐久性を向上できると考えられていた。
上記のように応力緩和部を挟む2つの内部電極を同一極にすると、応力緩和部に選択的(優先的に)クラックが入るようになる。よって積層型圧電素子の圧電活性層にクラックが生じることを確実に防止でき、耐久性を向上できる。
しかしながら、実際には、応力緩和部にクラックが生じていない状態であっても、十分な絶縁性を得ることはできず、依然として絶縁抵抗が低下してショートが発生してしまうという問題があった。
特開昭62−271478号公報 特開2006−216850号公報
本発明はかかる従来の問題点に鑑みてなされたものであって、より確実に絶縁抵抗の低下を防止し、耐久性に優れた積層型圧電素子を提供しようとするものである。
本発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
上記内部電極層は、いずれか一方の上記側面電極に電気的に接続しており、
上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状の領域に、上記圧電セラミック層よりも形状を容易に変化し得る応力緩和部を有し、
該応力緩和部を挟んで隣り合う2つの上記内部電極層は、いずれも正極側の上記側面電極に電気的に接続されていることを特徴とする積層型圧電素子にある(請求項1)。
本発明において最も注目すべき点は、上記応力緩和部を挟んで隣り合う2つの内部電極層がいずれも正極側の上記側面電極に電気的に接続されていることにある。
即ち、本願発明者らは、積層型圧電素子に溝部等の応力緩和部を形成する際の不具合に関して鋭意研究した結果、上記応力緩和部に隣接する負極層と該負極層に隣接する正極層に挟まれる圧電セラミック層が最も早く絶縁抵抗が低下することを発見するに至った。
この詳細に関して説明するために、まず、一般的な積層型圧電素子の絶縁抵抗低下について説明する。
一般に、積層型圧電素子に高温で高電界を印加し続けると、負極側から低抵抗領域が広がっていく現象が現れる。この原因は、例えば積層型圧電素子を一体焼成により作製した場合において、この一体焼成時に圧電セラミック層へ拡散したイオン状態で存在する導電性金属イオンが、マイナス電極から放出される電子により金属化されることによるものである。上記現象により、正極層と負極層との間の積層方向の電界強度分布が均一ではなくなってしまう。つまり、低抵抗領域の電界強度が低下し、相対的に低抵抗領域以外の電界強度が上昇する。したがって、この電界強度の上昇が絶縁抵抗の劣化を加速させてしまうことになる。また、上記低抵抗領域の広がりは、水分の存在により加速される。
具体的には、例えば、一体焼成時に、AgPd電極等からなる内部電極層からPZT等からなる圧電セラミック層へ拡散したAg+イオンが駆動時に負極層から放出される電子により金属化されることにより低抵抗領域を形成し、さらにこの低抵抗領域が正極層側へ向かって成長するという現象が起こる(Ag++e-→Ag金属)。
特に、応力緩和部を有する積層型圧電素子の場合、応力緩和部は水分が存在する外部に通ずる通路となりうるため、応力緩和部に最も隣接する負極層は特に低抵抗領域の広がり現象が顕著となる。
従って、応力緩和部に隣接する負極層と該負極層に隣接する正極層に挟まれる圧電セラミック層が最も早く絶縁抵抗が低下する。即ち、絶縁抵抗の低下は、上記応力緩和部を挟んで隣り合う2つの内部電極層のうち少なくとも一方が負極である場合に起こり易い。そして、該負極側の上記内部電極層と、これに近隣する正極側の上記内部電極層との間で絶縁抵抗の低下が起こり、ショート等の不具合が発生し易くなると考えられる。
即ち、絶縁抵抗の低下は、上記応力緩和部を挟んで隣り合う2つの内部電極層のうち少なくとも一方が負極である場合に起こり易い。そして、該負極側の上記内部電極層と、これに近隣の正極側の上記内部電極層との間で絶縁抵抗の低下が起こり、ショート等の不具合が発生し易くなると考えられる。
本発明のように、上記応力緩和部を挟んで隣り合う2つの内部電極層をいずれも正極とすると、絶縁抵抗の低下の原因となる上記応力緩和部を挟む負極側の内部電極層が存在しなくなる。そのため、絶縁抵抗の低下をより確実に防止し、上記積層型圧電素子の耐久性を向上させることができる。
なお、上述の正極層及び負極層とは、それぞれ正極側及び負極側の上記側面電極に電気的に接続する上記内部電極層のことである。
次に、本発明の好ましい実施の形態について説明する。
本発明の積層型圧電素子は、上記セラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する。
上記セラミック積層体は、上記圧電セラミック層と内部電極層とを交互に複数積層してなる。また、上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状の領域に応力緩和部を有する。
上記応力緩和部は、上記セラミック積層体において、上記圧電セラミックスを構成する結晶粒子が積層方向に分離され、上記圧電セラミック層よりも形状を容易に変化し得る部分である。
上記応力緩和部は、上記セラミック積層体の積層方向に累積する応力を緩和することができる。積層数が少ないと上記応力緩和部による応力緩和効果が小さくなってしまう。そのため、上記セラミック積層体は、20層以上の内部電極層を有することが好ましい。また、同様の理由から、上記応力緩和部を形成する積層方向の間隔は、内部電極層10層以上50層以下であることが好ましい。上記応力緩和部が内部電極層10層未満の間隔で形成されている場合、又は内部電極層50層を超える間隔で形成されている場合には、上記応力緩和部による応力緩和効果が十分に得られなくなるおそれがある。
上記応力緩和部は、具体的には、例えばスリット状の空間(溝部)、スリット状の空間に上記圧電セラミック層よりもヤング率の低い樹脂等の材料で充填した構造、上記圧電セラミック層と同一材料をポーラス状に形成したスリット状の脆弱層、上記圧電セラミック層とは異なるチタン酸鉛等の材料で形成したスリット状の脆弱層、又は分極や作動により意図的に発生させたクラック状のスリット等で形成することができる。
好ましくは、上記応力緩和部は、上記セラミック積層体の側面から内方に凹んだスリット状の溝部であることがよい(請求項2)。
この場合には、比較的簡単に上記応力緩和部を形成することができる。
上記応力緩和部は、上記セラミック積層体の側面に形成される。上記応力緩和部は、例えば上記側面電極が形成される側の側面に部分的に形成することもできる。この場合には、上記セラミック積層体の側面を挟む一対の応力緩和部を形成することが好ましい。また、上記応力緩和部は、上記セラミック積層体の外周面全周に渡って周方向に設けることもできる。
上記積層型圧電素子は、複数の上記圧電セラミック層と複数の上記内部電極層とを一体的に焼成してなることが好ましい(請求項3)。
この場合には、例えば後述の積層体を接着剤によって接合して作製した積層型圧電素子に比べて、変位量を向上させることができる。また、より簡単に積層型圧電素子を作製することができる。
また、上記積層型圧電素子は、接着剤により複数の上記セラミック積層体を積層方向に接合してなることが好ましい(請求項4)。
この場合には、例えば図20及び図21に示すごとく、比較的積層数の多い積層型圧電素子1を、積層数の少ないセラミック積層体15を複数接合することにより作製することができる。そのため、作製時に脱脂や焼成を簡単に行うことができ、変位等の特性にばらつきが少ない積層型圧電素子を簡単に作製することができる。
上記応力緩和部は、上記セラミック積層体同士を接着剤を介して接合する際に、上記セラミック積層体の外周部付近に接着剤を塗布しない非接着部を配設することにより形成してあることが好ましい(請求項5)。
この場合には、簡単に応力緩和部を形成することができる。
即ち、図20及び図21に示すごとく、接着剤155によって2つ以上のセラミック積層体15を接合面151で接合して積層型圧電素子1を作製する場合に、積層体15における接合面151の中央部分に接着剤155を塗布し、積層体15における接合面151の外周部付近には接着剤を塗布しない非接着部157を配設する。このようにして、セラミック積層体15を接合すると接着材層155の周囲に、非接着部によりスリット状の溝部(応力緩和部)12を簡単に形成することができる。そして、この場合においても、上記非接着部からなる上記応力緩和部を挟んで隣り合う2つの上記内部電極層を、いずれも正極側の上記側面電極に電気的に接続することにより、絶縁抵抗の低下を防止し、耐久性に優れるという本発明の作用効果を十分に発揮することができる。
また、上記応力緩和部は、焼成時に消失する消失材料を用いて形成してあることが好ましい(請求項6)。
この場合には、焼成時に上記消失材料を消失させて上記応力緩和部を容易に形成することができる。
上記消失材料としては、例えばパウダー状のカーボン粒子、樹脂粒子、又は、パウダー状の有機物粒子等を炭化させてなる炭化有機物粒子を用いることができる。
特に、上記消失材料として上記カーボン粒子を用いた場合には、熱による形状変化が少ないという上記カーボン粒子の特性を生かして、形状精度良く上記応力緩和部を形成することができる。
一方、上記消失材料として上記炭化有機物粒子を用いた場合には、上記応力緩和部を形成するためのコストを抑制することができる。
なお、上記有機物粒子としては、例えば、大豆や、トウモロコシを粉砕してなる粒子や、樹脂材料を粉砕してなる粒子等がある。
なお、炭化有機物粒子とは、上記有機物粒子が含有する水分の一部を除去することにより、ある程度炭化させて、流動性及び分散性が良好な微粒子の状態となった粒子をいう。
また、上記応力緩和部は、スリット状の上記領域を上記積層型圧電素子の分極又は駆動時に亀裂が生じる材料によって形成し、上記積層型圧電素子の分極又は駆動時に亀裂を生じさせて形成してあることが好ましい(請求項7)。
この場合にも、比較的簡単に上記応力緩和部を形成することができる。
上記積層型圧電素子の積層方向の最も外側に位置する2つの内部電極層は、いずれも正極側の上記側面電極に電気的に接続されていることが好ましい(請求項8)。
この場合には、上記積層型圧電素子の耐久性をさらに向上させることができる。
上記積層型圧電素子が、一体焼成型の1つのセラミック積層体を有する場合には、該セラミック積層体の最も外側に位置する2つの内部電極層が正極側の側面電極に接続されていることが好ましい。また、上記積層型圧電素子は、複数のセラミック積層体を接着剤にて接合してなる場合には、接合後のセラミック積層体において、最も外側に位置する2つの内部電極層が正極側の側面電極に接続されていることが好ましい。
また、上記積層型圧電素子は、燃料噴射弁に用いられることが好ましい(請求項9)。
この場合には、過酷な条件下においても、長期間に渡って絶縁抵抗が低下することなく、安定して作動することができるという本発明の積層型圧電素子の作用効果をより顕著に発揮することができる。
(実施例1)
次に、本発明の実施例にかかる積層型圧電素子について、図1〜図20を用いて説明する。
図1及び図2に示すごとく、本例の積層型圧電素子1は、複数の圧電セラミック層11と複数の内部電極層13、14とを交互に積層してなるセラミック積層体15と、その側面に形成された一対の側面電極17、18とを有する。内部電極層13、14は、いずれか一方の側面電極17、18に電気的に接続している。
セラミック積層体15は、その側面から内方に凹むスリット状の領域に、圧電セラミック層11よりも形状を容易に変化し得る応力緩和部12を有する。そして、応力緩和部12を挟んで隣り合う2つの内部電極層121、122は、いずれも正極側の側面電極17に電気的に接続されている。その他の内部電極層13、14は、交互に異なる側面電極17、18に電気的に接続されている。
本例において、応力緩和部12は、セラミック積層体15の側面から内方に凹んだスリット状の溝部(空間)であり、セラミック積層体15の外周面全周に渡って周方向に形成されている。
次に、本例の積層型圧電素子の製造方法につき、図1〜図9を用いて説明する。
本例においては、グリーンシート作製工程、電極印刷工程、消失スリット印刷工程、圧着工程、積層体切断工程、及び焼成工程を行うことにより、積層型圧電素子を作製する。
以下、製造方法を各工程ごとに説明する。
<グリーンシート作製工程>
まず、圧電材料となるジルコン酸チタン酸鉛(PZT)等のセラミック原料粉末を準備した。具体的には、出発原料としてPb34、SrCO3、ZrO2、TiO2、Y23、及びNb25を準備し、これらの出発原料を目的組成PbZrO3−PbTiO3−Pb(Y1/2Nb1/2)O3となるような化学量論比で秤量し、湿式混合し、温度850℃で5時間仮焼した。次に、仮焼粉をパールミルにより湿式粉砕した。この仮焼粉粉砕物(粒径(D50値):0.7±0.05μm)を乾燥した後、溶剤、バインダ、可塑剤、分散剤等を加えてボールミルにより混合し、得られたスラリーを真空装置内で撹拌機により撹拌しながら真空脱泡、粘度調整をした。
そして、ドクターブレード法により、上記スラリーをキャリアフィルム上に塗布し、厚さ80μmの長尺のグリーンシートを成形した。このグリーンシートを所定の大きさに切断して、幅広のグリーンシート110(図3〜図5)を作製した。
なお、グリーンシートの成形方法としては、本例で用いたドクターブレード法のほか、押出成形法やその他種々の方法を採用することができる。
<電極印刷工程>
次に、図3及び図4に示すごとく、グリーンシート110上に内部電極層となる電極材料130、140を印刷し、第1電極印刷シート31及び第2電極印刷シート32の2種類のシートを形成した。
以下に、電極印刷シート31、32の形成についてさらに説明する。
第1電極印刷シート31の形成に当たっては、図3に示すごとく、グリーンシート110上の印刷領域41において、最終的に内部電極層13となる部分に電極材料130を印刷した。これにより、第1電極印刷シート31を形成した。
また、第2電極印刷シート32の形成に当たっては、第1電極印刷シートと同様に、図4に示すごとく、グリーンシート110上の印刷領域41において、内部電極層14となる部分に電極材料140を印刷した。これにより、第2電極印刷シート32を形成した。
第1電極印刷シート31及び第2電極印刷シート32においては、グリーンシート110上に形成された電極材料130、140がそれぞれ異なる側面に露出している。
なお、本例では、電極材料130、140として、ペースト状のAg/Pd合金を用いた。また、上記以外にも、Ag、Pd、Cu、Ni等の単体、Cu/Ni等の合金を用いることができる。
<消失スリット印刷工程>
また、本例では、製造しようとする積層型圧電素子1のセラミック積層体15の側面にスリット部12(図1及び図2参照)を設けるため、図5に示すごとく、消失スリット印刷シート33を形成する消失スリット印刷工程を行った。
同図に示すごとく、上記のグリーンシート110上の印刷領域41において、最終的にスリット部12となる部分に焼成によって消失する消失材料よりなる消失スリット層120を印刷した。これにより、消失スリット印刷シート33を形成した。
なお、本例では、消失スリット層120を構成する消失材料として、熱変形が小さく、焼成工程によって形成される溝の形状精度を高く維持し得るカーボン粒子よりなる材料を用いた。また、カーボン粒子以外にも、炭化させたパウダー状の炭化有機物粒子を用いることもできる。この炭化有機物粒子は、パウダー状の有機物粒子を炭化して得ることができるほか、炭化させた有機物を粉砕して得ることもできる。さらに、上記有機物としては、樹脂等の高分子材料や、コーン、大豆、小麦粉等の穀物を用いることができる。この場合には、製造コストを抑制することができる。
また、電極印刷工程及び消失スリット印刷工程では、図3〜図5に示すごとく、後工程のユニット切断工程において切断される部分を避けるように間隙42を空けて、電極材料130、140、及び消失スリット層120の印刷を行う。つまり、グリーンシート110上の隣接する印刷領域41の間に間隙42を設けて印刷を行う。
<圧着工程>
次に、図6に示すごとく、形成した第1電極印刷シート31、第2電極印刷シート32、及び消失スリット印刷シート33を所定の順序で各印刷領域41を積層方向に揃えて積層した。このとき、第1電極印刷シート31及び第2電極印刷シート32を交互に積層し、上記スリット部を形成したい位置に消失スリット印刷シート33を挿入して積層した。具体的には、本例においては、第1電極印刷シート31と第2電極印刷シート32との積層構造11層毎に消失スリット印刷シート33を積層し、第1電極印刷シート31及び第2電極印刷シート32とが合計で59枚となるように積層した。
このとき、第1電極印刷シート31と第2電極印刷シート32とは電極材料130と電極材料140とが交互に印刷領域の対向する端面に露出するように積層した。ただし、消失スリット印刷シート33を挟む2つの電極印刷シートとしては、電極材料の形成パターンが同じ印刷シート(第1電極印刷シート31)を用いた。すなわち、図6に示すごとく、消失スリット印刷シート33の上下には、後述の切断工程後に印刷形成された電極材料130が同じ側面に露出するような向きで第1電極印刷シート31を配置した。
また、積層するシートの上端には、印刷を施していないグリーンシート110を積層した。
そして、このようにして積層したシートを100℃で加熱すると共に積層方向に50MPaで加圧し、予備積層体100を形成した。なお、図6においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100を示してある。
<積層体切断工程>
次に、図7〜図9に示すごとく、形成した予備積層体100を切断位置43に沿って積層方向に切断し、中間積層体10を形成した。
なお、予備積層体100の切断は、各中間積層体10ごとに切断してもよいし、複数の中間積層体10を含んで切断してもよい。本例においては、各中間積層体10ごとに切断し、各電極材料130、140及び消失スリット層120が中間積層体10の側面に露出するように切断を行った。
なお、図8及び図9においては、図面作成の便宜のため、実際の積層数を省略した形式で予備積層体100及び中間積層体10を示してある。
<焼成工程>
次に、中間積層体10のグリーンシート110に含有されているバインダ樹脂を90%以上加熱除去した(脱脂)。加熱は、80時間かけて徐々に500℃まで昇温し、5時間保持することにより行った。
次に、脱脂した中間積層体10を焼成した。焼成は、温度1050℃まで12時間かけて徐々に昇温させ、2時間保持後、徐々に冷却することにより行った。
このようにして、図1及び図2に示すごとく、消失スリット層120が消失して形成されたスリット状の応力緩和部12を有するセラミック積層体15が作製される。応力緩和部12は、セラミック積層体15の側面全周に渡ってスリット状の空間を設けてなる。また、同図に示すごとく、作製されたセラミック積層体10は、グリーンシート110が焼結してなる圧電セラミック層11と電極材料130、140により形成された内部電極層13、14とを交互に積層してなる。
そして、焼成後、全面研磨を行って縦6mm×横6mm×高さ4.4mmのセラミック積層体15を作製し、さらに、セラミック積層体15の両側面を挟むように、側面電極17、18を焼き付けた。このとき、各内部電極層13、14は、それぞれ交互に異なる側面の側面電極17、18に電気的に接続され、応力緩和部12を挟む2つの内部電極層121、122は、同じ側の側面電極17に電気的に接続される。そして、本例においては、応力緩和部12を挟む2つの内部電極層121、123が接続されている側の側面電極17を正極とした。
以上のようにして、図1及び図2に示すごとく、複数の圧電セラミック層11と複数の内部電極層13、14とを交互に積層してなるセラミック積層体15と、その側面に形成されたスリット状の応力緩和部12と、セラミック積層体15の側面に形成された一対の側面電極17、18とを有する積層型圧電素子1を作製した。
なお、図1及び図2においては、図面作成の便宜のため、実際の積層数を省略した形式でセラミク積層体15を示してある。さらに図2においては、側面電極を省略して積層型圧電素子1を示してある。
本例においては、上記の製造方法により、スリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がいずれも正極側の側面電極に電気的に接続され、かつ、積層方向の最も外側にある2つの内部電極層13がいずれも正極側の側面電極に電気的に接続された積層型圧電素子1を作製した(図10参照)。これを試料E1とする。
また、試料E1の比較用として、スリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がいずれも負極側の側面電極に電気的に接続され、かつ、試料E1と同様に、積層方向の最も外側にある2つの内部電極層13がいずれも正極側の側面電極に電気的に接続された積層型圧電素子1を作製した(図11参照)。これを試料Ca1とする。
また、試料E1の比較用としてスリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層がそれぞれ異なる側面電極に電気的に接続され、かつ、試料E1と同様に積層方向の最も外側にある2つの内部電極層がいずれも正極側の側面電極に電気的に接続された積層型圧電素子を作製した(図12参照)。これを試料Cb1とする。
また、本例においは、上記と同様の製造方法により、スリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がいずれも正極側の側面電極に電気的に接続され、かつ、積層方向の最も外側にある2つの内部電極層14がいずれも負極側の側面電極に電気的に接続された積層型圧電素子1を作製した(図13参照)。これを試料E2とする。
また、試料E2の比較用として、スリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がいずれも負極側の側面電極に電気的に接続され、かつ、試料E2と同様に、積層方向の最も外側にある2つの内部電極層14がいずれも負極側の側面電極に電気的に接続された積層型圧電素子1を作製した(図14参照)。これを試料Ca2とする。
また、試料E2の比較用としてスリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がそれぞれ異なる側面電極に電気的に接続され、かつ、試料E2と同様に積層方向の最も外側にある2つの内部電極層14がいずれも負極側の側面電極に電気的に接続された積層型圧電素子を作製した(図15参照)。これを試料Cb2とする。
さらに、本例においは、上記の製造方法により、スリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がいずれも正極側の側面電極に電気的に接続され、かつ、積層方向の最も外側にある2つの内部電極層13、14がそれぞれ異なる側面電極に電気的に接続された積層型圧電素子1を作製した(図16参照)。これを試料E3とする。
また、試料E3の比較用として、スリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がいずれも負極側の側面電極に電気的に接続され、かつ、試料E3と同様に、積層方向の最も外側にある2つの内部電極層13、14がそれぞれ異なる側面電極に電気的に接続された積層型圧電素子1を作製した(図17参照)。これを試料Ca3とする。
また、試料E3の比較用としてスリット状の溝部(応力緩和部)12を挟む隣り合う2つの内部電極層121、122がそれぞれ異なる側面電極に電気的に接続され、かつ、試料E3と同様に積層方向の最も外側にある2つの内部電極層13、14がそれぞれ異なる側面電極に電気的に接続された積層型圧電素子1を作製した(図18参照)。これを試料Cb3とする。
なお、図10〜図18においては、図面作成の便宜のため、外部電極及び実際の積層数を省略した形式で積層型圧電素子1を示してある。
次に、上記のようにして作製した積層型圧電素子(試料E1〜試料E3、試料Ca1〜試料Ca3、及び試料Cb1〜試料Cb3)について下記の耐久性試験を行った。
「耐久性試験」
温度200℃の条件下で、各試料の積層型圧電素子に3.1kV/mmの電界を印加してこれを駆動させた。次いで、各試料を、既知の抵抗値をとる抵抗Rに直列につないで回路を構築した。そして、各試料に電界を印加しながら、抵抗Rにかかる電圧(漏れ電流値)をデジタルメータで読み取った。算出される素子(試料)の絶縁抵抗が10MΩを下回った場合を素子の寿命とし、そのときの時間を計測した。耐久性試験は、各試料をそれぞれ5サンプルずつ用いてを行った。
その結果を図19に示す。なお、図19においては、横軸に電界を印加してからの経過時間をとり、絶縁抵抗が10MΩを下回ったときの時間を×印で示してある。
図19より知られるごとく、応力緩和部12を挟んで隣り合う2つの内部電極層121、122がいずれも正極側の側面電極に接続された試料E1〜試料E3の積層型圧電素子1(図10、図13、図16参照)は、少なくとも600時間を超える優れた耐久性を示した。
これらの中でも特に、試料E1のようにセラミック積層体の積層方向における最も外側に位置する2つの内部電極層13がいずれも正極側の側面電極に接続されている場合(図10参照)には、2000hという非常に長い時間作動させても絶縁抵抗が10MΩを下回るサンプルは5サンプル中1つもなかった。
また、試料E2のようにセラミック積層体の積層方向における最も外側に位置する2つの内部電極層14がいずれも負極側の側面電極に接続されている場合(図13参照)には、少なくとも600hを超える十分に優れた耐久性を示し、1100hを超える高い耐久性を占めすものもあった。
また、試料E3のようにセラミック積層体の積層方向における最も外側に位置する2つの内部電極層13、14がそれぞれ異なる側面電極に電気的に接続されている場合(図16参照)にも、少なくとも700hを超える十分に優れた耐久性を示し、約1100hに達する耐久性に非常に優れたものもあった。
これに対し、図11、図14、及び図17に示すごとく、応力緩和部12を挟んで隣り合う2つの内部電極層121、122がいずれも負極側の側面電極に接続された積層型圧電素子1(試料Ca1〜試料Ca3)、及び図12、図15、及び図18に示すごとく、応力緩和部12を挟んで隣り合う2つの内部電極層121、122がそれぞれ異なる側面電極に接続された積層型圧電素子1(試料Cb1〜試料Cb3)においては、最大でも450h程度の駆動で絶縁抵抗が10MΩを下回っており、耐久性が不十分であることがわかる。
以上のように、本例によれば、より確実に絶縁抵抗の低下を防止し、耐久性に優れた積層型圧電素子(試料E1〜試料E3)を作製することができる。
なお、本例においては、焼成時に消失する消失材料を用いて上記応力緩和部を形成したが、消失材料の代わりに、分極又は駆動時に亀裂が生じる材料(亀裂材料)等を用いて応力緩和部を形成することもできる。
また、本発明においては、内部電極部131、141及び控え部135、145と、スリット層12とを図22に示す組み合わせのパターンで形成した。本発明はこのパターンに限定されるものではない。セラミック積層体は、該セラミック積層体を積層方向に透視した場合に、すべての内部電極部が重合する領域である重合部と、少なくとも一部の内部電極部しか重合しない、あるいは全く重合しない領域である非重合部とを有するが、応力緩和部は、上記非重合部19に形成することができる。
内部電極部131、141とスリット層12との組み合わせパターンを図23(a)〜(c)に示す。いずれのパターンで形成しても、本発明の効果は十分に発揮される。
実施例1にかかる、積層型圧電素子の構造を示す説明図。 実施例1にかかる、積層型圧電素子(セラミック積層体)の断面図。 実施例1にかかる、第1電極印刷シートを形成する工程を示す説明図。 実施例1にかかる、第2電極印刷シートを形成する工程を示す説明図。 実施例1にかかる、消失スリット印刷シートを形成する工程を示す説明図。 実施例1にかかる、電極印刷シート及び消失スリット印刷シートを積層する工程を示す説明図。 実施例1にかかる、予備積層体の上面図。 図5のA−A断面を示す断面図。 実施例1にかかる、中間積層体の断面構造を示す説明図。 実施例1にかかる、積層型圧電素子(試料E1)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料Ca1)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料Cb1)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料E2)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料Ca2)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料Cb2)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料E3)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料Ca3)の断面構造の概略図。 実施例1にかかる、積層型圧電素子(試料Cb3)の断面構造の概略図。 実施例1において作製した9種類の積層型圧電素子の耐久性を示す説明図。 セラミック積層体を接合して積層型圧電素子を作製する様子を示す説明図。 セラミック積層体を接合してなる積層型圧電素子の断面構造を示す説明図。 実施例1にかかる、内部電極部とスリット層との形成パターンを示すセラミック積層体の展開説明図。 実施例1にかかる、内部電極部とスリット層との形成パターンのバリエーション(a)〜(c)を示す説明図。
符号の説明
1 積層型圧電素子
11 圧電セラミック層
12 応力緩和部
13 内部電極層
14 内部電極層
15 セラミック積層体
17 側面電極
18 側面電極

Claims (9)

  1. 複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
    上記内部電極層は、いずれか一方の上記側面電極に電気的に接続しており、
    上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状の領域に、上記圧電セラミック層よりも形状を容易に変化し得る応力緩和部を有し、
    該応力緩和部を挟んで隣り合う2つの上記内部電極層は、いずれも正極側の上記側面電極に電気的に接続されていることを特徴とする積層型圧電素子。
  2. 請求項1において、上記応力緩和部は、上記セラミック積層体の側面から内方に凹んだスリット状の溝部であることを特徴とする積層型圧電素子。
  3. 請求項1又は2において、上記積層型圧電素子は、複数の上記圧電セラミック層と複数の上記内部電極層とを一体的に焼成してなること特徴とする積層型圧電素子。
  4. 請求項1又は2において、上記積層型圧電素子は、接着剤により複数の上記セラミック積層体を積層方向に接合してなることを特徴とする積層型圧電素子。
  5. 請求項4において、上記応力緩和部は、上記セラミック積層体同士を接着剤を介して接合する際に、上記セラミック積層体の外周部付近に接着剤を塗布しない非接着部を配設することにより形成してあることを特徴とする積層型圧電素子。
  6. 請求項1〜4のいずれか一項において、上記応力緩和部は、焼成時に消失する消失材料を用いて形成してあることを特徴とする積層型圧電素子。
  7. 請求項1〜4のいずれか一項において、上記応力緩和部は、スリット状の上記領域を上記積層型圧電素子の分極又は駆動時に亀裂が生じる材料によって形成し、上記積層型圧電素子の分極又は駆動時に亀裂を生じさせて形成してあることを特徴とする積層型圧電素子。
  8. 請求項1〜7のいずれか一項において、上記積層型圧電素子の積層方向の最も外側に位置する2つの上記内部電極層は、いずれも正極側の上記側面電極に電気的に接続されていることを特徴とする積層型圧電素子。
  9. 請求項1〜8のいずれか一項において、上記積層型圧電素子は、燃料噴射弁に用いられることを特徴とする積層型圧電素子。
JP2008042112A 2007-02-26 2008-02-22 積層型圧電素子 Expired - Fee Related JP4930410B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008042112A JP4930410B2 (ja) 2007-02-26 2008-02-22 積層型圧電素子
US12/528,677 US20100139621A1 (en) 2007-02-26 2008-02-26 Stacked piezoelectric device
PCT/JP2008/053228 WO2008105381A1 (ja) 2007-02-26 2008-02-26 積層型圧電素子
DE200811000509 DE112008000509T5 (de) 2007-02-26 2008-02-26 Piezoelektrische Stapelvorrichtung

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007046071 2007-02-26
JP2007046071 2007-02-26
JP2008042112A JP4930410B2 (ja) 2007-02-26 2008-02-22 積層型圧電素子

Publications (2)

Publication Number Publication Date
JP2008244458A JP2008244458A (ja) 2008-10-09
JP4930410B2 true JP4930410B2 (ja) 2012-05-16

Family

ID=39721213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008042112A Expired - Fee Related JP4930410B2 (ja) 2007-02-26 2008-02-22 積層型圧電素子

Country Status (4)

Country Link
US (1) US20100139621A1 (ja)
JP (1) JP4930410B2 (ja)
DE (1) DE112008000509T5 (ja)
WO (1) WO2008105381A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101563795B (zh) * 2006-10-20 2011-03-23 京瓷株式会社 压电致动器装置及其制造方法
WO2008053569A1 (en) * 2006-10-31 2008-05-08 Kyocera Corporation Multi-layer piezoelectric element and injection apparatus employing the same
DE102006062076A1 (de) * 2006-12-29 2008-07-10 Siemens Ag Piezokeramischer Vielschichtaktor und Verfahren zu seiner Herstellung
JP4911066B2 (ja) * 2007-02-26 2012-04-04 株式会社デンソー 積層型圧電素子
DE102007015446A1 (de) * 2007-03-30 2008-10-02 Siemens Ag Piezoelektrisches Bauteil mit Sicherheitsschicht und Infiltrationsbarriere und Verfahren zu dessen Herstellung
JP2012019178A (ja) * 2010-07-11 2012-01-26 Nikko Co 圧電素子及び圧電素子製造方法
DE102012103994A1 (de) * 2012-05-07 2013-11-21 Epcos Ag Verfahren zur Herstellung eines Vielschichtbauelements und durch das Verfahren hergestelltes Vielschichtbauelement
JP2019007749A (ja) * 2017-06-20 2019-01-17 ヤマハ株式会社 圧力センサー
DE102019201650A1 (de) * 2019-02-08 2020-08-13 Pi Ceramic Gmbh Verfahren zur Herstellung eines piezoelektrischen Stapelaktors und piezoelektrischer Stapelaktor, vorzugsweise hergestellt nach dem Verfahren

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62271478A (ja) 1986-05-19 1987-11-25 Nec Corp 電歪効果素子の製造方法
JP3045531B2 (ja) * 1990-10-01 2000-05-29 日立金属株式会社 積層型変位素子
JPH04139884A (ja) * 1990-10-01 1992-05-13 Hitachi Metals Ltd 積層型変位素子
JPH11186625A (ja) * 1997-12-24 1999-07-09 Hitachi Ltd 圧電素子
US6653762B2 (en) * 2000-04-19 2003-11-25 Murata Manufacturing Co., Ltd. Piezoelectric type electric acoustic converter
JP2002319715A (ja) * 2001-04-19 2002-10-31 Denso Corp 圧電体素子及びこれを用いたインジェクタ
US20030020377A1 (en) * 2001-07-30 2003-01-30 Ngk Insulators, Ltd. Piezoelectric/electrostrictive element and piezoelectric/electrostrictive device and production method thereof
JP2004111939A (ja) * 2002-08-29 2004-04-08 Ngk Insulators Ltd 積層型圧電素子及びその製造方法
JP2004190653A (ja) * 2002-10-18 2004-07-08 Ngk Insulators Ltd 液体噴射装置
JP2004297041A (ja) * 2003-03-12 2004-10-21 Denso Corp 積層型圧電体素子
US7075217B2 (en) * 2003-04-09 2006-07-11 Face International Corp Laminated piezoelectric transformer
JP4470504B2 (ja) * 2004-02-03 2010-06-02 株式会社デンソー 積層型圧電素子及びその製造方法
JP4876467B2 (ja) * 2004-12-06 2012-02-15 株式会社デンソー 積層型圧電素子
JP4967239B2 (ja) * 2005-02-04 2012-07-04 Tdk株式会社 積層型圧電素子
ATE538502T1 (de) * 2005-02-15 2012-01-15 Murata Manufacturing Co Mehrschichtiges piezoelektrisches bauelement
DE102005026717B4 (de) * 2005-06-09 2016-09-15 Epcos Ag Piezoelektrisches Vielschichtbauelement
JP2006351602A (ja) * 2005-06-13 2006-12-28 Nec Tokin Corp 積層型圧電アクチュエータ素子
DE502005007156D1 (de) * 2005-12-23 2009-06-04 Delphi Tech Inc Verfahren zum Herstellen eines piezoelektrischen Bauteils

Also Published As

Publication number Publication date
DE112008000509T5 (de) 2010-01-07
US20100139621A1 (en) 2010-06-10
WO2008105381A1 (ja) 2008-09-04
JP2008244458A (ja) 2008-10-09

Similar Documents

Publication Publication Date Title
JP4911066B2 (ja) 積層型圧電素子
JP4930410B2 (ja) 積層型圧電素子
JP4470504B2 (ja) 積層型圧電素子及びその製造方法
JP4843948B2 (ja) 積層型圧電素子
JP2002203999A (ja) 積層型圧電体素子とその製造方法
JP4925825B2 (ja) 積層型電子部品及びこれを用いた噴射装置
JP2009200359A (ja) 積層型圧電素子
JP2005005680A (ja) 圧電アクチュエータ
JP3730893B2 (ja) 積層型圧電素子及びその製法並びに噴射装置
JP5974598B2 (ja) 圧電素子ユニット
JP2009076760A (ja) 積層型圧電素子及びその製造方法
JP2007019420A (ja) 積層型圧電素子
JP2009200358A (ja) 積層型圧電素子
JP2009123750A (ja) 積層型圧電素子
JP4373643B2 (ja) 積層型圧電素子及びその製法並びに噴射装置
JP2011009269A (ja) 圧電材料、積層型圧電素子及びその製造方法、ユニット接合積層型圧電素子
JP5200331B2 (ja) 積層型圧電素子
JP2005101274A (ja) 圧電セラミックスおよびこれを用いた積層型圧電素子並びに噴射装置
CN100587989C (zh) 叠层型电子部件及使用其的喷射装置
JP6809822B2 (ja) 圧電アクチュエータ
JP2010225911A (ja) 積層型圧電素子
JP4925563B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP2004274029A (ja) 圧電アクチュエータ
JP4868707B2 (ja) 積層型圧電素子および噴射装置
JP2013211432A (ja) 積層型圧電素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R151 Written notification of patent or utility model registration

Ref document number: 4930410

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees