JP2009200359A - 積層型圧電素子 - Google Patents

積層型圧電素子 Download PDF

Info

Publication number
JP2009200359A
JP2009200359A JP2008042105A JP2008042105A JP2009200359A JP 2009200359 A JP2009200359 A JP 2009200359A JP 2008042105 A JP2008042105 A JP 2008042105A JP 2008042105 A JP2008042105 A JP 2008042105A JP 2009200359 A JP2009200359 A JP 2009200359A
Authority
JP
Japan
Prior art keywords
slit
ceramic
ceramic layer
layer
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008042105A
Other languages
English (en)
Inventor
Akira Fujii
章 藤井
Akio Iwase
昭夫 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008042105A priority Critical patent/JP2009200359A/ja
Priority to DE200910001090 priority patent/DE102009001090A1/de
Publication of JP2009200359A publication Critical patent/JP2009200359A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/053—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by integrally sintering piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/503—Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane orthogonal to the stacking direction, e.g. polygonal or circular in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/508—Piezoelectric or electrostrictive devices having a stacked or multilayer structure adapted for alleviating internal stress, e.g. cracking control layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Fuel-Injection Apparatus (AREA)

Abstract

【課題】変位性能の低下を抑制しつつ、絶縁破壊の発生を抑制できる積層型圧電素子を提供する。
【解決手段】複数の圧電セラミック層２と複数の内部電極層３、４とを交互に積層してなるセラミック積層体１９と、その側面１９５に形成された一対の側面電極１１、１２とを有する積層型圧電素子１である。セラミック積層体１９は、その側面１９５から内方に凹むスリット状のスリット溝部１５を有する。スリット溝部１５を含む圧電セラミック層をスリットセラミック層２５とすると、スリットセラミック層２５は、これを除くその他の圧電セラミック層２の厚みの２倍を超える厚みで形成されている。また、スリットセラミック層２５に隣接する圧電セラミック層を隣接セラミック層とすると、隣接セラミック層は、これとスリットセラミック層２５とを除くその他の圧電セラミック層２よりも大きな厚みで形成されている。
【選択図】図１

Description

本発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有し、上記セラミック積層体の側面から内方に凹むスリット状の溝部が形成された積層型圧電素子に関する。
従来より、燃料噴射弁の駆動源等には、積層型圧電素子が用いられている。積層型圧電素子は、例えば内部電極と圧電セラミックとが交互に多数枚積層されたセラミック積層体に、上記内部電極と交互に電気的に接続される一対の外部電極を接合してなる。
上記積層型圧電素子は、特に燃料噴射弁等の用途においては、過酷な条件の下で長期間に渡って使用される。そのため、例えば、側面の電気的な絶縁性を向上させるため、内部電極の端部の一部を内方に控えた電極控え部を有するセラミック積層体が広く採用されている。
ところが、絶縁性を向上させるために上記のごとく電極控え部を形成すると、上記セラミック積層体において、電圧を印加したときに、変形する部分と変形し難い部分とが生じ、その境界部に応力集中が起こって素子にクラックが発生するおそれがあった。
応力集中によるクラックの発生を回避するために、セラミック積層体の側面に、積層方向に対して所定の間隔で形成されたスリット状の溝部を有する積層型圧電素子が開発されている。
しかし、溝部を形成した場合においても、該溝部に電圧が印加されたときに、溝部の先端からクラックが発生するおそれがあり、これを回避するためには、溝部の深さを内部電極の電極控え部の距離よりも大きくする必要があった。
また、溝部を挟む内部電極を同一極とした積層型圧電素子が開発されている（特許文献１参照）。
しかしながら、溝部を挟む内部電極を同じ極にすると、溝部にはほとんど電圧がかからなくなり、全く変位しなくなるため、せん断方向に応力が発生し、結局クラックが発生してしまう。
特開２００６−２１６８５０号公報
上記のように、溝部を挟む２つの内部電極を同一極にすると、溝部に選択的（優先的に）クラックが入るようになる。よって積層型圧電素子の圧電活性層にクラックが生じることを防止でき、耐久性を向上できると考えられていた。
しかしながら、実際には、溝部にクラックが生じていない状態であっても、十分な絶縁性を得ることはできず、依然として絶縁抵抗が低下してショートが発生してしまうという問題があった。
本発明はかかる従来の問題点に鑑みてなされたものであって、変位性能の低下を抑制しつつ、絶縁破壊の発生を抑制できる積層型圧電素子を提供しようとするものである。
第１の発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
上記内部電極層は、導電性を有する内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周面よりも内方に所定の控え距離で控えた控え部とを有し、上記内部電極部においていずれか一方の上記側面電極に交互に電気的に接続しており、
上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状のスリット溝部を有し、
該スリット溝部は、上記セラミック積層体において積層された複数の上記圧電セラミック層のうち一部の上記圧電セラミック層に形成されており、
上記スリット溝部を含む上記圧電セラミック層をスリットセラミック層とすると、該スリットセラミック層は、該スリットセラミック層を除くその他の上記圧電セラミック層の厚みの２倍以上の厚みで形成されていることを特徴とする積層型圧電素子にある（請求項１）。
即ち、本願発明者らは、積層型圧電素子にスリット溝部を形成する際の不具合に関して鋭意研究した結果、スリット溝部に隣接する負極層と該負極層に隣接する正極層に挟まれる圧電セラミック層が最も早く絶縁抵抗が低下することを発見するに至った。
この詳細に関して説明するために、まず、一般的な積層型圧電素子の絶縁抵抗低下について説明する。
一般に、積層型圧電素子に高温で高電界を印加し続けると、負極側から低抵抗領域が広がっていく現象が現れる。この原因は、例えば積層型圧電素子を一体焼成により作製した場合において、この一体焼成時に圧電セラミック層へ拡散したイオン状態で存在する導電性金属イオンが、マイナス電極から放出される電子により金属化されることによるものである。上記現象により、正極層と負極層との間の積層方向の電界強度分布が均一ではなくなってしまう。つまり、低抵抗領域の電界強度が低下し、相対的に低抵抗領域以外の電界強度が上昇する。したがって、この電界強度の上昇が絶縁抵抗の劣化を加速させてしまうことになる。また、上記低抵抗領域の広がりは、水分の存在により加速される。
具体的には、例えば、一体焼成時に、ＡｇＰｄ電極等からなる内部電極形成領域からＰＺＴ等からなる圧電セラミック層へ拡散したＡｇ+イオンが駆動時に負極層から放出される電子により金属化されることにより低抵抗領域を形成し、さらにこの低抵抗領域が正極層側へ向かって成長するという現象が起こる（Ａｇ+＋ｅ-→Ａｇ金属）。
特に、スリット溝部を有する積層型圧電素子の場合、スリット溝部は水分が存在する外部に通ずる通路となりうるため、スリット溝部に最も隣接する負極層は特に低抵抗領域の広がり現象が顕著となる。
従って、スリット溝部に隣接する負極層と該負極層に隣接する正極層に挟まれる圧電セラミック層が最も早く絶縁抵抗が低下する。即ち、絶縁抵抗の低下は、上記スリット溝部を挟んで隣り合う２つの内部電極層のうち少なくとも一方が負極である場合に起こり易い。そして、該負極側の上記内部電極層と、これに近隣する正極側の上記内部電極層との間で絶縁抵抗の低下が起こり、ショート等の不具合が発生し易くなると考えられる。
本願発明者らは、上記のごとく、スリット溝部を有する積層型圧電素子における絶縁抵抗の低下機構を解明し、本願発明に至った。
即ち、上記第１の発明の積層型圧電素子においては、上記スリットセラミック層は、スリットセラミック層は、該スリットセラミック層を除くその他の上記圧電セラミック層の厚みの２倍を超える厚みで形成されている。即ち、上記スリットセラミック層を挟む一対の内部電極層間の距離は、その他の上記圧電セラミック層を挟む一対の内部電極層間の距離の２倍よりも大きくなっている。
そのため、上記積層型圧電素子においては、上記スリット溝部から、上記スリットセラミック層を挟んで該スリットセラミック層に隣接する一対の上記内部電極層（以下、適宜「第１隣接電極層」という）までの距離を大きくすることができる。それ故、上記スリット溝部から水分が進入したときに導電性金属のイオン化が比較的進行しやすい上記第１隣接電極層の上記内部電極部（以下適宜「第１内部電極部」という）における上記導電性金属のイオン化を抑制することができる。また、たとえ上記導電性金属がイオン化したとしても、厚みが大きいため上記スリットセラミック層の絶縁抵抗は低下し難く、絶縁破壊の発生を抑制することができる。そのため、上記積層型圧電素子は、ショートが起こり難くなり、優れた耐久性を示すことができる。
また、上記積層型圧電素子においては、上記スリットセラミック層を挟んで該スリットセラミック層に隣接する一対の上記内部電極層（第１隣接電極層）をそれぞれ異なる上記側面電極に電気的に接続させることができる。そのため、上記スリットセラミック層にも、その他の上記圧電セラミック層と同様に電界を印加させることができ、上記スリットセラミック層も変位させることができる。それ故、変位性能の低下を抑制することができる。
このように、上記第１の発明によれば、変位性能の低下を抑制しつつ、絶縁破壊の発生を抑制できる積層型圧電素子を提供することができる。
第２の発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
上記内部電極層は、導電性を有する内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周面よりも内方に所定の控え距離で控えた控え部とを有し、上記内部電極部においていずれか一方の上記側面電極に交互に電気的に接続しており、
上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状のスリット溝部を有し、
該スリット溝部は、上記セラミック積層体において積層された複数の上記圧電セラミック層のうち一部の上記圧電セラミック層に形成されており、
上記スリット溝部を含む上記圧電セラミック層をスリットセラミック層とし、該スリットセラミック層に上記内部電極層を介して隣接する一対の上記圧電セラミック層を隣接セラミック層とすると、上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも大きな厚みで形成されていることを特徴とする積層型圧電素子にある（請求項５）。
上記第２の発明の積層型圧電素子において、上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも大きな厚みで形成されている。即ち、上記隣接セラミック層を挟む一対の上記内部電極層間の距離は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層を挟む一対の上記内部電極層間の距離よりも大きくなっている。
したがって、上記スリット溝部を積層方向に挟んで対向する一対の上記内部電極層のうち、上記スリット溝部の最も近くに形成された一対の内部電極層を第１隣接電極層、該第１隣接電極層の内部電極部を第１内部電極部とし、また、上記スリット溝部に２番目に近い位置に形成された一対の内部電極層を第２隣接電極層、該第２隣接電極層の内部電極部を第２内部電極部とすると、上記積層型圧電素子においては、上記スリット溝部から上記第２内部電極層までの距離を大きくすることができるため、上記スリット溝部から水分が進入したときに導電性金属のイオン化が比較的進行しやすい上記第２内部電極部における上記導電性金属のイオン化を抑制することができる。また、たとえ上記導電性金属がイオン化したとしても、厚みが大きいため上記隣接セラミック層の絶縁抵抗は低下し難く、絶縁破壊の発生を抑制することができる。そのため、上記積層型圧電素子は、ショートが起こり難くなり、優れた耐久性を示すことができる。
また、上記積層型圧電素子においては、上記第１の発明と同様に、上記スリットセラミック層を挟んで該スリットセラミック層に隣接する一対の上記内部電極層（第１隣接電極層）をそれぞれ異なる上記側面電極に電気的に接続させることができる。そのため、上記スリットセラミック層にも、その他の上記圧電セラミック層と同様に電界を印加させることができ、上記スリットセラミック層も変位させることができる。それ故、変位性能の低下を抑制することができる。
このように、上記第２の発明によれば、変位性能の低下を抑制しつつ、絶縁破壊の発生を抑制できる積層型圧電素子を提供することができる。
第３の発明は、複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
上記内部電極層は、導電性を有する内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周面よりも内方に所定の控え距離で控えた控え部とを有し、上記内部電極部においていずれか一方の上記側面電極に交互に電気的に接続しており、
上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状のスリット溝部を有し、
該スリット溝部は、上記セラミック積層体において積層された複数の上記圧電セラミック層のうち一部の上記圧電セラミック層に形成されており、
上記スリット溝部を含む上記圧電セラミック層をスリットセラミック層とし、該スリットセラミック層を挟み、上記内部電極層を介して上記スリットセラミック層に隣接する上記圧電セラミック層を隣接セラミック層とすると、上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも絶縁抵抗が高くなっていることを特徴とする積層型圧電素子にある（請求項１１）。
上記第３の発明の積層型圧電素子においては、上記のごとく上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも絶縁抵抗が高くなっている。
したがって、上記スリット溝部を積層方向に挟んで対向する一対の上記内部電極層のうち、上記スリット溝部の最も近くに形成された一対の内部電極層を第１隣接電極層、該第１隣接電極層の内部電極部を第１内部電極部とし、また、上記スリット溝部に２番目に近い位置に形成された一対の内部電極層を第２隣接電極層、該第２隣接電極層の内部電極部を第２内部電極部とすると、上記積層型圧電素子においては、たとえ上記スリット溝部から水分が進入して上記第１内部電極部及び／又は上記第２内部電極部における上記導電性金属がイオン化したとしても、上記のごとく絶縁抵抗が高くなっているため、上記スリットセラミック層及び／又は上記隣接セラミック層の絶縁抵抗は低下し難く、絶縁破壊の発生を抑制することができる。そのため、上記積層型圧電素子は、ショートが起こり難くなり、優れた耐久性を示すことができる。
また、上記積層型圧電素子においては、上記第１の発明と同様に、上記スリットセラミック層を挟んで該スリットセラミック層に隣接する一対の上記内部電極層（第１隣接電極層）をそれぞれ異なる上記側面電極に電気的に接続させることができる。そのため、上記スリットセラミック層にも、その他の上記圧電セラミック層と同様に電界を印加させることができ、上記スリットセラミック層も変位させることができる。それ故、変位性能の低下を抑制することができる。
このように、上記第３の発明によれば、変位性能の低下を抑制しつつ、絶縁破壊の発生を抑制できる積層型圧電素子を提供することができる。
次に、本発明の好ましい実施の形態について説明する。
上記圧電セラミック層は、例えばＰＺＴ等の圧電特性を有するセラミックス材料で形成することができる。
上記内部電極層は、導電性金属を主成分とする内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周側面よりも内方に所定の距離で控えた控え部とを有する。
上記導電性金属としては、例えば、銀、金、銀パラジウム合金、及び白金等を採用することができる。
また、上記セラミック積層体は、該セラミック積層体の外周側面から内方に凹んだスリット状のスリット溝部を有している。
以下、図面を用いて上記控え部及びスリット溝部について説明する。
図２に、積層型圧電素子の断面図（スリット溝部周囲の断面図）を示す。図２及び後述の積層型圧電素子の断面図（図１２、図１３、図１５、図１９、及び図２０）においては、セラミック積層体と該セラミック積層体の側面を挟んで形成された一対の側面電極とを積層方向に切断する積層型圧電素子の断面図を示す。即ち、一対の側面電極が形成された側面で積層型圧電素子を積層方向に切断する断面図を示す。
図２に示すごとく、積層型圧電素子１において、セラミック積層体１９は、圧電セラミック層２と内部電極層３、４とが交互に複数積層してなる。内部電極層３、４は、導電性を有する内部電極部３１、４１と、その外周端部３１５、４１５がセラミック積層体１９の外周面１９５よりも内方に所定の控え距離ａで控えた控え部３２、４２とを有している。
上記控え距離ａは、積層方向と略垂直な方向における控え部３２、４２の距離であり、セラミック積層体１９の断面において、内部電極部３１、４１の外周端部３１５、４１５からセラミック積層体１９の側面１９５までの最短距離で示すことができる。
また、図２に示すごとく、セラミック積層体１９は、該セラミック積層体１９の側面１９５から内方に所定の深さで凹むスリット溝部１５を有している。
スリット溝部１５の深さは、図３に示すごとく、積層方向と略垂直な方向におけるスリット溝部１５の距離ｂであり、セラミック積層体１９の断面において、セラミック積層体１９の側面１９５からスリット溝部１５の先端１５５までの距離で示すことができる。
上記スリット溝部は、上記セラミック積層体の積層方向に所定の間隔又は間隔を変えて複数設けることができ、上記セラミック積層体の積層方向に累積する応力を緩和することができる。この間隔内にある積層数が少ないと、電圧を印加したときに発生する累積応力の絶対値が小さくなり、そもそもクラックが発生し難くなる。その結果、上記セラミック積層体にスリット溝部を形成する必要性自体がほとんどなくなってしまうおそれがある。さらに、スリット溝部を形成することによる圧電不活性部の増加が変位性能の低下を招くおそれがある。そのため、上記セラミック積層体は、１０層以上の内部電極層を有することが好ましい。また、同様の理由から、上記スリット溝部を形成する積層方向の間隔は、内部電極層１０層以上であることが好ましい。即ち、上記スリット溝部を含む上記スリットセラミック層は、少なくとも上記内部電極層１０層以上の間隔をあけて複数形成されていることが好ましい（請求項３、請求項９、及び請求項１４）。１０層未満の間隔で形成されている場合、スリット溝部を形成することによる圧電不活性部の増加が変位性能の低下を招くおそれがある。また、上記スリット溝部を含む上記スリットセラミック層は、内部電極層５０層以下の間隔で形成されていることが好ましい。５０層を超える間隔で形成されている場合には、上記スリット溝部による応力緩和効果が十分に得られなくなるおそれがある。なお、上記スリットセラミック層を、上記のごとく少なくとも上記内部電極層１０層以上の間隔をあけて複数形成することは、結局、上記スリット溝部を上記セラミック積層体の積層方向に少なくとも上記内部電極層１０層以上の間隔をあけて形成することと同意である。
また、上記積層型圧電素子の積層方向の断面において、上記スリット溝部は、上記控え距離よりも大きな深さで形成されていることが好ましい（請求項４、請求項１０、及び請求項１５）。
この場合には、上記スリット溝部が、電圧印加時に上記セラミック積層体における変形し易い部分と変形し難い部分との境界部に生じる応力集中をより充分に緩和することができ、また、スリット溝部の先端に発生する応力も積層型圧電体に印加される圧縮方向の与圧荷重によって低減することができる。
しかし、上記スリット溝部を上記控え部の上記控え距離よりも大きな深さで形成すると、上述のごとく応力集中をより充分に緩和できる反面、上記スリット溝部に水分が進入した場合に、この水分が積層型圧電素子内に進入することにより、上記第１隣接電極層における上記第１内部電極部の上記外周端部周辺及び／又は上記第２隣接電極層の上記第２内部電極部の上記外周端部周辺等に拡散していた上記導電性金属がよりイオン化し易くなり、絶縁破壊が起こり易くなるという相反する効果が生じる。
このような積層型圧電素子において、上記第１の発明のように上記スリットセラミック層の厚みを大きくしたり、上記第２の発明のように上記隣接セラミック層の厚みを大きくしたり、上記第３の発明のように上記スリットセラミック層の絶縁抵抗及び／又は上記隣接セラミック層の絶縁抵抗を大きくしたりすることによって、上述の絶縁破壊の抑制効果がより顕著になる。
また、上記内部電極層には上記控え部が形成されている。そのため、上記セラミック積層体は、該セラミック積層体を積層方向に透視した場合に、すべての上記内部電極部が重合する領域である圧電活性領域と、少なくとも一部の上記内部電極部しか重合しない、あるいは全く重合しない領域である圧電不活性領域とを有する。
上記スリット溝部は、少なくとも一部の上記内部電極部しか重合しない領域に形成されていることが好ましい。この場合には、電圧印加時に上記セラミック積層体の内部に生じうる応力集中をより充分に緩和することができる。
また、上記スリットセラミック層は、圧電セラミック層の材料となるグリーンシートの間に消失材料を挟み込んで形成されるため、同じ厚みのシートを用いて積層体を製造する一般的な工法においては、その他の上記圧電セラミク層の２倍の厚みで形成されることになる。
上記第１の発明においては、上記スリットセラミック層は、該スリットセラミック層を除くその他の上記圧電セラミック層の厚みの２倍を超える厚みで形成されている。これにより、上記のごとく絶縁破壊の発生を抑制することができる。なお、上記積層型圧電素子においては、上記セラミック積層体の積層方向の両端に内部電極層を含まないダミー層等を形成することができるが、この場合には、上述のスリットセラミック層を除くその他の上記圧電セラミック層に、ダミー層は含まない。即ち、上述のスリットセラミック層を除くその他の上記圧電セラミック層は、一対の内部電極層に挟まれた圧電セラミック層である。
上記スリットセラミック層の厚みが上述のその他の上記圧電セラミック層の厚みの２倍以下の場合には、絶縁破壊の発生を充分に抑制することができなくなるおそれがある。より好ましくは、上記スリットセラミック層の厚みは上述のその他の上記圧電セラミック層の厚みの２．５倍以上がよい。
また、上記スリットセラミック層の厚みは、該スリットセラミック層を除くその他の上記圧電セラミック層の厚みの４倍以下であることが好ましい（請求項２）。
４倍を超える場合には、上記スリットセラミック層が変位し難くなり、上記積層型圧電素子全体の変位性能が低下するおそれがある。より好ましくは、上記スリットセラミック層の厚みは、上述のその他の上記圧電セラミック層の厚みの３．５倍以下がよい。
次に、第２の発明において、上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも大きな厚みで形成されている。上記隣接セラミック層の厚みがその他の上記圧電セラミック層の厚み以下の場合には、比較的上記絶縁破壊が起こり易くなるおそれがある。より好ましくは、上記隣接セラミック層の厚みは、上述のその他の上記圧電セラミック層の厚み１．２倍以上がよい。
なお、この場合にも、上述の隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層に、上記ダミー層は含まない。即ち、上述の隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層は、一対の内部電極層に挟まれた圧電セラミック層である。
上記隣接電極層の厚みは、該隣接電極層と上記スリットセラミック層とを除くその他の上記圧電セラミック層の厚みの２倍以下であることが好ましい（請求項６）。
上記隣接電極層の厚みが上述のその他の圧電セラミック層の厚みの２倍を超える場合には、上記隣接電極層が変位し難くなり、上記積層型圧電素子全体の変位性能が低下するおそれがある。より好ましくは、上記隣接電極層の厚みは上述のその他の圧電セラミック層の厚みの１．８倍以下がよい。
また、上記第２の発明においては、上記スリットセラミック層は、該スリットセラミック層及び上記隣接セラミック層を除くその他の上記圧電セラミック層の厚みの２倍を超える厚みで形成されていることが好ましい（請求項７）。
この場合には、上記隣接セラミック層だけでなく、上記スリットセラミック層における絶縁破壊の発生を抑制することができる。そのため、上記積層型圧電素子の耐久性をより向上させることができる。
また、上記スリットセラミック層の厚みは、該スリットセラミック層と上記隣接セラミック層とを除くその他の上記圧電セラミック層の厚みの４倍以下であることが好ましい（請求項８）。その臨界意義については、上記第１の発明と同様であり、より好ましくは、上記スリットセラミック層の厚みは、該スリットセラミック層と上記隣接セラミック層とを除くその他の上記圧電セラミック層の厚みの２．５倍以上、３．５倍以下がよい。
次に、上記第３の発明において、上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも絶縁抵抗が高くなっている。なお、この場合においても、上述の隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層に、上記ダミー層は含まない。即ち、上述の隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層は、一対の内部電極層に挟まれた圧電セラミック層である。
好ましくは、上記スリットセラミック層及び／又は上記隣接セラミック層と、該隣接セラミック層及び／又は上記スリットセラミック層を除くその他の上記圧電セラミック層は組成の異なる圧電セラミック材料からなり、上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層及び／又は上記スリットセラミック層を除くその他の上記圧電セラミック層よりも絶縁抵抗が高い圧電セラミック材料からなることがよい（請求項１２）。
また、好ましくは、上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも高密度の圧電セラミック材料からなることがよい（請求項１３）。
これらの場合には、その他の上記圧電セラミック層よりも絶縁抵抗の大きな上記スリットセラミック層及び／又は上記隣接セラミック層を簡単に形成することできる。
上記圧電セラミック層の絶縁抵抗は、例えば次のようにして測定することができる。
まず両側面にある側面電極を研磨等の方法にて削除し、それぞれの内部電極層を孤立させる。次に、抵抗を測る層の両側にあたる内部電極層の露出部に、２００Ｖの電源に通じた針状のピンをあて、これと直列に配した抵抗の電流を読むことにより、該当する層の抵抗値を計測することが出来る。この場合、電流値はコンデンサの充電カーブに従って変化するので、例えば２分後の電流値から抵抗値を決める。また温度の影響を受けることから、例えば２０℃±２℃などの定温環境で測定した方がよい。
また、上記圧電セラミック層の密度は例えば次のようにして測定することができる。
即ち、該当する部位を切削にて切り出し、重量と寸法を電子天秤、工具顕微鏡等を用い計測し、算出するか、あるいは水銀比重法にて計測する。
上記圧電セラミック層は、一般にＰＺＴ材料等からなるグリーンシートを焼結させて形成することができる。
上記のごとく絶縁抵抗が高い上記圧電セラミック材料からなる上記スリットセラミック層及び／又は上記隣接セラミック層は、例えば、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層をＰＺＴ材料で形成し、上記スリットセラミック層及び／又は上記隣接セラミック層を、ＰＺＴ材料の母材にＦｅ、Ｃｒ、Ｎｉ、Ｍｎ等のようにＰＺＴ材料をハード化させる材料を添加した圧電材料で形成することにより実現できる。ＰＺＴ材料をハード化させる材料は、例えばＦｅ、Ｃｒ、Ｎｉ、Ｍｎ等の酸化物から選ばれる少なくとも一種をＰＺＴ材料１００重量部に対して０．００１〜３０重量部添加することができる。添加量が０．００１重量部未満の場合には、絶縁抵抗を充分に高めることができなくなるおそれがある。一方、３０重量部を越える場合には、変位性能に悪影響を及ぼすおそれがある。添加量は、より好ましくは２０重量部以下がよく、さらに好ましくは１０重量部以下がよい。
また、高密度の圧電セラミック材料からなる上記スリットセラミック層及び／又は上記隣接セラミック層は、例えば該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層の形成に用いるＰＺＴ材料よりも粒径が小さく、より低温で焼結させたＰＺＴ材料を用いることにより実現できる。具体的には、上記のその他の上記圧電セラミック層の形成に用いるＰＺＴ材料よりも、粉砕粒度を０．２〜０．８倍にし、焼成温度を５０℃〜２００℃低下させても同一の比重で作製できるようなＰＺＴ材料を用いることができる。
粉砕粒度が０．２未満の場合又は焼成温度の下げ幅が２００℃を越えるようなＰＺＴ材料を用いた場合には、焼成時にはふたつの材料を一体で且つ同一温度で焼成するため、密度が高くなりすぎて、上記隣接セラミック層にクラックが発生し易くなるおそれがある。一方、粉砕粒度が０．８倍を超える場合又は焼成温度の下げ幅が５０℃未満の材料を用いた場合には、充分に密度を上げることができなくなるおそれがある。
また、高密度の圧電セラミック材料からなる上記スリットセラミック層及び／又は上記隣接セラミック層を形成するその他の方法としては、ＰＺＴ材料の作製時に、原料にＮｂ2Ｏ5、Ｍｎ2Ｏ3、Ｍｎ2Ｏ5等の添加剤を加えて作製したＰＺＴ材料を用いて上記スリットセラミック層及び／又は上記隣接セラミック層を形成する方法がある。添加剤は１種以上を用いることができる。
Ｎｂ2Ｏ5を用いる場合には、ＰＺＴ組成から０．０１〜５ｗｔ％だけ過剰量のＮｂ2Ｏ5を用いることができる。
Ｍｎ2Ｏ3及び／又はＭｎ2Ｏ5を用いる場合には、ＰＺＴ組成から０．０１〜１ｗｔ％だけ過剰量のＭｎ2Ｏ3及び／又はＭｎ2Ｏ5を用いることができる。
（実施例１）
次に、本発明の積層型圧電素子の実施例につき、図１〜図７を用いて説明する。
図１及び図２に示すごとく、本例の積層型圧電素子１は、複数の圧電セラミック層２と複数の内部電極層３、４とを交互に積層してなるセラミック積層体１９と、その外周側面１９５に形成された一対の側面電極１１、１２とを有する。
内部電極層３、４は、導電性を有する内部電極部３１、４１と、その外周端部３１５、４１５がセラミック積層体１９の外周面１９５よりも内方に所定の控え距離で控えた控え部３２、４２とを有し、内部電極部３１、４１においていずれか一方の側面電極１１、１２に交互に電気的に接続している。
セラミック積層体１９は、その側面１９５から内方に凹むスリット状のスリット溝部１５を有している。スリット溝部１５は、セラミック積層体１９において積層された複数の圧電セラミック層のうち一部の上記圧電セラミック層に形成されている。スリット溝部１５は、セラミック積層体１９の積層方向に所定の間隔で複数形成されている。
本例においては、スリット溝部１５を含む圧電セラミック層をスリットセラミック層２５とすると、スリットセラミック層２５は、このスリットセラミック層２５を除くその他の圧電セラミック層２の厚みｄの２倍を超える厚みｃ（ｃ＞２×ｄ）で形成されている。
以下、本例の積層型圧電素子１についてさらに詳細に説明する。
図１に示すごとく、本例の積層型圧電素子１において、圧電セラミック層２はジルコン酸チタン酸鉛（ＰＺＴ）からなり、内部電極部３１、４１は銀・パラジウム合金（Ａｇ／Ｐｄ合金）よりなる。また、側面電極１１、１２は銀からなる。
本例において、図１及び図２に示すごとく、内部電極層３、４は、セラミック積層体１９における一対の側面電極１１、１２が形成された２側面のうち一方の側面側に控え部３２、４２を有している。即ち、内部電極部３１、４１の外周端部３１５、４１５は、一対の側面電極１１、１２のうちの一方が形成された側面には露出しておらず、セラミック積層体１９の外周側面１９５よりも内方に所定の距離ａで控えた控え部３２、４２が形成されている。本例においては、セラミック積層体１９の外周側面１９５からの控え距離ａを０．４ｍｍに設定してある。
また、上述のごとく、内部電極層３、４に控え部３２、４２が形成されているため、図２に示すごとく、すべての内部電極部３１、４１が重合する領域である圧電活性領域１３と、少なくとも一部の内部電極部３１、４１しか重合しない、あるいは全く重合しない領域である圧電不活性領域１４とを有する。セラミック積層体１９を積層方向に透視した場合には、図３に示すごとく、セラミック積層体１９の外周側面１９５より内方に圧電活性領域１３が形成され、セラミック積層体１９の外周側面１９５側であって、側面電極が形成される側面の近傍に圧電不活性領域１４が形成される。同図においては、圧電活性領域１３、即ちすべての内部電極部が重合する領域を細かいドットハッチングで示し、圧電活性領域１４、即ち少なくとも一部の内部電極部しか重合しない、あるいは全く重合しない領域を粗いドットハッチングで示してある。そして、内部電極部の外周端部３１５、４１５の位置を点線で示してある。
また、図４に、セラミック積層体を積層方向に透視して任意の内部電極層３（４）を見た図を示してある。同図においては、内部電極部３１（４１）が形成された領域を斜線のハッチングで示し、その外周端部３１５（４１５）を実線で示してある。また、同図には、セラミック積層体を積層方向に透視したときに、スリット溝部の先端位置１５５が内部電極層３（４）上に重なる位置を点線で示してある。
図２及び図４に示すごとく、本例において、セラミック積層体１９の外周側面１９５から所定の深さｂで内方に凹んだスリット溝部１５は少なくとも圧電不活性領域１４に形成され、スリット溝部の先端（内方側端部）１５５は、圧電活性領域１３に達している。本例において、スリット溝部１５の深さ、即ちセラミック積層体の側面１９５からスリット溝部１５の先端１５５までの距離ｂは０．６ｍｍに設定してある。
本例の積層型圧電素子１においては、上記のごとく、控え距離ａが０．４ｍｍに設定され、スリット溝部１５の深さｂが０．６ｍｍに設定されているため、図２及び図４に示すごとく、セラミック積層体１９を積層方向に透視した場合には、内部電極部とスリット溝部とがそれぞれ外周端部３１５、４１５側及び先端１５５側で、約０．２ｍｍの幅で重合する重合領域１８を有している（図４参照）。
また、本例において、スリット溝部１５を含むスリットセラミック層２５は、セラミック積層体１９の積層方向に所定の間隔で形成されており、内部電極層１０層以上５０層以下の間隔をあけて積層方向に複数形成されている。
また、本例において、図２に示すごとく、スリットセラミック層２５の厚みｃは、このスリットセラミック層２５を除くその他の圧電セラミック層２の厚みｄの２．５倍になっている。
また、図１に示すごとく、セラミック積層体１９においては、圧電セラミック層２と内部電極層３、４とが交互に積層されているが、セラミック積層体１９の両端には、内部電極層を含まないダミー層２９が形成されている。このダミー層２９は、圧電セラミック層２と同様のＰＺＴからなる。
以下、本例の積層型圧電素子１の製造方法につき、説明する。
本例においては、グリーンシート作製工程、電極印刷工程、消失材料印刷工程、圧着・切断工程、及び焼成工程を行うことにより、積層型圧電素子を作製する。
以下、製造方法を各工程ごとに説明する。
＜グリーンシート作製工程＞
まず、圧電材料となるジルコン酸チタン酸鉛（ＰＺＴ）等のセラミック原料粉末を準備した。具体的には、出発原料としてＰｂ3Ｏ4、ＳｒＣＯ3、ＺｒＯ2、ＴｉＯ2、Ｙ2Ｏ3、及びＮｂ2Ｏ5を準備し、これらの出発原料を目的組成ＰｂＺｒＯ3−ＰｂＴｉＯ3−Ｐｂ(Ｙ1/2Ｎｂ1/2)Ｏ3となるような化学量論比で秤量し、湿式混合し、温度８５０℃で５時間仮焼した。次に、仮焼粉をパールミルにより湿式粉砕した。この仮焼粉粉砕物（粒径（Ｄ50値）：０．７±０．０５μｍ）を乾燥した後、溶剤、バインダ、可塑剤、分散剤等を加えてボールミルにより混合し、得られたスラリーを真空装置内で撹拌機により撹拌しながら真空脱泡、粘度調整をした。
そして、ドクターブレード法により、上記スラリーをキャリアフィルム上に塗布し、厚さ８０μｍ、及び厚さ１００μｍという厚みの異なる２種類の長尺のグリーンシートを成形した。このグリーンシートを所定の大きさに切断して、厚み８０μｍの幅広のグリーンシート２０、及び厚み１００μｍの幅広のグリーンシート２１（図５及び図６参照）を作製した。
なお、グリーンシート２０、２１の成形方法としては、本例で用いたドクターブレード法のほか、押出成形法やその他種々の方法を採用することができる。
＜電極印刷工程＞
次に、図５（ａ）〜（ｃ）に示すごとく、グリーンシート２０、２１上に内部電極層となる電極材料３１０、４１０を印刷し、第１電極印刷シート２０１（２０３）、及び第２電極印刷シート２０２を形成した。なお、本例においては、便宜上、後述の圧着・切断工程において電極印刷シートを積層し、積層体（未焼成積層体）の対向する一対の側面に電極材料を交互に露出させたときに、同じ一方の側面に露出させる電極材料３１０が形成された電極印刷シートを第１電極印刷シート２０１（２０３）といい、同じもう一方の側面に露出させる電極材料４１０が形成された電極印刷シートを第２電極印刷シート２０２という。
以下に、電極印刷シートの形成についてさらに説明する。
第１電極印刷シート２０１の形成に当たっては、厚さ８０μｍのグリーンシート２０上における最終的に内部電極部となる部分に電極材料３１０を印刷した（図５（ａ）参照）。
また、第２電極印刷シート２０２の形成に当たっては、第１電極印刷シート２０１と同様に、厚さ８０μｍのグリーンシート２０上における内部電極部となる部分に電極材料４１０を印刷した（図５（ｂ）参照）。
また、本例においては、積層時に後述の消失材料印刷シート上に配置され、この消失材料印刷シートと共に焼成後にスリットセラミック層を構成する第１電極印刷シート２０３を作製した（図５（ｃ）参照）。この第１電極印刷シート２０３は、その他の第１電極印刷シート２０１とグリーンシートの厚みが異なる点を除いては同様のものである。
図５（ｃ）に示すごとく、第１電極印刷シート２０３の形成に当たっては、厚さ１００μｍのグリーンシート２１上における内部電極部となる領域にそれぞれ電極材料３１０を印刷した。
本例においては、電極材料は、図５（ａ）〜（ｃ）に示すごとく、グリーンシート２０、２１の一方の面上に所定のパターンで印刷した。
グリーンシート２０、２１は、後述の積層後に外周が切断されるため、各第１電極印刷シート２０１（２０３）及び第２電極印刷シート２０２における電極材料３１０、４１０は、切断部２０９よりも内側に印刷すると共に、外周端部３１７、４１７を切断部２０９の一部から所定の距離（０．４ｍｍ）で内方に控えて印刷を行い、控え部３２、４２を形成した。このようにして、第１電極印刷シート２０１（２０３）と第２電極印刷シート２０２をそれぞれ必要枚数作製した（図５（ａ）〜（ｃ）及び図７参照）。
なお、本例では、電極材料として、ペースト状のＡｇ／Ｐｄ合金を用いた。また、上記以外にも、Ａｇ、Ｐｄ、Ｃｕ、Ｎｉ等の単体、Ｃｕ／Ｎｉ等の合金を用いることができる。
＜消失材料印刷工程＞
次に、製造しようとする積層型圧電素子１のセラミック積層体１９の外周側面１９５から所定の深さ（０．６ｍｍ）で内方に凹んだスリット部１５を設けるため（図１参照）、消失材料印刷シートを形成する消失材料印刷工程を行った。
図６に示すごとく、厚さ１００μｍのグリーンシート２１上において、最終的にスリット溝部となる部分に焼成によって消失する消失材料１５０を印刷した。これにより、消失材料印刷シート２０７を必要枚数作製した。
なお、本例では、消失材料１５０として、熱変形が小さく、焼成工程によって形成される溝の形状精度を高く維持し得るカーボン粒子よりなる材料を用いた。また、カーボン粒子以外にも、炭化させたパウダー状の炭化有機物粒子を用いることもできる。この炭化有機物粒子は、パウダー状の有機物粒子を炭化して得ることができるほか、炭化させた有機物を粉砕して得ることもできる。さらに、上記有機物としては、樹脂等の高分子材料や、コーン、大豆、小麦粉等の穀物を用いることができる。この場合には、製造コストを抑制することができる。
＜圧着・切断工程＞
次に、図７に示すごとく、第１電極印刷シート２０１と第２電極印刷シート２０２とを交互に積層すると共に、所定の間隔で消失材料印刷シート２０７を配設した。また、消失材料印刷シート２０７の上（消失材料印刷面側）には、厚みの大きな第１電極印刷シート２０３を配設した。
このとき、第１電極印刷シート２０１（２０３）と第２電極印刷シート２０２とは、図７に示すごとく、積層後の積層体を後述のごとく切断部で切断したときに電極材料３１０と電極材料４１０とが交互に異なる側面に露出するように積層した。また、各印刷シートを積層した積層体の積層方向の両端には電極材料等の印刷を行っていないグリーンシート２０を必要枚数配設した。このようにして積層したシートを温度１００℃で加熱すると共に、積層方向に５０ＭＰａで加圧し、未焼成積層体１９０を作製した。
次に、未焼成積層体を切断部２０９に沿って積層方向に切断した。これにより、電極材料３１０、４１０及び消失材料１５０を積層体の側面に露出させた。
＜焼成工程＞
次に、切断後の未焼成積層体１９０を加熱し、脱脂を行った。加熱は、８０時間かけて徐々に５００℃まで昇温し、５時間保持することにより行った。
次に、脱脂後の未焼成積層体１９０を焼成した。焼成は、温度１０５０℃まで１２時間かけて徐々に昇温させ、２時間保持後、徐々に冷却することにより行った。この焼成により、消失材料１５０が消失してスリット溝部１５が形成されると共に、グリーンシート２０が焼結して圧電セラミック層２、及びダミー部２９が形成され、さらに、電極材料３１０、４１０を形成した位置には内部電極部３１、４１が形成される。このようにして、セラミック積層体１９を得た（図１及び図２参照）。
そして、焼成後、所望の形状に研削した。この研削の際に角部に面取りを施した。さらに全面研磨を行ってセラミック積層体１９を作製した。さらに、セラミック積層体１９の両側面を挟むように、側面電極１１、１２を焼き付けた。このとき、内部電極部３１、４１をそれぞれ交互に異なる側面の側面電極１１、１２に電気的に接続させた。
以上のようにして、図１及び図２に示すごとく積層型圧電素子１を作製した。
図１及び図２に示すごとく、本例の積層型圧電素子１は、スリット溝部１５を含むスリットセラミック層２５を有する。スリットセラミック層２５は、これを除くその他の圧電セラミック層２の厚みｄに比べて２倍を超える厚みｃで形成されている。
そのため、積層型圧電素子１においては、スリット溝部１５から、スリットセラミック層２５を挟んでこれに隣接する一対の内部電極層（第１隣接電極層）３５、４５までの距離を大きくすることができる。それ故、スリット溝部１５から水分が進入したときに導電性金属のイオン化が比較的進行しやすい第１隣接電極層３５、４５の内部電極部（第１内部電極部）３１１、４１１における導電性金属のイオン化を抑制することができる。
また、たとえ導電性金属がイオン化したとしても、厚みが大きいためスリットセラミック層２５の絶縁抵抗は低下し難く、絶縁破壊の発生を抑制することができる。そのため、積層型圧電素子１は、ショートが起こり難くなり、優れた耐久性を示すことができる。
また、積層型圧電素子１においては、スリットセラミック層２５を挟んでこのスリットセラミック層２５に隣接する一対の内部電極層（第１隣接電極層）３５、４５をそれぞれ異なる側面電極１１、１２に電気的に接続させることができる。そのため、スリットセラミック層２５にも、その他の圧電セラミック層２と同様に電界を印加させることができ、スリットセラミック層２５も変位させることができる。それ故、変位性能の低下を抑制することができる。
また、上述の例においては、電極材料３１０、４１０及び消失材料１５０を図５及び図６に示すパターンでグリーンシート２０、２１上に印刷し、図１、図２、図４に示すごとく、内部電極層３、４の控え部３２、４２及びスリット溝部１５をセラミック積層体１９における対向する一対の側面のみに形成したが、控え部３２、４２及びスリット溝部１５の形成パターンはこれに限定されるものではない。
例えば、側面電極と接続する側面を除くその他すべての側面に控え部３２、４２を形成し、セラミック積層体１９の外周側面全体にスリット溝部１５を設けることもできる（図８（ａ）及び図８（ｂ）参照、これらの図においては、スリット部１５の位置をその先端１５５の位置で表してある）。図８（ａ）及び図８（ｂ）は、セラミック積層体を積層方向に透視して異なる側面電極に接続する複数の内部電極層３、４のうち、それぞれ任意の内部電極層３及び内部電極層４を見た図を示してある。同図においては、上述の図４と同様に、内部電極部３１、４１が形成された領域を斜線のハッチングで示し、その外周端部３１５、４１５を実線で示してある。また、同図には、セラミック積層体を積層方向に透視したときに、スリット溝部の先端位置１５５が内部電極層３、４上に重なる位置を点線で示してある。同図に示すごとく、この例においては、互いに異なる側面電極に接続する内部電極層３と内部電極層４とは、それぞれ異なるパターンで形成された内部電極部３１、４１を有しており、控え部３２、４２は、側面電極（図示略）と接続する側面を除く全ての側面に形成されている。また、スリット溝部の先端１５５の位置からわかるように、スリット溝部はセラミック積層体の側面全周に形成されている。
このようなパターンの内部電極部３１、４１、控え部３２、４２、スリット溝部１５を有する積層型圧電素子は、例えば、図９（ａ）〜（ｄ）に示すパターンでグリーンシート２０、２１上に電極材料３１０、４１０を印刷してなる第１電極印刷シート２０１（２０３）及び第２電極印刷シート２０２（２０４）と、図１０に示すパターンでグリーンシート２１上に消失材料１５０を印刷してなる消失材料印刷シート２０７とを用いて、上述の例と同様にして作製できる。なお、先に説明した例においては、厚みの大きなグリーンシート２１を有する第２電極印刷シート２０４は使用していないが、この第２電極印刷シート２０４は、圧電ラミック層の積層数及びスリットセラミック層を形成する間隔に応じて、各電極シート及び消失材料印刷シートの積層時に、適宜消失材料印刷シート２０７上に配置して使用することができる。
（実施例２）
本例は、隣接セラミック層の厚みを大きくした積層型圧電素子の例である。
即ち、図１１及び図１２に示すごとく、本例の積層型圧電素子５は、実施例１と同様に、複数の圧電セラミック層２と複数の内部電極層３、４とを交互に積層してなるセラミック積層体５９と、その外周側面５９５に形成された一対の側面電極１１、１２とを有する。
。また、実施例１と同様に、内部電極層３、４は、導電性を有する内部電極部３１、４１と、その外周端部３１５、４１５がセラミック積層体５９の外周面５９５よりも内方に所定の控え距離で控えた控え部３２、４２とを有し、内部電極部３１、４１においていずれか一方の側面電極１１、１２に交互に電気的に接続している。さらに実施例１と同様に、セラミック積層体５９は、その側面５９５から内方に凹むスリット状のスリット溝部１５を有している。スリット溝部１５は、セラミック積層体５９において積層された複数の圧電セラミック層２のうち一部の圧電セラミック層２に形成されている。スリット溝部１５は、セラミック積層体５９の積層方向に所定の間隔で複数形成されている。
本例の積層型圧電素子５において、スリット溝部１５を含む圧電セラミック層をスリットセラミック層２５とし、スリットセラミック層２５に内部電極層３、４（第１隣接電極層３５、４５）を介して隣接する一対の圧電セラミック層を隣接セラミック層２６とすると、隣接セラミック層２６は、この隣接セラミック層２６とスリットセラミック層２５とを除くその他の圧電セラミック層２よりも大きな厚みで形成されている。本例においては、隣接セラミック層２６とスリットセラミック層２５とを除くその他の圧電セラミック層２を厚みｄ（ｄ＝８０μｍ）で形成し、スリットセラミック層２５をその２倍の厚みｃ（ｃ＝１６０μｍ）で形成し、隣接セラミック層２６を厚みｅ（ｅ＝１２０μｍ）で形成した。その他の構成は、実施例１と同様である。
本例の積層型圧電素子５は、隣接セラミック層２６用に、厚みの大きなグリーンシート（厚み１２０μｍ）を用い、その他の圧電セラミック層用に、厚みの小さなグリーンシート（厚み８０μｍ）用いて、その他は実施例１と同様の工程にしたがって作製することができる。
本例の積層型圧電素子５においては、図１１及び図１２に示すごとく、隣接セラミック層２６は、この隣接セラミック層２６とスリットセラミック層２５とを除くその他の圧電セラミック層２の厚みｄよりも大きな厚みｅで形成されている。即ち、隣接セラミック層２６を挟む一対の内部電極層３（第１隣接電極層３５）と内部電極層４（第２隣接電極層４６）との間の積層方向の距離ｅは、隣接セラミック層２６とスリットセラミック層２５とを除くその他の圧電セラミック層２を挟む一対の内部電極層３と内部電極層４との間の距離ｄよりも大きくなっている。
したがって、スリット溝部１５を積層方向に挟んで対向する一対の内部電極層３、４のうち、積層方向においてスリット溝部１５の最も近くに形成された一対の内部電極層を第１隣接電極層３５、４５、この第１隣接電極層３５、４５の内部電極部を第１内部電極部３１１、４１１とし、また、スリット溝部１５に２番目に近い位置に形成された一対の内部電極層を第２隣接電極層３６、４６、この第２隣接電極層３６、４６の内部電極部を第２内部電極部３１２、４１２とすると、積層型圧電素子５においては、積層方向におけるスリット溝部１５から第２内部電極層３６、４６までの距離を大きくすることができるため、スリット溝部１５から水分が進入したときに導電性金属のイオン化が比較的進行しやすい第２内部電極部３１２、４１２における導電性金属のイオン化を抑制することができる。また、たとえ導電性金属がイオン化したとしても、厚みが大きいため隣接セラミック層２６の絶縁抵抗は低下し難く、絶縁破壊の発生を抑制することができる。そのため、積層型圧電素子５は、ショートが起こり難くなり、優れた耐久性を示すことができる。
また、実施例１と同様に、本例の積層型圧電素子５においては、スリットセラミック層２５を挟んでこのスリットセラミック層２５に隣接する一対の内部電極層３、４（第１隣接電極層３５、４５）をそれぞれ異なる側面電極１１、１２に電気的に接続させることができる。そのため、スリットセラミック層２５にも、その他の圧電セラミック層２と同様に電界を印加させることができ、スリットセラミック層２５も変位させることができる。それ故、変位性能の低下を抑制することができる。
また、上述の例においては、隣接セラミック層２６の厚みだけを大きくしたが、図１３に示すごとく、隣接セラミック層２６の厚みとスリットセラミック層２５の厚みとの両方を大きくすることもできる。
即ち、図１３に示すごとく、積層型圧電素子５において、隣接セラミック層２６の厚みｅをこの隣接セラミック層２６とスリットセラミック層２５とを除くその他の圧電セラミック層２の厚みｄよりも大きする（ｅ＞ｄ）と共に、スリットセラミック層２５の厚みｃをこのスリットセラミック層２５と隣接セラミック層２６とを除くその他の圧電セラミック層２の厚みの２倍よりも大きくした（ｃ＞２×ｄ）。
具体的には、例えばスリットセラミック層２５と隣接セラミック層２６とを除くその他の圧電セラミック層２を厚みｄ＝８０μｍで形成し、隣接セラミック層を厚みｅ＝１００μｍで形成し、スリットセラミック層を厚みｃ＝２００μｍで形成することができる。その他の構成は本例における先述の例と同様である。
この場合には、積層方向におけるスリット溝部１５から第２内部電極層３６、４６までの積層方向における距離だけでなく、スリット溝部１５から第１内部電極層３５、４５までの距離も大きくすることができるため、スリット溝部１５から水分が進入したときに導電性金属のイオン化が比較的進行しやすい第１内部電極部３１１、４１１及び第２内部電極部３１２、４１２における導電性金属のイオン化を抑制することができる。また、たとえ導電性金属がイオン化したとしても、厚みが大きいためスリットセラミック層２５及び隣接セラミック層２６の絶縁抵抗は低下し難く、絶縁破壊の発生を抑制することができる。そのため、積層型圧電素子５は、ショートが起こり難くなり、優れた耐久性を示すことができる。
（実施例３）
本例は、スリットセラミック層をその他の圧電セラミック層とは異なる圧電材料で形成した積層型圧電素子の例である。
図１４及び図１５に示すごとく、本例の積層型圧電素子６は、実施例１と同様に、複数の圧電セラミック層２と複数の内部電極層３、４とを交互に積層してなるセラミック積層体６９と、その外周側面６９５に形成された一対の側面電極１１、１２とを有する。
内部電極層３、４は、導電性を有する内部電極部３１、４１と、その外周端部３１５、４１５がセラミック積層体６９の外周面６９５よりも内方に所定の控え距離で控えた控え部３２、４２とを有し、内部電極部３１、４１においていずれか一方の側面電極１１、１２に交互に電気的に接続している。
セラミック積層体６９は、その側面６９５から内方に凹むスリット状のスリット溝部１５を有している。スリット溝部１５は、セラミック積層体６９において積層された複数の圧電セラミック層のうち一部の上記圧電セラミック層に形成されている。スリット溝部１５は、セラミック積層体６９の積層方向に所定の間隔で複数形成されている。
本例においては、スリット溝部１５を含む圧電セラミック層をスリットセラミック層２５とし、このスリットセラミック層２５を挟み、内部電極層３、４を介してスリットセラミック層２５に隣接する圧電セラミック層を隣接セラミック層２６とすると、スリットセラミック層２５及び／又は上記隣接セラミック層２６は、これら隣接セラミック層２６とスリットセラミック層２５とを除くその他の圧電セラミック層２よりも絶縁抵抗が高くなっている。
以下、本例の積層型圧電素子６についてさらに詳細に説明する。
図１４及び図１５に示すごとく、本例の積層型圧電素子６において、スリットセラミック層２５を除く圧電セラミック層２、内部電極部３１、４１、側面電極１１、１２は、実施例１と同様の材料からなる。
本例において、内部電極層３、４は、セラミック積層体６９における一対の側面電極１１、１２が形成された２側面のうち一方の側面側に控え部３２、４２を有している。即ち、内部電極部３１、４１の外周端部３１５、４１５は、一対の側面電極１１、１２のうちの一方が形成された側面には露出しておらず、セラミック積層体６９の外周側面６９５よりも内方に所定の距離ａで控えた控え部３２、４２が形成されている。本例においては、実施例１と同様に、セラミック積層体６９の外周側面６９５からの控え距離ａを０．４ｍｍに設定してある。
また、実施例１と同様に、内部電極層３、４に控え部３２、４２が形成されているため、図１５に示すごとく、すべての内部電極部３１、４１が重合する領域である圧電活性領域１３と、少なくとも一部の内部電極部３１、４１しか重合しない、あるいは全く重合しない領域である圧電不活性領域１４とを有する。セラミック積層体６９を積層方向に透視した場合には、実施例１における図３で示したように、セラミック積層体の外周側面より内方に圧電活性領域１３が形成され、セラミック積層体の外周側面側であって、側面電極が形成される側面の近傍に圧電不活性領域１４が形成される。
また、セラミック積層体６９を積層方向に透視して任意の内部電極層３（４）を見た場合には、実施例１における図４と同様になる。図１５に示すごとく、セラミック積層体６９の外周側面６９５から所定の深さｂで内方に凹んだスリット溝部１５は少なくとも圧電不活性領域１４に形成され、スリット溝部１５の先端（内方側端部）１５５は、圧電活性領域１３に達している。本例において、スリット溝部１５の深さ、即ちセラミック積層体６９の側面６９５からスリット溝部１５の先端１５５までの距離ｂは、実施例１と同様に０．６ｍｍに設定してある。
本例の積層型圧電素子１においては、上記のごとく、控え距離ａが０．４ｍｍに設定され、スリット溝部１５の深さｂが０．６ｍｍに設定されているため、実施例１と同様に、セラミック積層体を積層方向に透視した場合には、内部電極部とスリット溝部とがそれぞれ外周端部及び先端側で、約０．２ｍｍの幅で重合する重合領域１８を有する。
また、本例において、スリット溝部１５を含むスリットセラミック層２５は、セラミック積層体６９の積層方向に所定の間隔で形成されており、内部電極層１０層以上５０層以下の間隔をあけて積層方向に複数形成されている。
本例において、スリットセラミック層２５を除く他の圧電セラミック層２は、ジルコン酸チタン酸鉛（ＰＺＴ）からなる。これに対し、スリットセラミック層２５は、ＰＺＴに
Ｍｎ（ハード化剤）を添加した圧電材料からなる。これにより、スリットセラミック層２５は、その他の圧電セラミック層２５よりも絶縁抵抗が高くなっている。
以下、本例の積層型圧電素子１の製造方法につき、説明する。
本例においては、実施例１と同様に、グリーンシート作製工程、電極印刷工程、消失材料印刷工程、圧着・切断工程、及び焼成工程を行うことにより、積層型圧電素子を作製する。
＜グリーンシート作製工程＞
実施例１と同様にして、厚み８０μｍの幅広のグリーンシート２０（図１６（ａ）及び（ｂ）参照）を作製した。
また、本例のグリーンシート作製工程においては、ハード化剤を用いることにより、より絶縁抵抗の高いグリーンシート２２を作製した。
具体的には、まず、Ｐｂ3Ｏ4、ＳｒＣＯ3、ＺｒＯ2、ＴｉＯ2、Ｙ2Ｏ3、Ｎｂ2Ｏ5、及びＭｎ2Ｏ5を準備した。これらの出発原料をＰＺＴの目的組成ＰｂＺｒＯ3−ＰｂＴｉＯ3−Ｐｂ(Ｙ1/2Ｎｂ1/2)Ｏ3となるように秤量すると共に、目的組成１００重量部に対してＭｎ2Ｏ5（ハード化剤）が０．０５重量部となる化学量論比で秤量し、湿式混合し、温度８５０℃で５時間仮焼した。次に、仮焼粉をパールミルにより湿式粉砕し、その後の操作を、実施例１の上記グリーンシート作製工程と同様に行って、グリーンシート２０よりも絶縁抵抗の高いグリーンシート２２（厚み８０μｍ）を作製した。
＜電極印刷工程＞
次に、図１６（ａ）〜（ｃ）に示すごとく、グリーンシート２０、２２上に内部電極層となる電極材料３１０、４１０を印刷し、第１電極印刷シート２０１（２０５）、及び第２電極印刷シート２０２を形成した。なお、実施例１と同様に、便宜上、後述の圧着・切断工程において電極印刷シートを積層し、積層体の対向する一対の側面に電極材料を交互に露出させたときに、一方の同じ側面に露出させる電極材料３１０が形成された電極印刷シートを第１電極印刷シート２０１（２０５）といい、他方の同じ側面に露出させる電極材料４１０が形成された電極印刷シートを第２電極印刷シート２０２という。
以下に、電極印刷シートの形成についてさらに説明する。
第１電極印刷シート２０１の形成に当たっては、厚さ８０μｍのグリーンシート２０上における最終的に内部電極部となる部分に電極材料３１０を印刷した（図１６（ａ）参照）。
また、第２電極印刷シート２０２の形成に当たっては、第１電極印刷シート２０１と同様に、厚さ８０μｍのグリーンシート２０上における内部電極部となる部分に電極材料４１０を印刷した（図１６（ｂ）参照）。
また、本例においては、積層時に後述の消失材料印刷シート上に配置され、この消失材料印刷シートと共に焼成後にスリットセラミック層を構成する第１電極印刷シート２０５を作製した（図１６（ｃ）参照）。この第１電極印刷シート２０５は、Ｍｎ2Ｏ5（ハード化剤）が配合されたグリーンシート２２を有する点を除いては第１電極印刷シート２０１と同様のものである。
図１６（ｃ）に示すごとく、第１電極印刷シート２０５の形成に当たっては、Ｍｎ2Ｏ5が配合されたグリーンシート２２上における内部電極部となる領域にそれぞれ電極材料３１０を印刷した。
本例においては、電極材料は、実施例１と同様のパターンで印刷した。
グリーンシート２０、２２は、後述の積層後に外周が切断されるため、各第１電極印刷シート２０１（２０５）及び第２電極印刷シート２０２における電極材料３１０、４１０は、切断部２０９よりも内側に印刷すると共に、外周端部３１７、４１７を切断部２０９の一部から所定の距離（０．４ｍｍ）で内方に控えて印刷して控え部３２、４２を形成した（図１６（ａ）〜（ｃ）及び図１８参照）。このようにして、第１電極印刷シート２０１（２０５）と第２電極印刷シート２０２をそれぞれ必要枚数作製した。
なお、本例では、電極材料として、ペースト状のＡｇ／Ｐｄ合金を用いた。
＜消失材料印刷工程＞
次に、製造しようとする積層型圧電素子１のセラミック積層体１９の外周側面１９５から所定の深さ（０．６ｍｍ）で内方に凹んだスリット部１５を設けるため（図１４及び図１５参照）、消失材料印刷シートを形成する消失材料印刷工程を行った。
図１７に示すごとく、グリーンシート２２（厚さ８０μｍ）上において、最終的にスリット溝部となる部分に焼成によって消失する消失材料１５０を印刷した。これにより、消失材料印刷シート２０８を必要枚数作製した。本例においては、グリーンシートとして、ハード化剤が添加されたグリーンシート２２を用いた点を除いては、実施例１と同様にして消失材料印刷シート２０８を作製した。
＜圧着・切断工程＞
次に、図１８に示すごとく、第１電極印刷シート２０１と第２電極印刷シート２０２とを交互に積層すると共に、所定の間隔で消失材料印刷シート２０８を配設した。また、消失材料印刷シート２０８の上（消失材料印刷面側）には、ハード化剤が添加されたグリーンシート２２を有する第１電極印刷シート２０５を配設した。
このとき、第１電極印刷シート２０１（２０５）と第２電極印刷シート２０２とは、図１８に示すごとく、積層後の積層体を後述のごとく切断部２０９で切断したときに電極材料３１０と電極材料４１０とが交互に異なる側面に露出するように積層した。また、各印刷シートを積層した積層体の積層方向の両端には電極材料等の印刷を行っていないグリーンシート２０を必要枚数配設した。このようにして積層したシートを温度１００℃で加熱すると共に、積層方向に５０ＭＰａで加圧し、未焼成積層体１９０を作製した。
次に、未焼成積層体を切断部２０９に沿って積層方向に切断した。これにより、電極材料３１０、４１０及び消失材料１５０を積層体の側面に露出させた。
＜焼成工程＞
次に、実施例１と同様に、脱脂及び焼成を行った。焼成後、実施例１と同様に、所望の形状に研削し、セラミック積層体６９を作製した（図１４及び図１５参照）。さらに、実施例１と同様に、セラミック積層体６９の両側面を挟むように、側面電極１１、１２を焼き付けた。
以上のようにして、図１４及び図１５に示すごとく積層型圧電素子６を作製した。
図１４及び図１５に示すごとく、本例の積層型圧電素子６は、スリット溝部１５を含むスリットセラミック層２５を有する。スリットセラミック層２５は、ハード化剤が添加されたＰＺＴ材料からなり、ハード化材が添加されていないその他の圧電セラミック層２よりも絶縁抵抗が高くなっている。
したがって、スリット溝部１５を積層方向に挟んで対向する一対の内部電極層３、４のうち、スリット溝部１５の最も近くに形成された一対の内部電極層を第１隣接電極層３５、４５、その内部電極部を第１内部電極部３１１、４１１とし、また、スリット溝部１５に２番目に近い位置に形成された一対の内部電極層を第２隣接電極層３６、４６、その内部電極部を第２内部電極部３１２、４１２とすると、積層型圧電素子６においては、たとえスリット溝部１５から水分が進入して第１内部電極部３１１、４１１及び／又は第２内部電極部３１２、４１２における導電性金属がイオン化したとしても、上記のごとく絶縁抵抗が高くなっているため、スリットセラミック層２５の絶縁抵抗は低下し難く、絶縁破壊の発生を抑制することができる。そのため、積層型圧電素子６は、ショートが起こり難くなり、優れた耐久性を示すことができる。
また、積層型圧電素子６においては、実施例１と同様に、スリットセラミック層２５を挟んでこのスリットセラミック層２５に隣接する一対の内部電極層（第１隣接電極層）３５、４５をそれぞれ異なる側面電極１１、１２に電気的に接続させることができる。そのため、スリットセラミック層２５にも、その他の圧電セラミック層２と同様に電界を印加させることができ、スリットセラミック層２５も変位させることができる。それ故、変位性能の低下を抑制することができる。
上述の例においては、スリットセラミック層２５だけの絶縁抵抗を高くしたが、図１９に示すごとく、スリットセラミック層の代わりに隣接電極層２６の絶縁抵抗を高くすることもできる。
即ち、図１９に示すごとく、複数の圧電セラミック層２と複数の内部電極層３、４とを交互に積層してなるセラミック積層体６９と、その外周側面６９５に形成された一対の側面電極１１、１２とを有する積層型圧電素子６において、スリット溝部１５を含む圧電セラミック層をスリットセラミック層２５とし、スリットセラミック層２５に内部電極層３、４（第１隣接電極層３５、４５）を介して隣接する一対の圧電セラミック層を隣接セラミック層２６とすると、隣接セラミック層２６は、この隣接セラミック層２６を除くその他の圧電セラミック層２よりも絶縁抵抗が高くなっている。
このような積層型圧電素子６は、上述のごとく、ハード化剤を添加した上述のグリーンシート２２（図１６（ｃ）参照）を用いて隣接セラミック層２６を形成することにより作製することができる。
また、スリットセラミック層２５と隣接電極層２６の絶縁抵抗を高くすることもできる。
即ち、図２０に示すごとく、複数の圧電セラミック層２と複数の内部電極層３、４とを交互に積層してなるセラミック積層体６９と、その外周側面６９５に形成された一対の側面電極１１、１２とを有する積層型圧電素子６において、スリット溝部１５を含む圧電セラミック層をスリットセラミック層２５とし、スリットセラミック層２５に内部電極層３、４（第１隣接電極層３５、４５）を介して隣接する一対の圧電セラミック層を隣接セラミック層２６とすると、スリットセラミック層２５と、隣接セラミック層２６とは、これらのスリットセラミック層及び隣接セラミック層２６を除くその他の圧電セラミック層２よりも絶縁抵抗が高くなっている。
このような積層型圧電素子６は、上述のごとく、ハード化剤を添加した上述のグリーンシート２２（図１６（ｃ）参照）を用いてスリットセラミック層２５と隣接セラミック層２６とを形成することにより作製することができる。
また、上述の例においては、スリットセラミック層及び／又は隣接セラミック層の形成に、ハード化剤を添加した圧電セラミック材料（ＰＺＴ材料）を用い、その他の圧電セラミック層の形成に、ハード化剤を添加していない圧電セラミック材料（ＰＺＴ材料）を用いたが、スリットセラミック層及び／又は隣接セラミック層の形成に、その他の上記圧電セラミック層よりも高密度の圧電セラミック材料を用いることにより、スリットセラミック層及び／又は隣接セラミック層の絶縁抵抗をその他の圧電セラミック層の絶縁抵抗より高くすることもできる。
具体的には、圧電セラミック材料（ＰＺＴ材料）の作製時に、スリットセラミック層及び／又は隣接セラミック層を除くその他の圧電セラミック層の形成に用いるＰＺＴ材料に比べて、粉砕粒度を０．２〜０．８倍にし、さらに焼成温度を通常の１０６０℃から９５０℃まで低下させても同一比重となるようなＰＺＴ材料を用いることができる。この場合には、上記スリットセラミック層及び／又は隣接セラミック層の焼成比重は、通常のＰＺＴ材料を用いたその他の層の７．６から７．８に上昇する。
このような高密度化するＰＺＴ材料を用いてスリットセラミック層及び／又は隣接セラミック層を形成しても、スリットセラミック層及び／又は隣接セラミック層の絶縁抵抗をその他の圧電セラミック層の絶縁抵抗より高くすることができる。
実施例１にかかる、積層型圧電素子の構造を示す部分断面説明図。 実施例１にかかる、積層型圧電素子のスリット溝部周辺の断面構造を示す説明図。 実施例１にかかる、セラミック積層体を積層方向に透視した図であって、圧電活性領域と圧電不活性領域との位置を示す説明図。 実施例１にかかる、セラミック積層体を積層方向に透視して任意の内部電極層を見た様子を示す説明図。 実施例１にかかる、厚みの小さなグリーンシート上に電極材料を印刷してなる第１電極印刷シートを示す説明図（ａ）、厚みの小さなグリーンシート上に電極材料を印刷してなる第２電極印刷シートを示す説明図（ｂ）、厚みの大きなグリーンシート上に電極材料を印刷してなる第１電極印刷シートを示す説明図（ｃ）。 実施例１にかかる、厚みの大きなグリーンシート上に消失材料を印刷してなる消失材料印刷シートを示す説明図。 実施例１にかかる、未焼成積層体の断面構造を示す説明図。 実施例１にかかる、セラミック積層体を積層方向に透視して一方の側面電極に電気的に接続する内部電極層を見た様子を示す説明図（ａ）、セラミック積層体を積層方向に透視してもう一方の側面電極に電気的に接続する内部電極層を見た様子を示す説明図（ｂ）。 実施例１にかかる、厚みの小さなグリーンシート上に電極材料を印刷してなる第１電極印刷シートを示す説明図（ａ）、厚みの小さなグリーンシート上に電極材料を印刷してなる第２電極印刷シートを示す説明図（ｂ）、厚みの大きなグリーンシート上に電極材料を印刷してなる第１電極印刷シートを示す説明図（ｃ）、厚みの大きなグリーンシート上に電極材料を印刷してなる第２電極印刷シートを示す説明図（ｄ）。 実施例１にかかる、厚みの大きなグリーンシート上に消失材料を印刷してなる消失材料印刷シートを示す説明図。 実施例２にかかる、積層型圧電素子の構造を示す部分断面説明図。 実施例２にかかる、隣接セラミック層の厚みを大きくした積層型圧電素子のスリット溝部周辺の断面構造を示す説明図。 実施例２にかかる、スリットセラミック層の厚みと隣接セラミック層の厚みを大きくした積層型電素子のスリット溝部周辺の断面構造を示す説明図。 実施例３にかかる、積層型圧電素子の構造を示す部分断面説明図。 実施例３にかかる、スリットセラミック層を絶縁抵抗の大きな圧電セラミック材料で形成した積層型圧電素子のスリット溝部周辺の断面構造を示す説明図。 実施例３にかかる、絶縁抵抗の小さな圧電セラミック材料からなるグリーンシート上に電極材料を印刷してなる第１電極印刷シートを示す説明図（ａ）、絶縁抵抗の小さな圧電材料からなるグリーンシート上に電極材料を印刷してなる第２電極印刷シートを示す説明図（ｂ）、絶縁抵抗の大きな圧電セラミック材料からなるグリーンシート上に電極材料を印刷してなる第１電極印刷シートを示す説明図（ｃ）。 実施例３にかかる、絶縁抵抗の大きな圧電セラミック材料からなるグリーンシート上に消失材料を印刷してなる消失材料印刷シートを示す説明図。 実施例３にかかる、未焼成積層体の断面構造を示す説明図。 実施例３にかかる、隣接セラミック層を絶縁抵抗の大きな圧電セラミック材料で形成した積層型圧電素子のスリット溝部周辺の断面構造を示す説明図。 実施例３にかかる、スリットセラミック層と隣接セラミック層とを絶縁抵抗の大きな圧電セラミック材料で形成した積層型電素子のスリット溝部周辺の断面構造を示す説明図。
符号の説明
１ 積層型圧電素子
１１、１２ 側面電極
１５ スリット溝部
１５５ 先端
１８ 重合領域
１９ セラミック積層体
１９５ 外周側面
２ 圧電セラミック層
２５ スリットセラミック層
２６ 隣接セラミック層
３、４ 内部電極層
３１、４１ 内部電極部
３１５、４１５ 外周端部
３２、４２ 控え部

Claims (15)

  1. 複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
    上記内部電極層は、導電性を有する内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周面よりも内方に所定の控え距離で控えた控え部とを有し、上記内部電極部においていずれか一方の上記側面電極に交互に電気的に接続しており、
    上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状のスリット溝部を有し、
    該スリット溝部は、上記セラミック積層体において積層された複数の上記圧電セラミック層のうち一部の上記圧電セラミック層に形成されており、
    上記スリット溝部を含む上記圧電セラミック層をスリットセラミック層とすると、該スリットセラミック層は、該スリットセラミック層を除くその他の上記圧電セラミック層の厚みの２倍を超える厚みで形成されていることを特徴とする積層型圧電素子。
  2. 請求項１において、上記スリットセラミック層の厚みは、該スリットセラミック層を除くその他の上記圧電セラミック層の厚みの４倍以下であることを特徴とする積層型圧電素子。
  3. 請求項１又は２において、上記スリット溝部を含む上記スリットセラミック層は、少なくとも上記内部電極層１０層以上の間隔をあけて複数形成されていることを特徴とする積層型圧電素子。
  4. 請求項１〜３のいずれか一項において、上記積層型圧電素子の積層方向の断面において、上記スリット溝部は、上記控え距離よりも大きな深さで形成されていることを特徴とする積層型圧電素子。
  5. 複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
    上記内部電極層は、導電性を有する内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周面よりも内方に所定の控え距離で控えた控え部とを有し、上記内部電極部においていずれか一方の上記側面電極に交互に電気的に接続しており、
    上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状のスリット溝部を有し、
    該スリット溝部は、上記セラミック積層体において積層された複数の上記圧電セラミック層のうち一部の上記圧電セラミック層に形成されており、
    上記スリット溝部を含む上記圧電セラミック層をスリットセラミック層とし、該スリットセラミック層に上記内部電極層を介して隣接する一対の上記圧電セラミック層を隣接セラミック層とすると、上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも大きな厚みで形成されていることを特徴とする積層型圧電素子。
  6. 請求項５において、上記隣接電極層の厚みは、該隣接電極層と上記スリットセラミック層とを除くその他の上記圧電セラミック層の厚みの２倍以下であることを特徴とする積層型圧電素子。
  7. 請求項５又は６において、上記スリットセラミック層は、該スリットセラミック層及び上記隣接セラミック層を除くその他の上記圧電セラミック層の厚みの２倍を超える厚みで形成されていることを特徴とする積層型圧電素子。
  8. 請求項７において、上記スリットセラミック層の厚みは、該スリットセラミック層と上記隣接セラミック層とを除くその他の上記圧電セラミック層の厚みの４倍以下であることを特徴とする積層型圧電素子。
  9. 請求項５〜８のいずれか一項において、上記スリット溝部を含む上記スリットセラミック層は、少なくとも上記内部電極層１０層以上の間隔をあけて複数形成されていることを特徴とする積層型圧電素子。
  10. 請求項５〜９のいずれか一項において、上記積層型圧電素子の積層方向の断面において、上記スリット溝部は、上記控え距離よりも大きな深さで形成されていることを特徴とする積層型圧電素子。
  11. 複数の圧電セラミック層と複数の内部電極層とを交互に積層してなるセラミック積層体と、該セラミック積層体の側面に形成された一対の側面電極とを有する積層型圧電素子において、
    上記内部電極層は、導電性を有する内部電極部と、該内部電極部の外周端部が上記セラミック積層体の外周面よりも内方に所定の控え距離で控えた控え部とを有し、上記内部電極部においていずれか一方の上記側面電極に交互に電気的に接続しており、
    上記セラミック積層体は、該セラミック積層体の側面から内方に凹むスリット状のスリット溝部を有し、
    該スリット溝部は、上記セラミック積層体において積層された複数の上記圧電セラミック層のうち一部の上記圧電セラミック層に形成されており、
    上記スリット溝部を含む上記圧電セラミック層をスリットセラミック層とし、該スリットセラミック層を挟み、上記内部電極層を介して上記スリットセラミック層に隣接する上記圧電セラミック層を隣接セラミック層とすると、上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも絶縁抵抗が高くなっていることを特徴とする積層型圧電素子。
  12. 請求項１１において、上記スリットセラミック層及び／又は上記隣接セラミック層と、該隣接セラミック層及び／又は上記スリットセラミック層を除くその他の上記圧電セラミック層は組成の異なる圧電セラミック材料からなり、上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層及び／又は上記スリットセラミック層を除くその他の上記圧電セラミック層よりも絶縁抵抗が高い圧電セラミック材料からなることを特徴とする積層型圧電素子。
  13. 請求項１１又は１２において、上記スリットセラミック層及び／又は上記隣接セラミック層は、該隣接セラミック層と上記スリットセラミック層とを除くその他の上記圧電セラミック層よりも高密度の圧電セラミック材料からなることを特徴とする。
  14. 請求項１１〜１３のいずれか一項において、上記スリット溝部を含む上記スリットセラミック層は、少なくとも上記内部電極層１０層以上の間隔をあけて複数形成されていることを特徴とする積層型圧電素子。
  15. 請求項１１〜１４のいずれか一項において、上記積層型圧電素子の積層方向の断面において、上記スリット溝部は、上記控え距離よりも大きな深さで形成されていることを特徴とする積層型圧電素子。
JP2008042105A 2008-02-22 2008-02-22 積層型圧電素子 Pending JP2009200359A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008042105A JP2009200359A (ja) 2008-02-22 2008-02-22 積層型圧電素子
DE200910001090 DE102009001090A1 (de) 2008-02-22 2009-02-23 Geschichtetes piezoelektrisches Element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008042105A JP2009200359A (ja) 2008-02-22 2008-02-22 積層型圧電素子

Publications (1)

Publication Number Publication Date
JP2009200359A true JP2009200359A (ja) 2009-09-03

Family

ID=40896882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008042105A Pending JP2009200359A (ja) 2008-02-22 2008-02-22 積層型圧電素子

Country Status (2)

Country Link
JP (1) JP2009200359A (ja)
DE (1) DE102009001090A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087378B1 (ko) 2009-12-28 2011-11-25 전자부품연구원 압전 적층 세라믹 소자 및 그 제조 방법
JP2013519223A (ja) * 2010-02-02 2013-05-23 エプコス アーゲー 圧電コンポーネント
JP2014187060A (ja) * 2013-03-21 2014-10-02 Taiheiyo Cement Corp 圧電素子
JP2014187061A (ja) * 2013-03-21 2014-10-02 Taiheiyo Cement Corp 圧電素子およびその作製方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106465021B (zh) 2014-08-28 2019-04-19 京瓷株式会社 压电元件及具备该压电元件的音响产生器、音响产生装置、电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04337682A (ja) * 1991-05-15 1992-11-25 Nec Corp 圧電効果素子および電歪効果素子
JP2004297043A (ja) * 2003-03-13 2004-10-21 Denso Corp 積層型圧電体素子
JP2005011913A (ja) * 2003-06-18 2005-01-13 Shoei Chem Ind Co セラミック積層型電気機械変換素子とその製造方法
JP2006216850A (ja) * 2005-02-04 2006-08-17 Tdk Corp 積層型圧電素子
JP2006351602A (ja) * 2005-06-13 2006-12-28 Nec Tokin Corp 積層型圧電アクチュエータ素子

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04337682A (ja) * 1991-05-15 1992-11-25 Nec Corp 圧電効果素子および電歪効果素子
JP2004297043A (ja) * 2003-03-13 2004-10-21 Denso Corp 積層型圧電体素子
JP2005011913A (ja) * 2003-06-18 2005-01-13 Shoei Chem Ind Co セラミック積層型電気機械変換素子とその製造方法
JP2006216850A (ja) * 2005-02-04 2006-08-17 Tdk Corp 積層型圧電素子
JP2006351602A (ja) * 2005-06-13 2006-12-28 Nec Tokin Corp 積層型圧電アクチュエータ素子

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101087378B1 (ko) 2009-12-28 2011-11-25 전자부품연구원 압전 적층 세라믹 소자 및 그 제조 방법
JP2013519223A (ja) * 2010-02-02 2013-05-23 エプコス アーゲー 圧電コンポーネント
US9130152B2 (en) 2010-02-02 2015-09-08 Epcos Ag Piezoelectric component
JP2014187060A (ja) * 2013-03-21 2014-10-02 Taiheiyo Cement Corp 圧電素子
JP2014187061A (ja) * 2013-03-21 2014-10-02 Taiheiyo Cement Corp 圧電素子およびその作製方法

Also Published As

Publication number Publication date
DE102009001090A1 (de) 2009-08-27

Similar Documents

Publication Publication Date Title
JP4911066B2 (ja) 積層型圧電素子
US9129752B2 (en) Ceramic electronic component and method of manufacturing the same
JP4930410B2 (ja) 積層型圧電素子
US20200243745A1 (en) Multilayer piezoelectric element
JP4925825B2 (ja) 積層型電子部品及びこれを用いた噴射装置
JP4565349B2 (ja) 積層型圧電セラミック部品の製造方法
JP2006203070A (ja) 積層型圧電素子
JP2009200359A (ja) 積層型圧電素子
JP2014101271A (ja) 圧電セラミック多層エレメント
JP2005005680A (ja) 圧電アクチュエータ
JP2009200358A (ja) 積層型圧電素子
JP2009076760A (ja) 積層型圧電素子及びその製造方法
CN100587989C (zh) 叠层型电子部件及使用其的喷射装置
JP2010212503A (ja) 積層セラミックコンデンサ
JP2010225911A (ja) 積層型圧電素子
US20200313069A1 (en) Multilayer piezoelectric element
JP2021052103A (ja) セラミック電子部品の製造方法及びセラミック電子部品
JP2006196717A (ja) 積層型圧電セラミックス素子およびその製造方法
JP2005268393A (ja) 積層型圧電素子およびこれを用いた噴射装置
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
US20200313067A1 (en) Multilayer piezoelectric element
JP4986486B2 (ja) 積層型圧電素子およびこれを用いた噴射装置
JP2020150012A (ja) 積層バリスタ
JP2005093574A (ja) 積層型正特性サーミスタおよびその製造方法
JP5449433B2 (ja) 積層型圧電素子およびこれを用いた噴射装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211