JP2012019178A - 圧電素子及び圧電素子製造方法 - Google Patents

Abstract

【課題】 より耐久性の高い圧電素子を提供する。
【解決手段】 本発明の圧電素子１は、電圧印加時に形状が変化する２以上の第１の領域３と、電圧印加時の形状の変化量が第１の領域３より小さい第２の領域５とを、該第２の領域５が該第１の領域３同士の間に位置するように積層することにより作られる。第１の領域３は、正極電極及び負極電極に挟まれたセラミックス材料からなり、第２の領域５は、同じ極の電極に挟まれたセラミックス材料からなる。
【選択図】図１

Description

本発明は、圧電素子に関する。

印加する電圧の大きさに応じて変形する圧電素子が知られている。
例えば、下記特許文献１には、側面に極性の異なる一対の外部電極を有する圧電アクチュエータであって、複数の圧電体と内部電極層とが積層され、各内部電極層に接続される外部電極の極性が一層ごとに異なるように作られている圧電アクチュエータが開示されている。この圧電アクチュエータでは、一方の外部電極に接続された内部電極と他方の外部電極とを離間する必要があるので、かかる内部電極と外部電極との間付近には、圧電体のうち、電圧印加時に変形しない（電位差が生じない）領域が存在する。

特開２００５−５６８０号公報

しかし、特許文献１の形式の圧電アクチュエータでは、例えば圧電体のうちの変形する領域と変形しない領域との境界部分に圧力がかかるので、破損し易いという問題がある。
本発明は、より耐久性の高い圧電素子を提供することを目的とする。

本発明の圧電素子は、電圧を印加することにより形状が変化する２以上の第１の領域と、形状の変化量が前記第１の領域より小さい第２の領域と、を有し、前記第１の領域及び前記第２の領域は、該第２の領域が該第１の領域の間に位置するように積層されている、ことを特徴とする。

本発明の実施態様では、前記第２の領域は、前記圧電素子に電圧を印加しても形状が変化しない不活性層を積層して作ることができる。
また別の実施態様では、前記第２の領域は、それぞれ前記圧電素子の厚みの３％以上の厚みに作るのがよい。圧電素子の厚みとは、第１及び第２の領域を積層する方向の長さをいう。
また別の実施態様では、前記第２の領域は、それぞれ前記圧電素子の厚みの４％以上の厚みに作るとより好ましい。

また別の実施態様では、前記第２の領域は、前記圧電素子を二等分、三等分、又は四等分するように設けられている。
本発明の圧電素子は、電圧印加時に形状が変化する２以上の第１の領域と、形状の変化量が前記第１の領域より小さい第２の領域とを、該第２の領域が該第１の領域の間に位置するように積層することにより作られる、ことを特徴とする。

本発明の圧電素子製造方法は、電圧印加時に形状が変化する２以上の第１の領域と、形状の変化量が前記第１の領域より小さい第２の領域とを、該第２の領域が該第１の領域の間に位置するように積層して圧電素子を形成する、ことを特徴とする。

本発明によれば、形状の変化量が第１の領域より小さい第２の領域を圧電素子中に設けることにより、圧電素子に電圧を印加した場合に生ずる形状の変化に基づく物理的な損傷を軽減することができるので、第２の領域に相当する領域を有しない従来の圧電素子に比べて、より高い耐久性を実現することができる。

（Ａ）は実施形態の圧電素子を模式的に示す図であり、（Ｂ）は実施形態の圧電素子の一部を拡大して示す図である。 インピーダンスアナライザで計測した波形の例を示す図である。 実施例１、実施例２、及び比較例１それぞれの構成と試験結果を示す図である。 比較例２、実施例３、及び実施例４それぞれの構成と試験結果を示す図である。 実施例５乃至１１それぞれの構成と試験結果を示す図である。 ４分割構成の圧電素子についての電圧印加時の変形量を示す図である。

以下、本発明の実施形態の圧電素子１について、図面を参照して説明する。
図１（Ａ）は、圧電素子１を模式的に示し、図１（Ｂ）は、圧電素子１の一部を拡大して示す。
圧電素子１は、図１（Ａ）に示すように、電圧を印加することにより形状が変化する２以上の第１の領域３と、形状の変化量が第１の領域３より小さい第２の領域５とを有し、第１の領域３及び第２の領域５を、第２の領域５が第１の領域３の間に位置するように積層して作られている。
第１の領域３は、図１（Ｂ）に示すように、極性の異なる内部電極７ａ，７ｂが交互に積層されるように、内部電極７ａ又は内部電極７ｂと該内部電極７ａ，７ｂのいずれかに接続された外部電極９ａ，９ｂとを有する圧電体（例えば、圧電セラミックスなど）１１を重ね合わせて作られる。例えば、圧電体１１は、いずれも同じ厚み（例えば１００μｍ厚）で作られている。

内部電極７ａ，７ｂ及び外部電極９ａ，９ｂは、印刷技術を用いて圧電体１１の表面に形成することができる。また例えば、図１（Ｂ）の例では、左側の外部電極９ａ及び該外部電極９ａに接続されている内部電極７ａを正極とし、右側の外部電極９ｂ及び該外部電極９ｂに接続されている内部電極７ｂを負極とする。
より詳細には、内部電極７ａ，７ｂは、圧電体１１を重ね合わせた場合に極性の異なる外部電極９ｂ，９ａと接触しないように、図１（Ｂ）に示すように、圧電体１１の一方の端とは離間するように圧電体１１の表面に形成される。例えば、正極の内部電極７ａは、圧電体１１を重ね合わせた場合に負極の外部電極９ｂと接触しないように、圧電体１１の右端（図において右端）から離間されている。なお、かかる第１の領域３の形成方法は、従来の圧電素子の製造方法と同様である。

第２の領域５は、第１の領域３より形状の変化量が小さく、圧電素子１に対する電圧印加時における形状の変化（例えば膨張）に基づく損傷を緩和するための領域であり、例えば圧電素子１に電圧を印加しても形状が変化しない不活性層１３を積層して作られる。圧電素子１中に第２の領域５を設けることにより、圧電素子１に電圧が印加され、各圧電素子１１が変形した場合でも、後述の試験結果に示すように、物理的損傷を軽減することができる。
第２の領域５を形成する不活性層１３としては、例えば圧電体１１と同様の材料を用いることができる。図示の例では、第２の領域５は、圧電体を用いて形成されるものとするが、第１の領域３とは異なり、その上面に内部電極を有していない。また、図１（Ｂ）に示すように、第２の領域５の上端と下端とに同じ極性の内部電極（図では内部電極７ａ）がそれぞれ配置されるように、第１の領域３が形成されている。これにより、かかる同じ極性の内部電極７ａ間に配置された圧電体（第２の領域５）は、圧電素子１に電圧を印加しても電圧の影響を受けない（電圧が印加されない）ので、形状が変化しない。

また、図１（Ａ）の例では、第２の領域５は、圧電素子１を四分割（例えば四等分）するように、３箇所に形成されているが、第１の領域３それぞれの厚み（図では、上下方向の厚みであり、第２の領域５間のピッチともいえる）Ｄ１、圧電素子１の分割数（第１の領域３の個数）、及び第２の領域５それぞれの厚み（図では、上下方向の厚み）Ｄ２等の種々のパラメータについては適宜変更することができる。より好ましいパラメータの設定値については、実施例及び試験結果を参照して後述する。

上記実施形態で説明したように、第２の領域５が第１の領域３の間に位置するように第１の領域３及び第２の領域５を積層することにより、圧電素子１に電圧を印加した場合に第１の領域３が変形しても、第２の領域５が物理的な損耗を軽減し、圧電素子１の耐久性が高まるという優れた効果が得られる。

以下、具体的な実施例、比較例、及び試験結果を参照して本発明について詳細に説明する。
［試験方法］
圧電素子の実施例及び比較例に対し、下記の試験を実施した。
（１）ＤＣ電源（ＫＥＮＷＯＯＤ ＰＡ５００−０．１Ａ）を用いて一定の電圧（７０〜２００Ｖ）を３秒間印加する。
（２）３秒間の電圧印加が終了する度にインピーダンスアナライザ（ｈｐ ４２９４Ａ）で波形を確認して、波形異常が認められない場合は合格とし、波形異常（例えば、図２における破線で囲った部分を参照）が認められる場合はマイクロクラック（破壊）が発生したものと推定し、不合格とする。

図３は、圧電素子の実施例１、実施例２、及び比較例それぞれの構成と試験結果とを示す。この試験は、圧電素子中に不活性層を設けることの効果と、不活性層の厚みの合計（第２の領域５の厚みＤ２）を大きくすることの効果とを検証するために行った。
まず、実施例１、実施例２、及び比較例それぞれの構成について説明する。
［実施例１］
（１）全長＝１０ｍｍ、
（２）分割数（第１の領域３の個数）＝２（第２の領域５を１つ有する）、
（３）圧電体の厚み＝１００μｍ、
（４）不活性層１３の厚みの合計（第２の領域５の厚み）Ｄ２＝４００μｍ（例えば、１００μｍ×４層）、
（５）供試体の数＝１０個、
（６）印加電圧＝７０Ｖ、１００Ｖ、１２０Ｖ、１５０Ｖ。

［実施例２］
（１）全長＝１０ｍｍ、
（２）分割数（第１の領域３の個数）＝２（第２の領域５を１つ有する）、
（３）圧電体の厚み＝１００μｍ、
（４）不活性層１３の厚みの合計（第２の領域５の厚み）Ｄ２＝８００μｍ（例えば、１００μｍ×８層）、
（５）供試体の数＝１０個、
（６）印加電圧＝７０Ｖ、１００Ｖ、１２０Ｖ、１５０Ｖ。

［比較例］
（１）全長＝１０ｍｍ、
（２）分割数（第１の領域３の個数）＝１（第２の領域５を有しない）、
（３）圧電体の厚み＝１００μｍ、
（４）供試体の数＝１０個、
（５）印加電圧＝７０Ｖ、８０Ｖ、９０Ｖ、１００Ｖ、１１０Ｖ、１２０Ｖ。

図３に示す試験結果によれば、不活性層を一切有していない比較例１の圧電素子（従来の圧電素子）は、８０Ｖを印加した時点で半数が破壊しており、１２０Ｖに耐えられるものは存在しないことがわかる。なお、比較例１の圧電素子は、７０Ｖの電圧印加に対して合格率９０％を示しているので、突発的な電圧増加が発生する可能性を考慮すると、せいぜい５０Ｖ程度の低い電圧の下で使用するのが限度であると思われる。
一方、不活性層を有する実施例１と実施例２それぞれの圧電素子は、１００Ｖの電圧印加に対する合格率が９０％であり、比較例の圧電素子より明らかに電圧印加（詳細には、電圧印加時に生ずる変形に基づく物率的な損傷）に対する耐久性が高いことがわかる。さらに、１５０Ｖの電圧を印加した場合、実施例１の圧電素子の合格率は５０％であるのに対し、実施例２の圧電素子の合格率は８０％である。
この試験により、圧電素子中に不活性層を設けることにより、圧電素子の耐久性が高まるという傾向が確認された。また、不活性層の厚みの合計（第２の領域５の厚み）を大きくすることにより、圧電素子の耐久性がより高まるという傾向が確認された。
図４は、圧電素子の比較例２（実施例１）、実施例３、及び実施例４それぞれの構成と試験結果とを示す。この試験は、第２の領域５の数を増やすことの効果を検証するために行った。なお、比較例２（実施例１）の構成及び試験結果は、図３を参照して説明したものと同じである。

まず、実施例３及び実施例４それぞれの構成について説明する。
［実施例３］
（１）全長＝１０ｍｍ、
（２）分割数（第１の領域３の個数）＝３（第２の領域５を２つ有する）、
（３）圧電体の厚み＝１００μｍ、
（４）不活性層１３の厚みの合計（第２の領域５の厚み）Ｄ２＝４００μｍ（例えば、１００μｍ×４層）、
（５）供試体の数＝１０個、
（６）印加電圧＝１００Ｖ、１２０Ｖ、１５０Ｖ、２００Ｖ。

［実施例４］
（１）全長＝１０ｍｍ、
（２）分割数（第１の領域３の個数）＝４（第２の領域５を３つ有する）、
（３）圧電体の厚み＝１００μｍ、
（４）不活性層１３の厚みの合計（第２の領域５の厚み）Ｄ２＝４００μｍ（例えば、１００μｍ×４層）、
（５）供試体の数＝１０個、
（６）印加電圧＝１００Ｖ、１２０Ｖ、１５０Ｖ、２００Ｖ。

図４に示す試験結果によれば、１５０Ｖの電圧を印加した場合の合格率は、比較例（実施例１）が５０％、実施例３が８０％、実施例４が１００％であり、２００Ｖの電圧を印加した場合の合格率は、実施例３が７０％、実施例４が１００％である。この試験により、第２の領域５の数を増やすことにより、圧電素子の耐久性がより高まるという傾向が確認された。

図５は、圧電素子の実施例５乃至１１それぞれの構成と試験結果とを示す。この試験は、図３に示す試験結果において２分割品の圧電素子については第２の領域５の厚みが大きいほど耐久性が向上するという傾向が確認されたが、念のために、図４に示す試験で最も良い結果を示した４分割構成の圧電素子について、不活性層の厚みの合計（第２の領域５の厚み）Ｄ２と耐久性との関係を検証するために行った。具体的には、不活性層の厚みの合計Ｄ２を１００μｍ、２００μｍ、３００μｍ、又は４００μｍとし、分極電圧を１．０ｋＶ／ｍｍ又は１．５ｋＶ／ｍｍとした。なお、この試験では、図３及び図４の試験とは異なり、まず始めに分極を行い、インピーダンスアナライザで分極後の波形についても確認した。
図５に示す試験結果によれば、１．５ｋＶ／ｍｍの分極電圧を印加した場合には、分極後の合格率がいずれも高くないものの、１．０ｋｖ／ｍｍの分極電圧を印加した場合には、分極後の合格率は実施例９（９０％）を除き、いずれも１００％である。また、１５０Ｖの電圧を印加した場合の合格率は、実施例９が７０％、実施例１１が１００％であり、２００Ｖの電圧を印加した場合の合格率は、実施例９が２０％、実施例１１が１００％である。この試験により、第２の領域５の厚みＤ２を大きくすることにより、圧電素子の耐久性が高まるという傾向がより明確に確認された。また、実施例１１の構成によれば、１５０〜２００Ｖの電圧にも耐えられるため、通常時に１００〜１５０Ｖの電圧が印加され得る環境で利用することができる。

図６は、４分割構成の圧電素子１についての電圧印加時の変形量を示す。なお、第２の領域５の厚みＤ２と分極電圧の組み合わせについて６種類のパターンを用意した。この図に示すように、圧電素子１に電圧を印加した場合の変形量は、第２の領域５の厚みＤ２を変化させても、ほとんど同じであることが確認できた。
以上のように、実施形態の圧電素子１によれば、電圧を印加することにより形状が変化する２以上の第１の領域３と、形状の変化量が第１の領域３より小さい第２の領域５とを、第２の領域５が第１の領域３の間に位置するように積層することにより、従来の圧電素子と比較して電圧印加時の変形に基づく物理的損傷に対してより高い耐久性を得ることができる。
より詳細には、前述の試験結果を踏まえると、第２の領域５を、それぞれ圧電素子１の厚みの３％以上の厚み、より好ましくは４％以上の厚みに作ることにより、圧電素子１の耐久性がより高くなる傾向があるといえる。また、第２の領域５は、圧電素子１を二等分するよりも三等分するように、より好ましくは四等分するように設けることにより、より高い耐久性を得ることができる。
以上、本発明の実施形態及び実施例を説明したが、本発明は、上記に限定されることなく種々に変形して適用することが可能である。

［変形例］
例えば、実施形態では、第２の領域５を形成する不活性層１３として、第１の領域３を形成する圧電体１１と同じ材料を用いているが、圧電素子１に対する電圧印加時の変形量が第１の領域３より小さい任意の材料を用いることができる。或いは、不活性層１３として、そもそも電圧を印加しても変形（膨張）しない材料を用いてもよい。

１…圧電素子、３…第１の領域、５…第２の領域、７ａ，７ｂ…内部電極、９ａ，９ｂ…外部電極、１１…圧電体、１３…不活性層

Claims (8)

1. 電圧を印加することにより形状が変化する２以上の第１の領域と、
   形状の変化量が前記第１の領域より小さい第２の領域と、
   を有し、前記第１の領域及び前記第２の領域は、該第２の領域が該第１の領域の間に位置するように積層されている、ことを特徴とする圧電素子。
2. 前記第２の領域は、前記圧電素子に電圧を印加しても形状が変化しない不活性層を積層して作られている請求項１に記載の圧電素子。
3. 前記第１の領域は、正極電極及び負極電極に挟まれたセラミックス材料からなり、
   前記第２の領域は、同じ極の電極に挟まれたセラミックス材料からなる
   請求項２に記載の圧電素子。
4. 前記第２の領域は、それぞれ前記圧電素子の厚みの３％以上の厚みに作られている請求項１又は２に記載の圧電素子。
5. 前記第２の領域は、それぞれ前記圧電素子の厚みの４％以上の厚みに作られている請求項１又は２に記載の圧電素子。
6. 前記第２の領域は、前記圧電素子を二等分、三等分、又は四等分するように設けられている請求項４又は５に記載の圧電素子。
7. 電圧印加時に形状が変化する２以上の第１の領域と、形状の変化量が前記第１の領域より小さい第２の領域とを、該第２の領域が該第１の領域の間に位置するように積層することにより作られる、ことを特徴とする圧電素子。
8. 電圧印加時に形状が変化する２以上の第１の領域と、形状の変化量が前記第１の領域より小さい第２の領域とを、該第２の領域が該第１の領域の間に位置するように積層して圧電素子を形成する、ことを特徴とする圧電素子製造方法。

Images