JP4927340B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4927340B2
JP4927340B2 JP2005049006A JP2005049006A JP4927340B2 JP 4927340 B2 JP4927340 B2 JP 4927340B2 JP 2005049006 A JP2005049006 A JP 2005049006A JP 2005049006 A JP2005049006 A JP 2005049006A JP 4927340 B2 JP4927340 B2 JP 4927340B2
Authority
JP
Japan
Prior art keywords
diffusion layer
type
region
conductivity type
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005049006A
Other languages
English (en)
Other versions
JP2006237223A (ja
Inventor
良 神田
修一 菊地
誠治 大竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2005049006A priority Critical patent/JP4927340B2/ja
Priority to TW095104164A priority patent/TWI303881B/zh
Priority to CNB2006100070071A priority patent/CN100454544C/zh
Priority to KR1020060015570A priority patent/KR100668545B1/ko
Priority to US11/361,173 priority patent/US7279768B2/en
Publication of JP2006237223A publication Critical patent/JP2006237223A/ja
Application granted granted Critical
Publication of JP4927340B2 publication Critical patent/JP4927340B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H12/00—Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
    • E04H12/02—Structures made of specified materials
    • E04H12/08—Structures made of specified materials of metal
    • E04H12/085—Details of flanges for tubular masts
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/182—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements for coaxial connections of two rods or tubes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/187—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements with sliding nuts or other additional connecting members for joining profiles provided with grooves or channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

本発明は、過電圧から回路素子を保護する半導体装置に関する。
従来の半導体装置では、例えば、Ｎチャネル型のＬＤＭＯＳトランジスタを形成するため、Ｐ型半導体基板上にＮ型のエピタキシャル層を堆積している。エピタキシャル層には、バックゲート領域として用いるＰ型の拡散領域を形成している。Ｐ型の拡散領域には、ソース領域として用いるＮ型の拡散領域を形成している。また、エピタキシャル層には、ドレイン領域として用いるＮ型の拡散領域を形成している。そして、ドレイン領域下方に位置し、半導体基板とエピタキシャル層とに渡り、Ｎ型の埋込領域が形成されている。このとき、埋込領域と半導体基板とで形成されるＰＮ接合領域のブレークダウン電圧は、ＬＤＭＯＳトランジスタのソース−ドレイン間のブレークダウン電圧よりも低くなるように構成されている。この構造により、ＬＤＭＯＳトランジスタを破壊する過電圧がドレイン電極に印加された場合でも、埋込領域と半導体基板とで形成されるＰＮ接合領域がブレークダウンする。その結果、上記過電圧により、ＬＤＭＯＳトランジスタが破壊されることを防ぐことができる（例えば、特許文献１参照。）。
特表平１０−５０６５０３号公報（第４−５、７頁、第１−２図）
上述したように、従来の半導体装置では、ドレイン領域に印加される過電圧により、ＬＤＭＯＳトランジスタが破壊されることを防ぐために、ドレイン領域の下方にＮ型の埋込領域が形成されている。Ｎ型の埋込領域は、ドレイン領域の幅とほぼ同等の幅を有するように形成されている。この構造により、ドレイン領域に過電圧が印加され、Ｎ型の埋込領域とＰ型の半導体基板とのＰＮ接合領域がブレークダウンすると、ブレークダウン電流が、ＰＮ接合領域に集中する。そのため、ＰＮ接合領域は、電流集中及びその集中による発熱により破壊されるという問題がある。
また、従来の半導体装置では、上記ＰＮ接合領域での電流集中を防ぐために、Ｎ型の埋込領域を広い領域に渡り形成することで対処することも可能である。ここで、従来の半導体装置では、既知のＲＥＳＵＲＦ原理を用いて素子の耐圧特性の向上を目的としている。そのため、Ｎ型の埋込領域は、分離領域側へ大きく形成することとなる。一方、Ｎ型の埋込領域は、ＰＮ接合領域を形成するために、ＬＤＭＯＳトランジスタに追加された構造である。つまり、Ｎ型の埋込領域を広い領域に渡り形成すると、ドレイン領域と分離領域間が広がり、素子が形成されない無効領域が広がる。そのため、チップサイズに対して、素子形成領域を効率的に配置出来ない問題がある。
また、従来の半導体装置では、Ｐ型の半導体基板を利用し、Ｎ型の埋込領域とＰ型の半導体基板とにより、ＰＮ接合領域を形成している。この構造により、ドレイン領域に過電圧が印加され、発生するブレークダウン電流が、半導体基板を流れる。そのため、例えば
、接地状態に設定された半導体基板の電位が、ブレークダウン電流が流れることで、その電位が上昇する。つまり、ブレークダウン電流の流路として、半導体基板を利用するため、同一基板に形成されたその他の素子が、基板電位の上昇により誤動作することやラッチアップ現象が起こるという問題がある。
上述した各事情に鑑みて成されたものであり、本発明の半導体装置では、一導電型の半導体基板と、前記半導体基板上に形成されている逆導電型のエピタキシャル層と、前記半導体基板と前記エピタキシャル層とに渡り形成されている逆導電型の埋込拡散層と、前記逆導電型の埋込拡散層上に形成され、前記逆導電型の埋込拡散層との第１の接合領域を有している一導電型の埋込拡散層と、前記エピタキシャル層に形成され、バックゲート領域として用いられている一導電型の第１の拡散層と、前記一導電型の第１の拡散層に形成され、ソース領域として用いられている逆導電型の第１の拡散層と、前記エピタキシャル層上に形成されているゲート酸化膜及びゲート電極と、前記エピタキシャル層に形成され、ドレイン領域として用いられ、且つ前記エピタキシャル層との第２の接合領域を有している逆導電型の第２の拡散層と、前記エピタキシャル層に形成され、前記エピタキシャル層上方で前記逆導電型の第２の拡散層と電気的に接続されている逆導電型の第３の拡散層とを有し、前記第１の接合領域のブレークダウン電圧は、前記第２の接合領域のブレークダウン電圧よりも低いことを特徴とする。従って、本発明では、ドレイン領域として用いられる拡散層に過電圧が印加されると、第１の接合領域が、第２の接合領域より先にブレークダウンする。この構造により、過電圧が印加されることにより、半導体装置が破壊されることを防ぐことができる。
また、本発明の半導体装置では、前記エピタキシャル層には、前記一導電型の埋込拡散層と連結した一導電型の第２の拡散層が形成されていることを特徴とする。従って、本発明では、バックゲート領域として用いられる一導電型の第１の拡散層と一導電型の埋込拡散層とは、一導電型の第２の拡散層を介して連結している。この構造により、一導電型の埋込拡散層にバックゲート電圧を印加することができ、素子サイズの微細化を図ることができる。また、ブレークダウン電流の電流路と半導体素子の電流路とを離間させることで、素子特性の劣化を防止できる。
また、本発明の半導体装置では、前記一導電型の第２の拡散層には、前記一導電型の第１の拡散層及び前記逆導電型の第２の拡散層が形成されていることを特徴とする。従って、本発明では、素子形成領域の下方に逆導電型の埋込拡散層を広い領域に渡り形成することができる。この構造により、無効領域を増大させることなく、第１の接合領域を広い領域に渡り形成することができる。
また、本発明の半導体装置では、前記一導電型の第２の拡散層には、前記一導電型の第１の拡散層と前記逆導電型の第２の拡散層とが交互に繰り返し配置されていることを特徴とする。従って、本発明では、ソース領域が形成されるバックゲート領域としての一導電型の第１の拡散層とドレイン領域としての逆導電型の第２の拡散層とが交互に繰り返し配置される構造においても、過電圧による半導体装置の破壊を防ぐことができる。
本発明では、ＭＯＳトランジスタが形成される領域の下方に、Ｎ型の埋込拡散層とＰ型の埋込拡散層とを重畳させ、素子保護用のＰＮ接合領域を形成している。該ＰＮ接合領域のブレークダウン電圧は、ＭＯＳトランジスタのドレイン−ソース間のブレークダウン電圧より低くなるように、形成されている。この構造により、ＭＯＳトランジスタが過電圧により破壊されることを防ぐことができる。
また、本発明では、素子保護用のＰＮ接合領域が、Ｎ型の埋込拡散層上面の広い領域に渡り形成されている。この構造により、ＰＮ接合領域ではブレークダウン電流が拡散し、ＰＮ接合領域の破壊を防ぐことができる。
また、本発明では、Ｐ型の埋込拡散層及びＰ型の拡散層が、Ｎ型の埋込拡散層上方に、広い領域に渡り形成されている。この構造により、公知のＲＥＳＵＲＦ原理により素子耐圧を劣化させることなく、Ｎ型の埋込拡散層を素子形成領域の下方に広く形成することができる。そして、ブレークダウン電流による素子保護用のＰＮ接合領域の破壊を防ぐことができる。
また、本発明では、半導体基板とエピタキシャル層とに渡り形成されるＮ型の埋込拡散層の上面に素子保護用のＰＮ接合領域を形成している。この構造により、ブレークダウン電流が、半導体基板を流れることはなく、ブレークダウン電流による半導体基板の電位変化を防ぐことができる。
また、本発明では、Ｐ型の埋込拡散層とＰ型の拡散層とが連結され、素子保護用のＰＮ接合領域を形成するＰ型の埋込拡散層にはドレイン電位が印加される。この構造により、Ｐ型の埋込拡散層に電位を印加するためのＰ型の拡散層を形成する必要がなく、素子サイズの微細化を実現できる。
また、本発明では、素子保護用のＰＮ接合領域を形成するＮ型の埋込拡散層には、ドレイン電位が印加され、Ｐ型の埋込拡散層にはバックゲート電位（ソース電位）が印加される。この構造により、ブレークダウン電流の電流路とソース−ドレイン間の電流路とを離間させることができる。そして、素子の電流路が保護されることで、素子特性の劣化を防止できる。
以下に、本発明の一実施の形態である半導体装置について、図１〜図５を参照し、詳細に説明する。図１は、本実施の形態の半導体装置を説明するための断面図である。図２（Ａ）は、過電圧保護構造を有する半導体装置の断面図である。図２（Ｂ）は、過電圧保護構造を有しない半導体装置の断面図である。図３（Ａ）は、過電圧保護構造を有する半導体装置での衝突電離発生領域を説明する図である。図３（Ｂ）は、過電圧保護構造を有しない半導体装置での衝突電離発生領域を説明する図である。図４は、過電圧保護構造を有する半導体装置と過電圧保護構造を有しない半導体装置との素子特性の比較図である。図５は、本実施の形態の半導体装置を説明するための断面図である。
図１に示す如く、Ｎチャネル型のＬＤＭＯＳトランジスタ１は、主に、Ｐ型の単結晶シリコン基板２と、Ｎ型のエピタキシャル層３と、Ｎ型の埋込拡散層４と、Ｐ型の埋込拡散層５と、Ｐ型の拡散層６と、ドレイン領域として用いられるＮ型の拡散層７、８と、バックゲート領域として用いられるＰ型の拡散層９、１０と、ソース領域として用いられるＮ型の拡散層１１と、Ｎ型の拡散層１２と、ゲート酸化膜１３と、ゲート電極１４とから構成されている。
Ｎ型のエピタキシャル層３が、Ｐ型の単結晶シリコン基板２上面に堆積されている。尚、本実施の形態では、基板２上に１層のエピタキシャル層３が形成されている場合を示すが、この場合に限定するものではない。例えば、基板上面に複数のエピタキシャル層が積層されている場合でも良い。
Ｎ型の埋込拡散層４が、基板２及びエピタキシャル層３の両領域に形成されている。Ｎ型の埋込拡散層４は、例えば、アンチモン（Ｓｂ）を拡散させ、形成されている。図示したように、Ｎ型の埋込拡散層４は、分離領域１５で区画された、ＬＤＭＯＳトランジスタ１の形成領域に渡り、形成されている。尚、本実施の形態でのＮ型の埋込拡散層４が本発明の「逆導電型の埋込拡散層」に対応する。
Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４の上下面から導出するように、基板２及びエピタキシャル層３に形成されている。Ｐ型の埋込拡散層５は、例えば、ホウ素（Ｂ）を拡散させ、形成されている。尚、本実施の形態では、Ｐ型不純物としてホウ素（Ｂ）を用いる場合を示すが、この場合に限定するものではない。Ｐ型の埋込拡散層５が、Ｎ型の埋込拡散層４上面から導出していれば良く、Ｐ型の不純物の拡散係数がＮ型の不純物の拡散係数より大きければ、任意の設計変更が可能である。また、本実施の形態でのＰ型の埋込拡散層５が本発明の「一導電型の埋込拡散層」に対応する。
Ｐ型の拡散層６が、Ｐ型の埋込拡散層５と連結するように、エピタキシャル層３に形成されている。Ｐ型の拡散層６には、ＬＤＭＯＳトランジスタ１のソース領域、ドレイン領域及びバックゲート領域が形成されている。Ｐ型の拡散層６がＰ型の埋込拡散層５と連結することで、Ｐ型の埋込拡散層５にバックゲート電位を印加することができる。この構造により、Ｐ型の埋込拡散層５に電位を印加するための拡散層を別個に形成する必要がない。尚、本実施の形態でのＰ型の拡散層６が本発明の「一導電型の第２の拡散層」に対応する。
Ｎ型の拡散層７、８が、Ｐ型の拡散層６に形成されている。Ｎ型の拡散層７、８は、ドレイン領域として用いられ、二重拡散構造である。Ｎ型の拡散層７、８は、Ｐ型の拡散層９を囲むように一環状に形成されている。尚、本実施の形態でのＮ型の拡散層７が本発明の「逆導電型の第２の拡散層」に対応する。
Ｐ型の拡散層９、１０が、Ｐ型の拡散層６に形成されている。Ｐ型の拡散層９はバックゲート領域として用いられ、Ｐ型の拡散層１０はバックゲート導出領域として用いられている。尚、本実施の形態でのＰ型の拡散層９が本発明の「一導電型の第１の拡散層」に対応する。
Ｎ型の拡散層１１が、Ｐ型の拡散層９に形成されている。Ｎ型の拡散層１１はソース領域として用いられる。Ｎ型の拡散層１１は、Ｐ型の拡散層１０を囲むように形成されている。Ｎ型の拡散層７とＮ型の拡散層１１との間に位置するＰ型の拡散層９が、チャネル領域として用いられる。そして、Ｐ型の拡散層１０とＮ型の拡散層１１には、ソース電極がコンタクトしている。つまり、Ｐ型の拡散層１０には、ソース電位と同電位であるバックゲート電位が印加される。尚、本実施の形態では、ソース電位及びバックゲート電位は接地電位である。また、本実施の形態でのＮ型の拡散層１１が本発明の「逆導電型の第１の拡散層」に対応する。
Ｎ型の拡散層１２が、Ｐ型の拡散層６とＰ型の分離領域１５との間のエピタキシャル層３に形成されている。Ｎ型の拡散層１２は、エピタキシャル層３上方の配線等により、Ｎ型の拡散層８が接続する出力パッドに接続している。この構造により、Ｎ型の拡散層１２には、ドレイン電位が印加される。また、図示したように、Ｎ型の拡散層１２の下方には、Ｎ型のエピタキシャル層３を介してＮ型の埋込拡散層４が形成されている。Ｎ型の埋込拡散層４には、Ｎ型の拡散層１２を介してドレイン電位が印加される。本実施の形態でのＮ型の拡散層１２が本発明の「逆導電型の第３の拡散層」に対応する。
ゲート酸化膜１３が、バックゲート領域等が形成されるエピタキシャル層３表面に形成されている。
ゲート電極１４が、ゲート酸化膜１３上に形成されている。ゲート電極１４は、例えば、ポリシリコン膜、タングステンシリコン膜等により所望の膜厚となるように形成されている。
最後に、エピタキシャル層３の所望の領域には、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化膜１６が形成されている。図示していないが、エピタキシャル層３上面には、ＢＰＳＧ（Ｂｏｒｏｎ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）膜等の絶縁層が形成されている。
次に、図に太い実線で示すように、ＬＤＭＯＳトランジスタ１が形成されている領域の下方に、Ｎ型の埋込拡散層４とＰ型の埋込拡散層５とのＰＮ接合領域１７が形成されている。上述したように、Ｎ型の埋込拡散層４には、Ｎ型の拡散層１２及びエピタキシャル層３を介して、ドレイン電位が印加される。一方、Ｐ型の埋込拡散層５には、Ｐ型の拡散層６、９、１０を介してバックゲート電位が印加される。つまり、ＰＮ接合領域１７には逆バイアスが印加され、ＬＤＭＯＳトランジスタ１の通常の動作時には、オープン状態である。尚、本実施の形態でのＰＮ接合領域１７が本発明の「第１の接合領域」に対応する。
また、図に太い実線で示すように、ＬＤＭＯＳトランジスタ１が形成されている領域には、Ｎ型の拡散層７とＰ型の拡散層９とのＰＮ接合領域１８が形成されている。Ｎ型の拡散層７には、Ｎ型の拡散層８を介してドレイン電位が印加される。一方、Ｐ型の拡散層９には、Ｐ型の拡散層１０を介してバックゲート電位が印加される。つまり、ＰＮ接合領域１８には、ＰＮ接合領域１７と同様に、逆バイアスが印加される。尚、本実施の形態でのＰＮ接合領域１８が本発明の「第２の接合領域」に対応する。また、「第２の接合領域」としては、Ｐ型の拡散層６及びＮ型の拡散層７を形成しない構造では、Ｎ型のエピタキシャル層３とＰ型の拡散層９との接合領域の場合でも良い。
この構造により、ＰＮ接合領域１７とＰＮ接合領域１８とは、実質、同条件の逆バイアスが印加される。そして、ＬＤＭＯＳトランジスタ１のソース−ドレイン間には、ドレイン領域を介して、例えば、モーター負荷等のＬ負荷ターンオフ時に発生する過電圧等が印加される。この場合、ＰＮ接合領域１８がブレークダウンする前に、ＰＮ接合領域１７をブレークダウンさせることで、ＬＤＭＯＳトランジスタ１の破壊を防ぐことができる。詳細は後述するが、本実施の形態では、ＰＮ接合領域１７のブレークダウン電圧が、ＰＮ接合領域１８のブレークダウン電圧（ソース−ドレイン間のブレークダウン電圧）よりも低くなるように、Ｎ型の埋込拡散層４及びＰ型の埋込拡散層５の不純物濃度が決められている。つまり、Ｎ型の埋込拡散層４上面に高不純物濃度のＰ型の埋込拡散層５を形成することで、空乏層の広がる領域を狭くしている。尚、図示したように、Ｐ型の埋込拡散層５の不純物濃度、拡散条件等により、Ｎ型の埋込拡散層４の下面にもＰ型の埋込拡散層５が形成される。しかしながら、Ｎ型の埋込拡散層４の下面側に位置するＰ型の埋込拡散層５の不純物濃度は低濃度であり、Ｎ型の埋込拡散層４の下面側に位置するＰＮ接合領域のブレークダウン電圧はＰＮ接合領域１８のブレークダウン電圧より高くなる。
次に、図２から図４を用いて、過電圧保護構造を有するＬＤＭＯＳトランジスタ及び過電圧保護構造を有しないＬＤＭＯＳトランジスタのそれぞれに、過電圧が印加された場合について説明する。
図２（Ａ）では、図１に示したＬＤＭＯＳトランジスタの一領域を示している。上述したように、Ｎ型の埋込拡散層４とＰ型の埋込拡散層５とのＰＮ接合領域１７が形成されている。ＰＮ接合領域１７を有することで、過電圧保護構造が実現されている。一方、図２（Ｂ）では、図２（Ａ）に示す、Ｐ型の埋込拡散層５及びＰ型の拡散層６が形成されていない他は、同様な構造である。つまり、図２（Ｂ）の構造では、ＰＮ接合領域１７を有していないため、過電圧保護構造が実現されていない。尚、図２（Ａ）及び（Ｂ）では、図１に示した各構成要素と同じ構成要素には同じ符番を付している。
図３（Ａ）及び（Ｂ）に示すように、ＬＤＭＯＳトランジスタに過電圧が印加された際に、実線で囲まれ、ハッチングで示す領域で衝突電離が発生している。
先ず、図３（Ａ）に示す構造では、ＰＮ接合領域１７及びその近傍領域に、衝突電離が発生し、最大のブレークダウン電流が流れる。一方、図３（Ｂ）に示す構造では、Ｎ型の拡散層７とＰ型の拡散層９とのＰＮ接合領域１８及びその近傍領域に、衝突電離が発生し、最大のブレークダウン電流が流れる。
この現象により、図３（Ｂ）に示すＰＮ接合領域１７を有しない構造では、ＬＤＭＯＳトランジスタのソース−ドレイン間のＰＮ接合領域１８がブレークダウンする。そして、ブレークダウン電流は、ＰＮ接合領域１８の表面近傍に集中して発生する。そのため、ブレークダウン電流の集中及びその集中による発熱により、ＰＮ接合領域１８が破壊され、ＬＤＭＯＳトランジスタ自体が破壊されてしまう。
一方、図３（Ａ）に示すＰＮ接合領域１７を有する構造では、ＰＮ接合領域１７が、ＰＮ接合領域１８より先にブレークダウンする。そして、ＰＮ接合領域１７の広い領域に渡り、ブレークダウン電流が発生する。この構造により、ＰＮ接合領域１７でのブレークダウン電流の集中が緩和され、ブレークダウン電流によりＰＮ接合領域１７が破壊され難い。そして、ＰＮ接合領域１８及びその近傍領域における最大のブレークダウン電流の発生を抑制し、ＬＤＭＯＳトランジスタ自体が破壊され難い構造を実現できる。
つまり、Ｎ型の埋込拡散層４の上面には、Ｐ型の埋込拡散層５及びＰ型の拡散層６が形成されている。この構造により、Ｎ型の埋込拡散層４がＬＤＭＯＳトランジスタ１の下方に形成された場合でも、公知のＲＥＳＵＲＦ原理により、ＬＤＭＯＳトランジスタ１の耐圧特性を悪化させることはない。その結果、Ｎ型の埋込拡散層４をＬＤＭＯＳトランジスタ１の下方に広く形成することができる。そして、Ｎ型の埋込拡散層４を広く形成しても、実動作領域の中で素子が配置されない無効領域を増加させることなく、上述した過電圧保護構造を実現できる。
また、図３（Ａ）に示すように、ＰＮ接合領域１７を有する構造では、ブレークダウン電流が、バックゲート領域であるＰ型の拡散層９側へと流れている。本実施の形態では、Ｎ型の埋込拡散層４上面から、高不純物濃度のＰ型の埋込拡散層５が導出するように、Ｐ型の埋込拡散層５が形成されている。この構造により、ブレークダウン電流が、Ｎ型の埋込拡散層４から基板２へと流れ出すことを防ぐことができる。そして、ブレークダウン電流が、ＰＮ接合領域１７を電流路とし、Ｐ型の拡散層１０とＮ型の拡散層１２間を流れる。その結果、ブレークダウン電流が流れることによる基板電位の変位、例えば、接地状態からの電位上昇を防ぐことができる。そして、基板２を共通にし、その他領域に形成された素子が、基板電位の上昇により誤動作することやラッチアップ現象を防ぐことができる。
具体的には、図４では、ＬＤＭＯＳトランジスタのＢＶｄｓが４０（Ｖ）に設計され、実線は過電圧保護構造を有する場合（図２（Ａ）参照）を示し、点線は過電圧保護構造を有しない場合（図２（Ｂ）参照）を示す。実線で示す構造では、ＰＮ接合領域１７が３０（Ｖ）程度のブレークダウン電圧となるように設計されているため、ソース−ドレイン間には、３０（Ｖ）程度以上の電圧が印加されない。一方、点線で示す構造では、ソース−ドレイン間に３８（Ｖ）程度の電圧が印加され、ＰＮ接合領域１８でブレークダウンしている。上述したように、過電圧保護構造としてＰＮ接合領域１７を有することで、過電圧が印加された場合でも、ＬＤＭＯＳトランジスタが破壊され難い構造が実現できる。
尚、ＰＮ接合領域１７のブレークダウン電圧は、Ｎ型の埋込拡散層４、Ｐ型の埋込拡散層５の不純物濃度の調整やＮ型の埋込拡散層４、Ｐ型の埋込拡散層５の拡散幅等により任意の設計変更が可能である。そして、ＰＮ接合領域１７のブレークダウン電圧を低く設定し過ぎると、ＬＤＭＯＳトランジスタの電流能力が悪化する場合もある。そのため、ＰＮ接合領域１７のブレークダウン電圧は、素子特性が考慮されて、所望の範囲に設定することができる。
図５に示す如く、本実施の形態では、ドレイン領域とバックゲート領域とが交互に繰り返し配置される構造にも応用することができる。尚、図１に示した各構成要素と同じ構成要素には同じ符番を付すこととする。
図１を用いて上述したように、Ｎ型のエピタキシャル層３が、Ｐ型の単結晶シリコン基板２上面に堆積されている。基板２及びエピタキシャル層３には、Ｎ型の埋込拡散層４が形成されている。Ｎ型の埋込拡散層４の上下面にはＰ型の埋込拡散層５が形成され、ＰＮ接合領域１７が形成されている。エピタキシャル層３には、Ｐ型の拡散層６がＰ型の埋込拡散層５と連結するように形成されている。Ｐ型の拡散層６には、ドレイン領域として用いられるＮ型の拡散層７とバックゲート領域として用いられるＰ型の拡散層９とが交互に繰り返し形成されている。Ｐ型の拡散層９には、バックゲート導出領域として用いられるＰ型の拡散層１０及びソース領域として用いられるＮ型の拡散層１１が形成されている。この構造により、ソース−ドレイン間には、Ｎ型の拡散層７とＰ型の拡散層９とのＰＮ接合領域１８が形成されている。そして、Ｐ型の拡散層６と分離領域１５との間のエピタキシャル層３には、ドレイン電位が印加されるＮ型の拡散層１２が形成されている。
本実施の形態では、ドレイン領域とバックゲート領域とが繰り返し形成される構造においても、過電圧保護構造としてのＰＮ接合領域１７を形成することができる。そして、Ｎ型の埋込拡散層４上方には、Ｐ型の埋込拡散層５及びＰ型の拡散層６が連結して形成されている。この構造により、公知のＲＥＳＵＲＦ原理で知られるように、ＬＤＭＯＳトランジスタの耐圧特性を悪化させることなく、分離領域１５で区画された領域に渡り、Ｎ型の埋込拡散層４が一体に形成されている。つまり、Ｎ型の埋込拡散層４が素子形成領域に効率的に配置できるので、ＰＮ接合領域１７の破壊を防ぎつつ、ＬＤＭＯＳトランジスタの破壊も防ぐことができる。特に、ドレイン領域とバックゲート領域とが交互に繰り返し配置される構造のように、広い素子形成領域にＮ型の埋込拡散層４が形成される場合には、ＰＮ接合領域１７の破壊が起こり難い構造となる。
また、本実施の形態では、Ｎ型の埋込拡散層４上面にＰ型の埋込拡散層５が一体に形成されている構造で説明したが、この構造に限定するものではない。図３（Ａ）に示すように、ブレークダウン電流の電流路となるＰ型の拡散層９の下方に位置するように、Ｎ型の埋込拡散層４上面に複数のＰ型の埋込拡散層５を形成する場合でも良い。
尚、本実施の形態では、ドレイン領域及びバックゲート領域が形成されるＰ型の拡散層が、Ｐ型の埋込拡散層と連結する場合に関し説明したが、この場合に限定する必要はない。例えば、Ｐ型の埋込拡散層に対し電位を印加する拡散層を形成することで、過電圧保護構造であるＰＮ接合領域を形成することもできる。その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
次に、本発明の一実施の形態である半導体装置の製造方法について、図６から図１１を参照し、詳細に説明する。尚、以下の説明では、図１に示した半導体装置で説明した各構成要素と同じ構成要素には同じ符番を付すこととする。
図６から図１１は、本実施の形態における半導体装置の製造方法を説明するための断面図である。尚、以下の説明では、分離領域で区画された、１つの素子形成領域に、例えば、Ｎチャネル型のＭＯＳトランジスタを形成する場合に関し説明するが、この場合に限定するものではない。例えば、その他の素子形成領域に、Ｐチャネル型のＭＯＳトランジスタ、ＮＰＮ型のトランジスタ、縦型ＰＮＰトランジスタ等を形成し、半導体集積回路装置を形成する場合でも良い。
先ず、図６に示す如く、Ｐ型の単結晶シリコン基板２を準備する。基板２表面から、公知のフォトリソグラフィ技術を用い、Ｎ型の埋込拡散層４を形成する領域に、Ｎ型不純物、例えば、アンチモン（Ｓｂ）をイオン注入する。そして、フォトレジストを除去した後、イオン注入した不純物を拡散する。
次に、図７に示す如く、基板２表面から、公知のフォトリソグラフィ技術を用い、Ｐ型の埋込拡散層５及び分離領域１５の埋込拡散層２１を形成する領域に、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入する。そして、フォトレジストを除去した後、イオン注入した不純物を拡散する。
次に、図８に示す如く、基板２をエピタキシャル成長装置のサセプタ上に配置する。そして、ランプ加熱によって基板２に、例えば、１２００℃程度の高温を与えると共に反応管内にＳｉＨＣｌ３ガスとＨ２ガスを導入する。この工程により、基板２上に、例えば、比抵抗０．１〜２．０Ω・ｃｍ、厚さ０．５〜１．５μｍ程度のエピタキシャル層３を成長させる。この工程により、Ｎ型の埋込拡散層４、Ｐ型の埋込拡散層５及びＰ型の埋込拡散層２１は、エピタキシャル層３へと拡散する。また、ホウ素（Ｂ）はアンチモン（Ｓｂ）よりも拡散係数が大きいため、Ｐ型の埋込拡散層５は、Ｎ型の埋込拡散層の４上下面に導出する。
次に、図９に示す如く、エピタキシャル層３表面から、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層６、Ｎ型の拡散層７及び分離領域１５の拡散層２２を形成する。この工程では、Ｐ型の拡散層６は、Ｐ型の埋込拡散層５と連結するように、形成される。
次に、図１０に示す如く、基板２全体に熱処理を与え、エピタキシャル層３の所望の領域にＬＯＣＯＳ酸化膜１６を形成する。そして、エピタキシャル層３表面にシリコン酸化膜、ポリシリコン膜及びタングステンシリコン膜を堆積する。公知のフォトリソグラフィ技術を用い、シリコン酸化膜、ポリシリコン膜及びタングステンシリコン膜を選択的に除去し、ゲート酸化膜１３及びゲート電極１４を形成する。
その後、エピタキシャル層３表面から、公知のフォトリソグラフィ技術を用い、Ｐ型の拡散層９を形成する領域に、Ｐ型不純物、例えば、ホウ素（Ｂ）をイオン注入する。そして、フォトレジストを除去した後、イオン注入した不純物を拡散する。この工程では、ゲート電極１４の一端側を利用し、Ｐ型の拡散層９が自己整合技術により形成される。
最後に、図１１に示す如く、エピタキシャル層３表面から、公知のフォトリソグラフィ技術を用い、Ｎ型の拡散層８、１１、１２及びＰ型の拡散層１０を形成する。その後、エピタキシャル層３上に絶縁層２３として、例えば、ＢＰＳＧ膜、ＳＯＧ膜等を堆積する。そして、公知のフォトリソグラフィ技術を用い、例えば、ＣＨＦ３＋Ｏ２系のガスを用いたドライエッチングで、絶縁層２３にコンタクトホール２４、２５、２６を形成する。
次に、コンタクトホール２４、２５、２６内壁等にバリアメタル膜２７を形成する。その後、コンタクトホール２４、２５、２６内をタングステン（Ｗ）膜２８で埋設する。そして、タングステン（Ｗ）膜２８上面に、ＣＶＤ法により、アルミ銅（ＡｌＣｕ）膜、バリアメタル膜を堆積する。その後、公知のフォトリソグラフィ技術を用い、ＡｌＣｕ膜及びバリアメタル膜を選択的に除去し、ソース電極２９及びドレイン電極３０を形成する。尚、図１１に示した断面では、ゲート電極への配線層は図示していないが、その他の領域で配線層と接続している。また、図示していないが、Ｎ型の拡散層１２上に形成された電極３１は、ドレイン電極３０と同電位となるように、電気的に接続されている。
上述したように、本実施の形態では、Ｎ型の埋込拡散層４の上面にＰＮ接合領域１７が形成される条件で、Ｐ型の埋込拡散層５の形成条件を決めている。この製造方法により、ＬＤＭＯＳトランジスタ１に過電圧が印加された際、ブレークダウン電流が基板２へと流れ出すことを防ぐ構造が実現できる。そして、同一基板上に形成される他の素子が、基板電位の上昇により誤動作することやラッチアップ現象を防ぐことができる。
また、ＰＮ接合領域１７を形成するＰ型の埋込拡散層５を分離領域１５の埋込拡散層２１と共用工程で形成することができる。そのため、ＰＮ接合領域１７を形成するために、専用マスク等を用いる必要がなく、製造コストの増加を防ぐことができる。
本発明の実施の形態における半導体装置を説明する断面図である。 （Ａ）本発明の実施の形態における半導体装置に関し、過電圧保護構造を有する場合を説明するための断面図であり、（Ｂ）本発明の実施の形態における半導体装置に関し、過電圧保護構造を有しない場合を説明するための断面図である。 （Ａ）本発明の実施の形態における半導体装置に関し、過電圧保護構造を有する場合の衝突電離発生領域を説明するための図であり、（Ｂ）本発明の実施の形態における半導体装置に関し、過電圧保護構造を有しない場合の衝突電離発生領域を説明するための図である。 本発明の実施の形態における半導体装置のソース−ドレイン間の電流値とソース−ドレイン間の電圧値との関係を説明するための図である。 本発明の実施の形態における半導体装置を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。 本発明の実施の形態における半導体装置の製造方法を説明する断面図である。
符号の説明
１ Ｎチャネル型ＬＤＭＯＳトランジスタ
２ Ｐ型の単結晶シリコン基板
３ Ｎ型のエピタキシャル層
４ Ｎ型の埋込拡散層
５ Ｐ型の埋込拡散層
７ Ｎ型の拡散層
９ Ｐ型の拡散層
１２ Ｎ型の拡散層
１７ ＰＮ接合領域
１８ ＰＮ接合領域

Claims (4)

  1. 一導電型の半導体基板と、
    前記半導体基板上に形成されている逆導電型のエピタキシャル層と、
    前記半導体基板と前記エピタキシャル層とに渡り形成され、ドレイン電圧が印加される逆導電型の埋込拡散層と、
    前記逆導電型の埋込拡散層上に形成され、前記逆導電型の埋込拡散層との第１の接合領域を有し、バックゲート電位が印加される一導電型の埋込拡散層と、
    前記エピタキシャル層に形成され、バックゲート領域として用いられている一導電型の第１の拡散層と、
    前記一導電型の第１の拡散層に形成され、ソース領域として用いられている逆導電型の第１の拡散層と、
    前記エピタキシャル層上に形成されているゲート酸化膜及びゲート電極と、
    前記エピタキシャル層に形成され、ドレイン領域として用いられ、且つ前記一導電型の第１の拡散層との第２の接合領域を有している逆導電型の第２の拡散層と、
    前記エピタキシャル層に形成され、前記エピタキシャル層上方で前記逆導電型の第２の拡散層と電気的に接続されている逆導電型の第３の拡散層とを有し、
    前記第１の接合領域のブレークダウン電圧は、前記第２の接合領域のブレークダウン電圧よりも低いことを特徴とする半導体装置。
  2. 前記エピタキシャル層には、前記一導電型の埋込拡散層と連結した一導電型の第２の拡散層が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記一導電型の第２の拡散層には、前記一導電型の第１の拡散層及び前記逆導電型の第２の拡散層が形成されていることを特徴とする請求項２に記載の半導体装置。
  4. 前記一導電型の第２の拡散層には、前記一導電型の第１の拡散層と前記逆導電型の第２の拡散層とが交互に繰り返し配置されていることを特徴とする請求項３に記載の半導体装置。
JP2005049006A 2005-02-24 2005-02-24 半導体装置 Expired - Fee Related JP4927340B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005049006A JP4927340B2 (ja) 2005-02-24 2005-02-24 半導体装置
TW095104164A TWI303881B (en) 2005-02-24 2006-02-08 Semiconductor device
CNB2006100070071A CN100454544C (zh) 2005-02-24 2006-02-14 半导体装置
KR1020060015570A KR100668545B1 (ko) 2005-02-24 2006-02-17 반도체 장치
US11/361,173 US7279768B2 (en) 2005-02-24 2006-02-23 Semiconductor device for overvoltage protection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005049006A JP4927340B2 (ja) 2005-02-24 2005-02-24 半導体装置

Publications (2)

Publication Number Publication Date
JP2006237223A JP2006237223A (ja) 2006-09-07
JP4927340B2 true JP4927340B2 (ja) 2012-05-09

Family

ID=36911803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005049006A Expired - Fee Related JP4927340B2 (ja) 2005-02-24 2005-02-24 半導体装置

Country Status (5)

Country Link
US (1) US7279768B2 (ja)
JP (1) JP4927340B2 (ja)
KR (1) KR100668545B1 (ja)
CN (1) CN100454544C (ja)
TW (1) TWI303881B (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5063865B2 (ja) * 2005-03-30 2012-10-31 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
US7932580B2 (en) * 2006-12-21 2011-04-26 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US7700977B2 (en) * 2007-06-21 2010-04-20 Intersil Americas Inc. Integrated circuit with a subsurface diode
TWI470797B (zh) * 2008-01-14 2015-01-21 Volterra Semiconductor Corp 具保護通道的功率電晶體
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010153634A (ja) * 2008-12-25 2010-07-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20100171175A1 (en) * 2009-01-05 2010-07-08 Fan bing-yao Structure For High Voltage/High Current MOS Circuits
US8546880B2 (en) 2010-11-10 2013-10-01 United Microelectronics Corp. Anti punch-through leakage current metal-oxide-semiconductor transistor and manufacturing method thereof
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP5898473B2 (ja) 2011-11-28 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置
US9236472B2 (en) * 2012-04-17 2016-01-12 Freescale Semiconductor, Inc. Semiconductor device with integrated breakdown protection
JP6120586B2 (ja) * 2013-01-25 2017-04-26 ローム株式会社 ｎチャネル二重拡散ＭＯＳ型トランジスタおよび半導体複合素子
JP6284336B2 (ja) * 2013-10-17 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
US9093567B2 (en) * 2013-11-05 2015-07-28 Freescale Semiconductor, Inc. Diodes with multiple junctions and fabrication methods therefor
JP5983658B2 (ja) * 2014-02-26 2016-09-06 トヨタ自動車株式会社 半導体装置
US9559097B2 (en) * 2014-10-06 2017-01-31 Nxp Usa, Inc. Semiconductor device with non-isolated power transistor with integrated diode protection
US9911845B2 (en) 2015-12-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage LDMOS transistor and methods for manufacturing the same
JP6368393B2 (ja) * 2017-02-22 2018-08-01 キヤノン株式会社 記録素子基板、記録ヘッド及び記録装置
US20230044360A1 (en) * 2021-08-04 2023-02-09 Halo Microelectronics International Latch-up Free High Voltage Device
CN114188402A (zh) * 2022-02-14 2022-03-15 北京芯可鉴科技有限公司 一种ldmosfet、制备方法及芯片、电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997004488A2 (en) 1995-07-19 1997-02-06 Philips Electronics N.V. Semiconductor device of hv-ldmost type
JP2002026314A (ja) * 2000-07-06 2002-01-25 Toshiba Corp 半導体装置
US6528850B1 (en) * 2000-05-03 2003-03-04 Linear Technology Corporation High voltage MOS transistor with up-retro well
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
US6475870B1 (en) * 2001-07-23 2002-11-05 Taiwan Semiconductor Manufacturing Company P-type LDMOS device with buried layer to solve punch-through problems and process for its manufacture
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6882023B2 (en) * 2002-10-31 2005-04-19 Motorola, Inc. Floating resurf LDMOSFET and method of manufacturing same

Also Published As

Publication number Publication date
CN100454544C (zh) 2009-01-21
TWI303881B (en) 2008-12-01
KR20060094469A (ko) 2006-08-29
CN1828898A (zh) 2006-09-06
KR100668545B1 (ko) 2007-01-16
TW200633223A (en) 2006-09-16
US7279768B2 (en) 2007-10-09
JP2006237223A (ja) 2006-09-07
US20060186507A1 (en) 2006-08-24

Similar Documents

Publication Publication Date Title
JP4927340B2 (ja) 半導体装置
JP4785113B2 (ja) 半導体装置
KR100683102B1 (ko) 반도체 장치
US6407413B1 (en) Semiconductor device with guard ring and Zener diode layer thereover
US8035229B2 (en) Semiconductor device
JP5108250B2 (ja) 半導体装置及びその製造方法
JP2007095827A (ja) 半導体装置及びその製造方法
JP5525736B2 (ja) 半導体装置及びその製造方法
JP2006074012A (ja) 双方向型静電気放電保護素子
JP2014175640A (ja) 縦型複合パワーｍｏｓｆｅｔ
KR100260982B1 (ko) 반도체 장치
JP2009032968A (ja) 半導体装置及びその製造方法
KR101442252B1 (ko) 반도체 장치
JP2008182121A (ja) 半導体装置及びその製造方法
TWI680579B (zh) 電晶體元件
US20090242993A1 (en) ESD protection device and manufacturing method thereof
JP2737629B2 (ja) Ｃｍｏｓ構成の出力回路を有する半導体装置
JP2017168478A (ja) 半導体装置及びその製造方法
JP6707917B2 (ja) 半導体装置及びその製造方法
JP2007180244A (ja) 半導体装置及びその製造方法
JP2006073626A (ja) 半導体装置およびその製造方法
JP5008363B2 (ja) 半導体装置
JP2000040821A (ja) 半導体装置の保護装置
JP2008166323A (ja) 半導体装置
JP2021114527A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees