TWI303881B - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
TWI303881B
TWI303881B TW095104164A TW95104164A TWI303881B TW I303881 B TWI303881 B TW I303881B TW 095104164 A TW095104164 A TW 095104164A TW 95104164 A TW95104164 A TW 95104164A TW I303881 B TWI303881 B TW I303881B
Authority
TW
Taiwan
Prior art keywords
diffusion layer
type
region
layer
buried
Prior art date
Application number
TW095104164A
Other languages
English (en)
Other versions
TW200633223A (en
Inventor
Ryo Kanda
Shuichi Kikuchi
Seiji Otake
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Publication of TW200633223A publication Critical patent/TW200633223A/zh
Application granted granted Critical
Publication of TWI303881B publication Critical patent/TWI303881B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • E—FIXED CONSTRUCTIONS
    • E04—BUILDING
    • E04H—BUILDINGS OR LIKE STRUCTURES FOR PARTICULAR PURPOSES; SWIMMING OR SPLASH BATHS OR POOLS; MASTS; FENCING; TENTS OR CANOPIES, IN GENERAL
    • E04H12/00—Towers; Masts or poles; Chimney stacks; Water-towers; Methods of erecting such structures
    • E04H12/02—Structures made of specified materials
    • E04H12/08—Structures made of specified materials of metal
    • E04H12/085—Details of flanges for tubular masts
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/182—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements for coaxial connections of two rods or tubes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
    • F16B7/00—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections
    • F16B7/18—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements
    • F16B7/187—Connections of rods or tubes, e.g. of non-circular section, mutually, including resilient connections using screw-thread elements with sliding nuts or other additional connecting members for joining profiles provided with grooves or channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Architecture (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Wood Science & Technology (AREA)
  • Materials Engineering (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

^ 1303881 九、發明說明： 【發明所屬之技術領域】 本發明係關於保護電路元件免於受到過電壓破壞的半 導體裝置。 【先前技術】 以往的半導體裝置中，為了形成例如N通道型 ’ LDMOS(Laterally Diffused Metal Oxide Semiconductor，橫 春向擴散金氧半導體）電晶體，故在P型半導體基板上沉積有 N型磊晶層。在磊晶層形成有作為背閘極區域使用的p型 擴散區域。在P型擴散區域，形成有作為源極區域使用的 N型擴散區域。又Ha日層形成有作為没極區域使用的 N型擴散區域。接著，位於沒極區域下方，跨涉半導體基 板與磊晶層，形成有N型埋設區域。此時，在埋設區域與 半導體基板所形成之PN接合區域的崩潰電壓，係以低於 LDMOS電晶體之源極一汲極間之崩潰電壓的方式構成。 參藉此構造，即使破壞LDMOS電晶體的過電壓被施加於汲 極電極時，由埋設區域與半導體基板所形成的pN接合區 域也會崩潰。因此，可防止LDM0S電晶體由於上述過電 壓受到破壞（爹照例如專利文獻1)。 〔專利文獻1〕日本特表平1〇 一 506503號公報（第4一 5頁、 7頁、第1一2圖） 、 【發明内容】 〔發明所欲解決之課題〕 如上所述，習知的半導體裝置中，^了防止因施加於 317863 5 1303881 ==而造成LDM〇s電晶體被破壞，故在汲 成有N型埋設區域。N型埋設區域係以具 „極區域的寬度大致相同寬度的方式形成。藉此構 以，在錄區域施加過電壓，N型埋設區域* =二接合區域崩潰時，崩潰電流會集中：pn接：區 發熱而受到破壞的問題。“集中及该集中所造成的 又，習知的半導體裝置中，為了防止上述pN接合區 中，亦可以將N型埋設區域跨 ^域的方式因應。在此’習知的半導體裝置中，係以使用 已知^ RES卿原理，來提升元件的耐壓特性為目的。所 以，…型埋設區域係在分離區域形成較大。另一 了形成接合區域，N型埋 …、
雷曰尘里叹區域係為追加於LDMOS =日體的構造。亦即，將_埋設區域跨涉形成於較廣的 …錄區域與分離區域間益 :區域會變廣。因此，會有無法有效率地相二= 來配置元件形成區域的問題。 卞於曰曰片尺寸 且藉體。裝:中，利用。型半導體基板， _ e Q域與p型半導體基板，形成有PN接人 ;稭此構造，可在汲極區域施加過 潰電流會流動於半導體^ ^ m 所產生的朋 之半導體芙把^ 例設定成接地狀態 曰V體基板的電位’因流動有崩潰電流，故 歼。亦即，由於係利用半導 冒上 故形成於同一A板：Λ ，乍為朋潰電流的流路， 基板的其他7L件，會有因基板電位的上昇而 317863 6 1303881 r一一 一_^一 I污年名月 >> 日修(¾正替..· ^------!!,, ,|, , Ί||·n- Ί-~ I — ....... ___[ — j t產生錯誤動作或閂鎖（latch up)現象的問題。 〔用以解決課題之手段〕 曰本發明係有鑑於上述各問題點而研創者，其目的在於 kt、種丰^體I置，其特徵為具有：一導電型半導體基 ♦板；形成於上述半導體基板上的逆導電型磊晶層；跨涉形 成於上述半導體基板與上述磊晶層的逆導電型埋設擴散 層；形成於上述逆導電型埋設擴散層上，且具有與上述逆 泰V電型埋δ又擴散層之第丨接合區域的一導電型埋設擴散 層，形成於上述磊晶層，而作為背閘極區域使用的一導電 型第1擴散層；形成於上述磊晶層，用以與上述一導電型 埋設擴散層連結，且與上述一導電型第i擴散層重疊而形 成的一導電型第2擴散層；形成於上述一導電型之第i擴 政層，而作為源極區域使用的逆導電型第J擴散層；形成 於上述磊晶層上的閘極氧化膜及閘極電極；形成於上述磊 塵晶層，作為汲極區域使用，且具有與上述磊晶層之第2接 馨合區域的逆導電型第2擴散層；及形成於上述蟲晶層，且 在上述磊晶層上方與上述逆導電型第2擴散層電性連接的 逆導電型第3擴散層，而上述第2接合區域的崩潰電壓， 係低於上述第2接合區域的崩潰電壓。因此，本發明中， 在作為汲極區域使用的擴散層施加過電壓時，第丨接合區 域會比第2接合區域先崩潰。藉此構造，即可防止由於施 加過電壓而使半導體裝置被破壞。 此外本魯明中，作為背閘極區域使用的_導電型第 1擴散層與一導電型埋設擴散層，係經由一導電型第2擴 (修正頁)317863 7 1303881 j 了一^_——_— Θ年έ月％日修(更)正替, *散層相連結。藉此 & 二~—―」 ^ 構以，可在一導電型埋設擴散層施加背 恭、 達成兀件尺寸的微細化。再者，藉由使崩潰 % &L的電流路徑座半導^ _ 、 千¥體兀件的電流路徑分離，即可 元件特性劣化。 • 本發明之半導體褒置的特徵為：在上述-導電型第2 ，散層，形成有上述逆導電型第2擴散層。因此，本^ ’可在兀件形成區域的下方’跨涉廣泛區域形成逆導 •，埋設擴散層。藉此構造，可跨涉廣泛區域形成第i接合 區域，而不會使無效區域增大。 本發明之半導體裝置的特徵為：上述—導電型第 散層及上述逆導電型第2擴散層係交互反覆配置於上述二 第I擴散層。因此，本發明中，即使在作為形成源 -或之月閘極區域的一導電型第J擴散層、與作為汲極 區域之逆導電型第2擴散層交互反覆配置的構造中，亦可 防止因過電壓戶斤造成之半導體裝置的破i襄。 〔發明之效果〕 本發明中，在形成M〇S電晶體之區域的下方，使N 型埋設擴散層與P型埋設擴散層重疊，而形成有元件保護 用之PN接合區域。該州接合區域的崩潰電壓係以低於 MOS電晶體之汲極—源極間之崩潰電屢的方式形成。藉此 構造，可防止MOS電晶體被過電壓破壞。 " 又’本發明中’兀件保護㈣pN接合區域係跨涉形 成於N型埋擴散屬上面的廣泛區域。藉此構造，崩潰電流 會在PN接合區域擴散，可防止？^^接合區域的破壞'。电机 (修正頁)317863 8 * 1303881 本發明巾，1>型埋設擴散層及p㈣散層係在n型埋 •設擴散層上方，橫跨廣泛區域而形成。藉此構造，利用周 知的RESURF原理，即可將_埋設擴散層廣泛地形成於 兀件形成區域的下方，而不會使元件耐壓劣化。而且，可 防止因崩潰電流所造成之元件保護用pN接合區域的破壞。 本發明中，在跨涉形成於半導體基板與磊晶層的n型 埋設擴散層的上面，形成有元件保護用帽接合區域。藉 籲此構造，崩潰電流不會流動於半導體基板，而可防止因崩3 /貝電流所造之半導體基板的電位變化。 本务明中，p型埋設擴散層與p型擴散層相連結，且 可在形成元件保護用PN接合區域的p型埋設擴散層，施 加波極電位。藉此構造，不需要在p型埋設擴散層形成用 以施加電位的P型擴散層’即可實現元件尺寸的微細化。 本叙月中可在开> 成元件保護用PN接合區域的n型 埋設擴散層，施加沒極電位，且在p型埋設擴散層施加背 籲閘極電位（源極電位）。藉此構造，可使崩潰電流的電流路 控與源極-汲極間的電流路徑分離。藉由保護元件的電流 路徑，即可防止元件特性劣化。 【實施方式】 以下，參照第1圖至第5圖，詳細說明本發明之一實 把幵/恶的半導體裝置。第i圖係用以說明本實施形態之半 導縣置的剖視圖。第2圖⑷係具有過電壓保護構：之半 導體裝置的剖視圖。第2圖⑻係不具有過電壓保護構造之 半導體裝置的剖視圖。第3圖⑷係用以說明具有過電壓保 317863 9 1303881 羞構造之半導體裝置之衝突電離產生區域的示意圖。第3 ^圖（B)係用以說明不具有過電壓保護構造之半導體裝置之 =大包離產生區域的不意圖。第4圖係具有過電壓保護構 以之半導體裝置與不具有過電壓保護構造之半導體裝置的 •兀件特性之比較圖。第5圖係用以說明本實施形態之半導 體裝置的剖視圖。 如第1圖所示，N通道型LDM〇s電晶體J主要係由·· _ P型早晶矽基板2、N型磊晶層3、N型埋設擴散層4、p 型埋叹擴散層5、P型擴散層6、作為汲極區域使用的n 型擴政層7、8、作為背閘極區域使用的p型擴散層9、ι〇、 作為源極區域使用的N型擴散層U、N型擴散層12、間 極氧化膜13、閘極電極14所構成。 N型磊晶層3係沉積於p型單晶矽基板2上面。本實 轭形恶中，雖表不在基板2上形成有1層磊晶層3的情形， 但並不限定於此。例如，亦可為在基板上面積層有複數蟲 • 晶層的情形。 、N型埋設擴散層4係形成於基板2及遙晶層3兩區 域。N型埋設擴散層4係使例如銻(Sb)擴散而形成者。如 圖所示，N型埋設擴散層4係跨涉由分離區域15所劃分之 LDMOS電晶體1的形成區域而形成者。此外，本實施形 態的N型埋設擴散層4係對應於本發明的「逆導電型埋設 擴散層」。 擴散層4的上下面 。P型埋設擴散層5 P型埋設擴散層5係以從N型埋設 導出的方式，形成於基板2及磊晶層3 317863 10 1303881 係使例如，廣散而形成者。此外，本實施形態中，雖使 用棚⑻作為p型雜質，但並非限定於此。只要p型埋 散'5可從N型埋設擴散層4上面導出即可，當P型雜； 1雜貝的擴散係數時，可進行任意的設 计交更。又，本實施形態的p型 發明的「-導電型埋設擴散層」擴政層5係對應於本 P型擴散層6係以與P型埋設擴散層5連結的方式形 成於蟲晶層3。在？型擴散層6形成有LD画電晶體！ _區域、汲極區域及背閘極區域。藉 咖5連結，即可在— 月閉=電位。稭此構造，不需另形成用以將電位施加於p 廣散層5的擴散層。此外，本實施形態的p型擴散 曰係對應於本發明的「一導電型第2擴散層」。 N型擴散層7、8係形成於？型擴散層η型擴散層 :、8係可作為汲極區域使用，且為雙重擴散構造。 ^層二8係以包圍P型擴散層9的方式形成一環狀。此 卜’本貫施形態的N型擴散層7係對應於本發明的「 电型第2擴散層」。 、 P型擴散層9、1G係形成於P型擴散層6。p 9出可二,/閘極區域使用，P雜散層1G可作為背二科 3使用。此外’本實施形態的卩型擴散層9係對應於 本务明的「一導電型第1擴散層」。 ’"、 N型擴散層n係形成於？型擴散層型擴散声u 可作為源極區域使用。^^型擴散層u係以包圍p型擴^欠層 317863 11 •1303881 i::方式形成。位於N型擴散層7與^型 :型擴散層9,可作為通道區域使用。而且p:: 政層10與N型擴散層u係接 生擴 别 、 有源極電極。亦即，對p i擴政層10施加與源極電位同電位 本實施形態中，源極電位及背門月？ ° % *此外， ,^ 及月閘極電位係接地電位。再者， 型第i擴散層」。 係對應於本發明的「逆導電 N型擴散層12係形成於p型擴散層6與p型分離 ，15之間的蟲晶層3。N型擴散層Π係藉由遙晶層3 ^ 方的配線等，連接Μ型擴散層8所連接的輸出銲 此構造，可在Ν型擴散層12施加汲極電位。X ; :，在Ν型擴散層12的下方，經由心蟲晶層3形成有 ㈣设擴散層4,型埋設擴散層4係經由㈣擴散層 12施加錄電位。本實施形態的_擴散層12係對應ς 本發明的「逆導電型第3擴散層」。 閘極氧化膜13係形成於形成有背閑極 ja 〇 Jr Τ- J j袖日日 層3表面。 閘極電極14係形成於閘極氧化臈13上。閘極電極μ 係藉由例如多晶矽膜、鎢矽膜等形成所希望的膜厚。 最後，在磊晶層3之所希望的區域，形成有 LOCOS(Local 〇xidation of Silic〇n ’局部氧化矽）氧化膜 16。雖未圖示’但在蟲晶層3上面，形成有BpsG(B⑽n Phospho Silicate Glass，硼磷矽玻璃）膜、s〇G(Spin 〇η Glass，旋塗玻璃）膜等絕緣層。 317863 12 1303881 _ 、薩,、如圖中的粗實線所示，在形成有LDMOS電晶 .體1之區域的下方，形成有N型擴散層4與p型埋設擴散 θ 5的PN接合區域17。如上所述，在N型擴散層4經由 N型擴散層12及蟲晶層3施加没極電位。另一方面，經由 P型擴散層6、9、1〇對p型埋設擴散層5施加背閘極電位。 .亦即’對PN接合區域17施加逆偏壓，勘$電晶體工 在-般動作時，為開路（〇pen)狀態。此外，本實施形態的 • PN接合區域17係對應於本發明的「第！接合區域」。， 又、，如圖中的粗實線所示，在形成有LDMOS電晶體 L的區域’形成有^^型擴散層7與P型擴散層9的PN接 合區域18。經由W擴散層8對N型擴散層7施加沒極 電位$方面’經由P型擴散層1〇對p型擴散層9施 加为閘極電位。亦即，對於PN接合區域18係與PN接合 區域17同樣施加逆偏壓。此外，本實施形態的pN接合區 域18係對應於本發明的「第2接合區域」。又，「第2接合 鲁區域/在久有形成P型擴散層型擴散層7的構造中， 亦可型磊晶層3與p型擴散層9的接合區域。 藉此構造，ρν接合區域17與ΡΝ接合區域18實質施 加同條件的逆偏屢。在LDM〇s電晶體！的源極—沒極間， 係經由汲極區域施加例如產生於馬達負載等l負載關閉 (她，時的過㈣等。此時，在帽接合區域㈣潰前， 先使PN接合區域17崩潰，即可防止ldm〇s電晶體了的 破壤。誶細情形係如後述，本實施形態中，係以州接合 區域17之崩潰電麼低於⑼接合區域18之崩潰電確^ 317863 1303881 —汲極間的崩潰㈣）的方式，來決定N型埋設擴散層4 二=廣:層5的雜質濃度。亦即，在n型埋設擴散 :土面，形成向雜質濃度的p型埋 空乏層擴展的區域變窄。此外，如圖所示】
==質濃度、擴散條件等，亦可在心埋_ 層4的下面形成p型埋設擴散層5。然而，位於n型埋設 :散層4下面側之P型埋設擴散層5的雜質濃度係為低濃 :位於N 1L埋δ又擴散層4下面側之接合區 電壓係高於PN接合區域18的崩潰電壓。 、 保 的 >挺之“?、第2圖至第4圖’說明對於具有過電壓 蒦構ie的LDMOS電晶體及不具有過電壓保護構造 LDMOS電晶體，分別施加過電壓的倩形。 、第2圖（A)係表不第1圖所示之LDM〇s電晶體的一區 域。如上所述，形成有N型埋設擴散層4與p型埋設擴散 層5的PN接合區域丨7。藉由具有pN接合區域17，即可 實f過電壓保護構造。另一方面，第2圖（B)中，除了沒有 如第2圖（A)所示形成p型埋設擴散層5與p型擴散層6 外其他係為同樣的構造。亦即，由於第2圖（B)的構造中， 不具有PN接合區域π，故無法實現過電壓保護構造。此 外第2圖（A)及（B)中，在與第i圖所示之各構造元件相 同的構造元件，附註相同的符號。 ^如第3圖（A)及第（B)所示，對LDMOS電晶體施加過 龟G日$，在貫線所包圍且影線所示的區域產生衝 突電離。 14 317863 ΐ3〇38δΐ 首先，第3圖（A)所示的構造中，在咪接合區域i7 "附近區域產生衝突電離，昱流動最大的崩潰電流。另 ，方面，第3圖（B)所示的構造中，在n型擴散層7與p 型擴散層9的PN接合區域18及其附近區域 極，且流動最大的崩潰電流。 衝大電 根據此現象，在不具有第3圖（B)所示之pN接合區域 ^的構造中，LDMOS電晶體之源極—汲極間的pN接合 區域18會崩潰。而且，崩潰電流會集中產生於阳接合區 域18的表面附近。因此，崩潰電流的集中及其集中所造成 勺叙…、^ $致PN接合區域18被破壞，使得LDMOS電 晶體本身受到破壞。 另一方面，在具有第3圓（A)所示之PN接合區域17 的構造中，PN接合區域17會比PN接合區域18先崩潰。 接著，跨涉PN接合區域17的廣泛區域，產生崩潰電流。 藉此構造，可緩和PN接合區域17之崩潰電流的集中，使 • PN接合區域π難以因為崩潰電流破壞。而且，可抑制在 PN接合區域18及其附近區域發生最大崩潰電流，故可實 現LDMOS電晶體本身難以受到破壞的構造。 亦即，在N型埋設擴散層4的上面，形成有p型埋設 擴政層5及P型擴散層6。藉此構造，即使n型埋設擴散 層4形成於LDM0S電晶體丨的下方時，利用周知的 RESURF原理，亦不會使LDM〇s電晶體丨的耐壓特性惡 化。結果，可將N型埋設擴散層4廣泛地形成於£〇μ〇3 電晶體1的下方。而且，即使廣泛地形成N型埋設擴散層 317863 15 1303881 使實際動作區域中沒有配置元件的無效區域增加之 月/下’可實現上述的過電壓保護構造。 而可防止开> 成於其他區域的元件因基板電位的上昇，而產 生錯誤動作或閂鎖（latch_up)現象。 造中又：：二3圖⑷所示’在具有州接合區域”的構 朋/貝電流不會流人屬於背間極區域的p型擴散層9 側。本實施形態中’係以從N型埋設擴散層4上面，導曰出 高雜質濃度之P型埋設擴散層5的方式，形成有？型埋設 擴，層5。藉此構造’可防止崩潰電流型埋設擴散層 4、洲·到基板2。而且，崩潰電流係以pN接合區域Η作為 電流路徑，流動於P型擴散層10與N型擴散層12間。結 果，可防止因流動崩潰電流而導致之基㈣位的變位，例 如可防止從接地狀態的電位上昇。而且，與基板2共用， 具體而言，第4圖中，LDMOS電晶體的B Vds係設計 成40(V)，實線係表示具有過電壓保護構造的情形（參照第 _ 2圖（A))，虛線係表示不具有過電壓保護構造的情形（參照 第2圖（B))。實線所示的構造中，pN接合區域17係以成 為30(V)左右之崩潰電壓的方式設計，所以在源極一汲極 間並未施加30(V)左右以上的電壓。另一方面，虛線所示 的構造中，係於源極一汲極間施加有38(v)左右的電壓， 且於PN接合區域18崩潰。如上所述，具有PN接合區域 17來作為過電壓保護構造，即可實現即便施加過電壓時， LDMOS電晶體亦難以被破壞的構造。 此外’ PN接合區域17的崩潰電壓，係可藉由n型埋 317863 16 1303881 設擴散層4、P型埋設擴散層5之雜質濃度的調整、或n 型埋設擴散層4、P型埋設擴散層5的擴散寬幅等，進行 任心的。又。十、交更。將PN接合區域丨7的崩潰電壓設定為過 低時，也會有LDM0S電晶體的電流能力惡化的情形。因 此，PN接合區域17的崩潰電壓可考慮元件特性，設定在 ‘ 所希望的範圍。 . 如第5圖所示，本實施形態中，亦可應用於交互反覆 籲配置有汲極區域與背閘極區域的構造。此外，對於與第ι 圖戶斤示之各構成元件相同的構成元件，附註相同的符號。 參照第1圖’如上所述，N型蟲晶層3係沉積於p型 單晶石夕基板2上面。在基板2及蟲晶層3上，形成有㈣ 埋設擴散層4。在N型埋設擴散層4的上下面，形成有p 型埋設擴散層5，且形成有PN接合區域17。在磊晶層3 上，P型擴散層6係以與p型埋設擴散層5連結的方式形 成。在P型擴散層6上，作為汲極區域使用的心擴散層 # 7與作為背閘極區域使用的p型擴散層$係交互反覆形 成。在P型擴散層9係形成有作為背閘極導出區域使用的 P型擴散層10及作為源極區域使用的N型擴散層11。藉 此構造，在源極-汲極間，形成有心擴散層7^ρ型^ 放層9的ΡΝ接合區域18。而且，在ρ型擴散層6與分離 區域15之間的蟲晶層3,形成施加有汲極電位的ν型擴散 層 12。 ’、 本實施形態中，即使在反覆形成有沒極區域與背間極 區域的構造中，亦可形成作為過電壓保護構造的ρν接合 317863 17 1303881 區域！7。在㈣埋設擴散層4上方，p型埋設擴散層5及 P型擴散層ό係連結而形成。夢此 a 八 RES刪原理所知，可跨涉由分奸^；"’㈣用周知的 吟涉由刀離區域15所劃分的區域， 3 Ν型埋設擴散層4 —體形成，而不會造成LDMOS電晶 體的耐㈣性劣化。亦即，Ν型埋設擴散層4可有效率地 配置於元件形成區域，故可防止ΡΝ接合區域17的破壞， 1 時防止LDM〇S電晶體的破壞。尤其，如没極區域與背 =極區域形成交互反覆配置之構造，在較廣的元件形成區 埋設擴散層4時，會成為難以發生抓接合 C1域17破壞的構造。 -體：成形態中，雖以❹型埋設擴散層4上面， ^成Ρ型埋設擴散層5的構造來說明，但不並限定於 :構，。亦可如第3圖⑷所示以位於構成崩潰電流之電流 面：擴散層9下方的方式’u型埋設擴散層4上 面形成稷數Ρ型埋設擴散層5。 域的㈡=:，說明關於形成有汲極區域及背閘極區 此上 型埋設層連結的情形，但無須限定於 的，亦可藉由形成對ρ型埋設擴散層施加電位 =，，來形成作為糊保護構造的ρΝ接合區域。 更。$逸離本發明之要旨的範圍内，皆可進行各種變 之半_ ^ w圖至第11圖’4細說明本發明之—實施形態 示之以下的說明中，在與第1圖所 之+¥體裝置㈣的各構造元件相同的構造元件，附註 317863 18 1303881 相同的符號。 之flit第U圖係用以說明本實施形態之半導體袭置 《錢方去的剖視圖。而以下的說明中 的一個元件形成區域，形成例J通= 電阳體的情形，但不並限定於此情形。例如，亦可為 在其他轉形成區域，形成P通道型M〇s電晶體、咖 型電晶體、縱型PNP電晶體等’而形成半導體 置的情形。 衣 育先，如第6圖所示，準備P型單晶矽基板2。從基 板2表面，使用習知的光微影技術，在形成N型埋設擴散 層4的區域，將N型雜質例如銻（sb)進行離子植入。接著， 去除光阻後，將離子植入的雜質予以擴散。 然後，如第7圖所示，從基板2表面，使用習知的光 微影技術，在形成P型埋設擴散層5及分離區域15之埋 设擴散層21的區域，將p型雜質例如硼進行離子植 入。接著’去除光阻後，將離子植入的雜質予以擴散。 繼之’如第8圖所示，將基板2配置於磊晶生長裝置 的承文為（susceptor)上。使用燈光（lamp)加熱，對基板2賦 予例如1200 C左右的高溫，同時，在反應管内導入SiHci3 氣體與Η2氣體。藉此步驟，在基板2上，使例如電阻係數 0.1至2.0Ω· cm、厚度〇·5至15μπι左右的磊晶層3生長。 藉此步驟’ Ν型埋設擴散層4、ρ型埋設擴散層5及ρ型 埋设擴散層21會擴散至蠢晶層3。再者，由於 (β)的擴 散係數比銻（Sb)大，故ρ型埋設擴散層5會導出至ν型埋 19 317863 1303881 設擴散層4的上下面。 繼之，如第9圖所示，從蟲晶層3表面，使用習知的 光微影技術，形成1>型擴散層6、N型擴散層7及分離區 域15的擴散層22。在此步驟中，p型擴散層6係以與P 型埋設擴散層5連結的方式形成。 如第10圖所示，對基板2整體賦予熱處理，在磊晶層 3之所希望的區域形成L〇c〇s氧化膜16。然後，在曰 層3表面，沉積氧化矽膜、多晶矽膜及鎢矽膜。使用 的光微影技術，選擇性地去除氧化石夕膜、多晶石夕膜及石夕化 鑛膜’而形成閘極氧化膜13及閘極電極14。 從磊晶層3表面，使用習知的光微影技術，在形成Ρ 型，散層9的區域，將ρ型雜質例如卿）進行離子植入。 接著，去除光阻後’將離子植入的雜質予以擴散。在該步 驟中’係利用閘極電極4的一端侧’使ρ型擴散層9藉由 自己整合技術形成。 一最後如第11圖所不，從磊晶層3表面，使用習知的 光微影技術’形^型擴散層㈠卜^^型擴散層^ ^吏’在蟲晶層3上沉積例如BPSG膜、SOG膜等以作為 彖:3使用4知的光微影技術，藉由使用例如chf3 9+〇2糸氣體的乾㈣’在絕緣I 23上形成接觸孔24、25、 26 ° 膜接觸孔24、25、26的内壁等，形成阻障金屬 、 ’以鎢（W)膜28埋設接觸孔24、25、26内。 在鎢（W)膜28上面，利用CVD法，沉積鋁銅（A1Cu)膜、阻 317863 20 1303881 障金屬膜。之後，使用習知的光微影技術，選擇性地去除 AlCu膜及阻障金屬膜，而形成源極電極29及汲極電極 30。此外，第11圖所示的剖面中，雖未圖示閘極電極的配 線層，但在其他區域與配線層連接。再者，形成於n型擴 散層12上的電極31係以與汲極電極3〇成為同電位的方式 電性連接，但在此並沒有圖示。 、 如上所述，本實施形態中，係以在>^型埋設擴散層4 每的上面形成有PN接合區域π的條件，決定p型埋設擴散 層5的形成條件。藉此製造方法，可實現在L〇M〇s電晶 體1施加過電壓時，防止崩潰電流流到基板2的構造。而 且，可防止形成於同-基板上的其他元件，因基板電位的 上昇而產生錯誤動作或閂鎖現象。 再者’可將形成PN接合區域17的p型埋設擴散層5 與分離區域的埋設擴散層21藉由共同步驟形成。因此， 為了形成PN接合區域17,不需使用專用遮罩等，而可防 鲁止製造成本的增加。 【圖式簡單說明】 第1圖係說明本發明之實施形態之半導體裝置的剖視 第2圖（A)係關於本發明之實施形態的半導體褒置，用 以說明具有過電壓保護構造時的職圖，⑻·於本發明 =施形態的半導體裝置，用以說明不具有過電壓保護構 k時的剖視圖。 第3圖㈧係關於本發明之實施形態的半導體裳置，用 317863 21 1303881 以說明具有過電壓保護構造時之衝突電離產生區域的圖， (B)係關於本發明之實施形態的半導體裝置，用以說明不具 有過電壓保護構造時之衝突電離產生區域的示意圖。 第4圖係用以說明本發明實施形態之半導體裝置之源 極一汲極間的電流值與源極一汲極間的電壓值的關係圖。 第5圖係說明本發明實施形態之半導體裝置的剖視 ' 圖。 弟6圖係說明本發明實施形態之半導體裝置之製造方 法的剖視圖。 第7圖係說明本發明實施形態之半導體裝置之製造方 法的剖視圖。 、 第8圖係說明本發明實施形態之半導體裝置之製造方 法的剖視圖。 第9圖係說明本發明實施形態之半導體裝置之製造方 法的剖視圖。 • 第10圖係說明本發明實施形態之半導體裝置之製造 方法的剖視圖。 第11圖係說明本發明實施形態之半導體裝置之製造 方法的剖視圖。 【主要元件符號說明】 1 N通道型LDMOS電晶體 P型單晶矽基板 3 N型磊晶層 N型埋設擴散層 5 P型埋設擴散層 、8 ' 11、12 N型擴散層 22 317863 1303881 6、 9、10 P型擴散層 13 閘極氧化膜 14 閘極電極 15 分離區域 16 LOCOS 氧化膜 17、 18 PN接合區域 21 埋設擴散層 22 擴散層 23 絕緣層 24、 25、26 接觸孔 27 阻障金屬膜 28 鎢膜 29 源極電極 30 汲極電極 31 電極 23 317863

Claims (1)

1303881 第95104164號專利申請案 (97年6月23曰） 十、申請專利範圍·· 1. 一種半導體裝置’其特徵為具有 一導電型半導體基板； 形成於上述半導體基板上的逆導 料形成於上料導録板與上Μ晶層的逆導 電支埋δ又擴散層； 散層上，且具有與上述 區域的一導電型埋設擴 形成於上述逆導電型埋設擴 逆導電型埋設擴散層之第〗接合 散層； 形成於上述磊晶層，而作為背閘極區域使用的一導 電型第1擴散層； 形成於上述磊晶層，用以與上述一導電型埋設擴散 :連結，且與上述一導電型第1擴散層重疊而形成的一 導電型第2擴散層； 形成於上述-導電型第丨擴散層，而作為源極區域 '使用的逆導電型第丨擴散層； 形成於上述蟲晶層上的閘極氧化膜及閑極電極； 形成於上述磊晶層，作為汲極區域使用，且具有與 上述一導電型第1擴散層之第2接合區域的逆導電型第 2擴散層；及 、形成於上述磊晶層，且在上述磊晶層上方與上述逆 導電型第2擴散層電性連接的逆導電型第3擴散層； 而上述第1接合區域的崩潰電壓，係低於上述第2 接合區域的崩潰電壓。 (修正本)317863 24 !3〇3881 2. 導如電申==之半_置，其二6以 3如申咬糞力丨二“係形成有上述逆導電型第2擴散層。 3. =申=利範圍第2項之半導體裝置，其中，在上述一 導電型第2擴散層係交互反覆配置有上述一導電型第i 擴散層與上述逆導電型第2擴散層。 25 (修正本)317863
TW095104164A 2005-02-24 2006-02-08 Semiconductor device TWI303881B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005049006A JP4927340B2 (ja) 2005-02-24 2005-02-24 半導体装置

Publications (2)

Publication Number Publication Date
TW200633223A TW200633223A (en) 2006-09-16
TWI303881B true TWI303881B (en) 2008-12-01

Family

ID=36911803

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095104164A TWI303881B (en) 2005-02-24 2006-02-08 Semiconductor device

Country Status (5)

Country Link
US (1) US7279768B2 (zh)
JP (1) JP4927340B2 (zh)
KR (1) KR100668545B1 (zh)
CN (1) CN100454544C (zh)
TW (1) TWI303881B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5063865B2 (ja) * 2005-03-30 2012-10-31 オンセミコンダクター・トレーディング・リミテッド 半導体装置
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
US7932580B2 (en) * 2006-12-21 2011-04-26 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US7700977B2 (en) * 2007-06-21 2010-04-20 Intersil Americas Inc. Integrated circuit with a subsurface diode
CN101933147B (zh) * 2008-01-14 2012-07-04 沃特拉半导体公司 具保护沟道的功率晶体管及其制造方法
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010153634A (ja) * 2008-12-25 2010-07-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US20100171175A1 (en) * 2009-01-05 2010-07-08 Fan bing-yao Structure For High Voltage/High Current MOS Circuits
US8546880B2 (en) 2010-11-10 2013-10-01 United Microelectronics Corp. Anti punch-through leakage current metal-oxide-semiconductor transistor and manufacturing method thereof
JP5715804B2 (ja) * 2010-11-24 2015-05-13 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
JP5898473B2 (ja) * 2011-11-28 2016-04-06 ルネサスエレクトロニクス株式会社 半導体装置
US9236472B2 (en) 2012-04-17 2016-01-12 Freescale Semiconductor, Inc. Semiconductor device with integrated breakdown protection
JP6120586B2 (ja) * 2013-01-25 2017-04-26 ローム株式会社 ｎチャネル二重拡散ＭＯＳ型トランジスタおよび半導体複合素子
JP6284336B2 (ja) * 2013-10-17 2018-02-28 ルネサスエレクトロニクス株式会社 半導体装置
US9093567B2 (en) * 2013-11-05 2015-07-28 Freescale Semiconductor, Inc. Diodes with multiple junctions and fabrication methods therefor
JP5983658B2 (ja) * 2014-02-26 2016-09-06 トヨタ自動車株式会社 半導体装置
US9559097B2 (en) * 2014-10-06 2017-01-31 Nxp Usa, Inc. Semiconductor device with non-isolated power transistor with integrated diode protection
US9911845B2 (en) * 2015-12-10 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage LDMOS transistor and methods for manufacturing the same
JP6368393B2 (ja) * 2017-02-22 2018-08-01 キヤノン株式会社 記録素子基板、記録ヘッド及び記録装置
US20230044360A1 (en) * 2021-08-04 2023-02-09 Halo Microelectronics International Latch-up Free High Voltage Device
CN114188402A (zh) * 2022-02-14 2022-03-15 北京芯可鉴科技有限公司 一种ldmosfet、制备方法及芯片、电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0788660B1 (en) 1995-07-19 2001-10-17 Koninklijke Philips Electronics N.V. Semiconductor device of hv-ldmost type
JP2002026314A (ja) * 2000-07-06 2002-01-25 Toshiba Corp 半導体装置
US6528850B1 (en) * 2000-05-03 2003-03-04 Linear Technology Corporation High voltage MOS transistor with up-retro well
JP4526179B2 (ja) * 2000-11-21 2010-08-18 三菱電機株式会社 半導体装置
JP4065104B2 (ja) * 2000-12-25 2008-03-19 三洋電機株式会社 半導体集積回路装置およびその製造方法
US6475870B1 (en) * 2001-07-23 2002-11-05 Taiwan Semiconductor Manufacturing Company P-type LDMOS device with buried layer to solve punch-through problems and process for its manufacture
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
TWI248136B (en) * 2002-03-19 2006-01-21 Infineon Technologies Ag Method for fabricating a transistor arrangement having trench transistor cells having a field electrode
US6882023B2 (en) * 2002-10-31 2005-04-19 Motorola, Inc. Floating resurf LDMOSFET and method of manufacturing same

Also Published As

Publication number Publication date
CN1828898A (zh) 2006-09-06
KR100668545B1 (ko) 2007-01-16
CN100454544C (zh) 2009-01-21
TW200633223A (en) 2006-09-16
JP4927340B2 (ja) 2012-05-09
US20060186507A1 (en) 2006-08-24
JP2006237223A (ja) 2006-09-07
KR20060094469A (ko) 2006-08-29
US7279768B2 (en) 2007-10-09

Similar Documents

Publication Publication Date Title
TWI303881B (en) Semiconductor device
TWI294181B (en) Semiconductor device
TWI295487B (en) Semiconductor device
TWI343651B (en) Semiconductor device and manufacturing method of the same
JP5045441B2 (ja) 半導体装置およびその製造方法
TWI327775B (en) Semiconductor device
JP2642904B2 (ja) 入出力端子での静電気放電に対してｍｏｓ集積回路を保護する装置
JP5525736B2 (ja) 半導体装置及びその製造方法
CN102456722A (zh) 半导体装置及其制造方法
JP5078312B2 (ja) 半導体集積回路装置およびその製造方法
US6054736A (en) Semiconductor device
US6198135B1 (en) Semiconductor device having electrostatic discharge protection element and manufacturing method thereof
WO2006116902A1 (fr) Transistor a effet de champ en semi-conducteur d'oxyde metallique presentant une structure d'isolation et ses procedes de fabrication
TW200805462A (en) Semiconductor device and manufacturing method thereof
JP2003318408A (ja) 半導体装置およびその製造方法
JP3354127B2 (ja) 高電圧素子及びその製造方法
JP7147703B2 (ja) 半導体装置
JPH11126899A (ja) 半導体装置およびその製造方法
JP3619772B2 (ja) 半導体装置
TWI358828B (zh)
JP5925419B2 (ja) オフトラ型ｅｓｄ保護素子およびその製造方法
JP6707917B2 (ja) 半導体装置及びその製造方法
JP2007180244A (ja) 半導体装置及びその製造方法
TWI234196B (en) Semiconductor device and manufacturing method for the same
US8237241B2 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees