JP4823408B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4823408B2 JP4823408B2 JP2000171793A JP2000171793A JP4823408B2 JP 4823408 B2 JP4823408 B2 JP 4823408B2 JP 2000171793 A JP2000171793 A JP 2000171793A JP 2000171793 A JP2000171793 A JP 2000171793A JP 4823408 B2 JP4823408 B2 JP 4823408B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- region
- insulating film
- layer
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 198
- 230000015654 memory Effects 0.000 claims description 209
- 238000002955 isolation Methods 0.000 claims description 153
- 239000000758 substrate Substances 0.000 claims description 39
- 210000000746 body region Anatomy 0.000 claims description 34
- 239000012535 impurity Substances 0.000 claims description 25
- 239000011159 matrix material Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 87
- 229910052710 silicon Inorganic materials 0.000 description 87
- 239000010703 silicon Substances 0.000 description 87
- 238000004519 manufacturing process Methods 0.000 description 24
- 150000004767 nitrides Chemical class 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 18
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/42—Simultaneous manufacture of periphery and memory cells
- H10B41/49—Simultaneous manufacture of periphery and memory cells comprising different types of peripheral transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、不揮発性半導体記憶装置の構造、特に、ＳＯＩ（Silicon On Insulator）基板を用いたフラッシュメモリの構造に関するものである。また、この発明は、上記不揮発性半導体記憶装置が形成された、ＬＳＩ等の半導体集積回路の構造に関するものである。
【０００２】
【従来の技術】
図４６は、バルク基板（ＳＯＩ基板ではない通常の半導体基板を意味する）を用いたフラッシュメモリの、メモリセルトランジスタの構造を模式的に示す断面図である。シリコン基板１０１の上面内に、対を成すソース領域１０２ｓ及びドレイン領域１０２ｄが、互いに離間して形成されている。ソース領域１０２ｓとドレイン領域１０２ｄとによって挟まれる部分のシリコン基板１０１の上面上には、ゲート酸化膜１０３、フローティングゲート１０４、絶縁膜１０５、及びコントロールゲート１０６がこの順に積層された積層構造が形成されており、該積層構造の側面には、絶縁膜から成るサイドウォール１０７が形成されている。
【０００３】
データの書き込み動作においては、例えばソース領域１０２ｓに接地電位を印加した状態で、ドレイン領域１０２ｄ及びコントロールゲート１０６に高電圧を印加する。これにより、チャネル領域及びドレイン領域１０２ｄの近傍の高電界領域で発生したホットエレクトロンが、フローティングゲート１０４内に注入される。
【０００４】
図４７は、ＳＯＩ基板を用いたフラッシュメモリの、メモリセルトランジスタの構造を模式的に示す断面図である。ＳＯＩ基板１０８は、シリコン基板１０９、ＢＯＸ（Buried OXide）層１１０、及びシリコン層１１１がこの順に積層された積層構造を成している。シリコン層１１１内には、シリコン層１１１の上面からＢＯＸ層１１０の上面に達する、完全分離型の素子分離絶縁膜１１２が、選択的に形成されている。素子分離絶縁膜１１２によって規定される素子形成領域内には、対を成すソース領域１０２ｓ及びドレイン領域１０２ｄが、互いに離間して形成されている。ソース領域１０２ｓ及びドレイン領域１０２ｄの底面は、ＢＯＸ層１１０の上面に達している。
【０００５】
また、ボディ領域、即ち、ソース領域１０２ｓとドレイン領域１０２ｄとによって挟まれる部分のシリコン層１１１の上面上には、ゲート酸化膜１０３、フローティングゲート１０４、絶縁膜１０５、及びコントロールゲート１０６がこの順に積層された積層構造が形成されており、該積層構造の側面には、絶縁膜から成るサイドウォール１０７が形成されている。
【０００６】
図４８は、フラッシュメモリのメモリセルアレイの構成の一部を抜き出して示す回路図である。図４８では、５行×３列分の、合計１５個のメモリセルの構成のみを示している。各メモリセルは、図４７に示したメモリセルトランジスタをそれぞれ備えている。同一行に属するメモリセルに関しては、各メモリセルトランジスタのコントロールゲートＣＧが、共通のワード線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのコントロールゲートＣＧは、ワード線ＷＬ１０１に共通に接続されている。
【０００７】
また、同一行に属するメモリセルに関して、各メモリセルトランジスタのソースＳは、共通のソース線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのソースＳは、ソース線ＳＬ１０１に共通に接続されている。また、各行のソース線ＳＬ１０１〜ＳＬ１０５は、共通のソース線ＳＬ１００に接続されている。
【０００８】
また、同一列に属するメモリセルに関しては、各メモリセルトランジスタのドレインＤが、共通のビット線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ５１が備える各メモリセルトランジスタのドレインＤは、ビット線ＢＬ１０１に共通に接続されている。
【０００９】
図４９は、図４８に示したメモリセルアレイの構成を有する、従来の不揮発性半導体記憶装置の構造を示す上面図である。但し図４９では、フローティングゲート、ワード線（コントロールゲートを兼ねている）、ソース線、及び素子分離絶縁膜の配置関係を模式的に示している。例えば、図４９に示したフローティングゲート４１１，４１２，４２１は、図４８に示したメモリセルＭＣ１１，ＭＣ１２，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各フローティングゲートＦＧに対応する。
【００１０】
また、例えば、図４９に示したソース領域Ｓａは、図４８に示したメモリセルＭＣ１１，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応し、図４９に示したソース領域Ｓｄは、図４８に示したメモリセルＭＣ３１，ＭＣ４１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応する。
【００１１】
また、例えば、図４９に示したドレイン領域Ｄａは、図４８に示したメモリセルＭＣ２１，ＭＣ３１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応し、図４９に示したドレイン領域Ｄｄは、図４８に示したメモリセルＭＣ４１，ＭＣ５１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応する。
【００１２】
図４９を参照して、ソース線ＳＬ１０１，ＳＬ１０２はソース領域Ｓａ〜Ｓｃを含み、ソース線ＳＬ１０３，ＳＬ１０４はソース領域Ｓｄ〜Ｓｆを含み、ソース線ＳＬ１０５はソース領域Ｓｇ〜Ｓｉを含む。ソース線ＳＬ１０１〜ＳＬ１０５は、素子分離絶縁膜１１２が形成されていない領域を各行間に設けることによって形成される。
【００１３】
図５０は、図４９に示した線分Ｘ１００に沿った位置における断面構造を示す断面図である。ソース領域Ｓａとソース領域Ｓｂとは、完全分離型の素子分離絶縁膜１１２によって、互いに分離されている。
【００１４】
【発明が解決しようとする課題】
しかし、このような従来の不揮発性半導体記憶装置には、以下のような問題があった。図４７を参照して、この問題を説明する。上記の通り、データの書き込み動作においては、ソース領域１０２ｓに接地電位を印加した状態で、ドレイン領域１０２ｄ及びコントロールゲート１０６に高電圧を印加する。このとき、衝突イオン化現象によって、チャネル領域及びドレイン領域１０２ｄの近傍に多数の電子−正孔対が発生する。
【００１５】
ＳＯＩ基板を用いた従来の不揮発性半導体記憶装置においては、ボディ領域は電気的にフローティングな状態であるため、正孔はボディ領域内に蓄積される。そのため、ボディ電位が上昇することによって、ソース領域１０２ｓ、ドレイン領域１０２ｄ、及びボディ領域から成る寄生バイポーラトランジスタが駆動し、その結果、ソース領域１０２ｓからドレイン領域１０２ｄに向かって寄生バイポーラ電流が流れて、誤動作が生じる。このように従来の不揮発性半導体記憶装置によると、ボディ領域が電気的にフローティングな状態であることに起因して、ボディ領域内に正孔が蓄積されることによって寄生バイポーラトランジスタが駆動して、誤動作が生じるという問題があった。
【００１６】
本発明は、かかる問題を解決するために成されたものであり、ボディ領域内に正孔が蓄積されることを回避することにより、寄生バイポーラトランジスタの駆動に起因する誤動作が生じることのない不揮発性半導体記憶装置を得ることを主な目的とするものである。
【００１７】
【課題を解決するための手段】
この発明のうち請求項１に記載の不揮発性半導体記憶装置は、半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、それぞれが、互いに離間して半導体層の主面内に形成されたソース領域及びドレイン領域、ソース領域とドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、第１のゲート電極上に絶縁膜を介して形成された第２のゲート電極を有し、ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、半導体層の主面内において、メモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接するメモリセルトランジスタ同士の間に形成された、絶縁層に達しない底面を有する素子分離絶縁膜とを備えるものである。
また、この発明のうち請求項２に記載の不揮発性半導体記憶装置は、請求項１に記載の不揮発性半導体記憶装置であって、半導体層内において、行方向に互いに隣接するメモリセルトランジスタがそれぞれ有するソース領域同士の間に形成され、ソース領域と同一導電型の不純物導入領域をさらに備えることを特徴とするものである。
【００１８】
また、この発明のうち請求項３に記載の不揮発性半導体記憶装置は、請求項２に記載の不揮発性半導体記憶装置であって、ソース領域、あるいはソース領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達しないことを特徴とするものである。
【００１９】
また、この発明のうち請求項４に記載の不揮発性半導体記憶装置は、請求項３に記載の不揮発性半導体記憶装置であって、ドレイン領域、あるいはドレイン領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達しないことを特徴とするものである。
【００２０】
また、この発明のうち請求項５に記載の不揮発性半導体記憶装置は、請求項３に記載の不揮発性半導体記憶装置であって、ドレイン領域、あるいはドレイン領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達することを特徴とするものである。
【００２１】
また、この発明のうち請求項６に記載の不揮発性半導体記憶装置は、請求項２に記載の不揮発性半導体記憶装置であって、ソース領域及びドレイン領域、あるいはソース領域及びドレイン領域と半導体層とのｐｎ接合部にそれぞれ生じる空乏層は、いずれも絶縁層に到達し、不揮発性半導体記憶装置は、同一の行に属する複数のメモリセルトランジスタがそれぞれ有する第２のゲート電極に共通して接続されたワード線と、同一の行に属する複数のメモリセルトランジスタがそれぞれ有するボディ領域を繋ぐボディ線と、ワード線に接続され、ワード線に第１の駆動信号を供給する第１の駆動回路と、ボディ線に接続され、ボディ線に第２の駆動信号を供給する第２の駆動回路とをさらに備えることを特徴とするものである。
【００２２】
また、この発明のうち請求項７に記載の不揮発性半導体記憶装置は、請求項６に記載の不揮発性半導体記憶装置であって、第１及び第２の駆動回路は、メモリセルトランジスタをそれぞれ含む複数のメモリセルが配置されたメモリセルアレイ部を挟んで、互いに反対側に配置されていることを特徴とするものである。
【００２３】
また、この発明のうち請求項８に記載の不揮発性半導体記憶装置は、半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、それぞれが、互いに離間して半導体層の主面内に形成されたソース領域及びドレイン領域、ソース領域とドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、第１のゲート電極上に絶縁膜を介して形成されたコントロールゲートを有し、ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、半導体層の主面内において、メモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接するメモリセルトランジスタ同士の間に形成され、絶縁層に達しない底面を有する素子分離絶縁膜とを備え、ソース領域、あるいはソース領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達せず、ドレイン領域、あるいはドレイン領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達することを特徴とするものである。
【００２４】
また、この発明のうち請求項９に記載の不揮発性半導体記憶装置は、半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、それぞれが、互いに離間して半導体層の主面内に形成されたソース領域及びドレイン領域、ソース領域とドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、第１のゲート電極上に絶縁膜を介して形成された第２のゲート電極を有し、ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、半導体層の主面内において、メモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接するメモリセルトランジスタ同士の間に形成され、絶縁層に達しない底面を有する素子分離絶縁膜と、同一の行に属する複数のメモリセルトランジスタがそれぞれ有する第２のゲート電極に共通して接続されたワード線と、同一の行に属する複数のメモリセルトランジスタがそれぞれ有するボディ領域を繋ぐボディ線と、ワード線に接続され、ワード線に第１の駆動信号を供給する第１の駆動回路と、ボディ線に接続され、ボディ線に第２の駆動信号を供給する第２の駆動回路とを備え、ソース領域及びドレイン領域、あるいはソース領域及びドレイン領域と半導体層とのｐｎ接合部にそれぞれ生じる空乏層は、いずれも絶縁層に到達するものである。
【００２５】
また、この発明のうち請求項１０に記載の不揮発性半導体記憶装置は、請求項９に記載の不揮発性半導体記憶装置であって、第１及び第２の駆動回路は、メモリセルトランジスタをそれぞれ含む複数のメモリセルが配置されたメモリセルアレイ部を挟んで、互いに反対側に配置されていることを特徴とするものである。
【００２６】
また、この発明のうち請求項１１に記載の不揮発性半導体記憶装置は、請求項６，７，９，１０のいずれか一つに記載の不揮発性半導体記憶装置であって、第２の駆動回路は、データの読み出し時に選択されたボディ線に対しては、第２の駆動信号として第１の電位を供給し、非選択のボディ線に対しては、第２の駆動信号として、接地電位あるいは第１の電位と逆極性の第２の電位を供給することを特徴とするものである。
【００２７】
また、この発明のうち請求項１２に記載の不揮発性半導体記憶装置は、請求項６，７，９〜１１のいずれか一つに記載の不揮発性半導体記憶装置であって、第２の駆動回路は、第１の駆動回路がワード線に第１の駆動信号を供給するに先立って、ボディ線に第２の駆動信号を供給することを特徴とするものである。
【００２８】
また、この発明のうち請求項１３に記載の不揮発性半導体記憶装置は、請求項８〜１２のいずれか一つに記載の不揮発性半導体記憶装置であって、半導体層内において、行方向に互いに隣接するメモリセルトランジスタがそれぞれ有するソース領域同士の間に形成され、ソース領域と同一導電型の不純物導入領域をさらに備えることを特徴とするものである。
【００４１】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係るフラッシュメモリの、メモリセルトランジスタの構造を示す断面図である。ＳＯＩ基板１は、シリコン基板２、ＢＯＸ層３、及びシリコン層４がこの順に積層された積層構造を成している。シリコン層４の上面内には、底面がＢＯＸ層３の上面に達しない、部分トレンチ分離型（以下、単に「部分分離型」と称する）の素子分離絶縁膜５が、選択的に形成されている。また、素子分離絶縁膜５によって規定される素子形成領域において、シリコン層４の上面内には、ボディ領域７０を挟んで対を成すソース領域及びドレイン領域（図１には現れない）が形成されている。また、ボディ領域７０が形成されている部分のシリコン層４の上面上には、ゲート酸化膜６、フローティングゲート７、絶縁膜８、及びコントロールゲート９がこの順に積層された積層構造が形成されている。該積層構造の側面に、絶縁膜から成るサイドウォール１１（図１には現れない）が形成されることにより、ゲート電極構造が構成される。
【００４２】
このように、互いに隣接するメモリセル同士を分離するための素子分離絶縁膜として、完全分離型の素子分離絶縁膜ではなく、部分分離型の素子分離絶縁膜５を採用することにより、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、ボディ領域７０の電位を外部から固定することができる。従って、ボディ領域７０内に正孔が蓄積されることに起因する上記誤動作を回避することができ、ソース−ドレイン間の耐圧を高めることができる。その結果、高電圧を用いてデータの書き込み動作及び読み出し動作を実行し得るメモリセルトランジスタを得ることができる。
【００４３】
また、メモリセルが形成されているメモリセルアレイ部のみならず、センスアンプ等の周辺回路が形成されている周辺回路部においても、部分分離型の素子分離絶縁膜５を採用することにより、同様にソース−ドレイン間の耐圧を高めることができる。
【００４４】
図２は、フラッシュメモリのメモリセルアレイの構成の一部を抜き出して示す回路図である。図２では、５行×３列分の、合計１５個のメモリセルの構成のみを示している。ここで、メモリセルアレイの「行」とは、後述の図３を参照してメモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な方向を「行方向」と規定した場合の「行」を意味する。また、メモセルアレイの「列」とは、後述の図３を参照してメモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向を「列方向」と規定した場合の「列」を意味する。各メモリセルは、図１に示したメモリセルトランジスタをそれぞれ備えている。同一行に属するメモリセルに関しては、各メモリセルトランジスタのコントロールゲートＣＧが、共通のワード線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのコントロールゲートＣＧは、ワード線ＷＬ１に共通に接続されている。
【００４５】
また、同一行に属するメモリセルに関して、各メモリセルトランジスタのソースＳは、共通のソース線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのソースＳは、ソース線ＳＬ１に共通に接続されている。また、各行のソース線ＳＬ１〜ＳＬ５は、共通のソース線ＳＬ０に接続されている。
【００４６】
また、同一列に属するメモリセルに関しては、各メモリセルトランジスタのドレインＤが、共通のビット線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ５１が備える各メモリセルトランジスタのドレインＤは、ビット線ＢＬ１に共通に接続されている。
【００４７】
図３は、図２に示したメモリセルアレイの構成を有する、本実施の形態１に係る不揮発性半導体記憶装置の構造を示す上面図である。但し図３では、フローティングゲート、ワード線（コントロールゲートを兼ねている）、ソース線、及び素子分離絶縁膜の配置関係を模式的に示している。例えば、図３に示したフローティングゲート７１１，７１２，７２１は、図２に示したメモリセルＭＣ１１，ＭＣ１２，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各フローティングゲートＦＧに対応する。
【００４８】
また、例えば、図３に示したソース領域Ｓａは、図２に示したメモリセルＭＣ１１，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応し、図３に示したソース領域Ｓｄは、図２に示したメモリセルＭＣ３１，ＭＣ４１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応する。
【００４９】
また、例えば、図３に示したドレイン領域Ｄａは、図２に示したメモリセルＭＣ２１，ＭＣ３１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応し、図３に示したドレイン領域Ｄｄは、図２に示したメモリセルＭＣ４１，ＭＣ５１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応する。
【００５０】
図３を参照して、ソース線ＳＬ１，ＳＬ２はソース領域Ｓａ〜Ｓｃを含み、ソース線ＳＬ３，ＳＬ４はソース領域Ｓｄ〜Ｓｆを含み、ソース線ＳＬ５はソース領域Ｓｇ〜Ｓｉを含む。素子分離絶縁膜５は、異なる列に属するメモリセル同士を分離するように、各列間に帯状に延在して形成されている。図３においては、素子分離絶縁膜５が形成されている領域に、斜線のハッチングを施している。
【００５１】
同一行に属する全てのソース領域は、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに電気的に接続されている。例えば、ソース領域Ｓａ〜Ｓｃは、上記部分のシリコン層４を介して電気的に接続されており、これにより、行方向に延在する帯状のソース線ＳＬ１，ＳＬ２が構成されている。
【００５２】
このように本実施の形態１に係る不揮発性半導体記憶装置によれば、行方向に互いに隣接するソース領域同士は、部分分離型の素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに電気的に接続され、これによりソース線ＳＬ１〜ＳＬ５が構成される。そのため、ソース線ＳＬ１〜ＳＬ５を形成するにあたって、素子分離絶縁膜５が形成されていない領域を各行間に設ける必要がないため、図４９に示した従来の不揮発性半導体記憶装置と比較すると、メモリセルアレイ部の面積を削減することができる。
【００５３】
図４は、図３に対応させて、本発明の実施の形態１の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。図４に示した不揮発性半導体記憶装置は、図３に示した不揮発性半導体記憶装置を基礎として、行方向に互いに隣接するソース領域同士（例えばソース領域Ｓａとソース領域Ｓｂ）の間の素子分離絶縁膜５を除去し、その部分を不純物導入のための窓として使用することにより、素子分離絶縁膜５の除去により露出した部分のシリコン層４内に、後述する不純物導入領域１０を形成したものである。
【００５４】
図５〜８は、それぞれ図４に示した線分Ｘ１〜Ｘ４に沿った位置における断面構造を示す断面図である。図５を参照して、ボディ領域Ｂ１１とボディ領域Ｂ１２とは、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに電気的に接続されている。その結果、外部からシリコン層４に電圧を印加することにより、ボディ領域Ｂ１１，Ｂ１２の電位を同一の電位に固定することができる。
【００５５】
図６を参照して、ソース領域Ｓｄとソース領域Ｓｅとの間に位置するシリコン層４の上面内には、素子分離絶縁膜５を除去したことによって生じる凹部が形成されている。そして、素子分離絶縁膜５の除去により露出した部分の、ソース領域Ｓｄとソース領域Ｓｅとの間に位置するシリコン層４内には、ソース領域Ｓｄ，Ｓｅと同一導電型の不純物導入領域１０が形成されている。
【００５６】
また、図８を参照して、ワード線ＷＬ３とワード線ＷＬ４との間の素子分離絶縁膜５が除去されている。そして、素子分離絶縁膜５の除去により露出した部分のシリコン層４内には、不純物導入領域１０が形成されている。
【００５７】
不純物導入領域１０は、メモリセルトランジスタを形成した後、素子分離絶縁膜５を除去して上記凹部を形成し、その後、ソース領域と同一導電型の不純物を、イオン注入法によって上記凹部の底面からシリコン層４内に導入することによって形成される。なお、素子分離絶縁膜５を除去するにあたっては、図６，８に示したように、その下のシリコン層４が露出するまで完全に除去してもよく、あるいは一部のみを除去してもよい。
【００５８】
図６，８に示すように、不純物導入領域１０は、その底面がＢＯＸ層３の上面に達するように形成することが望ましい。これにより、不純物導入領域１０の底面とシリコン層４との間にｐｎ接合容量が生じることを回避することができ、ソース線の寄生容量を低減できるため、動作の高速化及び消費電力の低減を図ることができる。
【００５９】
図７を参照して、ソース領域Ｓａ，Ｓｄ，Ｓｇ及びドレイン領域Ｄａ，Ｄｄは、ＢＯＸ層３の上面に達している。ここで、「ソース領域及びドレイン領域がＢＯＸ層の上面に達する」とは、ソース領域及びドレイン領域の不純物拡散領域自体がＢＯＸ層の上面にそれぞれ到達する態様（図７）と、ソース領域及びドレイン領域とシリコン層とのｐｎ接合部に生じる空乏層がＢＯＸ層の上面にそれぞれ到達する態様との両者を含む。この点に関しては、本明細書において以下同様である。ＢＯＸ層３の上面に達するようにソース領域及びドレイン領域を形成することにより、ソース領域及びドレイン領域とシリコン層４との間に生じるｐｎ接合容量を低減することができ、ソース線の寄生容量を低減できるため、動作の高速化及び消費電力の低減を図ることができる。
【００６０】
このように本実施の形態１の変形例に係る不揮発性半導体記憶装置によれば、行方向に互いに隣接するソース領域同士の間に位置するシリコン層４内に、ソース領域と同一導電型の不純物導入領域１０を形成した。そのため、ソース線ＳＬ１〜ＳＬ５の抵抗を低減することができる。
【００６１】
実施の形態２．
上記実施の形態１に係る不揮発性半導体記憶装置では、図７に示したように、メモリセルトランジスタのソース領域及びドレイン領域は、ＢＯＸ層３の上面に達するように深く形成されていた。しかしながら、図７に示すように、例えばボディ領域Ｂ２１はソース領域Ｓａとドレイン領域Ｄａとによって左右から挟まれるため、チャネル長方向のボディ領域Ｄａの幅は狭くなり、その結果、図７において紙面に垂直な方向に関してボディ抵抗が上昇する（“Bulk-Layout-Compatible 0.18μｍ SOI-CMOS Technology Using Body-Fixed Partial Trench Isolation (PTI)”,Y.Hirano et al.,1999 IEEE International SOI Conference,Oct.1999,pp131参照）。本実施の形態２では、かかる不都合を回避し得る不揮発性半導体記憶装置を提案する。
【００６２】
図９は、本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。図９は、図７に対応させて、一つのメモリセルトランジスタのみを拡大して示したものに相当する。メモリセルトランジスタのソース領域Ｓ及びドレイン領域Ｄは、ＢＯＸ層３の上面に達しないように浅く形成されている。このようにＢＯＸ層３の上面に達しないソース領域Ｓ及びドレイン領域Ｄは、例えばシリコン層４の膜厚が１５０ｎｍである場合、注入エネルギーが８ｋｅＶ、ドーズ量が４×１０15／ｃｍ2の条件でＡｓ（ＮＭＯＳの場合）をイオン注入することによって形成することができる。
【００６３】
また、図１０は、図６に対応させて、本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。ソース領域ＳはＢＯＸ層３の上面に達しないように形成されているのに対して、不純物導入領域１０は、上記実施の形態１と同様に、ＢＯＸ層３の上面に達するように形成されている。
【００６４】
このように本実施の形態２に係る不揮発性半導体記憶装置によれば、メモリセルトランジスタのソース領域Ｓ及びドレイン領域Ｄを、ＢＯＸ層３の上面に達しないように形成したため、図９において紙面に垂直な方向に関してボディ抵抗が上昇することを回避することができる。
【００６５】
また、図３，４を参照して、上記実施の形態１に係る不揮発性半導体記憶装置では、行方向に互いに隣接するメモリセル同士の間の領域を通してしかボディ電位を固定することができなかった。これに対して、本実施の形態２に係る不揮発性半導体記憶装置によれば、ソース領域Ｓ及びドレイン領域Ｄの各底面とＢＯＸ層３の上面との間にシリコン層４が存在するため、列方向に互いに隣接するメモリセル同士の間の領域を通しても、ボディ電位を固定することができる。その結果、ボディ電位の固定能力が高まり、ソース−ドレイン間の耐圧をさらに高めることができる。
【００６６】
しかも、図１０に示したように、不純物導入領域１０はＢＯＸ層３の上面に達するように形成されているため、不純物導入領域１０とシリコン層４との間にｐｎ接合容量が生じることを回避することができる。従って、ソース領域及びドレイン領域をＢＯＸ層３の上面に達しないように形成することに伴うソース線の寄生容量の増大を、最小限に抑えることができる。
【００６７】
実施の形態３．
上記実施の形態１に係る不揮発性半導体記憶装置においては、ドレイン側のｐｎ接合容量は、ランダムにアクセスされる、データの読み出し動作及び書き込み動作に対して影響を及ぼす。また、ソース側のｐｎ接合容量は、一括に行われる、データの消去動作に対して影響を及ぼす。但し、これらの関係は、セル構造、書き込みや消去の方式、及びメモリセルアレイの構成によって異なる（日経マイクロデバイス、2000年３月号、pp74,75参照）。
【００６８】
図１１は、本発明の実施の形態３に係る不揮発性半導体記憶装置の構造を示す断面図である。図１１は、図７に対応させて、メモリセルＭＣ３１，ＭＣ４１がそれぞれ備えるメモリセルトランジスタを拡大して示したものに相当する。ドレイン領域Ｄａ，Ｄｄは、上記実施の形態１と同様に、ＢＯＸ層３の上面に達するように深く形成されている。このようにＢＯＸ層３の上面に達するドレイン領域Ｄａ，Ｄｄは、例えばシリコン層４の膜厚が１５０ｎｍである場合、注入エネルギーが５０ｋｅＶ、ドーズ量が４×１０15／ｃｍ2の条件でＡｓ（ＮＭＯＳの場合）をイオン注入することによって形成することができる。一方、ソース領域Ｓｄは、上記実施の形態２と同様に、ＢＯＸ層３の上面に達しないように浅く形成されている。
【００６９】
なお、本実施の形態３に係る不揮発性半導体記憶装置においても、メモリセルアレイの構成としては、図４に示したレイアウト構成をとることができる。この場合、ソース線の構造は図１０に示した構造となる。
【００７０】
このように本実施の形態３に係る不揮発性半導体記憶装置によれば、ドレイン領域をＢＯＸ層３の上面に達するように形成することによって、データの読み出し動作及び書き込み動作に関しては高速かつ低消費電力の動作を維持しつつ、ソース領域をＢＯＸ層３の上面に達しないように形成することによって、ボディ電位の固定能力を高めることができる。
【００７１】
図１２は、本実施の形態３の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。但し図１２では、フローティングゲート、ワード線（コントロールゲートを兼ねている）、ソース線、及び素子分離絶縁膜の配置関係を模式的に示している。図４９に示したメモリセルアレイのレイアウトと同様に、素子分離絶縁膜５が形成されていない領域が各行間に設けられており、ソース線ＳＬ１〜ＳＬ５は、この領域内に形成されている。このとき、ソース線ＳＬ１〜ＳＬ５は、ＢＯＸ層３の上面に達しないように浅く形成されている。即ち、ソース線ＳＬ１〜ＳＬ５の底面とＢＯＸ層３の上面との間には、シリコン層４が存在している。
【００７２】
本実施の形態３の変形例に係る不揮発性半導体記憶装置によれば、ソース線ＳＬ１〜ＳＬ５を挟んで列方向に互いに隣接するボディ領域の電位を、ソース線ＳＬ１〜ＳＬ５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに固定することができる。従って、図３，４に示したレイアウトと比較すると、メモリセルアレイ部の面積を削減するという観点からは劣っているが、ボディ電位の固定能力に関しては非常に優れている。そのため、書き換え回数が多い等、ソース−ドレイン間に高耐圧が要求されるフラッシュメモリにおいては、図１２に示したレイアウトを採用することが望ましい。なお、図１２に示したレイアウトを採る不揮発性半導体記憶装置であっても、ドレイン領域はＢＯＸ層３の上面に達するように形成されているため、データの読み出し動作及び書き込み動作に関しては、高速かつ低消費電力の動作を維持することが可能である。
【００７３】
実施の形態４．
図１３は、本発明の実施の形態４に係る半導体集積回路の構造を示す断面図である。ＳＯＩ基板１は、フラッシュメモリのメモリセルアレイが形成されたメモリセルアレイ部と、フラッシュメモリの動作電圧よりも低い電圧で動作する低電圧ロジック回路が形成された、低電圧ロジック回路部とを有している。具体的に低電圧ロジック回路部には、フラッシュメモリ自体の周辺回路と、フラッシュメモリと組み合わせて使用される他のロジック回路とが形成されている。
【００７４】
メモリセルアレイ部と低電圧ロジック回路部とは、シリコン層４の上面内に形成された、部分分離型の素子分離絶縁膜５によって互いに分離されている。また、メモリセルアレイ部におけるシリコン層４の膜厚と、低電圧ロジック回路部におけるシリコン層４の膜厚とは互いに等しい。
【００７５】
メモリセルアレイ部に関して、シリコン層４の上面内には、互いに離間して対を成すソース・ドレイン領域１２が形成されている。また、ソース・ドレイン領域１２同士に挟まれる部分のシリコン層４の上面上には、ゲート酸化膜６、フローティングゲート７、絶縁膜８、及びコントロールゲート９がこの順に積層された積層構造が形成されている。また、該積層構造の側面にサイドウォール１１が形成されて、ゲート電極構造が構成されている。ソース・ドレイン領域１２は、上記実施の形態２と同様に、いずれもＢＯＸ層３の上面に達していない。但し、上記実施の形態３と同様に、ドレイン領域はＢＯＸ層３の上面に達し、ソース領域のみＢＯＸ層３の上面に達しないように構成してもよい。
【００７６】
一方、低電圧ロジック回路部に関して、シリコン層４の上面内には、互いに離間して対を成すソース・ドレイン領域１４が形成されている。また、ソース・ドレイン領域１４同士に挟まれる部分のシリコン層４の上面上には、ゲート酸化膜６及びゲート電極１３がこの順に積層された積層構造が形成されている。また、該積層構造の側面にサイドウォール１１が形成されて、ゲート電極構造が構成されている。ソース・ドレイン領域１４は、いずれもＢＯＸ層３の上面に達して形成されている。
【００７７】
このように本実施の形態４に係る半導体集積回路によれば、メモリセルアレイ部においては、上記実施の形態２と同様にソース・ドレイン領域１２が、あるいは上記実施の形態３と同様にソース領域のみが、ＢＯＸ層３の上面に達しないように形成されているのに対して、低電圧ロジック回路部においては、ソース・ドレイン領域１４はいずれもＢＯＸ層３の上面に達するように形成されている。従って、メモリセルアレイ部に関して上記実施の形態２，３に係る不揮発性半導体記憶装置よる効果を得ながら、低電圧ロジック回路部においては、ソース・ドレイン領域１４とシリコン層４とによって構成されるｐｎ接合容量の増大に伴う、動作速度の低下及び消費電力の増大を回避することができる。
【００７８】
実施の形態５．
図１４は、本発明の実施の形態５に係る半導体集積回路の構造を示す断面図である。上記実施の形態４と同様に、ＳＯＩ基板１は、メモリセルアレイ部と低電圧ロジック回路部とを有している。低電圧ロジック回路部におけるシリコン層４の膜厚は、メモリセルアレイ部におけるシリコン層４の膜厚よりも薄い。また、メモリセルアレイ部と低電圧ロジック回路部とは、シリコン層４の上面内に形成された、部分分離型の素子分離絶縁膜１５によって互いに分離されている。
【００７９】
メモリセルアレイ部には、上記実施の形態４と同様のメモリセルトランジスタが形成されている。また、低電圧ロジック回路部におけるシリコン層４の上面上には、上記実施の形態４と同様のゲート電極構造が構成されている。また、低電圧ロジック回路部におけるシリコン層４内には、ＢＯＸ層３の上面に達するソース・ドレイン領域３６が形成されている。シリコン層４の上面からソース・ドレイン領域１２の底面までの深さは、シリコン層４の上面からソース・ドレイン領域３６の底面までの深さに等しい。
【００８０】
図１４に示した構造は、（ａ）シリコン層４の膜厚が例えば２００ｎｍのＳＯＩ基板１を準備する工程と、（ｂ）低電圧ロジック回路部におけるシリコン層４を、１００ｎｍの膜厚だけ上面からエッチングする工程と、（ｃ）素子分離絶縁膜１５を形成する工程と、（ｄ）メモリセルアレイ部及び低電圧ロジック回路部において、ゲート電極構造をそれぞれ形成する工程と、（ｅ）注入エネルギーが５０ｋｅＶ、ドーズ量が４×１０15／ｃｍ2の条件でＡｓ（ＮＭＯＳの場合）をイオン注入する工程とを、この順に実行することによって得られる。
【００８１】
このように本実施の形態５に係る半導体集積回路によれば、上記実施の形態４と同様に、メモリセルアレイ部に関して上記実施の形態２，３に係る不揮発性半導体記憶装置よる効果を得ながら、低電圧ロジック回路部においては、ソース・ドレイン領域３６とシリコン層４とによって構成されるｐｎ接合容量の増大に伴う、動作速度の低下及び消費電力の増大を回避することができる。
【００８２】
しかも、低電圧ロジック回路部におけるシリコン層４が予め薄膜化されているため、ＢＯＸ層３の上面に達しないソース・ドレイン領域１２と、ＢＯＸ層３の上面に達するソース・ドレイン領域３６とを、同一のイオン注入工程（ｅ）によって形成することができる。
【００８３】
実施の形態６．
図１５は、本発明の実施の形態６に係る半導体集積回路の構造を示す断面図である。本実施の形態６に係る半導体集積回路は、図１３に示した上記実施の形態４に係る半導体集積回路を基礎として、メモリセルアレイ部と低電圧ロジック回路部との境界部分において、素子分離絶縁膜５の代わりに素子分離絶縁膜１６を形成したものである。素子分離絶縁膜１６は、ＢＯＸ層３の上面に達する完全分離部４０を、底面の一部に有している。
【００８４】
図１６〜１９は、素子分離絶縁膜１６の第１の製造方法を工程順に示す断面図である（特願平１０−３６７２６５号）。まず、シリコン層４の上面上に、酸化膜１７及び窒化膜１８をこの順に全面に形成する。次に、素子分離絶縁膜１６の形成予定領域の上方に開口パターンを有するフォトレジスト１９を、窒化膜１８の上面上に形成する。次に、フォトレジスト１９をマスクに用いて、窒化膜１８、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部２０を形成する。このとき、凹部２０の底面とＢＯＸ層３の上面との間には、シリコン層４の一部が残っている（図１６）。
【００８５】
次に、凹部２０の側面に、絶縁膜から成るサイドウォール２１を形成する（図１７）。図１７に示すように、凹部２０の底面の中心部分は、サイドウォール２１から露出している。次に、サイドウォール２１及びフォトレジスト１９をマスクに用いて、ＢＯＸ層３の上面が露出するまでシリコン層４をエッチングすることにより、凹部２２を形成する（図１８）。次に、凹部２０，２２内を絶縁膜によって充填した後、窒化膜１８の底部が残る程度に、ＣＭＰ法によって全体を研磨し、その後、残りの窒化膜１８及び酸化膜１７を除去することにより、完全分離部４０を有する素子分離絶縁膜１６を形成する（図１９）。
【００８６】
図２０，２１は、素子分離絶縁膜１６の第２の製造方法を工程順に示す断面図である（特願平１０−３６７２６５号）。まず、図１６に示す構造を得た後、フォトレジスト１９を除去する。次に、完全分離部４０の形成予定領域の上方に開口パターンを有するフォトレジスト２３を形成する（図２０）。次に、フォトレジスト２３をマスクに用いて、ＢＯＸ層３の上面が露出するまでシリコン層４をエッチングすることにより、凹部２４を形成する（図２１）。
【００８７】
次に、フォトレジスト２３を除去した後、凹部２０，２４内を絶縁膜によって充填する。次に、窒化膜１８の底部が残る程度に、ＣＭＰ法によって全体を研磨し、その後、残りの窒化膜１８及び酸化膜１７を除去することにより、図１９と同様に、完全分離部４０を有する素子分離絶縁膜１６を形成する。
【００８８】
図２２〜２４は、素子分離絶縁膜１６の第３の製造方法を工程順に示す断面図である（特願平１１−１７７０９１号）。まず、シリコン層４の上面上に、酸化膜１７及び窒化膜１８をこの順に全面に形成する。次に、完全分離部４０の形成予定領域の上方に開口パターンを有するフォトレジスト２５を、窒化膜１８の上面上に形成する。次に、フォトレジスト２５をマスクに用いて、ＢＯＸ層３の上面が露出するまで、窒化膜１８、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部２６を形成する（図２２）。
【００８９】
次に、フォトレジスト２５を除去した後、素子分離絶縁膜１６の形成予定領域の上方に開口パターンを有するフォトレジスト２７を、窒化膜１８の上面上に形成する（図２３）。次に、フォトレジスト２７をマスクに用いて、窒化膜１８、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部２８を形成する。このとき、凹部２８の底面とＢＯＸ層３の上面との間には、シリコン層４の一部が残っている。その後、フォトレジスト２７を除去する（図２４）。
【００９０】
次に、凹部２６，２８内を絶縁膜によって充填した後、窒化膜１８の底部が残る程度に、ＣＭＰ法によって全体を研磨し、その後、残りの窒化膜１８及び酸化膜１７を除去することにより、図１９と同様に、完全分離部４０を有する素子分離絶縁膜１６を形成する。
【００９１】
図２５〜２９は、素子分離絶縁膜１６の第４の製造方法を工程順に示す断面図である（特願２０００−３９４８４号）。まず、シリコン層４の上面上に、酸化膜１７、ポリシリコン膜２９、及び窒化膜１８をこの順に全面に形成する。次に、素子分離絶縁膜１６の形成予定領域の上方に開口パターンを有するフォトレジスト３０を、窒化膜１８の上面上に形成する（図２５）。
【００９２】
次に、フォトレジスト３０をマスクに用いて、窒化膜１８、ポリシリコン膜２９、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部３１を形成する。このとき、凹部３１の底面とＢＯＸ層３の上面との間には、シリコン層４の一部が残っている。その後、フォトレジスト３０を除去する（図２６）。
【００９３】
次に、上記第２の製造方法と同様に、完全分離部４０の形成予定領域の上方に開口パターンを有するフォトレジスト２３をマスクに用いて、ＢＯＸ層３の上面が露出するまでシリコン層４をエッチングすることにより、凹部３２を形成する。その後、フォトレジスト２３を除去する（図２７）。
【００９４】
次に、７００〜９００℃程度の温度条件でウェット酸化することにより、凹部３１，３２の側面に酸化膜３３を形成する（図２８）。酸化膜３３は、ポリシリコン膜２９と酸化膜１７との間、及び酸化膜１７とシリコン層４との間に深く侵入する。そのため、酸化膜３３のバーズビーク形状は顕著となる。
【００９５】
次に、凹部３１，３２内を酸化膜３４によって充填した後、酸化膜３４の上面が窒化膜１８の上面よりも低くなり過ぎない程度に、ＣＭＰ法によってシリコン酸化膜３４を研磨する（図２９）。次に、窒化膜１８、ポリシリコン膜２９、及び酸化膜１７を除去することにより、図１９と同様に、完全分離部４０を有する素子分離絶縁膜１６を形成する。
【００９６】
以上の説明では、図１３に示した上記実施の形態４に係る半導体集積回路を基礎として、本実施の形態６に係る発明を適用する場合について説明したが、図１４に示した上記実施の形態５に係る半導体集積回路を基礎として、本実施の形態６に係る発明を適用することもできる。図３０は、上記実施の形態５に係る半導体集積回路を基礎とした場合の、本発明の実施の形態６に係る半導体集積回路の構造を示す断面図である。図３０に示した半導体集積回路は、メモリセルアレイ部と低電圧ロジック回路部との境界部分において、図１４に示した素子分離絶縁膜１５の代わりに素子分離絶縁膜３５を形成したものである。素子分離絶縁膜３５は、ＢＯＸ層３の上面に達する完全分離部４１を、底面の一部に有している。
【００９７】
図３１〜３４は、図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。まず、シリコン基板２、ＢＯＸ層３、及びシリコン層４がこの順に積層された積層構造を有するＳＯＩ基板１を準備する（図３１）。次に、低電圧ロジック回路部におけるシリコン層４の上面を熱酸化して、シリコン酸化膜（図示しない）を形成する。熱酸化はシリコン層４の内部にも進行するため、シリコン酸化膜の底面は、メモリセルアレイ部におけるシリコン層４の上面よりも低い位置に存在することになる。次に、熱酸化によって形成した上記シリコン酸化膜を、エッチングによって除去する。これにより、低電圧ロジック回路部におけるシリコン層４の上面が、メモリセルアレイ部におけるシリコン層４の上面よりも低くなる（図３２）。
【００９８】
次に、素子分離絶縁膜１６を形成する場合と同様の方法によって、メモリセルアレイ部と低電圧ロジック回路部との境界部分に素子分離絶縁膜３５を形成する。また、メモリセルアレイ部及び低電圧ロジック回路部内において、部分分離型の素子分離絶縁膜５を形成する（図３３）。
【００９９】
次に、メモリセルアレイ部及び低電圧ロジック回路部において、シリコン層４の上面上に、ゲート電極構造をそれぞれ形成する（図３４）。具体的には、メモリセルアレイ部にフローティングゲート材を予め形成しておき、例えばポリシリコンとタングステンシリサイドとのポリサイド構造を全面に形成した後、パターニングしてゲート電極構造とする。
【０１００】
その後、ゲート電極構造及び素子分離絶縁膜５，３５をマスクに用いて、シリコン層４内に不純物をイオン注入することによって、ソース・ドレイン領域１２，３６を形成し、図３０に示した構造を得る。
【０１０１】
図１３，１４を参照すると、メモリセルアレイ部と低電圧ロジック回路部との境界部分には、部分分離型の素子分離絶縁膜５，１５が形成されており、素子分離絶縁膜５，１５の底面とＢＯＸ層３の上面との間には、シリコン層４が存在する。従って、メモリセルアレイ部及び低電圧ロジック回路部において発生したノイズが、この部分のシリコン層４を介して相互に伝搬しやすく、メモリセルトランジスタ及び低電圧ロジック回路は、相互にノイズの影響を受けやすかった。
【０１０２】
これに対して、本実施の形態６に係る半導体集積回路によれば、メモリセルアレイ部と低電圧ロジック回路部との境界部分には、完全分離部４０，４１を有する素子分離絶縁膜１６，３５が形成されている。従って、メモリセルアレイ部及び低電圧ロジック回路部におけるノイズが相互に伝搬し合うことを抑制することができ、ノイズの影響を受けにくい半導体集積回路を得ることができる。
【０１０３】
なお、以上の説明では、底面の一部に完全分離部４０，４１を有する素子分離絶縁膜１６，３５を形成する場合について説明したが、素子分離絶縁膜１６，３５を形成する代わりに、ＢＯＸ層３の上面に到達する底面を有する完全分離型の素子分離絶縁膜を形成することによっても、上記と同様の効果が得られる。
【０１０４】
実施の形態７．
図３５は、本発明の実施の形態７に係る半導体集積回路の構成を模式的に示す上面図である。また、図３６は、本発明の実施の形態７に係る半導体集積回路の断面構造を模式的に示す断面図である。図３５，３６に示すように、本実施の形態７に係る半導体集積回路は、上記低電圧ロジック回路部等を含む低電圧部と、低電圧部よりも高電圧を扱う高電圧部とを備えている。高電圧部は高電圧回路部とメモリセルアレイ部とを有しており、高電圧回路部と低電圧部とは、メモリセルアレイ部を挟んで基板の反対側に配置されている。高電圧回路部は、素子分離絶縁膜４５によってメモリセルアレイ部と分離されている。また、低電圧部は、素子分離絶縁膜４５によってメモリセルアレイ部と分離されている。図３６に示すように、素子分離絶縁膜４５は、底面の一部に完全分離部４７を有している。但し、素子分離絶縁膜４５の代わりに、完全分離型の素子分離絶縁膜を形成してもよい。
【０１０５】
メモリセルアレイ部には、部分分離型の素子分離絶縁膜５によって互いに分離された複数のメモリセルトランジスタが、行列状に形成されている。ここで、メモリセルアレイ部には、上記実施の形態１〜３に係る発明を適用してもよい。
【０１０６】
また、低電圧部には、メモリセルトランジスタの駆動電圧よりも低い電圧で駆動される複数の低電圧トランジスタが形成されている。互いに隣接する低電圧トランジスタ同士は、素子分離絶縁膜５によって分離されている。ここで、メモリセルアレイ部及び低電圧部には、上記実施の形態４，５に係る発明を適用してもよい。また、高電圧回路部には、低電圧トランジスタの駆動電圧よりも高い電圧で駆動される複数の高電圧トランジスタが形成されている。互いに隣接する高電圧トランジスタ同士は、素子分離絶縁膜５によって分離されている。
【０１０７】
このように本実施の形態７に係る半導体集積回路によれば、高電圧回路部と低電圧部とを、メモリセルアレイ部を挟んで基板の反対側に配置したため、低電圧部が、ノイズの発生源となりやすい高電圧回路部の影響を受けることを抑制することができる。
【０１０８】
また、低電圧部とメモリセルアレイ部、及びメモリセルアレイ部と高電圧回路部とが、完全分離部４７を有する素子分離絶縁膜４５、あるいは完全分離型の素子分離絶縁膜によって互いに分離されているため、各領域で発生したノイズがシリコン層４を介して相互に伝搬し合うことを抑制でき、ノイズの影響を受けにくい半導体集積回路を得ることができる。
【０１０９】
図３７は、本発明の実施の形態７の第１の変形例に係る半導体集積回路の構成を模式的に示す上面図である。高電圧回路部は、複数の回路ブロック４２ａ〜４２ｄに分割されており、低電圧部は、複数の回路ブロック４４ａ〜４４ｆに分割されている。そして、互いに隣接する回路ブロック同士は、素子分離絶縁膜４５によって分離されている。本実施の形態７の第１の変形例に係る半導体集積回路によれば、高電圧回路部及び低電圧部において、回路ブロック間でのノイズの相互影響をそれぞれ抑制することができる。
【０１１０】
図３８は、本発明の実施の形態７の第２の変形例に係る半導体集積回路の構成を模式的に示す上面図である。上記第１の変形例に係る半導体集積回路と同様に、高電圧回路部、メモリセルアレイ部、及び低電圧部の各領域間には素子分離絶縁膜４５が形成されており、また、高電圧回路部及び低電圧部内の回路ブロック間にも素子分離絶縁膜４５が形成されている。
【０１１１】
本実施の形態７の第２の変形例に係る半導体集積回路においては、レイアウトの都合上、高電圧回路部の一部と低電圧部の一部とが互いに隣接して配置されており、互いに隣接する部分の高電圧回路部と低電圧部との間には、素子分離絶縁膜４５よりも幅広の素子分離絶縁膜４６ａが形成されている。素子分離絶縁膜４６ａは、素子分離絶縁膜４５と同様に完全分離部４７を有する素子分離絶縁膜、あるいは完全分離型の素子分離絶縁膜である。本実施の形態７の第２の変形例に係る半導体集積回路によれば、互いに隣接する部分の高電圧回路部と低電圧部との間に、素子分離絶縁膜４５よりも分離性能の高い幅広の素子分離絶縁膜４６ａを形成したため、隣接部分の高電圧回路部と低電圧部との間でのノイズの相互影響を抑制することができる。
【０１１２】
また、本実施の形態７の第１，２の変形例に係る半導体集積回路において、低電圧部に、高周波のアナログ微小信号を扱う高周波（ＲＦ：Radio Frequency）回路を形成する場合は、高電圧回路部から最も離れて配置されている回路ブロック４４ｆ，４４ｊに、高周波回路を形成することが望ましい。これにより、高電圧回路部で発生したノイズによって高周波回路が受ける影響を緩和することができる。
【０１１３】
さらに、図３８を参照して、回路ブロック４４ｊに高周波回路が形成されている場合に、回路ブロック４４ｊと、これに隣接する回路ブロック４４ｇ，４４ｉとの間に、分離性能の高い幅広の素子分離絶縁膜４６ｂを形成してもよい。素子分離絶縁膜４６ｂは、素子分離絶縁膜４５と同様に完全分離部４７を有する素子分離絶縁膜、あるいは完全分離型の素子分離絶縁膜である。これにより、回路ブロック４４ｊ以外の領域で発生したノイズによって高周波回路が受ける影響を、さらに緩和することができる。
【０１１４】
実施の形態８．
図３９は、本発明の実施の形態８に係る半導体集積回路の構成を模式的に示す断面図である。図３９に示すように本実施の形態８に係る半導体集積回路は、図３６に示した上記実施の形態７に係る半導体集積回路を基礎として、高電圧回路部及びメモリセルアレイ部における素子分離絶縁膜４８，４９を、低電圧部における素子分離絶縁膜５，４５よりも深く形成したものである。
【０１１５】
素子分離絶縁膜４８は部分分離型の素子分離絶縁膜であり、高電圧回路部内において、互いに隣接する高電圧トランジスタ同士、及びメモリセルアレイ部内において、互いに隣接するメモリセルトランジスタ同士の間に形成されている。また、素子分離絶縁膜４９は、底面の一部に完全分離部５０を有する素子分離絶縁膜であり、高電圧回路部とメモリセルアレイ部との間に形成されている。
【０１１６】
このように本実施の形態８に係る半導体集積回路によれば、高電圧回路部及びメモリセルアレイ部における素子分離絶縁膜４８，４９を、低電圧部における素子分離絶縁膜５，４５よりも深く形成したため、低電圧部よりも高い電圧を扱う高電圧部において、素子分離絶縁膜４８，４９の分離耐圧を高めることができる。
【０１１７】
実施の形態９．
図４０は、本発明の実施の形態９に係る半導体集積回路の構成を模式的に示す断面図である。図４０においては、上記実施の形態８における高電圧回路部及びメモリセルアレイ部をまとめて、「高電圧部」として記載している。後述の図４１〜４３においても同様である。低電圧部において、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４内には、チャネルカット層５２が形成されている。また、高電圧部において、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４内には、チャネルカット層５２よりも不純物濃度が高いチャネルカット層５１が形成されている。
【０１１８】
このように本実施の形態９に係る半導体集積回路によれば、高電圧部に形成されるチャネルカット層５１の不純物濃度を、低電圧部に形成されるチャネルカット層５２の不純物濃度よりも高くしたため、高電圧部において素子間の分離耐圧を高めることができる。
【０１１９】
実施の形態１０．
図４１〜４３は、本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。図４１を参照して、ＳＯＩ基板１の高電圧部及び低電圧部には、トランジスタがそれぞれ形成されている。また、低電圧部におけるシリコン層４内には、チャネルドープ領域５４が形成されており、高電圧部におけるシリコン層４内には、チャネルドープ領域５４よりも不純物濃度が高いチャネルドープ領域５３が形成されている。
【０１２０】
図４２を参照して、ＳＯＩ基板１の高電圧部及び低電圧部には、トランジスタがそれぞれ形成されている。高電圧部に形成されているトランジスタのゲート酸化膜５５の膜厚は、低電圧部に形成されているトランジスタのゲート酸化膜６の膜厚よりも厚い。
【０１２１】
図４３を参照して、ＳＯＩ基板１の高電圧部及び低電圧部には、トランジスタがそれぞれ形成されている。高電圧部に形成されているトランジスタのゲート長は、低電圧部に形成されているトランジスタのゲート長よりも長い。図４１〜４３に示した構造は、任意に組み合わせて使用してもよい。
【０１２２】
このように本実施の形態１０に係る半導体集積回路によれば、高電圧部に形成されているトランジスタのしきい値電圧を、低電圧部に形成されているトランジスタのしきい値電圧よりも高く設定できるため、高電圧部において、トランジスタのパンチスルー耐性を高めることができる。
【０１２３】
実施の形態１１．
本発明の実施の形態１１は、図７に示したように、ソース領域及びドレイン領域がともにＢＯＸ層３の上面に達する構造の不揮発性半導体記憶装置を対象とする。図４４は、本発明の実施の形態１１に係る、フラッシュメモリのメモリセルアレイの構成の一部を抜き出して示す回路図である。図４４では、３行×３列分の、合計９個のメモリセルの構成のみを示している。同一行に属するメモリセルトランジスタは、共通のボディ線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタは、ボディ線ＢＤＬ１に共通に接続されている。
【０１２４】
ワード線ＷＬ１〜ＷＬ３は、ワード線の駆動回路６０１〜６０３にそれぞれ接続されている。また、ボディ線ＢＤＬ１〜ＢＤＬ３は、ボディ線の駆動回路６１１〜６１３にそれぞれ接続されている。このとき、図４４に示すように、駆動回路６０１〜６０３と駆動回路６１１〜６１３とは、メモリセルアレイを挟んで基板の反対側に配置するのが望ましい。
【０１２５】
一般的なフラッシュメモリにおいては、例えば、ソースＳに０Ｖ、ドレインＤに５Ｖ、コントロールゲートＣＧに１２Ｖの電圧をそれぞれ印加して、フローティングゲートＦＧ内にホットエレクトロンを注入することによって、データの書き込みを行う。
【０１２６】
本実施の形態１１では、データの書き込み動作を行う際、ボディ線ＢＤＬ１〜ＢＤＬ３にも電圧を印加する。図４５は、データの書き込み時に、ワード線及びボディ線にそれぞれ印加されるワード線（ＷＬ）駆動信号及びボディ線（ＢＤＬ）駆動信号の波形を示すタイミングチャートである。ＷＬ駆動信号は、時刻ｔ１に、ＬレベルからＨレベルに遷移している。このとき、ＢＤＬ駆動信号がｔ１よりも早い時刻ｔ２にＬレベルからＨレベルに遷移するように、ボディ線ＢＤＬを駆動するのが望ましい。即ち、ボディ線ＢＤＬをワード線ＷＬに先立って駆動するのが望ましい。
【０１２７】
シリコンによって構成されるボディ線ＢＤＬは、シリサイド等によって構成されるワード線ＷＬよりも抵抗が高く、信号の伝達速度が遅い。しかしながら、ワード線ＷＬに先立ってボディ線ＢＤＬを駆動することにより、ＷＬ駆動信号に対してＢＤＬ駆動信号が遅延することを回避することができる。
【０１２８】
このように本実施の形態１１に係る不揮発性半導体記憶装置によれば、データの書き込み動作を行う際に、ワード線ＷＬとともにボディ線ＢＤＬも駆動する。これにより、メモリセルトランジスタのソースＳからドレインＤにバイポーラ電流も流すことができるため、書き込み効率の向上を図ることができる。例えば、ボディ線ＢＤＬに０．３Ｖの電圧を印加することにより、ワード線ＷＬに印加する電圧を１０Ｖに下げることが可能となる。これにより、消費電力の低減を図ることができる。
【０１２９】
また、駆動回路６０１〜６０３と駆動回路６１１〜６１３とは、メモリセルアレイを挟んで基板の反対側に配置されているため、ワード線ＷＬ及びボディ線ＢＤＬの各抵抗に起因する電圧降下の影響を相殺することができる。これにより、同一行に属する複数のメモリセルに関して、書き込み特性の均一化を図ることができる。
【０１３０】
なお、非選択のボディ線ＢＤＬには、駆動回路６１１〜６１３から０Ｖの電圧を印加するか、あるいは、選択されたボディ線ＢＤＬとは逆極性の電圧（例えば−０．３Ｖ）を印加するのが望ましい。これにより、ディスターブ不良の発生を回避することができる。
【０１３１】
【発明の効果】
この発明のうち請求項１に係るものによれば、ボディ領域内に正孔が蓄積されることに起因する誤動作を回避することができ、ソース−ドレイン間の耐圧を高めることができる。その結果、高電圧を用いてデータの書き込み動作及び読み出し動作を実行し得るメモリセルトランジスタを得ることができる。
この発明のうち請求項２に係るものによれば、行方向に互いに隣接するソース領域同士を半導体層を介して互いに電気的に接続することができ、これによってソース線を構成することができる。
【０１３２】
また、行方向に互いに隣接するソース領域同士の間に、ソース領域と同一導電型の不純物導入領域を形成したため、ソース線の抵抗を低減することもできる。
【０１３３】
また、この発明のうち請求項３に係るものによれば、列方向に関するボディ抵抗の上昇を回避することができる。
【０１３４】
また、列方向に互いに隣接するメモリセル同士の間においても、ソース領域と絶縁層との間に位置する部分の半導体層を介して、ボディ電位を固定することができる。
【０１３５】
また、この発明のうち請求項４に係るものによれば、列方向に互いに隣接するメモリセルトランジスタに関して、ドレイン領域と絶縁層との間に位置する部分の半導体層を介してボディ電位を固定することができるため、ボディ電位の固定能力を高めることができる。
【０１３６】
また、この発明のうち請求項５に係るものによれば、ドレイン領域と半導体層とのｐｎ接合部におけるｐｎ接合容量を低減できるため、データの読み出し動作及び書き込み動作に関しては、高速かつ低消費電力の動作を維持することができる。
【０１３７】
また、この発明のうち請求項６に係るものによれば、データの書き込み動作を行う際にワード線とともにボディ線も駆動することにより、メモリセルトランジスタのソース領域からドレイン領域にバイポーラ電流も流すことができるため、書き込み効率の向上を図ることができる。
【０１３８】
また、この発明のうち請求項７に係るものによれば、第１の駆動回路と第２の駆動回路とは、メモリセルアレイ部を挟んで互いに反対側に配置されているため、ワード線及びボディ線の各抵抗に起因する電圧降下の影響を相殺することができる。これにより、同一行に属する複数のメモリセルに関して、書き込み特性の均一化を図ることができる。
【０１３９】
また、この発明のうち請求項８に係るものによれば、列方向に関するボディ抵抗の上昇を回避することができる。
【０１４０】
さらに、列方向に互いに隣接するメモリセル同士の間においても、ソース領域と絶縁層との間に位置する部分の半導体層を介して、ボディ電位を固定することができる。
【０１４１】
しかも、ドレイン領域と半導体層とのｐｎ接合部におけるｐｎ接合容量を低減できるため、データの読み出し動作及び書き込み動作に関しては、高速かつ低消費電力の動作を維持することができる。
【０１４２】
また、この発明のうち請求項９に係るものによれば、データの書き込み動作を行う際にワード線とともにボディ線も駆動することにより、メモリセルトランジスタのソース領域からドレイン領域にバイポーラ電流も流すことができるため、書き込み効率の向上を図ることができる。
【０１４３】
また、この発明のうち請求項１０に係るものによれば、第１の駆動回路と第２の駆動回路とは、メモリセルアレイ部を挟んで互いに反対側に配置されているため、ワード線及びボディ線の各抵抗に起因する電圧降下の影響を相殺することができる。これにより、同一行に属する複数のメモリセルに関して、書き込み特性の均一化を図ることができる。
【０１４４】
また、この発明のうち請求項１１に係るものによれば、ディスターブ不良を回避することができる。
【０１４５】
また、この発明のうち請求項１２に係るものによれば、ボディ線の抵抗がワード線の抵抗よりも高い場合であっても、第１の駆動信号に対して第２の駆動信号が遅延することを回避することができる。
【０１４６】
また、この発明のうち請求項１３に係るものによれば、行方向に互いに隣接するソース領域同士の間に不純物導入領域を形成することにより、ソース線の抵抗を低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る不揮発性半導体記憶装置の、メモリセルトランジスタの構造を示す断面図である。
【図２】 本発明の実施の形態１に係る不揮発性半導体記憶装置の、メモリセルアレイの構成の一部を抜き出して示す回路図である。
【図３】 本発明の実施の形態１に係る不揮発性半導体記憶装置の構造を示す上面図である。
【図４】 本発明の実施の形態１の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。
【図５】 図４に示した線分Ｘ１に沿った位置における断面構造を示す断面図である。
【図６】 図４に示した線分Ｘ２に沿った位置における断面構造を示す断面図である。
【図７】 図４に示した線分Ｘ３に沿った位置における断面構造を示す断面図である。
【図８】 図４に示した線分Ｘ４に沿った位置における断面構造を示す断面図である。
【図９】 本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。
【図１０】 本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。
【図１１】 本発明の実施の形態３に係る不揮発性半導体記憶装置の構造を示す断面図である。
【図１２】 本実施の形態３の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。
【図１３】 本発明の実施の形態４に係る半導体集積回路の構造を示す断面図である。
【図１４】 本発明の実施の形態５に係る半導体集積回路の構造を示す断面図である。
【図１５】 本発明の実施の形態６に係る半導体集積回路の構造を示す断面図である。
【図１６】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図１７】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図１８】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図１９】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図２０】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第２の製造方法を工程順に示す断面図である。
【図２１】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第２の製造方法を工程順に示す断面図である。
【図２２】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第３の製造方法を工程順に示す断面図である。
【図２３】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第３の製造方法を工程順に示す断面図である。
【図２４】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第３の製造方法を工程順に示す断面図である。
【図２５】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２６】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２７】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２８】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２９】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図３０】 本発明の実施の形態６に係る半導体集積回路の他の構造を示す断面図である。
【図３１】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３２】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３３】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３４】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３５】 本発明の実施の形態７に係る半導体集積回路の構成を模式的に示す上面図である。
【図３６】 本発明の実施の形態７に係る半導体集積回路の断面構造を模式的に示す断面図である。
【図３７】 本発明の実施の形態７の第１の変形例に係る半導体集積回路の構成を模式的に示す上面図である。
【図３８】 本発明の実施の形態７の第２の変形例に係る半導体集積回路の構成を模式的に示す上面図である。
【図３９】 本発明の実施の形態８に係る半導体集積回路の構成を模式的に示す断面図である。
【図４０】 本発明の実施の形態９に係る半導体集積回路の構成を模式的に示す断面図である。
【図４１】 本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。
【図４２】 本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。
【図４３】 本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。
【図４４】 本発明の実施の形態１１に係る不揮発性半導体記憶装置の、メモリセルアレイの構成の一部を抜き出して示す回路図である。
【図４５】 本発明の実施の形態１１に係る不揮発性半導体記憶装置に関して、ワード線及びボディ線にそれぞれ印加される駆動信号の波形を示すタイミングチャートである。
【図４６】 バルク基板を用いたフラッシュメモリの、メモリセルトランジスタの構造を模式的に示す断面図である。
【図４７】 従来の不揮発性半導体記憶装置の、メモリセルトランジスタの構造を模式的に示す断面図である。
【図４８】 従来の不揮発性半導体記憶装置に関して、メモリセルアレイの構成の一部を抜き出して示す回路図である。
【図４９】 従来の不揮発性半導体記憶装置の構造を示す上面図である。
【図５０】 図４９に示した線分Ｘ１００に沿った位置における断面構造を示す断面図である。
【符号の説明】
１ ＳＯＩ基板、２ シリコン基板、３ ＢＯＸ層、４ シリコン層、５，１５，１６，３５，４６ａ，４６ｂ，４８，４９ 素子分離絶縁膜、７０ ボディ領域、１０ 不純物導入領域、１２，１４，３６ ソース・ドレイン領域、４０，４１，４７，５０ 完全分離部、５１，５２ チャネルカット層。
【発明の属する技術分野】
この発明は、不揮発性半導体記憶装置の構造、特に、ＳＯＩ（Silicon On Insulator）基板を用いたフラッシュメモリの構造に関するものである。また、この発明は、上記不揮発性半導体記憶装置が形成された、ＬＳＩ等の半導体集積回路の構造に関するものである。
【０００２】
【従来の技術】
図４６は、バルク基板（ＳＯＩ基板ではない通常の半導体基板を意味する）を用いたフラッシュメモリの、メモリセルトランジスタの構造を模式的に示す断面図である。シリコン基板１０１の上面内に、対を成すソース領域１０２ｓ及びドレイン領域１０２ｄが、互いに離間して形成されている。ソース領域１０２ｓとドレイン領域１０２ｄとによって挟まれる部分のシリコン基板１０１の上面上には、ゲート酸化膜１０３、フローティングゲート１０４、絶縁膜１０５、及びコントロールゲート１０６がこの順に積層された積層構造が形成されており、該積層構造の側面には、絶縁膜から成るサイドウォール１０７が形成されている。
【０００３】
データの書き込み動作においては、例えばソース領域１０２ｓに接地電位を印加した状態で、ドレイン領域１０２ｄ及びコントロールゲート１０６に高電圧を印加する。これにより、チャネル領域及びドレイン領域１０２ｄの近傍の高電界領域で発生したホットエレクトロンが、フローティングゲート１０４内に注入される。
【０００４】
図４７は、ＳＯＩ基板を用いたフラッシュメモリの、メモリセルトランジスタの構造を模式的に示す断面図である。ＳＯＩ基板１０８は、シリコン基板１０９、ＢＯＸ（Buried OXide）層１１０、及びシリコン層１１１がこの順に積層された積層構造を成している。シリコン層１１１内には、シリコン層１１１の上面からＢＯＸ層１１０の上面に達する、完全分離型の素子分離絶縁膜１１２が、選択的に形成されている。素子分離絶縁膜１１２によって規定される素子形成領域内には、対を成すソース領域１０２ｓ及びドレイン領域１０２ｄが、互いに離間して形成されている。ソース領域１０２ｓ及びドレイン領域１０２ｄの底面は、ＢＯＸ層１１０の上面に達している。
【０００５】
また、ボディ領域、即ち、ソース領域１０２ｓとドレイン領域１０２ｄとによって挟まれる部分のシリコン層１１１の上面上には、ゲート酸化膜１０３、フローティングゲート１０４、絶縁膜１０５、及びコントロールゲート１０６がこの順に積層された積層構造が形成されており、該積層構造の側面には、絶縁膜から成るサイドウォール１０７が形成されている。
【０００６】
図４８は、フラッシュメモリのメモリセルアレイの構成の一部を抜き出して示す回路図である。図４８では、５行×３列分の、合計１５個のメモリセルの構成のみを示している。各メモリセルは、図４７に示したメモリセルトランジスタをそれぞれ備えている。同一行に属するメモリセルに関しては、各メモリセルトランジスタのコントロールゲートＣＧが、共通のワード線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのコントロールゲートＣＧは、ワード線ＷＬ１０１に共通に接続されている。
【０００７】
また、同一行に属するメモリセルに関して、各メモリセルトランジスタのソースＳは、共通のソース線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのソースＳは、ソース線ＳＬ１０１に共通に接続されている。また、各行のソース線ＳＬ１０１〜ＳＬ１０５は、共通のソース線ＳＬ１００に接続されている。
【０００８】
また、同一列に属するメモリセルに関しては、各メモリセルトランジスタのドレインＤが、共通のビット線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ５１が備える各メモリセルトランジスタのドレインＤは、ビット線ＢＬ１０１に共通に接続されている。
【０００９】
図４９は、図４８に示したメモリセルアレイの構成を有する、従来の不揮発性半導体記憶装置の構造を示す上面図である。但し図４９では、フローティングゲート、ワード線（コントロールゲートを兼ねている）、ソース線、及び素子分離絶縁膜の配置関係を模式的に示している。例えば、図４９に示したフローティングゲート４１１，４１２，４２１は、図４８に示したメモリセルＭＣ１１，ＭＣ１２，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各フローティングゲートＦＧに対応する。
【００１０】
また、例えば、図４９に示したソース領域Ｓａは、図４８に示したメモリセルＭＣ１１，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応し、図４９に示したソース領域Ｓｄは、図４８に示したメモリセルＭＣ３１，ＭＣ４１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応する。
【００１１】
また、例えば、図４９に示したドレイン領域Ｄａは、図４８に示したメモリセルＭＣ２１，ＭＣ３１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応し、図４９に示したドレイン領域Ｄｄは、図４８に示したメモリセルＭＣ４１，ＭＣ５１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応する。
【００１２】
図４９を参照して、ソース線ＳＬ１０１，ＳＬ１０２はソース領域Ｓａ〜Ｓｃを含み、ソース線ＳＬ１０３，ＳＬ１０４はソース領域Ｓｄ〜Ｓｆを含み、ソース線ＳＬ１０５はソース領域Ｓｇ〜Ｓｉを含む。ソース線ＳＬ１０１〜ＳＬ１０５は、素子分離絶縁膜１１２が形成されていない領域を各行間に設けることによって形成される。
【００１３】
図５０は、図４９に示した線分Ｘ１００に沿った位置における断面構造を示す断面図である。ソース領域Ｓａとソース領域Ｓｂとは、完全分離型の素子分離絶縁膜１１２によって、互いに分離されている。
【００１４】
【発明が解決しようとする課題】
しかし、このような従来の不揮発性半導体記憶装置には、以下のような問題があった。図４７を参照して、この問題を説明する。上記の通り、データの書き込み動作においては、ソース領域１０２ｓに接地電位を印加した状態で、ドレイン領域１０２ｄ及びコントロールゲート１０６に高電圧を印加する。このとき、衝突イオン化現象によって、チャネル領域及びドレイン領域１０２ｄの近傍に多数の電子−正孔対が発生する。
【００１５】
ＳＯＩ基板を用いた従来の不揮発性半導体記憶装置においては、ボディ領域は電気的にフローティングな状態であるため、正孔はボディ領域内に蓄積される。そのため、ボディ電位が上昇することによって、ソース領域１０２ｓ、ドレイン領域１０２ｄ、及びボディ領域から成る寄生バイポーラトランジスタが駆動し、その結果、ソース領域１０２ｓからドレイン領域１０２ｄに向かって寄生バイポーラ電流が流れて、誤動作が生じる。このように従来の不揮発性半導体記憶装置によると、ボディ領域が電気的にフローティングな状態であることに起因して、ボディ領域内に正孔が蓄積されることによって寄生バイポーラトランジスタが駆動して、誤動作が生じるという問題があった。
【００１６】
本発明は、かかる問題を解決するために成されたものであり、ボディ領域内に正孔が蓄積されることを回避することにより、寄生バイポーラトランジスタの駆動に起因する誤動作が生じることのない不揮発性半導体記憶装置を得ることを主な目的とするものである。
【００１７】
【課題を解決するための手段】
この発明のうち請求項１に記載の不揮発性半導体記憶装置は、半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、それぞれが、互いに離間して半導体層の主面内に形成されたソース領域及びドレイン領域、ソース領域とドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、第１のゲート電極上に絶縁膜を介して形成された第２のゲート電極を有し、ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、半導体層の主面内において、メモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接するメモリセルトランジスタ同士の間に形成された、絶縁層に達しない底面を有する素子分離絶縁膜とを備えるものである。
また、この発明のうち請求項２に記載の不揮発性半導体記憶装置は、請求項１に記載の不揮発性半導体記憶装置であって、半導体層内において、行方向に互いに隣接するメモリセルトランジスタがそれぞれ有するソース領域同士の間に形成され、ソース領域と同一導電型の不純物導入領域をさらに備えることを特徴とするものである。
【００１８】
また、この発明のうち請求項３に記載の不揮発性半導体記憶装置は、請求項２に記載の不揮発性半導体記憶装置であって、ソース領域、あるいはソース領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達しないことを特徴とするものである。
【００１９】
また、この発明のうち請求項４に記載の不揮発性半導体記憶装置は、請求項３に記載の不揮発性半導体記憶装置であって、ドレイン領域、あるいはドレイン領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達しないことを特徴とするものである。
【００２０】
また、この発明のうち請求項５に記載の不揮発性半導体記憶装置は、請求項３に記載の不揮発性半導体記憶装置であって、ドレイン領域、あるいはドレイン領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達することを特徴とするものである。
【００２１】
また、この発明のうち請求項６に記載の不揮発性半導体記憶装置は、請求項２に記載の不揮発性半導体記憶装置であって、ソース領域及びドレイン領域、あるいはソース領域及びドレイン領域と半導体層とのｐｎ接合部にそれぞれ生じる空乏層は、いずれも絶縁層に到達し、不揮発性半導体記憶装置は、同一の行に属する複数のメモリセルトランジスタがそれぞれ有する第２のゲート電極に共通して接続されたワード線と、同一の行に属する複数のメモリセルトランジスタがそれぞれ有するボディ領域を繋ぐボディ線と、ワード線に接続され、ワード線に第１の駆動信号を供給する第１の駆動回路と、ボディ線に接続され、ボディ線に第２の駆動信号を供給する第２の駆動回路とをさらに備えることを特徴とするものである。
【００２２】
また、この発明のうち請求項７に記載の不揮発性半導体記憶装置は、請求項６に記載の不揮発性半導体記憶装置であって、第１及び第２の駆動回路は、メモリセルトランジスタをそれぞれ含む複数のメモリセルが配置されたメモリセルアレイ部を挟んで、互いに反対側に配置されていることを特徴とするものである。
【００２３】
また、この発明のうち請求項８に記載の不揮発性半導体記憶装置は、半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、それぞれが、互いに離間して半導体層の主面内に形成されたソース領域及びドレイン領域、ソース領域とドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、第１のゲート電極上に絶縁膜を介して形成されたコントロールゲートを有し、ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、半導体層の主面内において、メモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接するメモリセルトランジスタ同士の間に形成され、絶縁層に達しない底面を有する素子分離絶縁膜とを備え、ソース領域、あるいはソース領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達せず、ドレイン領域、あるいはドレイン領域と半導体層とのｐｎ接合部に生じる空乏層は、絶縁層に到達することを特徴とするものである。
【００２４】
また、この発明のうち請求項９に記載の不揮発性半導体記憶装置は、半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、それぞれが、互いに離間して半導体層の主面内に形成されたソース領域及びドレイン領域、ソース領域とドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、第１のゲート電極上に絶縁膜を介して形成された第２のゲート電極を有し、ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、半導体層の主面内において、メモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接するメモリセルトランジスタ同士の間に形成され、絶縁層に達しない底面を有する素子分離絶縁膜と、同一の行に属する複数のメモリセルトランジスタがそれぞれ有する第２のゲート電極に共通して接続されたワード線と、同一の行に属する複数のメモリセルトランジスタがそれぞれ有するボディ領域を繋ぐボディ線と、ワード線に接続され、ワード線に第１の駆動信号を供給する第１の駆動回路と、ボディ線に接続され、ボディ線に第２の駆動信号を供給する第２の駆動回路とを備え、ソース領域及びドレイン領域、あるいはソース領域及びドレイン領域と半導体層とのｐｎ接合部にそれぞれ生じる空乏層は、いずれも絶縁層に到達するものである。
【００２５】
また、この発明のうち請求項１０に記載の不揮発性半導体記憶装置は、請求項９に記載の不揮発性半導体記憶装置であって、第１及び第２の駆動回路は、メモリセルトランジスタをそれぞれ含む複数のメモリセルが配置されたメモリセルアレイ部を挟んで、互いに反対側に配置されていることを特徴とするものである。
【００２６】
また、この発明のうち請求項１１に記載の不揮発性半導体記憶装置は、請求項６，７，９，１０のいずれか一つに記載の不揮発性半導体記憶装置であって、第２の駆動回路は、データの読み出し時に選択されたボディ線に対しては、第２の駆動信号として第１の電位を供給し、非選択のボディ線に対しては、第２の駆動信号として、接地電位あるいは第１の電位と逆極性の第２の電位を供給することを特徴とするものである。
【００２７】
また、この発明のうち請求項１２に記載の不揮発性半導体記憶装置は、請求項６，７，９〜１１のいずれか一つに記載の不揮発性半導体記憶装置であって、第２の駆動回路は、第１の駆動回路がワード線に第１の駆動信号を供給するに先立って、ボディ線に第２の駆動信号を供給することを特徴とするものである。
【００２８】
また、この発明のうち請求項１３に記載の不揮発性半導体記憶装置は、請求項８〜１２のいずれか一つに記載の不揮発性半導体記憶装置であって、半導体層内において、行方向に互いに隣接するメモリセルトランジスタがそれぞれ有するソース領域同士の間に形成され、ソース領域と同一導電型の不純物導入領域をさらに備えることを特徴とするものである。
【００４１】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係るフラッシュメモリの、メモリセルトランジスタの構造を示す断面図である。ＳＯＩ基板１は、シリコン基板２、ＢＯＸ層３、及びシリコン層４がこの順に積層された積層構造を成している。シリコン層４の上面内には、底面がＢＯＸ層３の上面に達しない、部分トレンチ分離型（以下、単に「部分分離型」と称する）の素子分離絶縁膜５が、選択的に形成されている。また、素子分離絶縁膜５によって規定される素子形成領域において、シリコン層４の上面内には、ボディ領域７０を挟んで対を成すソース領域及びドレイン領域（図１には現れない）が形成されている。また、ボディ領域７０が形成されている部分のシリコン層４の上面上には、ゲート酸化膜６、フローティングゲート７、絶縁膜８、及びコントロールゲート９がこの順に積層された積層構造が形成されている。該積層構造の側面に、絶縁膜から成るサイドウォール１１（図１には現れない）が形成されることにより、ゲート電極構造が構成される。
【００４２】
このように、互いに隣接するメモリセル同士を分離するための素子分離絶縁膜として、完全分離型の素子分離絶縁膜ではなく、部分分離型の素子分離絶縁膜５を採用することにより、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、ボディ領域７０の電位を外部から固定することができる。従って、ボディ領域７０内に正孔が蓄積されることに起因する上記誤動作を回避することができ、ソース−ドレイン間の耐圧を高めることができる。その結果、高電圧を用いてデータの書き込み動作及び読み出し動作を実行し得るメモリセルトランジスタを得ることができる。
【００４３】
また、メモリセルが形成されているメモリセルアレイ部のみならず、センスアンプ等の周辺回路が形成されている周辺回路部においても、部分分離型の素子分離絶縁膜５を採用することにより、同様にソース−ドレイン間の耐圧を高めることができる。
【００４４】
図２は、フラッシュメモリのメモリセルアレイの構成の一部を抜き出して示す回路図である。図２では、５行×３列分の、合計１５個のメモリセルの構成のみを示している。ここで、メモリセルアレイの「行」とは、後述の図３を参照してメモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向に垂直な方向を「行方向」と規定した場合の「行」を意味する。また、メモセルアレイの「列」とは、後述の図３を参照してメモリセルトランジスタのソース領域とドレイン領域とが並ぶ方向を「列方向」と規定した場合の「列」を意味する。各メモリセルは、図１に示したメモリセルトランジスタをそれぞれ備えている。同一行に属するメモリセルに関しては、各メモリセルトランジスタのコントロールゲートＣＧが、共通のワード線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのコントロールゲートＣＧは、ワード線ＷＬ１に共通に接続されている。
【００４５】
また、同一行に属するメモリセルに関して、各メモリセルトランジスタのソースＳは、共通のソース線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタのソースＳは、ソース線ＳＬ１に共通に接続されている。また、各行のソース線ＳＬ１〜ＳＬ５は、共通のソース線ＳＬ０に接続されている。
【００４６】
また、同一列に属するメモリセルに関しては、各メモリセルトランジスタのドレインＤが、共通のビット線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ５１が備える各メモリセルトランジスタのドレインＤは、ビット線ＢＬ１に共通に接続されている。
【００４７】
図３は、図２に示したメモリセルアレイの構成を有する、本実施の形態１に係る不揮発性半導体記憶装置の構造を示す上面図である。但し図３では、フローティングゲート、ワード線（コントロールゲートを兼ねている）、ソース線、及び素子分離絶縁膜の配置関係を模式的に示している。例えば、図３に示したフローティングゲート７１１，７１２，７２１は、図２に示したメモリセルＭＣ１１，ＭＣ１２，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各フローティングゲートＦＧに対応する。
【００４８】
また、例えば、図３に示したソース領域Ｓａは、図２に示したメモリセルＭＣ１１，ＭＣ２１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応し、図３に示したソース領域Ｓｄは、図２に示したメモリセルＭＣ３１，ＭＣ４１がそれぞれ備えるメモリセルトランジスタの各ソースＳに対応する。
【００４９】
また、例えば、図３に示したドレイン領域Ｄａは、図２に示したメモリセルＭＣ２１，ＭＣ３１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応し、図３に示したドレイン領域Ｄｄは、図２に示したメモリセルＭＣ４１，ＭＣ５１がそれぞれ備えるメモリセルトランジスタの各ドレインＤに対応する。
【００５０】
図３を参照して、ソース線ＳＬ１，ＳＬ２はソース領域Ｓａ〜Ｓｃを含み、ソース線ＳＬ３，ＳＬ４はソース領域Ｓｄ〜Ｓｆを含み、ソース線ＳＬ５はソース領域Ｓｇ〜Ｓｉを含む。素子分離絶縁膜５は、異なる列に属するメモリセル同士を分離するように、各列間に帯状に延在して形成されている。図３においては、素子分離絶縁膜５が形成されている領域に、斜線のハッチングを施している。
【００５１】
同一行に属する全てのソース領域は、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに電気的に接続されている。例えば、ソース領域Ｓａ〜Ｓｃは、上記部分のシリコン層４を介して電気的に接続されており、これにより、行方向に延在する帯状のソース線ＳＬ１，ＳＬ２が構成されている。
【００５２】
このように本実施の形態１に係る不揮発性半導体記憶装置によれば、行方向に互いに隣接するソース領域同士は、部分分離型の素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに電気的に接続され、これによりソース線ＳＬ１〜ＳＬ５が構成される。そのため、ソース線ＳＬ１〜ＳＬ５を形成するにあたって、素子分離絶縁膜５が形成されていない領域を各行間に設ける必要がないため、図４９に示した従来の不揮発性半導体記憶装置と比較すると、メモリセルアレイ部の面積を削減することができる。
【００５３】
図４は、図３に対応させて、本発明の実施の形態１の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。図４に示した不揮発性半導体記憶装置は、図３に示した不揮発性半導体記憶装置を基礎として、行方向に互いに隣接するソース領域同士（例えばソース領域Ｓａとソース領域Ｓｂ）の間の素子分離絶縁膜５を除去し、その部分を不純物導入のための窓として使用することにより、素子分離絶縁膜５の除去により露出した部分のシリコン層４内に、後述する不純物導入領域１０を形成したものである。
【００５４】
図５〜８は、それぞれ図４に示した線分Ｘ１〜Ｘ４に沿った位置における断面構造を示す断面図である。図５を参照して、ボディ領域Ｂ１１とボディ領域Ｂ１２とは、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに電気的に接続されている。その結果、外部からシリコン層４に電圧を印加することにより、ボディ領域Ｂ１１，Ｂ１２の電位を同一の電位に固定することができる。
【００５５】
図６を参照して、ソース領域Ｓｄとソース領域Ｓｅとの間に位置するシリコン層４の上面内には、素子分離絶縁膜５を除去したことによって生じる凹部が形成されている。そして、素子分離絶縁膜５の除去により露出した部分の、ソース領域Ｓｄとソース領域Ｓｅとの間に位置するシリコン層４内には、ソース領域Ｓｄ，Ｓｅと同一導電型の不純物導入領域１０が形成されている。
【００５６】
また、図８を参照して、ワード線ＷＬ３とワード線ＷＬ４との間の素子分離絶縁膜５が除去されている。そして、素子分離絶縁膜５の除去により露出した部分のシリコン層４内には、不純物導入領域１０が形成されている。
【００５７】
不純物導入領域１０は、メモリセルトランジスタを形成した後、素子分離絶縁膜５を除去して上記凹部を形成し、その後、ソース領域と同一導電型の不純物を、イオン注入法によって上記凹部の底面からシリコン層４内に導入することによって形成される。なお、素子分離絶縁膜５を除去するにあたっては、図６，８に示したように、その下のシリコン層４が露出するまで完全に除去してもよく、あるいは一部のみを除去してもよい。
【００５８】
図６，８に示すように、不純物導入領域１０は、その底面がＢＯＸ層３の上面に達するように形成することが望ましい。これにより、不純物導入領域１０の底面とシリコン層４との間にｐｎ接合容量が生じることを回避することができ、ソース線の寄生容量を低減できるため、動作の高速化及び消費電力の低減を図ることができる。
【００５９】
図７を参照して、ソース領域Ｓａ，Ｓｄ，Ｓｇ及びドレイン領域Ｄａ，Ｄｄは、ＢＯＸ層３の上面に達している。ここで、「ソース領域及びドレイン領域がＢＯＸ層の上面に達する」とは、ソース領域及びドレイン領域の不純物拡散領域自体がＢＯＸ層の上面にそれぞれ到達する態様（図７）と、ソース領域及びドレイン領域とシリコン層とのｐｎ接合部に生じる空乏層がＢＯＸ層の上面にそれぞれ到達する態様との両者を含む。この点に関しては、本明細書において以下同様である。ＢＯＸ層３の上面に達するようにソース領域及びドレイン領域を形成することにより、ソース領域及びドレイン領域とシリコン層４との間に生じるｐｎ接合容量を低減することができ、ソース線の寄生容量を低減できるため、動作の高速化及び消費電力の低減を図ることができる。
【００６０】
このように本実施の形態１の変形例に係る不揮発性半導体記憶装置によれば、行方向に互いに隣接するソース領域同士の間に位置するシリコン層４内に、ソース領域と同一導電型の不純物導入領域１０を形成した。そのため、ソース線ＳＬ１〜ＳＬ５の抵抗を低減することができる。
【００６１】
実施の形態２．
上記実施の形態１に係る不揮発性半導体記憶装置では、図７に示したように、メモリセルトランジスタのソース領域及びドレイン領域は、ＢＯＸ層３の上面に達するように深く形成されていた。しかしながら、図７に示すように、例えばボディ領域Ｂ２１はソース領域Ｓａとドレイン領域Ｄａとによって左右から挟まれるため、チャネル長方向のボディ領域Ｄａの幅は狭くなり、その結果、図７において紙面に垂直な方向に関してボディ抵抗が上昇する（“Bulk-Layout-Compatible 0.18μｍ SOI-CMOS Technology Using Body-Fixed Partial Trench Isolation (PTI)”,Y.Hirano et al.,1999 IEEE International SOI Conference,Oct.1999,pp131参照）。本実施の形態２では、かかる不都合を回避し得る不揮発性半導体記憶装置を提案する。
【００６２】
図９は、本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。図９は、図７に対応させて、一つのメモリセルトランジスタのみを拡大して示したものに相当する。メモリセルトランジスタのソース領域Ｓ及びドレイン領域Ｄは、ＢＯＸ層３の上面に達しないように浅く形成されている。このようにＢＯＸ層３の上面に達しないソース領域Ｓ及びドレイン領域Ｄは、例えばシリコン層４の膜厚が１５０ｎｍである場合、注入エネルギーが８ｋｅＶ、ドーズ量が４×１０15／ｃｍ2の条件でＡｓ（ＮＭＯＳの場合）をイオン注入することによって形成することができる。
【００６３】
また、図１０は、図６に対応させて、本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。ソース領域ＳはＢＯＸ層３の上面に達しないように形成されているのに対して、不純物導入領域１０は、上記実施の形態１と同様に、ＢＯＸ層３の上面に達するように形成されている。
【００６４】
このように本実施の形態２に係る不揮発性半導体記憶装置によれば、メモリセルトランジスタのソース領域Ｓ及びドレイン領域Ｄを、ＢＯＸ層３の上面に達しないように形成したため、図９において紙面に垂直な方向に関してボディ抵抗が上昇することを回避することができる。
【００６５】
また、図３，４を参照して、上記実施の形態１に係る不揮発性半導体記憶装置では、行方向に互いに隣接するメモリセル同士の間の領域を通してしかボディ電位を固定することができなかった。これに対して、本実施の形態２に係る不揮発性半導体記憶装置によれば、ソース領域Ｓ及びドレイン領域Ｄの各底面とＢＯＸ層３の上面との間にシリコン層４が存在するため、列方向に互いに隣接するメモリセル同士の間の領域を通しても、ボディ電位を固定することができる。その結果、ボディ電位の固定能力が高まり、ソース−ドレイン間の耐圧をさらに高めることができる。
【００６６】
しかも、図１０に示したように、不純物導入領域１０はＢＯＸ層３の上面に達するように形成されているため、不純物導入領域１０とシリコン層４との間にｐｎ接合容量が生じることを回避することができる。従って、ソース領域及びドレイン領域をＢＯＸ層３の上面に達しないように形成することに伴うソース線の寄生容量の増大を、最小限に抑えることができる。
【００６７】
実施の形態３．
上記実施の形態１に係る不揮発性半導体記憶装置においては、ドレイン側のｐｎ接合容量は、ランダムにアクセスされる、データの読み出し動作及び書き込み動作に対して影響を及ぼす。また、ソース側のｐｎ接合容量は、一括に行われる、データの消去動作に対して影響を及ぼす。但し、これらの関係は、セル構造、書き込みや消去の方式、及びメモリセルアレイの構成によって異なる（日経マイクロデバイス、2000年３月号、pp74,75参照）。
【００６８】
図１１は、本発明の実施の形態３に係る不揮発性半導体記憶装置の構造を示す断面図である。図１１は、図７に対応させて、メモリセルＭＣ３１，ＭＣ４１がそれぞれ備えるメモリセルトランジスタを拡大して示したものに相当する。ドレイン領域Ｄａ，Ｄｄは、上記実施の形態１と同様に、ＢＯＸ層３の上面に達するように深く形成されている。このようにＢＯＸ層３の上面に達するドレイン領域Ｄａ，Ｄｄは、例えばシリコン層４の膜厚が１５０ｎｍである場合、注入エネルギーが５０ｋｅＶ、ドーズ量が４×１０15／ｃｍ2の条件でＡｓ（ＮＭＯＳの場合）をイオン注入することによって形成することができる。一方、ソース領域Ｓｄは、上記実施の形態２と同様に、ＢＯＸ層３の上面に達しないように浅く形成されている。
【００６９】
なお、本実施の形態３に係る不揮発性半導体記憶装置においても、メモリセルアレイの構成としては、図４に示したレイアウト構成をとることができる。この場合、ソース線の構造は図１０に示した構造となる。
【００７０】
このように本実施の形態３に係る不揮発性半導体記憶装置によれば、ドレイン領域をＢＯＸ層３の上面に達するように形成することによって、データの読み出し動作及び書き込み動作に関しては高速かつ低消費電力の動作を維持しつつ、ソース領域をＢＯＸ層３の上面に達しないように形成することによって、ボディ電位の固定能力を高めることができる。
【００７１】
図１２は、本実施の形態３の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。但し図１２では、フローティングゲート、ワード線（コントロールゲートを兼ねている）、ソース線、及び素子分離絶縁膜の配置関係を模式的に示している。図４９に示したメモリセルアレイのレイアウトと同様に、素子分離絶縁膜５が形成されていない領域が各行間に設けられており、ソース線ＳＬ１〜ＳＬ５は、この領域内に形成されている。このとき、ソース線ＳＬ１〜ＳＬ５は、ＢＯＸ層３の上面に達しないように浅く形成されている。即ち、ソース線ＳＬ１〜ＳＬ５の底面とＢＯＸ層３の上面との間には、シリコン層４が存在している。
【００７２】
本実施の形態３の変形例に係る不揮発性半導体記憶装置によれば、ソース線ＳＬ１〜ＳＬ５を挟んで列方向に互いに隣接するボディ領域の電位を、ソース線ＳＬ１〜ＳＬ５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４を介して、互いに固定することができる。従って、図３，４に示したレイアウトと比較すると、メモリセルアレイ部の面積を削減するという観点からは劣っているが、ボディ電位の固定能力に関しては非常に優れている。そのため、書き換え回数が多い等、ソース−ドレイン間に高耐圧が要求されるフラッシュメモリにおいては、図１２に示したレイアウトを採用することが望ましい。なお、図１２に示したレイアウトを採る不揮発性半導体記憶装置であっても、ドレイン領域はＢＯＸ層３の上面に達するように形成されているため、データの読み出し動作及び書き込み動作に関しては、高速かつ低消費電力の動作を維持することが可能である。
【００７３】
実施の形態４．
図１３は、本発明の実施の形態４に係る半導体集積回路の構造を示す断面図である。ＳＯＩ基板１は、フラッシュメモリのメモリセルアレイが形成されたメモリセルアレイ部と、フラッシュメモリの動作電圧よりも低い電圧で動作する低電圧ロジック回路が形成された、低電圧ロジック回路部とを有している。具体的に低電圧ロジック回路部には、フラッシュメモリ自体の周辺回路と、フラッシュメモリと組み合わせて使用される他のロジック回路とが形成されている。
【００７４】
メモリセルアレイ部と低電圧ロジック回路部とは、シリコン層４の上面内に形成された、部分分離型の素子分離絶縁膜５によって互いに分離されている。また、メモリセルアレイ部におけるシリコン層４の膜厚と、低電圧ロジック回路部におけるシリコン層４の膜厚とは互いに等しい。
【００７５】
メモリセルアレイ部に関して、シリコン層４の上面内には、互いに離間して対を成すソース・ドレイン領域１２が形成されている。また、ソース・ドレイン領域１２同士に挟まれる部分のシリコン層４の上面上には、ゲート酸化膜６、フローティングゲート７、絶縁膜８、及びコントロールゲート９がこの順に積層された積層構造が形成されている。また、該積層構造の側面にサイドウォール１１が形成されて、ゲート電極構造が構成されている。ソース・ドレイン領域１２は、上記実施の形態２と同様に、いずれもＢＯＸ層３の上面に達していない。但し、上記実施の形態３と同様に、ドレイン領域はＢＯＸ層３の上面に達し、ソース領域のみＢＯＸ層３の上面に達しないように構成してもよい。
【００７６】
一方、低電圧ロジック回路部に関して、シリコン層４の上面内には、互いに離間して対を成すソース・ドレイン領域１４が形成されている。また、ソース・ドレイン領域１４同士に挟まれる部分のシリコン層４の上面上には、ゲート酸化膜６及びゲート電極１３がこの順に積層された積層構造が形成されている。また、該積層構造の側面にサイドウォール１１が形成されて、ゲート電極構造が構成されている。ソース・ドレイン領域１４は、いずれもＢＯＸ層３の上面に達して形成されている。
【００７７】
このように本実施の形態４に係る半導体集積回路によれば、メモリセルアレイ部においては、上記実施の形態２と同様にソース・ドレイン領域１２が、あるいは上記実施の形態３と同様にソース領域のみが、ＢＯＸ層３の上面に達しないように形成されているのに対して、低電圧ロジック回路部においては、ソース・ドレイン領域１４はいずれもＢＯＸ層３の上面に達するように形成されている。従って、メモリセルアレイ部に関して上記実施の形態２，３に係る不揮発性半導体記憶装置よる効果を得ながら、低電圧ロジック回路部においては、ソース・ドレイン領域１４とシリコン層４とによって構成されるｐｎ接合容量の増大に伴う、動作速度の低下及び消費電力の増大を回避することができる。
【００７８】
実施の形態５．
図１４は、本発明の実施の形態５に係る半導体集積回路の構造を示す断面図である。上記実施の形態４と同様に、ＳＯＩ基板１は、メモリセルアレイ部と低電圧ロジック回路部とを有している。低電圧ロジック回路部におけるシリコン層４の膜厚は、メモリセルアレイ部におけるシリコン層４の膜厚よりも薄い。また、メモリセルアレイ部と低電圧ロジック回路部とは、シリコン層４の上面内に形成された、部分分離型の素子分離絶縁膜１５によって互いに分離されている。
【００７９】
メモリセルアレイ部には、上記実施の形態４と同様のメモリセルトランジスタが形成されている。また、低電圧ロジック回路部におけるシリコン層４の上面上には、上記実施の形態４と同様のゲート電極構造が構成されている。また、低電圧ロジック回路部におけるシリコン層４内には、ＢＯＸ層３の上面に達するソース・ドレイン領域３６が形成されている。シリコン層４の上面からソース・ドレイン領域１２の底面までの深さは、シリコン層４の上面からソース・ドレイン領域３６の底面までの深さに等しい。
【００８０】
図１４に示した構造は、（ａ）シリコン層４の膜厚が例えば２００ｎｍのＳＯＩ基板１を準備する工程と、（ｂ）低電圧ロジック回路部におけるシリコン層４を、１００ｎｍの膜厚だけ上面からエッチングする工程と、（ｃ）素子分離絶縁膜１５を形成する工程と、（ｄ）メモリセルアレイ部及び低電圧ロジック回路部において、ゲート電極構造をそれぞれ形成する工程と、（ｅ）注入エネルギーが５０ｋｅＶ、ドーズ量が４×１０15／ｃｍ2の条件でＡｓ（ＮＭＯＳの場合）をイオン注入する工程とを、この順に実行することによって得られる。
【００８１】
このように本実施の形態５に係る半導体集積回路によれば、上記実施の形態４と同様に、メモリセルアレイ部に関して上記実施の形態２，３に係る不揮発性半導体記憶装置よる効果を得ながら、低電圧ロジック回路部においては、ソース・ドレイン領域３６とシリコン層４とによって構成されるｐｎ接合容量の増大に伴う、動作速度の低下及び消費電力の増大を回避することができる。
【００８２】
しかも、低電圧ロジック回路部におけるシリコン層４が予め薄膜化されているため、ＢＯＸ層３の上面に達しないソース・ドレイン領域１２と、ＢＯＸ層３の上面に達するソース・ドレイン領域３６とを、同一のイオン注入工程（ｅ）によって形成することができる。
【００８３】
実施の形態６．
図１５は、本発明の実施の形態６に係る半導体集積回路の構造を示す断面図である。本実施の形態６に係る半導体集積回路は、図１３に示した上記実施の形態４に係る半導体集積回路を基礎として、メモリセルアレイ部と低電圧ロジック回路部との境界部分において、素子分離絶縁膜５の代わりに素子分離絶縁膜１６を形成したものである。素子分離絶縁膜１６は、ＢＯＸ層３の上面に達する完全分離部４０を、底面の一部に有している。
【００８４】
図１６〜１９は、素子分離絶縁膜１６の第１の製造方法を工程順に示す断面図である（特願平１０−３６７２６５号）。まず、シリコン層４の上面上に、酸化膜１７及び窒化膜１８をこの順に全面に形成する。次に、素子分離絶縁膜１６の形成予定領域の上方に開口パターンを有するフォトレジスト１９を、窒化膜１８の上面上に形成する。次に、フォトレジスト１９をマスクに用いて、窒化膜１８、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部２０を形成する。このとき、凹部２０の底面とＢＯＸ層３の上面との間には、シリコン層４の一部が残っている（図１６）。
【００８５】
次に、凹部２０の側面に、絶縁膜から成るサイドウォール２１を形成する（図１７）。図１７に示すように、凹部２０の底面の中心部分は、サイドウォール２１から露出している。次に、サイドウォール２１及びフォトレジスト１９をマスクに用いて、ＢＯＸ層３の上面が露出するまでシリコン層４をエッチングすることにより、凹部２２を形成する（図１８）。次に、凹部２０，２２内を絶縁膜によって充填した後、窒化膜１８の底部が残る程度に、ＣＭＰ法によって全体を研磨し、その後、残りの窒化膜１８及び酸化膜１７を除去することにより、完全分離部４０を有する素子分離絶縁膜１６を形成する（図１９）。
【００８６】
図２０，２１は、素子分離絶縁膜１６の第２の製造方法を工程順に示す断面図である（特願平１０−３６７２６５号）。まず、図１６に示す構造を得た後、フォトレジスト１９を除去する。次に、完全分離部４０の形成予定領域の上方に開口パターンを有するフォトレジスト２３を形成する（図２０）。次に、フォトレジスト２３をマスクに用いて、ＢＯＸ層３の上面が露出するまでシリコン層４をエッチングすることにより、凹部２４を形成する（図２１）。
【００８７】
次に、フォトレジスト２３を除去した後、凹部２０，２４内を絶縁膜によって充填する。次に、窒化膜１８の底部が残る程度に、ＣＭＰ法によって全体を研磨し、その後、残りの窒化膜１８及び酸化膜１７を除去することにより、図１９と同様に、完全分離部４０を有する素子分離絶縁膜１６を形成する。
【００８８】
図２２〜２４は、素子分離絶縁膜１６の第３の製造方法を工程順に示す断面図である（特願平１１−１７７０９１号）。まず、シリコン層４の上面上に、酸化膜１７及び窒化膜１８をこの順に全面に形成する。次に、完全分離部４０の形成予定領域の上方に開口パターンを有するフォトレジスト２５を、窒化膜１８の上面上に形成する。次に、フォトレジスト２５をマスクに用いて、ＢＯＸ層３の上面が露出するまで、窒化膜１８、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部２６を形成する（図２２）。
【００８９】
次に、フォトレジスト２５を除去した後、素子分離絶縁膜１６の形成予定領域の上方に開口パターンを有するフォトレジスト２７を、窒化膜１８の上面上に形成する（図２３）。次に、フォトレジスト２７をマスクに用いて、窒化膜１８、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部２８を形成する。このとき、凹部２８の底面とＢＯＸ層３の上面との間には、シリコン層４の一部が残っている。その後、フォトレジスト２７を除去する（図２４）。
【００９０】
次に、凹部２６，２８内を絶縁膜によって充填した後、窒化膜１８の底部が残る程度に、ＣＭＰ法によって全体を研磨し、その後、残りの窒化膜１８及び酸化膜１７を除去することにより、図１９と同様に、完全分離部４０を有する素子分離絶縁膜１６を形成する。
【００９１】
図２５〜２９は、素子分離絶縁膜１６の第４の製造方法を工程順に示す断面図である（特願２０００−３９４８４号）。まず、シリコン層４の上面上に、酸化膜１７、ポリシリコン膜２９、及び窒化膜１８をこの順に全面に形成する。次に、素子分離絶縁膜１６の形成予定領域の上方に開口パターンを有するフォトレジスト３０を、窒化膜１８の上面上に形成する（図２５）。
【００９２】
次に、フォトレジスト３０をマスクに用いて、窒化膜１８、ポリシリコン膜２９、酸化膜１７、及びシリコン層４をこの順にエッチングすることにより、凹部３１を形成する。このとき、凹部３１の底面とＢＯＸ層３の上面との間には、シリコン層４の一部が残っている。その後、フォトレジスト３０を除去する（図２６）。
【００９３】
次に、上記第２の製造方法と同様に、完全分離部４０の形成予定領域の上方に開口パターンを有するフォトレジスト２３をマスクに用いて、ＢＯＸ層３の上面が露出するまでシリコン層４をエッチングすることにより、凹部３２を形成する。その後、フォトレジスト２３を除去する（図２７）。
【００９４】
次に、７００〜９００℃程度の温度条件でウェット酸化することにより、凹部３１，３２の側面に酸化膜３３を形成する（図２８）。酸化膜３３は、ポリシリコン膜２９と酸化膜１７との間、及び酸化膜１７とシリコン層４との間に深く侵入する。そのため、酸化膜３３のバーズビーク形状は顕著となる。
【００９５】
次に、凹部３１，３２内を酸化膜３４によって充填した後、酸化膜３４の上面が窒化膜１８の上面よりも低くなり過ぎない程度に、ＣＭＰ法によってシリコン酸化膜３４を研磨する（図２９）。次に、窒化膜１８、ポリシリコン膜２９、及び酸化膜１７を除去することにより、図１９と同様に、完全分離部４０を有する素子分離絶縁膜１６を形成する。
【００９６】
以上の説明では、図１３に示した上記実施の形態４に係る半導体集積回路を基礎として、本実施の形態６に係る発明を適用する場合について説明したが、図１４に示した上記実施の形態５に係る半導体集積回路を基礎として、本実施の形態６に係る発明を適用することもできる。図３０は、上記実施の形態５に係る半導体集積回路を基礎とした場合の、本発明の実施の形態６に係る半導体集積回路の構造を示す断面図である。図３０に示した半導体集積回路は、メモリセルアレイ部と低電圧ロジック回路部との境界部分において、図１４に示した素子分離絶縁膜１５の代わりに素子分離絶縁膜３５を形成したものである。素子分離絶縁膜３５は、ＢＯＸ層３の上面に達する完全分離部４１を、底面の一部に有している。
【００９７】
図３１〜３４は、図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。まず、シリコン基板２、ＢＯＸ層３、及びシリコン層４がこの順に積層された積層構造を有するＳＯＩ基板１を準備する（図３１）。次に、低電圧ロジック回路部におけるシリコン層４の上面を熱酸化して、シリコン酸化膜（図示しない）を形成する。熱酸化はシリコン層４の内部にも進行するため、シリコン酸化膜の底面は、メモリセルアレイ部におけるシリコン層４の上面よりも低い位置に存在することになる。次に、熱酸化によって形成した上記シリコン酸化膜を、エッチングによって除去する。これにより、低電圧ロジック回路部におけるシリコン層４の上面が、メモリセルアレイ部におけるシリコン層４の上面よりも低くなる（図３２）。
【００９８】
次に、素子分離絶縁膜１６を形成する場合と同様の方法によって、メモリセルアレイ部と低電圧ロジック回路部との境界部分に素子分離絶縁膜３５を形成する。また、メモリセルアレイ部及び低電圧ロジック回路部内において、部分分離型の素子分離絶縁膜５を形成する（図３３）。
【００９９】
次に、メモリセルアレイ部及び低電圧ロジック回路部において、シリコン層４の上面上に、ゲート電極構造をそれぞれ形成する（図３４）。具体的には、メモリセルアレイ部にフローティングゲート材を予め形成しておき、例えばポリシリコンとタングステンシリサイドとのポリサイド構造を全面に形成した後、パターニングしてゲート電極構造とする。
【０１００】
その後、ゲート電極構造及び素子分離絶縁膜５，３５をマスクに用いて、シリコン層４内に不純物をイオン注入することによって、ソース・ドレイン領域１２，３６を形成し、図３０に示した構造を得る。
【０１０１】
図１３，１４を参照すると、メモリセルアレイ部と低電圧ロジック回路部との境界部分には、部分分離型の素子分離絶縁膜５，１５が形成されており、素子分離絶縁膜５，１５の底面とＢＯＸ層３の上面との間には、シリコン層４が存在する。従って、メモリセルアレイ部及び低電圧ロジック回路部において発生したノイズが、この部分のシリコン層４を介して相互に伝搬しやすく、メモリセルトランジスタ及び低電圧ロジック回路は、相互にノイズの影響を受けやすかった。
【０１０２】
これに対して、本実施の形態６に係る半導体集積回路によれば、メモリセルアレイ部と低電圧ロジック回路部との境界部分には、完全分離部４０，４１を有する素子分離絶縁膜１６，３５が形成されている。従って、メモリセルアレイ部及び低電圧ロジック回路部におけるノイズが相互に伝搬し合うことを抑制することができ、ノイズの影響を受けにくい半導体集積回路を得ることができる。
【０１０３】
なお、以上の説明では、底面の一部に完全分離部４０，４１を有する素子分離絶縁膜１６，３５を形成する場合について説明したが、素子分離絶縁膜１６，３５を形成する代わりに、ＢＯＸ層３の上面に到達する底面を有する完全分離型の素子分離絶縁膜を形成することによっても、上記と同様の効果が得られる。
【０１０４】
実施の形態７．
図３５は、本発明の実施の形態７に係る半導体集積回路の構成を模式的に示す上面図である。また、図３６は、本発明の実施の形態７に係る半導体集積回路の断面構造を模式的に示す断面図である。図３５，３６に示すように、本実施の形態７に係る半導体集積回路は、上記低電圧ロジック回路部等を含む低電圧部と、低電圧部よりも高電圧を扱う高電圧部とを備えている。高電圧部は高電圧回路部とメモリセルアレイ部とを有しており、高電圧回路部と低電圧部とは、メモリセルアレイ部を挟んで基板の反対側に配置されている。高電圧回路部は、素子分離絶縁膜４５によってメモリセルアレイ部と分離されている。また、低電圧部は、素子分離絶縁膜４５によってメモリセルアレイ部と分離されている。図３６に示すように、素子分離絶縁膜４５は、底面の一部に完全分離部４７を有している。但し、素子分離絶縁膜４５の代わりに、完全分離型の素子分離絶縁膜を形成してもよい。
【０１０５】
メモリセルアレイ部には、部分分離型の素子分離絶縁膜５によって互いに分離された複数のメモリセルトランジスタが、行列状に形成されている。ここで、メモリセルアレイ部には、上記実施の形態１〜３に係る発明を適用してもよい。
【０１０６】
また、低電圧部には、メモリセルトランジスタの駆動電圧よりも低い電圧で駆動される複数の低電圧トランジスタが形成されている。互いに隣接する低電圧トランジスタ同士は、素子分離絶縁膜５によって分離されている。ここで、メモリセルアレイ部及び低電圧部には、上記実施の形態４，５に係る発明を適用してもよい。また、高電圧回路部には、低電圧トランジスタの駆動電圧よりも高い電圧で駆動される複数の高電圧トランジスタが形成されている。互いに隣接する高電圧トランジスタ同士は、素子分離絶縁膜５によって分離されている。
【０１０７】
このように本実施の形態７に係る半導体集積回路によれば、高電圧回路部と低電圧部とを、メモリセルアレイ部を挟んで基板の反対側に配置したため、低電圧部が、ノイズの発生源となりやすい高電圧回路部の影響を受けることを抑制することができる。
【０１０８】
また、低電圧部とメモリセルアレイ部、及びメモリセルアレイ部と高電圧回路部とが、完全分離部４７を有する素子分離絶縁膜４５、あるいは完全分離型の素子分離絶縁膜によって互いに分離されているため、各領域で発生したノイズがシリコン層４を介して相互に伝搬し合うことを抑制でき、ノイズの影響を受けにくい半導体集積回路を得ることができる。
【０１０９】
図３７は、本発明の実施の形態７の第１の変形例に係る半導体集積回路の構成を模式的に示す上面図である。高電圧回路部は、複数の回路ブロック４２ａ〜４２ｄに分割されており、低電圧部は、複数の回路ブロック４４ａ〜４４ｆに分割されている。そして、互いに隣接する回路ブロック同士は、素子分離絶縁膜４５によって分離されている。本実施の形態７の第１の変形例に係る半導体集積回路によれば、高電圧回路部及び低電圧部において、回路ブロック間でのノイズの相互影響をそれぞれ抑制することができる。
【０１１０】
図３８は、本発明の実施の形態７の第２の変形例に係る半導体集積回路の構成を模式的に示す上面図である。上記第１の変形例に係る半導体集積回路と同様に、高電圧回路部、メモリセルアレイ部、及び低電圧部の各領域間には素子分離絶縁膜４５が形成されており、また、高電圧回路部及び低電圧部内の回路ブロック間にも素子分離絶縁膜４５が形成されている。
【０１１１】
本実施の形態７の第２の変形例に係る半導体集積回路においては、レイアウトの都合上、高電圧回路部の一部と低電圧部の一部とが互いに隣接して配置されており、互いに隣接する部分の高電圧回路部と低電圧部との間には、素子分離絶縁膜４５よりも幅広の素子分離絶縁膜４６ａが形成されている。素子分離絶縁膜４６ａは、素子分離絶縁膜４５と同様に完全分離部４７を有する素子分離絶縁膜、あるいは完全分離型の素子分離絶縁膜である。本実施の形態７の第２の変形例に係る半導体集積回路によれば、互いに隣接する部分の高電圧回路部と低電圧部との間に、素子分離絶縁膜４５よりも分離性能の高い幅広の素子分離絶縁膜４６ａを形成したため、隣接部分の高電圧回路部と低電圧部との間でのノイズの相互影響を抑制することができる。
【０１１２】
また、本実施の形態７の第１，２の変形例に係る半導体集積回路において、低電圧部に、高周波のアナログ微小信号を扱う高周波（ＲＦ：Radio Frequency）回路を形成する場合は、高電圧回路部から最も離れて配置されている回路ブロック４４ｆ，４４ｊに、高周波回路を形成することが望ましい。これにより、高電圧回路部で発生したノイズによって高周波回路が受ける影響を緩和することができる。
【０１１３】
さらに、図３８を参照して、回路ブロック４４ｊに高周波回路が形成されている場合に、回路ブロック４４ｊと、これに隣接する回路ブロック４４ｇ，４４ｉとの間に、分離性能の高い幅広の素子分離絶縁膜４６ｂを形成してもよい。素子分離絶縁膜４６ｂは、素子分離絶縁膜４５と同様に完全分離部４７を有する素子分離絶縁膜、あるいは完全分離型の素子分離絶縁膜である。これにより、回路ブロック４４ｊ以外の領域で発生したノイズによって高周波回路が受ける影響を、さらに緩和することができる。
【０１１４】
実施の形態８．
図３９は、本発明の実施の形態８に係る半導体集積回路の構成を模式的に示す断面図である。図３９に示すように本実施の形態８に係る半導体集積回路は、図３６に示した上記実施の形態７に係る半導体集積回路を基礎として、高電圧回路部及びメモリセルアレイ部における素子分離絶縁膜４８，４９を、低電圧部における素子分離絶縁膜５，４５よりも深く形成したものである。
【０１１５】
素子分離絶縁膜４８は部分分離型の素子分離絶縁膜であり、高電圧回路部内において、互いに隣接する高電圧トランジスタ同士、及びメモリセルアレイ部内において、互いに隣接するメモリセルトランジスタ同士の間に形成されている。また、素子分離絶縁膜４９は、底面の一部に完全分離部５０を有する素子分離絶縁膜であり、高電圧回路部とメモリセルアレイ部との間に形成されている。
【０１１６】
このように本実施の形態８に係る半導体集積回路によれば、高電圧回路部及びメモリセルアレイ部における素子分離絶縁膜４８，４９を、低電圧部における素子分離絶縁膜５，４５よりも深く形成したため、低電圧部よりも高い電圧を扱う高電圧部において、素子分離絶縁膜４８，４９の分離耐圧を高めることができる。
【０１１７】
実施の形態９．
図４０は、本発明の実施の形態９に係る半導体集積回路の構成を模式的に示す断面図である。図４０においては、上記実施の形態８における高電圧回路部及びメモリセルアレイ部をまとめて、「高電圧部」として記載している。後述の図４１〜４３においても同様である。低電圧部において、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４内には、チャネルカット層５２が形成されている。また、高電圧部において、素子分離絶縁膜５の底面とＢＯＸ層３の上面との間に位置する部分のシリコン層４内には、チャネルカット層５２よりも不純物濃度が高いチャネルカット層５１が形成されている。
【０１１８】
このように本実施の形態９に係る半導体集積回路によれば、高電圧部に形成されるチャネルカット層５１の不純物濃度を、低電圧部に形成されるチャネルカット層５２の不純物濃度よりも高くしたため、高電圧部において素子間の分離耐圧を高めることができる。
【０１１９】
実施の形態１０．
図４１〜４３は、本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。図４１を参照して、ＳＯＩ基板１の高電圧部及び低電圧部には、トランジスタがそれぞれ形成されている。また、低電圧部におけるシリコン層４内には、チャネルドープ領域５４が形成されており、高電圧部におけるシリコン層４内には、チャネルドープ領域５４よりも不純物濃度が高いチャネルドープ領域５３が形成されている。
【０１２０】
図４２を参照して、ＳＯＩ基板１の高電圧部及び低電圧部には、トランジスタがそれぞれ形成されている。高電圧部に形成されているトランジスタのゲート酸化膜５５の膜厚は、低電圧部に形成されているトランジスタのゲート酸化膜６の膜厚よりも厚い。
【０１２１】
図４３を参照して、ＳＯＩ基板１の高電圧部及び低電圧部には、トランジスタがそれぞれ形成されている。高電圧部に形成されているトランジスタのゲート長は、低電圧部に形成されているトランジスタのゲート長よりも長い。図４１〜４３に示した構造は、任意に組み合わせて使用してもよい。
【０１２２】
このように本実施の形態１０に係る半導体集積回路によれば、高電圧部に形成されているトランジスタのしきい値電圧を、低電圧部に形成されているトランジスタのしきい値電圧よりも高く設定できるため、高電圧部において、トランジスタのパンチスルー耐性を高めることができる。
【０１２３】
実施の形態１１．
本発明の実施の形態１１は、図７に示したように、ソース領域及びドレイン領域がともにＢＯＸ層３の上面に達する構造の不揮発性半導体記憶装置を対象とする。図４４は、本発明の実施の形態１１に係る、フラッシュメモリのメモリセルアレイの構成の一部を抜き出して示す回路図である。図４４では、３行×３列分の、合計９個のメモリセルの構成のみを示している。同一行に属するメモリセルトランジスタは、共通のボディ線に接続されている。例えば、メモリセルＭＣ１１〜ＭＣ１３が備える各メモリセルトランジスタは、ボディ線ＢＤＬ１に共通に接続されている。
【０１２４】
ワード線ＷＬ１〜ＷＬ３は、ワード線の駆動回路６０１〜６０３にそれぞれ接続されている。また、ボディ線ＢＤＬ１〜ＢＤＬ３は、ボディ線の駆動回路６１１〜６１３にそれぞれ接続されている。このとき、図４４に示すように、駆動回路６０１〜６０３と駆動回路６１１〜６１３とは、メモリセルアレイを挟んで基板の反対側に配置するのが望ましい。
【０１２５】
一般的なフラッシュメモリにおいては、例えば、ソースＳに０Ｖ、ドレインＤに５Ｖ、コントロールゲートＣＧに１２Ｖの電圧をそれぞれ印加して、フローティングゲートＦＧ内にホットエレクトロンを注入することによって、データの書き込みを行う。
【０１２６】
本実施の形態１１では、データの書き込み動作を行う際、ボディ線ＢＤＬ１〜ＢＤＬ３にも電圧を印加する。図４５は、データの書き込み時に、ワード線及びボディ線にそれぞれ印加されるワード線（ＷＬ）駆動信号及びボディ線（ＢＤＬ）駆動信号の波形を示すタイミングチャートである。ＷＬ駆動信号は、時刻ｔ１に、ＬレベルからＨレベルに遷移している。このとき、ＢＤＬ駆動信号がｔ１よりも早い時刻ｔ２にＬレベルからＨレベルに遷移するように、ボディ線ＢＤＬを駆動するのが望ましい。即ち、ボディ線ＢＤＬをワード線ＷＬに先立って駆動するのが望ましい。
【０１２７】
シリコンによって構成されるボディ線ＢＤＬは、シリサイド等によって構成されるワード線ＷＬよりも抵抗が高く、信号の伝達速度が遅い。しかしながら、ワード線ＷＬに先立ってボディ線ＢＤＬを駆動することにより、ＷＬ駆動信号に対してＢＤＬ駆動信号が遅延することを回避することができる。
【０１２８】
このように本実施の形態１１に係る不揮発性半導体記憶装置によれば、データの書き込み動作を行う際に、ワード線ＷＬとともにボディ線ＢＤＬも駆動する。これにより、メモリセルトランジスタのソースＳからドレインＤにバイポーラ電流も流すことができるため、書き込み効率の向上を図ることができる。例えば、ボディ線ＢＤＬに０．３Ｖの電圧を印加することにより、ワード線ＷＬに印加する電圧を１０Ｖに下げることが可能となる。これにより、消費電力の低減を図ることができる。
【０１２９】
また、駆動回路６０１〜６０３と駆動回路６１１〜６１３とは、メモリセルアレイを挟んで基板の反対側に配置されているため、ワード線ＷＬ及びボディ線ＢＤＬの各抵抗に起因する電圧降下の影響を相殺することができる。これにより、同一行に属する複数のメモリセルに関して、書き込み特性の均一化を図ることができる。
【０１３０】
なお、非選択のボディ線ＢＤＬには、駆動回路６１１〜６１３から０Ｖの電圧を印加するか、あるいは、選択されたボディ線ＢＤＬとは逆極性の電圧（例えば−０．３Ｖ）を印加するのが望ましい。これにより、ディスターブ不良の発生を回避することができる。
【０１３１】
【発明の効果】
この発明のうち請求項１に係るものによれば、ボディ領域内に正孔が蓄積されることに起因する誤動作を回避することができ、ソース−ドレイン間の耐圧を高めることができる。その結果、高電圧を用いてデータの書き込み動作及び読み出し動作を実行し得るメモリセルトランジスタを得ることができる。
この発明のうち請求項２に係るものによれば、行方向に互いに隣接するソース領域同士を半導体層を介して互いに電気的に接続することができ、これによってソース線を構成することができる。
【０１３２】
また、行方向に互いに隣接するソース領域同士の間に、ソース領域と同一導電型の不純物導入領域を形成したため、ソース線の抵抗を低減することもできる。
【０１３３】
また、この発明のうち請求項３に係るものによれば、列方向に関するボディ抵抗の上昇を回避することができる。
【０１３４】
また、列方向に互いに隣接するメモリセル同士の間においても、ソース領域と絶縁層との間に位置する部分の半導体層を介して、ボディ電位を固定することができる。
【０１３５】
また、この発明のうち請求項４に係るものによれば、列方向に互いに隣接するメモリセルトランジスタに関して、ドレイン領域と絶縁層との間に位置する部分の半導体層を介してボディ電位を固定することができるため、ボディ電位の固定能力を高めることができる。
【０１３６】
また、この発明のうち請求項５に係るものによれば、ドレイン領域と半導体層とのｐｎ接合部におけるｐｎ接合容量を低減できるため、データの読み出し動作及び書き込み動作に関しては、高速かつ低消費電力の動作を維持することができる。
【０１３７】
また、この発明のうち請求項６に係るものによれば、データの書き込み動作を行う際にワード線とともにボディ線も駆動することにより、メモリセルトランジスタのソース領域からドレイン領域にバイポーラ電流も流すことができるため、書き込み効率の向上を図ることができる。
【０１３８】
また、この発明のうち請求項７に係るものによれば、第１の駆動回路と第２の駆動回路とは、メモリセルアレイ部を挟んで互いに反対側に配置されているため、ワード線及びボディ線の各抵抗に起因する電圧降下の影響を相殺することができる。これにより、同一行に属する複数のメモリセルに関して、書き込み特性の均一化を図ることができる。
【０１３９】
また、この発明のうち請求項８に係るものによれば、列方向に関するボディ抵抗の上昇を回避することができる。
【０１４０】
さらに、列方向に互いに隣接するメモリセル同士の間においても、ソース領域と絶縁層との間に位置する部分の半導体層を介して、ボディ電位を固定することができる。
【０１４１】
しかも、ドレイン領域と半導体層とのｐｎ接合部におけるｐｎ接合容量を低減できるため、データの読み出し動作及び書き込み動作に関しては、高速かつ低消費電力の動作を維持することができる。
【０１４２】
また、この発明のうち請求項９に係るものによれば、データの書き込み動作を行う際にワード線とともにボディ線も駆動することにより、メモリセルトランジスタのソース領域からドレイン領域にバイポーラ電流も流すことができるため、書き込み効率の向上を図ることができる。
【０１４３】
また、この発明のうち請求項１０に係るものによれば、第１の駆動回路と第２の駆動回路とは、メモリセルアレイ部を挟んで互いに反対側に配置されているため、ワード線及びボディ線の各抵抗に起因する電圧降下の影響を相殺することができる。これにより、同一行に属する複数のメモリセルに関して、書き込み特性の均一化を図ることができる。
【０１４４】
また、この発明のうち請求項１１に係るものによれば、ディスターブ不良を回避することができる。
【０１４５】
また、この発明のうち請求項１２に係るものによれば、ボディ線の抵抗がワード線の抵抗よりも高い場合であっても、第１の駆動信号に対して第２の駆動信号が遅延することを回避することができる。
【０１４６】
また、この発明のうち請求項１３に係るものによれば、行方向に互いに隣接するソース領域同士の間に不純物導入領域を形成することにより、ソース線の抵抗を低減することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る不揮発性半導体記憶装置の、メモリセルトランジスタの構造を示す断面図である。
【図２】 本発明の実施の形態１に係る不揮発性半導体記憶装置の、メモリセルアレイの構成の一部を抜き出して示す回路図である。
【図３】 本発明の実施の形態１に係る不揮発性半導体記憶装置の構造を示す上面図である。
【図４】 本発明の実施の形態１の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。
【図５】 図４に示した線分Ｘ１に沿った位置における断面構造を示す断面図である。
【図６】 図４に示した線分Ｘ２に沿った位置における断面構造を示す断面図である。
【図７】 図４に示した線分Ｘ３に沿った位置における断面構造を示す断面図である。
【図８】 図４に示した線分Ｘ４に沿った位置における断面構造を示す断面図である。
【図９】 本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。
【図１０】 本発明の実施の形態２に係る不揮発性半導体記憶装置の構造を示す断面図である。
【図１１】 本発明の実施の形態３に係る不揮発性半導体記憶装置の構造を示す断面図である。
【図１２】 本実施の形態３の変形例に係る不揮発性半導体記憶装置の構造を示す上面図である。
【図１３】 本発明の実施の形態４に係る半導体集積回路の構造を示す断面図である。
【図１４】 本発明の実施の形態５に係る半導体集積回路の構造を示す断面図である。
【図１５】 本発明の実施の形態６に係る半導体集積回路の構造を示す断面図である。
【図１６】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図１７】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図１８】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図１９】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第１の製造方法を工程順に示す断面図である。
【図２０】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第２の製造方法を工程順に示す断面図である。
【図２１】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第２の製造方法を工程順に示す断面図である。
【図２２】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第３の製造方法を工程順に示す断面図である。
【図２３】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第３の製造方法を工程順に示す断面図である。
【図２４】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第３の製造方法を工程順に示す断面図である。
【図２５】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２６】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２７】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２８】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図２９】 本発明の実施の形態６に係る半導体集積回路に関して、素子分離絶縁膜の第４の製造方法を工程順に示す断面図である。
【図３０】 本発明の実施の形態６に係る半導体集積回路の他の構造を示す断面図である。
【図３１】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３２】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３３】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３４】 図３０に示した半導体集積回路の製造方法を工程順に示す断面図である。
【図３５】 本発明の実施の形態７に係る半導体集積回路の構成を模式的に示す上面図である。
【図３６】 本発明の実施の形態７に係る半導体集積回路の断面構造を模式的に示す断面図である。
【図３７】 本発明の実施の形態７の第１の変形例に係る半導体集積回路の構成を模式的に示す上面図である。
【図３８】 本発明の実施の形態７の第２の変形例に係る半導体集積回路の構成を模式的に示す上面図である。
【図３９】 本発明の実施の形態８に係る半導体集積回路の構成を模式的に示す断面図である。
【図４０】 本発明の実施の形態９に係る半導体集積回路の構成を模式的に示す断面図である。
【図４１】 本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。
【図４２】 本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。
【図４３】 本発明の実施の形態１０に係る半導体集積回路の構造を示す断面図である。
【図４４】 本発明の実施の形態１１に係る不揮発性半導体記憶装置の、メモリセルアレイの構成の一部を抜き出して示す回路図である。
【図４５】 本発明の実施の形態１１に係る不揮発性半導体記憶装置に関して、ワード線及びボディ線にそれぞれ印加される駆動信号の波形を示すタイミングチャートである。
【図４６】 バルク基板を用いたフラッシュメモリの、メモリセルトランジスタの構造を模式的に示す断面図である。
【図４７】 従来の不揮発性半導体記憶装置の、メモリセルトランジスタの構造を模式的に示す断面図である。
【図４８】 従来の不揮発性半導体記憶装置に関して、メモリセルアレイの構成の一部を抜き出して示す回路図である。
【図４９】 従来の不揮発性半導体記憶装置の構造を示す上面図である。
【図５０】 図４９に示した線分Ｘ１００に沿った位置における断面構造を示す断面図である。
【符号の説明】
１ ＳＯＩ基板、２ シリコン基板、３ ＢＯＸ層、４ シリコン層、５，１５，１６，３５，４６ａ，４６ｂ，４８，４９ 素子分離絶縁膜、７０ ボディ領域、１０ 不純物導入領域、１２，１４，３６ ソース・ドレイン領域、４０，４１，４７，５０ 完全分離部、５１，５２ チャネルカット層。
Claims (13)
- 半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、
それぞれが、互いに離間して前記半導体層の主面内に形成されたソース領域及びドレイン領域、前記ソース領域と前記ドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、前記第１のゲート電極上に絶縁膜を介して形成された第２のゲート電極を有し、前記ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、
前記半導体層の前記主面内において、前記メモリセルトランジスタの前記ソース領域と前記ドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接する前記メモリセルトランジスタ同士の間に形成された、前記絶縁層に達しない底面を有する素子分離絶縁膜と
を備える不揮発性半導体記憶装置。 - 前記半導体層内において、前記行方向に互いに隣接する前記メモリセルトランジスタがそれぞれ有する前記ソース領域同士の間に形成され、前記ソース領域と同一導電型の不純物導入領域をさらに備える、請求項１に記載の不揮発性半導体記憶装置。
- 前記ソース領域、あるいは前記ソース領域と前記半導体層とのｐｎ接合部に生じる空乏層は、前記絶縁層に到達しない、請求項２に記載の不揮発性半導体記憶装置。
- 前記ドレイン領域、あるいは前記ドレイン領域と前記半導体層とのｐｎ接合部に生じる空乏層は、前記絶縁層に到達しない、請求項３に記載の不揮発性半導体記憶装置。
- 前記ドレイン領域、あるいは前記ドレイン領域と前記半導体層とのｐｎ接合部に生じる空乏層は、前記絶縁層に到達する、請求項３に記載の不揮発性半導体記憶装置。
- 前記ソース領域及び前記ドレイン領域、あるいは前記ソース領域及び前記ドレイン領域と前記半導体層とのｐｎ接合部にそれぞれ生じる空乏層は、いずれも前記絶縁層に到達し、
前記不揮発性半導体記憶装置は、
同一の行に属する複数の前記メモリセルトランジスタがそれぞれ有する前記第２のゲート電極に共通して接続されたワード線と、
同一の行に属する複数の前記メモリセルトランジスタがそれぞれ有する前記ボディ領域を繋ぐボディ線と、
前記ワード線に接続され、前記ワード線に第１の駆動信号を供給する第１の駆動回路と、
前記ボディ線に接続され、前記ボディ線に第２の駆動信号を供給する第２の駆動回路と
をさらに備える、請求項２に記載の不揮発性半導体記憶装置。 - 前記第１及び第２の駆動回路は、前記メモリセルトランジスタをそれぞれ含む複数のメモリセルが配置されたメモリセルアレイ部を挟んで、互いに反対側に配置されている、請求項６に記載の不揮発性半導体記憶装置。
- 半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、
それぞれが、互いに離間して前記半導体層の主面内に形成されたソース領域及びドレイン領域、前記ソース領域と前記ドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、前記第１のゲート電極上に絶縁膜を介して形成されたコントロールゲートを有し、前記ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、
前記半導体層の前記主面内において、前記メモリセルトランジスタの前記ソース領域と前記ドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接する前記メモリセルトランジスタ同士の間に形成され、前記絶縁層に達しない底面を有する素子分離絶縁膜と
を備え、
前記ソース領域、あるいは前記ソース領域と前記半導体層とのｐｎ接合部に生じる空乏層は、前記絶縁層に到達せず、
前記ドレイン領域、あるいは前記ドレイン領域と前記半導体層とのｐｎ接合部に生じる空乏層は、前記絶縁層に到達することを特徴とする不揮発性半導体記憶装置。 - 半導体基板、絶縁層、及び半導体層がこの順に積層されたＳＯＩ基板と、
それぞれが、互いに離間して前記半導体層の主面内に形成されたソース領域及びドレイン領域、前記ソース領域と前記ドレイン領域とに挟まれる部分のボディ領域上に絶縁膜を介して形成された第１のゲート電極、及び、前記第１のゲート電極上に絶縁膜を介して形成された第２のゲート電極を有し、前記ボディ領域の電位が外部より固定される、行列状に配置された複数のメモリセルトランジスタと、
前記半導体層の主面内において、前記メモリセルトランジスタの前記ソース領域と前記ドレイン領域とが並ぶ方向に垂直な行方向に互いに隣接する前記メモリセルトランジスタ同士の間に形成され、前記絶縁層に達しない底面を有する素子分離絶縁膜と、
同一の行に属する複数の前記メモリセルトランジスタがそれぞれ有する前記第２のゲート電極に共通して接続されたワード線と、
同一の行に属する複数の前記メモリセルトランジスタがそれぞれ有する前記ボディ領域を繋ぐボディ線と、
前記ワード線に接続され、前記ワード線に第１の駆動信号を供給する第１の駆動回路と、
前記ボディ線に接続され、前記ボディ線に第２の駆動信号を供給する第２の駆動回路と
を備え、
前記ソース領域及び前記ドレイン領域、あるいは前記ソース領域及び前記ドレイン領域と前記半導体層とのｐｎ接合部にそれぞれ生じる空乏層は、いずれも前記絶縁層に到達する不揮発性半導体記憶装置。 - 前記第１及び第２の駆動回路は、前記メモリセルトランジスタをそれぞれ含む複数のメモリセルが配置されたメモリセルアレイ部を挟んで、互いに反対側に配置されている、請求項９に記載の不揮発性半導体記憶装置。
- 前記第２の駆動回路は、データの読み出し時に選択された前記ボディ線に対しては、前記第２の駆動信号として第１の電位を供給し、非選択の前記ボディ線に対しては、前記第２の駆動信号として、接地電位あるいは前記第１の電位と逆極性の第２の電位を供給する、請求項６，７，９，１０のいずれか一つに記載の不揮発性半導体記憶装置。
- 前記第２の駆動回路は、前記第１の駆動回路が前記ワード線に前記第１の駆動信号を供給するに先立って、前記ボディ線に前記第２の駆動信号を供給する、請求項６，７，９〜１１のいずれか一つに記載の不揮発性半導体記憶装置。
- 前記半導体層内において、前記行方向に互いに隣接する前記メモリセルトランジスタがそれぞれ有する前記ソース領域同士の間に形成され、前記ソース領域と同一導電型の不純物導入領域をさらに備える、請求項８〜１２のいずれか一つに記載の不揮発性半導体記憶装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171793A JP4823408B2 (ja) | 2000-06-08 | 2000-06-08 | 不揮発性半導体記憶装置 |
| US09/715,141 US6314021B1 (en) | 2000-06-08 | 2000-11-20 | Nonvolatile semiconductor memory device and semiconductor integrated circuit |
| DE10064200A DE10064200A1 (de) | 2000-06-08 | 2000-12-22 | Nichtflüchtige Halbleiterspeichervorrichtung und integrierte Halbleiterschaltung |
| TW090100425A TW495903B (en) | 2000-06-08 | 2001-01-09 | Nonvolatile semiconductor memory device |
| KR10-2001-0001159A KR100403257B1 (ko) | 2000-06-08 | 2001-01-09 | 불휘발성 반도체 기억 장치 및 반도체 집적 회로 |
| US09/971,642 US6608345B2 (en) | 2000-06-08 | 2001-10-09 | Nonvolatile semiconductor memory device and semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000171793A JP4823408B2 (ja) | 2000-06-08 | 2000-06-08 | 不揮発性半導体記憶装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011179383A Division JP2012028790A (ja) | 2011-08-19 | 2011-08-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001351995A JP2001351995A (ja) | 2001-12-21 |
| JP4823408B2 true JP4823408B2 (ja) | 2011-11-24 |
Family
ID=18674303
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000171793A Expired - Fee Related JP4823408B2 (ja) | 2000-06-08 | 2000-06-08 | 不揮発性半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6314021B1 (ja) |
| JP (1) | JP4823408B2 (ja) |
| KR (1) | KR100403257B1 (ja) |
| DE (1) | DE10064200A1 (ja) |
| TW (1) | TW495903B (ja) |
Families Citing this family (43)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100359601C (zh) * | 1999-02-01 | 2008-01-02 | 株式会社日立制作所 | 半导体集成电路和非易失性存储器元件 |
| JP2001274264A (ja) | 2000-03-24 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP4823408B2 (ja) * | 2000-06-08 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| US6414355B1 (en) * | 2001-01-26 | 2002-07-02 | Advanced Micro Devices, Inc. | Silicon-on-insulator (SOI) chip having an active layer of non-uniform thickness |
| JP2002246600A (ja) * | 2001-02-13 | 2002-08-30 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100366923B1 (ko) * | 2001-02-19 | 2003-01-06 | 삼성전자 주식회사 | 에스오아이 기판 및 이의 제조방법 |
| US6583060B2 (en) * | 2001-07-13 | 2003-06-24 | Micron Technology, Inc. | Dual depth trench isolation |
| JP4789362B2 (ja) * | 2001-07-25 | 2011-10-12 | 富士機械製造株式会社 | 基板保持装置 |
| JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| CN100483743C (zh) * | 2001-11-21 | 2009-04-29 | 夏普株式会社 | 半导体存储器件及其制造和操作方法及便携式电子装置 |
| JP4498685B2 (ja) * | 2002-03-22 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体記憶素子の作製方法 |
| US6812491B2 (en) | 2002-03-22 | 2004-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor memory cell and semiconductor memory device |
| US7115949B2 (en) * | 2002-05-30 | 2006-10-03 | Freescale Semiconductor, Inc. | Method of forming a semiconductor device in a semiconductor layer and structure thereof |
| JP2004039965A (ja) * | 2002-07-05 | 2004-02-05 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
| KR100489802B1 (ko) * | 2002-12-18 | 2005-05-16 | 한국전자통신연구원 | 고전압 및 저전압 소자의 구조와 그 제조 방법 |
| JP2004241755A (ja) * | 2003-01-15 | 2004-08-26 | Renesas Technology Corp | 半導体装置 |
| JP2004260073A (ja) | 2003-02-27 | 2004-09-16 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| JP4282388B2 (ja) * | 2003-06-30 | 2009-06-17 | 株式会社東芝 | 半導体記憶装置 |
| JP4579512B2 (ja) * | 2003-07-15 | 2010-11-10 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| US7335934B2 (en) * | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
| JP4171695B2 (ja) * | 2003-11-06 | 2008-10-22 | 株式会社東芝 | 半導体装置 |
| JP4811901B2 (ja) * | 2004-06-03 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100583731B1 (ko) * | 2004-08-03 | 2006-05-26 | 삼성전자주식회사 | 노어형 플래시 메모리 소자 및 그 제조방법 |
| US7528447B2 (en) * | 2005-04-06 | 2009-05-05 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory and method for controlling a non-volatile semiconductor memory |
| JP2006024953A (ja) * | 2005-07-15 | 2006-01-26 | Seiko Epson Corp | 半導体装置およびその製造方法 |
| US7495279B2 (en) | 2005-09-09 | 2009-02-24 | Infineon Technologies Ag | Embedded flash memory devices on SOI substrates and methods of manufacture thereof |
| US7679125B2 (en) * | 2005-12-14 | 2010-03-16 | Freescale Semiconductor, Inc. | Back-gated semiconductor device with a storage layer and methods for forming thereof |
| JP5005224B2 (ja) | 2006-01-27 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP5145691B2 (ja) * | 2006-02-23 | 2013-02-20 | セイコーエプソン株式会社 | 半導体装置 |
| WO2008001458A1 (en) | 2006-06-30 | 2008-01-03 | Fujitsu Microelectronics Limited | Semiconductor device and semiconductor manufacturing method |
| JP4852400B2 (ja) | 2006-11-27 | 2012-01-11 | シャープ株式会社 | 半導体記憶装置及び半導体装置並びに表示装置、液晶表示装置及び受像機 |
| US8003539B2 (en) * | 2007-01-04 | 2011-08-23 | Freescale Semiconductor, Inc. | Integrated assist features for epitaxial growth |
| US8581260B2 (en) * | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
| JP5142550B2 (ja) * | 2007-02-22 | 2013-02-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5071652B2 (ja) * | 2007-11-02 | 2012-11-14 | セイコーエプソン株式会社 | 半導体装置 |
| JP2009170718A (ja) * | 2008-01-17 | 2009-07-30 | Toshiba Corp | 半導体装置 |
| KR100971532B1 (ko) * | 2008-05-27 | 2010-07-21 | 삼성전자주식회사 | 구동 트랜지스터를 포함하는 반도체 소자 |
| JP2010027656A (ja) * | 2008-07-15 | 2010-02-04 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP5554973B2 (ja) * | 2009-12-01 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| KR20110117326A (ko) * | 2010-04-21 | 2011-10-27 | 매그나칩 반도체 유한회사 | 반도체 장치 및 그 제조방법 |
| KR101894897B1 (ko) | 2010-06-04 | 2018-09-04 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2012190994A (ja) | 2011-03-10 | 2012-10-04 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| JP2021193698A (ja) | 2020-06-08 | 2021-12-23 | セイコーエプソン株式会社 | 半導体記憶装置及び電子機器 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0794686A (ja) * | 1993-06-30 | 1995-04-07 | Nippon Steel Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JPH0794612A (ja) * | 1993-09-20 | 1995-04-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP3249892B2 (ja) | 1994-11-28 | 2002-01-21 | 三菱電機株式会社 | Ｓｏｉ構造を有する半導体装置の製造方法 |
| JP3600335B2 (ja) | 1995-03-27 | 2004-12-15 | 株式会社東芝 | 半導体装置 |
| JPH10247725A (ja) * | 1997-03-05 | 1998-09-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP3648015B2 (ja) * | 1997-05-14 | 2005-05-18 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5973358A (en) * | 1997-07-01 | 1999-10-26 | Citizen Watch Co., Ltd. | SOI device having a channel with variable thickness |
| JPH11111868A (ja) * | 1997-10-02 | 1999-04-23 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11135652A (ja) | 1997-10-29 | 1999-05-21 | Hitachi Ltd | 半導体集積回路装置の製造方法および半導体集積回路装置 |
| JP3378879B2 (ja) * | 1997-12-10 | 2003-02-17 | 松下電器産業株式会社 | 不揮発性半導体記憶装置及びその駆動方法 |
| JP3474758B2 (ja) * | 1998-02-16 | 2003-12-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JPH11261037A (ja) | 1998-03-10 | 1999-09-24 | Nippon Steel Corp | 半導体装置及びその製造方法並びに記憶媒体 |
| JPH11317526A (ja) | 1998-05-01 | 1999-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11317506A (ja) | 1998-05-01 | 1999-11-16 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US6034388A (en) * | 1998-05-15 | 2000-03-07 | International Business Machines Corporation | Depleted polysilicon circuit element and method for producing the same |
| KR100318458B1 (ko) | 1998-06-30 | 2002-02-19 | 박종섭 | 에스오아이소자의소자분리방법 |
| JP2000091545A (ja) * | 1998-09-11 | 2000-03-31 | Toshiba Corp | 半導体装置および半導体記憶装置 |
| JP2001274265A (ja) * | 2000-03-28 | 2001-10-05 | Mitsubishi Electric Corp | 半導体装置 |
| JP4823408B2 (ja) * | 2000-06-08 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
-
2000
- 2000-06-08 JP JP2000171793A patent/JP4823408B2/ja not_active Expired - Fee Related
- 2000-11-20 US US09/715,141 patent/US6314021B1/en not_active Expired - Lifetime
- 2000-12-22 DE DE10064200A patent/DE10064200A1/de not_active Ceased
-
2001
- 2001-01-09 TW TW090100425A patent/TW495903B/zh not_active IP Right Cessation
- 2001-01-09 KR KR10-2001-0001159A patent/KR100403257B1/ko not_active IP Right Cessation
- 2001-10-09 US US09/971,642 patent/US6608345B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6608345B2 (en) | 2003-08-19 |
| TW495903B (en) | 2002-07-21 |
| US6314021B1 (en) | 2001-11-06 |
| DE10064200A1 (de) | 2001-12-20 |
| KR100403257B1 (ko) | 2003-10-30 |
| JP2001351995A (ja) | 2001-12-21 |
| KR20010110976A (ko) | 2001-12-15 |
| US20020021585A1 (en) | 2002-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4823408B2 (ja) | 不揮発性半導体記憶装置 | |
| KR100525331B1 (ko) | 반도체 장치 | |
| JP4068781B2 (ja) | 半導体集積回路装置および半導体集積回路装置の製造方法 | |
| US7829404B2 (en) | Method of making a semiconductor memory array of floating gate memory cells with program/erase and select gates | |
| JP3959165B2 (ja) | 不揮発性半導体記憶装置 | |
| US7531864B2 (en) | Nonvolatile memory device | |
| US20090053866A1 (en) | Nonvolatile semiconductor memory device, method for driving the same, and method for fabricating the same | |
| JP2004111478A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| KR20170131121A (ko) | 반도체 소자 | |
| KR20110065321A (ko) | 절연 층 아래에 매립된 제 2 제어 게이트를 갖는 ＳｅＯＩ상의 플래시 메모리 셀 | |
| KR0155859B1 (ko) | 플래쉬 메모리장치 및 그 제조방법 | |
| KR100364040B1 (ko) | 반도체 기억 장치 및 그 제조 방법 | |
| US7180788B2 (en) | Nonvolatile semiconductor memory device | |
| KR100743513B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6240021B1 (en) | Nonvolatile semiconductor memory device improved in readout operation | |
| JP2012028790A (ja) | 半導体装置 | |
| JP2002190536A (ja) | 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法 | |
| US6392927B2 (en) | Cell array, operating method of the same and manufacturing method of the same | |
| US20020064921A1 (en) | Semiconductor integrated circuit device and a method of manufacturing the same | |
| JP3383428B2 (ja) | 半導体記憶装置 | |
| JP2006114925A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4592666B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP3955610B2 (ja) | 不揮発性半導体装置の製造方法 | |
| JPH0945873A (ja) | 半導体記憶装置およびその製造方法 | |
| KR20100013936A (ko) | 플래시 메모리 소자, 이의 동작 방법 및 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070522 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100301 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110621 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110906 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140916 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |