JP2004039965A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2004039965A JP2004039965A JP2002197062A JP2002197062A JP2004039965A JP 2004039965 A JP2004039965 A JP 2004039965A JP 2002197062 A JP2002197062 A JP 2002197062A JP 2002197062 A JP2002197062 A JP 2002197062A JP 2004039965 A JP2004039965 A JP 2004039965A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- nonvolatile semiconductor
- memory cell
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000003860 storage Methods 0.000 title abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 150000004767 nitrides Chemical class 0.000 claims description 41
- 239000012535 impurity Substances 0.000 claims description 27
- 238000009792 diffusion process Methods 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 46
- 229910052710 silicon Inorganic materials 0.000 abstract description 46
- 239000010703 silicon Substances 0.000 abstract description 46
- 238000009826 distribution Methods 0.000 abstract description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract 2
- 229910052757 nitrogen Inorganic materials 0.000 abstract 1
- 230000005264 electron capture Effects 0.000 description 35
- 239000010410 layer Substances 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 17
- 230000008859 change Effects 0.000 description 16
- 238000000034 method Methods 0.000 description 12
- 230000004048 modification Effects 0.000 description 10
- 238000012986 modification Methods 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000010893 electron trap Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- -1 Metal Oxide Nitride Chemical class 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
【課題】メモリセルの消去状態と書込み状態との間で所望のしきい値電圧分布マージンを確保することができる不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置のメモリセルは、シリコン基板１上にＯＮＯ膜１３を介して形成されたシリコン層３上に形成される。メモリセルは、シリコン層３内に形成されたソース領域４およびドレイン領域５と、ＯＮＯ膜６と、ゲート電極７とを有する。ＯＮＯ膜６とＯＮＯ膜１３は、電荷を捕獲する電荷捕獲部を有する窒化膜６ｂ，１３ｂを備える。
【選択図】 図３
【解決手段】不揮発性半導体記憶装置のメモリセルは、シリコン基板１上にＯＮＯ膜１３を介して形成されたシリコン層３上に形成される。メモリセルは、シリコン層３内に形成されたソース領域４およびドレイン領域５と、ＯＮＯ膜６と、ゲート電極７とを有する。ＯＮＯ膜６とＯＮＯ膜１３は、電荷を捕獲する電荷捕獲部を有する窒化膜６ｂ，１３ｂを備える。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置に関し、より特定的には、ＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のメモリセルを備えた不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
従来から、不揮発性半導体記憶装置として、図２５に示すように、フローティングゲート２０とコントロールゲート２１とを積層したゲート構造を有するメモリセルを備えたものが一般に知られている。該メモリセルは、シリコン基板１の主表面に形成されたソース領域４、ドレイン領域５および上述の積層ゲートを有する。フローティングゲート２０は、シリコン基板１の主表面上に絶縁膜を介して形成され、このフローティングゲート２０上に絶縁膜２２を介してコントロールゲート２１を形成する。コントロールゲート２１およびフローティングゲート２０は絶縁膜２３で覆われる。
【０００３】
ところが最近、不揮発性半導体記憶装置として、図２６に示すＭＯＮＯＳ型メモリセルを有するものが提案されている。
【０００４】
図２６に示すように、このメモリセルは、ゲート７とチャネル間に、酸化膜６ａと、窒化膜６ｂと、酸化膜６ｃとの積層構造よりなる絶縁膜（以下「ＯＮＯ膜６」と称する）を有する。該ＯＮＯ膜６中の窒化膜６ｂに電子を注入あるいは窒化膜６ｂから電子を引抜くことで、メモリセルへのデータの書込み（ｐｒｏｇｒａｍ）および消去（ｅｒａｓｅ）を行なう。なお、窒化膜６ｂは絶縁膜であるので、一旦この窒化膜６ｂに捕獲された電子は、窒化膜６ｂ内を移動しない。
【０００５】
上記のＭＯＮＯＳ型メモリセルには、次のような様々な利点がある。すなわち製造が容易であり、かつ安価に製造することができる。また、１つのセルの物理的に異なる２つの位置に電子を捕獲することにより、２ビット／セルが実現できる。具体的には、図２６に示すように、窒化膜６ｂの左側部分と右側部分とに電子捕獲部を確保することができ、各電子捕獲部に電子を捕獲することによりデータの書込みを行なうことができる。さらに、書込みと読出し（ｒｅａｄ）時にチャネルに流す電流の向きを入れ換えることにより電子注入量に対するしきい値電圧変化量が大きくなる。
【０００６】
ＭＯＮＯＳ型メモリセルへの書込みは、チャネルホットエレクトロン（ＣｈａｎｎｅｌＨｏｔ Ｅｌｅｃｔｒｏｎ：ＣＨＥ）を利用して行ない、消去はＦ−Ｎ（Ｆｏｗｌｅｒ− Ｎｏｒｄｈｅｉｍ）トンネル現象を利用して行なう。
【０００７】
図２６のメモリセルは左右に電子捕獲部（電子捕獲領域）Ｌ，Ｒを有しており、この電子捕獲部（電子捕獲領域）Ｌ，Ｒに電子を注入することにより書込みを行なう。電子捕獲部Ｌ，Ｒに注入された電子は、窒化膜６ｂ中を移動しないので、ソース／ドレインを反転して、２ビットを１セルに書き込むことができる。
【０００８】
消去動作時には、電子捕獲部Ｌ，Ｒから、Ｆ−Ｎトンネル現象により電子を引抜く。このようにしてビット単位の消去を行なう。読出しは各ビットに対して行ない、ゲート電圧を所定値にすれば、他方のビットのデータにかかわらず、注目ビットのデータが正しく読める。なお、図２６のメモリセルの各端子への電圧印加方法は、たとえばＵＳＰ６０８１４５６号に開示されている。
【０００９】
上述のＭＯＮＯＳ型メモリセル以外に、図２７に示すように、電子捕獲層として島状のシリコンを含んだ酸化膜２４を有するメモリセルも存在する。
【００１０】
【発明が解決しようとする課題】
図２５に示すタイプのメモリセルのように導体であるフローティングゲート２０に電子を注入する場合、電子注入量は、書込み電圧、書込み時間、酸化膜の膜厚等、制御容易な要素に依存する。すなわち、製造工程でのばらつきは原理的に生じ難い。
【００１１】
ところが、ＭＯＮＯＳ型メモリセルの場合、電子注入量は、上記の要素以外に窒化膜６ｂの結晶欠陥準位に依存する可能性がある。結晶欠陥準位が少ないと、書込み電圧を上げても、あるいは書込み時間を延ばしても、所望のしきい値電圧変化量を得られない。
【００１２】
所望のしきい値電圧変化量が得られれば、図２８に示すように、消去状態（’１’）と書込み状態（’０’）間にしきい値電圧分布マージンを確保することができる。しかし、所望のしきい値電圧変化量が得られないと、図２９に示すように、消去状態（’１’）と書込み状態（’０’）間にしきい値電圧分布マージンを確保することができず、’１’と’０’を誤認識するビットが存在し得る。このようなしきい値電圧分布をもつビットを含む製品が存在すると、製品の歩留まり低下の一因となる。
【００１３】
本発明は上記の課題を解決するためになされたものである。本発明の目的は、メモリセルの消去状態と書込み状態との間で所望のしきい値電圧分布マージンを確保することができる不揮発性半導体記憶装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明に係る不揮発性半導体記憶装置は、メモリセルを含む不揮発性半導体記憶装置であって、半導体基板と、半導体基板の上方に位置し、メモリセルのソース領域、チャネル領域およびドレイン領域を含む半導体層と、半導体基板と半導体層との間に位置する下部絶縁層とを備える。
【００１５】
上記のように半導体層を下部絶縁膜上に形成すること、つまりＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を採用することにより、メモリセル電流を大きくすることができる。したがって、多くの電子を電荷捕獲部で捕獲することができ、メモリセルのしきい値電圧変化量を大きくすることができる。
【００１６】
上記のチャネル領域の上に絶縁膜を有し、その絶縁膜は電荷を捕獲することができる第１電荷捕獲絶縁膜を含むことができる。この構成により、第１電荷捕獲絶縁膜中に電荷を安定して捕獲しておくことができる。
上記下部絶縁膜は、好ましくは、電荷を捕獲することができる第２電荷捕獲絶縁膜を有する。該下部絶縁膜は、たとえば第１絶縁膜と、第２電荷捕獲絶縁膜と、第２絶縁膜との積層構造を有する。第１および第２電荷捕獲絶縁膜は、好ましくは窒化膜である。また、第２電荷捕獲絶縁膜に電荷を捕獲させに電位を印加する下部電極を設けることが好ましい。該下部電極は、ポリシリコン膜または不純物拡散領域を含む。上記第２電荷捕獲絶縁膜における電荷捕獲領域を、第２電荷蓄積絶縁膜において、平面的に見て、ソース領域とチャネル領域との境界に対応する部分を含む領域、およびドレイン領域とチャネル領域との境界に対応する部分を含む領域に設けることが好ましい。また、上記の電荷担体は、通常、電子であり、電荷蓄積絶縁膜などにおかる「電荷」は「電子」と置き換えてもよい。
【００１７】
上記不揮発性半導体記憶装置は、絶縁膜上に、第１電荷蓄積絶縁膜に電荷を捕獲させるために電位を印加するメモリセルのゲート電極（配線部）を備える。この場合、下部絶縁膜は、好ましくは、第２電荷捕獲絶縁膜を有する。上記絶縁膜は、第１絶縁膜と、第１電荷捕獲絶縁膜と、第２絶縁膜との積層構造を有し、下部絶縁膜は、第３絶縁膜と、第２電荷捕獲絶縁膜と、第４絶縁膜との積層構造を有することが好ましい。
【００１８】
上記第１と第２電荷蓄積絶縁膜の少なくとも一方は、好ましくは、窒化膜で構成される。上記第１、第２、第３および第４絶縁膜の少なくとも１つの電気容量を残りの膜の電気容量と異ならせてもよい。
【００１９】
上記不揮発性半導体記憶装置は、第２電荷捕獲絶縁膜に電荷を捕獲させるために電位を印加する下部電極を備えるものであってもよい。該下部電極は、ポリシリコン膜または不純物拡散領域を含む。その第１および第２電荷蓄捕獲縁膜において、平面的に見て、上記ソース領域とチャネル領域との界面に対応する部分を含む領域、および上記ドレイン領域とチャネル領域との界面に対応する部分を含む領域の両方の領域に、第１および第２電荷捕獲領域を設けることが好ましい。第１電荷捕獲絶縁膜および第２電荷捕獲領域、ともに、１個の電荷捕獲領域を含むとは限られず、むしろそれぞれ２個の電荷捕獲領域を有する場合が多い。また、３個以上含んでもよい。
【００２０】
なお、上記の「ソース領域とチャネル領域との界面に対応する部分を含む領域」は、上記第１および第２の電荷捕獲絶縁膜において、（ａ１）上記界面に対応する領域、（ａ２）上記界面に対応する部分からソース領域内にいたる領域および（ａ３）上記界面に対応する部分からチャネル領域内にいたる領域、のいずれの領域であってもよい。これら（ａ１）〜（ａ３）を合わせた領域であってもよい。「ドレイン領域とチャネル領域との界面に対応する部分を含む領域」も、同様の領域を意味する。
【００２１】
本局面の不揮発性半導体記憶装置は、１つの前記メモリセルに４ビットの情報量を記憶可能である。
【００２２】
【発明の実施の形態】
以下、図１〜図２４を用いて、本発明の実施の形態について説明する。以下の説明では、本発明をＭＯＮＯＳ型のメモリセルを備えた不揮発性半導体記憶装置に適用した場合について説明する。
【００２３】
（実施の形態１）
不揮発性半導体記憶装置は、通常、メモリセル（メモリセルトランジスタ）が形成されるメモリセル領域（メモリセルアレイ）と、メモリセルの動作制御を行なう周辺回路が形成される周辺回路領域とを有する。
【００２４】
図１に、本実施の形態１における不揮発性半導体記憶装置のメモリセルの断面構造例を示す。
【００２５】
図１に示すように、メモリセルは、ｐ型シリコン基板（半導体基板）１の主表面上にシリコン酸化膜等の絶縁膜２を介して形成されたシリコン層（半導体層あるいはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層）３上に形成される。該メモリセルは、チャネル領域を規定するように間隔をあけて形成されたソース領域（不純物拡散領域）４およびドレイン領域（不純物拡散領域）５と、ＯＮＯ膜６と、ゲート電極７とを有する。
【００２６】
ソース領域４とドレイン領域５は、シリコン層３に選択的に不純物を注入することにより形成可能である。ソース領域４とドレイン領域５は、たとえばメモリセルがｎチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである場合には、ｎ型（第１導電型）の不純物拡散領域で構成される。このとき、チャネル領域にはｐ型（第２導電型）の不純物が導入される。
【００２７】
ＯＮＯ膜６は、シリコン酸化膜等の酸化膜６ａと、シリコン窒化膜等の窒化膜６ｂと、シリコン酸化膜等の酸化膜６ｃとの積層構造よりなる絶縁膜である。このＯＮＯ膜６中の窒化膜６ｂが、電子捕獲絶縁膜（電荷捕獲絶縁膜）となる。電子捕獲絶縁膜の中において、とくに電子を捕獲しておく部分が電子捕獲領域（電荷捕獲領域）である。
【００２８】
窒化膜６ｂは絶縁膜であるので、捕獲された電子は窒化膜６ｂ中でほとんど移動しない。したがって、窒化膜６ｂの両端部近傍に電子を注入することにより、窒化膜６ｂの２箇所で電子を蓄積することができる。つまり、２ビット／１セルが実現できる。ゲート電極７は、たとえば不純物をドープしたポリシリコン配線等で形成することができる。
【００２９】
図１に示すように、メモリセルはＳＯＩ構造を有しているので、メモリセル電流が図２６に示す従来例よりも大きくなる。したがって、より多くのチャネルホットエレクトロンを捕獲することができ、図４に示すように、図２６に示す従来例よりもしきい値電圧変化量（ΔＶｔｈ）を大きくすることができる。また、ＳＯＩデバイスであることから、サブリーク電流も従来例より低減することができ、待機時電流を小さくすることができる。
【００３０】
次に、図１に示すＭＯＮＯＳ型メモリセルの動作について説明する。下記の表１に、ＭＯＮＯＳ型メモリセルの書込み、読出し、消去時に各端子に印加する電圧と、読出し時のメモリセルのしきい値電圧を示す。書込みは、チャネルホットエレクトロン（Ｃｈａｎｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ：ＣＨＥ）を利用して行ない、消去はＦ−Ｎ（Ｆｏｗｌｅｒ− Ｎｏｒｄｈｅｉｍ）トンネル現象を利用して行なう。
【００３１】
【表１】
【００３２】
たとえば図１のメモリセルの右側の第１電子捕獲絶縁膜中の電子捕獲領域に電子を注入するには、ゲート電極７に１０Ｖ、ドレイン領域５に５Ｖを印加し、ソース領域４および基板（表１におけるＢ）に０Ｖを印加あるいは接地する。それにより、ソース領域４からドレイン領域５に向かって電子が流れ、ドレイン領域５近傍でチャネルホットエレクトロンとなった電子が窒化膜６ｂの電子捕獲領域に注入される。窒化膜６ｂに注入された電子は、窒化膜６ｂ中を移動しないので、ソース／ドレインを反転して、２ビットを１セルに書き込むことができる。
【００３３】
消去動作時には、ゲート電極７に０Ｖ、ドレイン領域５に１０Ｖを印加し、ソース領域４をフローティング状態とし、基板に０Ｖを印加する。それにより、Ｆ−Ｎトンネル現象により、窒化膜６ｂから電子を引抜く。このようにしてビット単位の消去を行なう。
【００３４】
読出し動作は、左右のビットごとに行なう。たとえば図１のメモリセルにおける右側のビットのデータを読出す際には、ゲート電極７に３Ｖ、ドレイン領域５と基板に０Ｖを印加し、ソース領域４に２Ｖを印加する。このとき、注目（ｆｏｃｕｓｅｄ）ビットである右側のビットに電子がトラップされていない場合には、メモリセルのしきい値電圧Ｖｔｈは低く（１．１Ｖ）、メモリセルに電流が流れる。この電流を検知することにより、右側のビットにデータが書き込まれているか否かを判別することができる。
【００３５】
表１に示すように、左側のビットに電子がトラップされていてもいなくても、右側のビットにデータが書き込まれていなければメモリセルのしきい値電圧は低く、右側のビットにデータが書き込まれていればメモリセルのしきい値電圧は高くなる。つまり、読出し時のゲート電圧を所定値（たとえば３Ｖ）にすれば、他方のビットのデータにかかわらず、注目ビットのデータが正しく読めることがわかる。なお、左側のビットのデータの読出しも表１に従って同様に行なえる。
【００３６】
図２に、図１に示す例の第１変形例を示す。図２に示すように、窒化膜６ｂの代わりに、電子捕獲領域として島状のシリコンを含んだ酸化膜（シリコン含有酸化膜）２４を使用してもよい。このような酸化膜２４を形成するには、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて、所定の温度かつＳｉＨ４を含む所定の雰囲気下で薄い酸化膜２４を成長させればよい。
【００３７】
本例の場合も、図１の場合と同様の効果を期待できる。なお、以下の全ての実施の形態において、電子捕獲絶縁膜としての窒化膜の代わりに、電荷をトラップすることが可能な島状のシリコンを含んだ酸化膜２４を使用することができる。
【００３８】
図３に、図１に示す例の第２変形例を示す。図３に示すように、本変形例では、埋込み絶縁膜をＯＮＯ膜で構成している。つまり、シリコン基板１の主表面上にＯＮＯ膜１３を形成し、該ＯＮＯ膜１３上にシリコン層３を形成している。ＯＮＯ膜１３は、酸化膜１３ａと、窒化膜１３ｂと、酸化膜１３ｃとの積層構造よりなる絶縁膜であり、ＳＯＩ構造の埋込み絶縁膜として機能するとともに、第２電荷捕獲絶縁膜を形成する窒化膜１３ｂ、の一部が第２電子捕獲領域（第２電荷捕獲領域）となる。それ以外の構成は、図１の場合と同様である。
【００３９】
たとえばメモリセルの右側のビットに書込みを行なうべく図３に示す電位を各要素に印加した際には、電子はチャネル領域をドレイン領域５に向かって流れるが、この電子はドレイン領域５近傍で上方（ゲート側）に散乱するばかりでなく、下方（基板側）にも散乱する。
【００４０】
そこで、図３の例のように、メモリセルのチャネル領域の上側のみならず下側にも電子捕獲絶縁膜を設けることにより、チャネル領域の下方側に散乱する電子も捕獲することができる。図１や図２の例では、チャネル領域の下方側に散乱する電子を捕獲することはできなかったが、かかる電子もメモリセルのしきい値電圧上昇に寄与させることができる。
【００４１】
すなわち、無駄にされていた上記電子を有効利用することができ、図４に示すように、同じ電圧印加条件、同じ書込み電流で、図１、２のメモリセルよりもさらに効果的にメモリセルのしきい値電圧を上昇させることができる。たとえば図１、２のメモリセルのしきい値電圧変化（ΔＶｔｈ）の２倍のしきい値電圧変化（２ΔＶｔｈ）を実現することが可能となる。
【００４２】
以上のように、図１〜３のいずれのメモリセルによっても、図２６に示す従来例より大きいしきい値電圧変化が得られるので、図２９に示すようなしきい値電圧分布を有する製品の存在確率が減少し、歩留りを向上することができる。
【００４３】
次に、上述の構造を有する不揮発性半導体記憶装置の製造方法について説明する。
【００４４】
図１のデバイスを製造するには、周知の手法でＳＯＩ構造を有する基板、すなわちシリコン基板１上に酸化膜２を介してシリコン層３を形成した基板を製造する。このシリコン層３に素子分離領域を形成し、またシリコン層３においてチャネル領域となる領域に所定の不純物を注入する。
【００４５】
シリコン層３上に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等により酸化膜６ａと、窒化膜６ｂと、酸化膜６ｃとを形成し、酸化膜６ｃ上にＣＶＤ法等により不純物のドープされたポリシリコン膜を形成する。該ポリシリコン膜上に写真製版によりマスクを形成し、該マスクを用いて、ポリシリコン膜、酸化膜６ｃ、窒化膜６ｂおよび酸化膜６ａを選択的にエッチングする。それにより、ＯＮＯ膜６とゲート電極１２とを形成する。その後、ゲート電極１２をマスクとしてシリコン層３に、チャネル領域に注入した不純物と導電型の異なる不純物を注入し、ソース領域４およびドレイン領域５を形成する。
【００４６】
図２のデバイスを製造するには、窒化膜６ｂの代わりに上述の手法で、島状のシリコンを含んだ酸化膜２４を形成すればよい。また、図３のデバイスを製造するには、シリコン基板１上にＣＶＤ法等によりＯＮＯ膜１３を形成し、該ＯＮＯ膜１３上に後述する手法でシリコン層３を形成すればよい。
【００４７】
（実施の形態２）
次に、図５〜図７を用いて、本発明の実施の形態２について説明する。本実施の形態２は、図３に示すメモリセルの改良例である。
【００４８】
チャネル領域の垂直方向（図５の上下方向）の電流密度は、チャネルドーズ量、シリコン層３の厚さ、ＯＮＯ膜６の厚さ等のプロセス・デバイスパラメータと、ゲート電圧、ドレイン電圧等の設計パラメータに依存する。
【００４９】
図３に示すメモリセルでは、上記パラメータの組合せによっては、書込み時のチャネル領域の垂直方向の電子にとってのポテンシャルは、上側のＯＮＯ膜６直下の部分のみ低く、チャネル領域の深さ方向（下側あるいは基板に向かう方向）にポテンシャルが急激に高くなることが考えられる。この場合、実際に電子が移動する領域は、チャネル領域の上側部分で、ＯＮＯ膜６直下に位置するチャネル領域の表層部のみとなる。したがって、第１電子（電荷）捕獲絶縁膜を形成する上側の窒化膜６ｂには電子が捕獲されやすいが、第２電子（電荷）捕獲絶縁膜を形成する下側の窒化膜１３ｂには電子が捕獲されにくいという事態が生じ得る。
【００５０】
そこで、本実施の形態２では、下側のＯＮＯ膜１３側に電子を引き寄せるための電極部を設ける。より詳しくは、電子捕獲領域を有する上下の絶縁膜（ＯＮＯ膜６、１３）の双方に対し電極部を設け、双方の電子捕獲領域に電子を引き寄せ、電子捕獲領域に電子が捕獲され易いようにしている。
【００５１】
図５に示す例では、シリコン基板１上にシリコン酸化膜等の絶縁膜８を形成し、絶縁膜８内にゲート電極１２を形成する。下側のゲート電極１２は、上側のゲート電極７の直下に設けられ、上側のゲート電極７と電気的に接続される。それ以外の構成については、図３に示す場合と同様である。
【００５２】
上記のメモリセルの各要素に、図５に示すように所定の電圧を印加する。それにより、電子にとってのポテンシャルは、チャネル領域の上部と下部の双方で低くなる。すなわち、図５に示すように、チャネル領域の上部と下部の双方において実際に電子が移動可能となる。したがって、下側の窒化膜１３ｂにも上側の窒化膜６ｂとほぼ同量の電子を捕獲することができ、図７に示すように、より確実に大きなしきい値電圧変化を得ることができる。
【００５３】
図６に示す例では、シリコン基板１の主表面にｎ＋不純物拡散領域９を形成している。このｎ＋不純物拡散領域９に含まれるｎ型不純物の濃度は、たとえば１×１０２０（／ｃｍ３）以上１×１０２２（／ｃｍ３）以下である。該ｎ＋不純物拡散領域９も、ゲート電極７と電気的に接続される。それ以外の構成については、図３に示す場合と同様である。この場合も、書込み時に、ｎ＋不純物拡散領域９にゲート電極７と同じ電圧を印加することができるので、図５に示す場合と同様の効果が得られる。
【００５４】
次に、本実施の形態２における不揮発性半導体記憶装置の製造方法について図１５〜図２４を用いて説明する。
【００５５】
図１５に示すように、シリコン基板１の主表面に、砒素（Ａｓ）を５〜７０ｋｅＶ、１×１０１４（／ｃｍ２）〜４×１０１５（／ｃｍ２）の条件で、選択的に注入する。それにより、ｎ＋不純物拡散領域９を形成する。
【００５６】
次に、図１６に示すように、ＣＶＤ法等を用いて、シリコン基板１の主表面上に酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃを堆積する。この酸化膜１３ｃ上に選択的にマスク（図示せず）を形成し、該マスクを用いて酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃをエッチングする。それにより、図１７に示すように、シリコン基板１の主表面に達する開口部１５を形成する。
【００５７】
次に、シリコン基板１に熱処理を施し、シリコン基板１からシリコン層を成長させる。それにより、図１８に示すように、開口部１５内から酸化膜１３ｃ上にわたってシリコン層３を形成する。このシリコン層３上に選択的にマスク（図示せず）を形成し、該マスクを用いて、シリコン層３、酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃをエッチングする。それにより、図１９に示すように、シリコン基板１の主表面に達する開口部１６を形成する。
【００５８】
次に、ＣＶＤ法等を用いて、開口部１６内に充填されるようにシリコン層３上にシリコン酸化膜等の絶縁膜１７を形成する。この絶縁膜１７にＣＭＰ（Ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）等を施すことにより、開口部１６内に絶縁膜１７を埋め込む。これ以降は実施の形態１と同様の手法で、図２０および図２１に示すように、ＯＮＯ膜６、ゲート電極７を形成し、さらにソース領域４およびドレイン領域５を形成する。それにより、図６に示す不揮発性半導体記憶装置のメモリセルを形成することができる。
【００５９】
図５に示すメモリセルを形成するには、図２２に示すように、シリコン基板１の主表面上に、ＣＶＤ法等を用いて、シリコン酸化膜等の絶縁膜８を堆積する。この絶縁膜８を選択的にエッチングし、図２３に示すように、トレンチ（凹部）１８を形成する。トレンチ１８に埋め込まれるように、ＣＶＤ法等を用いて、絶縁膜８上に、不純物をドープしたポリシリコン膜を堆積する。このポリシリコン膜にＣＭＰ等を施すことにより、トレンチ１８内にポリシリコン膜を埋め込み、下側のゲート電極１２を形成することができる。
【００６０】
次に、ゲート電極１２上に、図２４に示すように、ＣＶＤ法等を用いて、酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃを堆積する。そして、写真製版やエッチング等を行なうことにより、絶縁膜８、酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃを貫通してシリコン基板１に達する開口部１９を形成する。それ以降は、上述した図６の例と同様の手法で、図５に示す不揮発性半導体記憶装置のメモリセルを形成することができる。
【００６１】
（実施の形態３）
次に、図８および図９を用いて、本発明の実施の形態３について説明する。本実施の形態３は、実施の形態２の改良例である。
【００６２】
上述の実施の形態２では、上下のゲート電極７，１２に同じ電圧を印加してメモリセルのしきい値電圧の変化を大きくした。しかし、しきい値電圧の変化は大きくなるが、メモリセルのしきい値電圧は２種類である。
【００６３】
ところが、しきい値電圧の変化量が大きくなると、３種類のしきい値電圧を実現できると考えられる。そこで、本実施の形態３では、３種類のしきい値電圧が得られるメモリセル、すなわち３値／電子格納領域のメモリセルを実現する手法について述べる。
【００６４】
図８に示すように、本実施の形態３のメモリセルでは、上下のゲート電極７，１２に、電圧制御手段１１を接続している。電圧制御手段１１は、各ゲート電極７，１２に印加する電圧を個別に制御するものであり、各ゲート電極７，１２に同一の電圧のみならず異なる電圧をも印加することができる。これ以外の構成については、図５の場合と同様である。
【００６５】
図９に示す例は、図６のメモリセルのｎ＋不純物拡散領域９と、ゲート電極７に電圧制御手段１１を接続し、ゲート電極７に印加する電圧と、ｎ＋不純物拡散領域９に印加する電圧とを異ならせることができるようにしている。
【００６６】
本実施の形態３のメモリセルの各要素に印加する電圧を表２に示し、メモリセルにおける左右の各ビットの状態とそのときのしきい値電圧とを表３および表４に示す。
【００６７】
【表２】
【００６８】
表２および図８に示すように、上側で右側の電子捕獲領域１０ｂ（Ｒ）にのみ電子を注入するには、上側のゲート電極７に１０Ｖ、下側のゲート電極１２およびソース領域４に０Ｖ、ドレイン領域５に５Ｖを印加すればよい。左側の電子捕獲領域１０ａ（Ｌ）にのみ電子を注入する場合には、ソース領域４とドレイン領域５に印加する電圧を入れ換えればよい。
【００６９】
右側の上下の電子捕獲領域１０ｂ（Ｒ）、電子捕獲領域１０ｄ（Ｒ）に電子を注入するには、上側のゲート電極７と下側のゲート電極１２に１０Ｖ、ソース領域４に０Ｖ、ドレイン領域５に５Ｖを印加すればよい。左側の上下の電子捕獲領域１０ａ（Ｌ）、電子捕獲領域１０ｃ（Ｌ）に電子を注入するには、ソース領域４とドレイン領域５に印加する電圧を入れ換えればよい。上側の２つの電子捕獲領域１０ａ，１０ｂが第１電子捕獲領域に該当し、下側の２つの電子捕獲領域１０ｃ，１０ｄが第２電子捕獲領域に該当する。
【００７０】
上述のように、電子捕獲領域の位置は、平面的に見て、上記第１および第２の電荷捕獲絶縁膜において、平面的に見て、（ａ１）上記ソースドレイン／チャネル界面に対応する領域、（ａ２）上記界面に対応する部分からソース領域内またはドレイン領域内にいたる領域および（ａ３）上記界面に対応する部分からチャネル領域内にいたる領域、のいずれの領域であってもよい。これら（ａ１）〜（ａ３）を合わせた領域であってもよい。
【００７１】
右側のビットのデータを消去するには、上側のゲート電極７と下側のゲート電極１２に０Ｖを印加し、ソース領域４をフローティング状態とし、ドレイン領域５に１０Ｖを印加すればよい。左側のビットのデータを消去するには、ソース領域４とドレイン領域５に印加する電圧を入れ換えればよい。
【００７２】
次に読出し動作について説明する。右側の電子捕獲領域のデータを読み出す場合を考える。表２のＲ１を参照して、上側のゲート電極７に３Ｖを印加し、ソース領域４に２Ｖを印加し、下側のゲート電極１２およびドレイン領域５に０Ｖを印加する。このとき、メモリセルに電流が流れれば、データは’２’である。電流が流れない場合、引き続いてＲ２に示す電圧を各要素に印加する。そして、メモリセルに電流が流れれば、データは’１’である。このＲ２においても電流が流れなければ、データは’０’となる。
【００７３】
このように、３値／電子格納領域のメモリセルを実現できるので、実施の形態２の場合と比較して、３／２倍の高集積化が可能となる。
【００７４】
【表３】
【００７５】
表３に示すように、右側のビットの上下の電子捕獲領域に電子が捕獲されていない場合には、左側のビットの上下の電子捕獲領域に電子が捕獲されているか否かに拘わらず、右側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは１〜１．２Ｖと低くなる。また、右側のビットの上側の電子捕獲領域にのみ電子が捕獲されている場合には、右側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは４Ｖ〜４．２Ｖと中間値となり、右側のビットの上下の電子捕獲領域に電子が捕獲されている場合には、右側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは７Ｖ〜７．２Ｖと高くなる。
【００７６】
【表４】
【００７７】
表４に示すように、左側のビットでも同様に、上下の電子捕獲領域に電子が捕獲されていない場合には、左側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは１Ｖ〜１．２Ｖと低くなり、上側の電子捕獲領域にのみ電子が捕獲されている場合には、左側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは４Ｖ〜４．２Ｖと中間値となり、上下の電子捕獲領域に電子が捕獲されている場合には、左側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは７Ｖ〜７．２Ｖと高くなる。
【００７８】
（実施の形態４）
次に、図１０〜図１２を用いて、本発明の実施の形態４について説明する。本実施の形態４では、電子捕獲領域における電子捕獲量のしきい値電圧への寄与度を変化させ、４値／電子格納領域のメモリセルを実現する。
【００７９】
図１０に示すように、図８のタイプのメモリセルでは、酸化膜６ａ，６ｃ，１３ａ，１３ｃの容量Ｃ１，Ｃ２，Ｃ３，Ｃ４が等しい。この場合、上下の電子捕獲領域における電子捕獲量のしきい値電圧への寄与度は等しくなるため、電子捕獲量が等しい場合には実施の形態３のように３値／電子格納領域のメモリセルを実現することができる。
【００８０】
しかし、図１１に示すように、Ｃ１＝Ｃ２＝Ｃ３＝Ｃｎ，Ｃ４＝Ｃｎ／９とすると、メモリセルのしきい値電圧を４種類とすることができる。つまり、電子捕獲領域を有する絶縁膜中の所定の部分、たとえば酸化膜１３ａの容量を変化させることで、４種類のしきい値電圧が得られる。
【００８１】
以下、その理由について説明する。右側のビットに注目し、上側に電荷ｑｕが捕獲され、下側に電荷ｑｌが捕獲されているとする。電荷が捕獲されている近傍の上下の電極間の容量は、それぞれＣ１，Ｃ２，Ｃ３，Ｃ４である。このとき、右側の読出し時（ソース領域４に２Ｖ、ドレイン領域５に０Ｖ、下側ゲート電極１２に０Ｖ）のメモリセルのしきい値電圧（上側のゲート電極７のに印加する電圧）Ｖｔｈ（ｑｕ，ｑｌ）は、次の数式（１）のようになる。
【００８２】
【数１】
【００８３】
数式（１）において、φｆはフェルミポテンシャル、Ａは下記に数式（２）で表されるものである。
Ａ＝２×φｆ×（１＋Ｃ３×Ｃ４／（Ｃ３＋Ｃ４）×（１／Ｃ１＋１／Ｃ２））…（２）
ここで、Ｃ１＝Ｃ２＝Ｃ３＝Ｃｎ，Ｃ４＝Ｃｎ／９とすると、Ｖｔｈ（ｑｕ，ｑｌ）は、次の数式（３）のようになる。
【００８４】
【数２】
【００８５】
数式（３）より、Ｖｔｈ（０，０）＝Ａ、Ｖｔｈ（ｑ，０）＝ｑ／Ｃｎ＋Ａ、Ｖｔｈ（０，ｑ）＝１．８×（ｑ／Ｃｎ）＋Ａ、Ｖｔｈ（ｑ，ｑ）＝２．８×（ｑ／Ｃｎ）＋Ａとなり、４値／電子格納領域（２ビット／電子格納領域、４ビット／１セル）のメモリセルを実現することができる。したがって、２ビット／１セルと比較して２倍の高集積化を実現することができる。
【００８６】
次に、酸化膜１３ｃの厚さ（ｄ）および誘電率（ε）の条件について説明する。
【００８７】
Ｃ１＝Ｃ２＝Ｃ３＝Ｃｎ＝ε１×（Ｓ／ｄ１），Ｃ４＝ａ×Ｃｎ＝ε４×（Ｓ／ｄ４）の条件で、Ｖｔｈ（ｑｕ，ｑｌ）は、Ｖｔｈ（０，０）＝Ａ、Ｖｔｈ（ｑ，０）＝（ｑ／Ｃｎ）＋Ａ、Ｖｔｈ（０，ｑ）＝２／（ａ＋１）×（ｑ／Ｃｎ）＋Ａ、Ｖｔｈ（ｑ，ｑ）＝（ｑ／Ｃｎ）＋２／（ａ＋１）×（ｑ／Ｃｎ）＋Ａとなる。
【００８８】
よって、ΔＶｔｈ３２＝Ｖｔｈ（ｑ，ｑ）−Ｖｔｈ（０，ｑ）＝（ｑ／Ｃｎ）、ΔＶｔｈ２１＝Ｖｔｈ（０，ｑ）−Ｖｔｈ（ｑ，０）＝（（１−ａ）／（１＋ａ））×（ｑ／Ｃｎ）、ΔＶｔｈ１０＝Ｖｔｈ（ｑ，０）−Ｖｔｈ（０，０）＝（ｑ／Ｃｎ）となる。
【００８９】
このとき、０．７×（ｑ／Ｃｎ）≦ΔＶｔｈ２１が適当である。それは、ΔＶｔｈ２１が小さすぎると、図２９のようなしきい値電圧分布となるからである。
【００９０】
これより、ａ≦３／１７となり、Ｃ４≦（３／１７）×Ｃｎとなる。よって、容量Ｃ１の絶縁膜と容量Ｃ４の絶縁膜とで誘電率が等しい場合には、厚さの条件は、ｄ４≧（１７／３）×ｄ１となり、容量Ｃ１の絶縁膜と容量Ｃ４の絶縁膜とで厚さが等しい場合には、誘電率の条件は、ε４≦（３／１７）ε１となる。このように電子捕獲領域の上下に位置する絶縁膜部分の中の少なくとも１つの部分の厚さや誘電率を適切に調節することで、４値／電子格納領域のメモリセルを実現することができる。
【００９１】
下記の表５〜表７に、本実施の形態４のメモリセルの電荷捕獲状態と、しきい値電圧との関係を示す。
【００９２】
【表５】
【００９３】
上記の表５に示す各電圧をメモリセルの各要素に印加することにより、上述の各実施の形態の場合と同様に、書込み、消去および読出し動作を行なえる。
【００９４】
【表６】
【００９５】
右側の電子捕獲領域のデータを読み出す場合を考える。表５のＲ１を参照して、上側のゲート電極７に３Ｖを印加し、ソース領域４に２Ｖを印加し、下側のゲート電極１２およびドレイン領域５に０Ｖを印加する。このとき、メモリセルに電流が流れれば、データは’３’である。電流が流れない場合、引き続いてＲ２に示す電圧を各要素に印加する。そしてメモリセルに電流が流れれば、データは’２’である。このＲ２においても電流が流れなければ、引き続いてＲ３に示す電圧を各要素に印加する。そしてメモリセルに電流が流れれば、データは’１’である。Ｒ３においても電流が流れなければ、データは’０’となる。
【００９６】
【表７】
【００９７】
左側の電子捕獲領域のデータを読み出す場合も、右側の電子捕獲領域のデータを読み出す場合と基本的な考え方は同様である。
【００９８】
（実施の形態５）
次に、図１３および図１４を用いて、本発明の実施の形態５について説明する。本実施の形態５では、上側の電子捕獲領域をなくしたことを特徴とする。この場合にも、図１の例と同様のしきい値電圧変化量を確保することができる。また、上側のゲート電極下に電子捕獲領域を設ける必要がなく、メモリセルへの書込みや消去時に上側のゲート電極に高電圧が印加されることもない。したがって、上側のゲート電極下の絶縁膜を薄くすることができ、該絶縁膜の形成プロセスを、いわゆるロジックＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスと共通化することができる。
【００９９】
図１３と図１４に、本実施の形態５の具体例を示す。図１３に示すように、シリコン層３下に、ＯＮＯ膜１３、絶縁膜８およびゲート電極１２を形成し、シリコン層３上に、薄い絶縁膜１４を介してゲート電極７を形成している。下側のゲート電極１２に１０Ｖの電圧を印加することにより、ＯＮＯ膜１３中の窒化膜１３ｂに電子をトラップすることができる。
【０１００】
なお、上側のゲート電極７は、直接的にはメモリセルの書込みや消去動作には関与しない配線層であるが、上側のゲート電極７の電位をたとえば接地電位に固定することにより、メモリセルの動作の安定化やリーク電流の抑制を図ることができる。また、上側のゲート電極７の形成を省略してもよい。
【０１０１】
図１４に示す例では、図１３における下側のゲート電極１２の代わりにｎ＋不純物拡散領域９を設けている。このｎ＋不純物拡散領域９は、ゲート電極７の直下に設けられ、ｎ＋不純物拡散領域９に、所定の電圧を印加することにより、書込みや消去動作を行なう。
【０１０２】
下記の表８〜表１０に、本実施の形態５におけるメモリセルの書込み、消去、読出し時に各端子に印加される電圧と、メモリセルのしきい値電圧を示す。なお、メモリセルの動作については、実施の形態１の場合と基本的に同様である。
【０１０３】
【表８】
【０１０４】
【表９】
【０１０５】
【表１０】
【０１０６】
以上のように本発明の実施の形態について説明を行なったが、各実施の形態の特徴を組み合わせることも可能である。
【０１０７】
また、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０８】
【発明の効果】
本発明によれば、メモリセルのしきい値電圧変化量を大きくすることができるので、しきい値電圧分布マージンを大きく確保することができ、歩留り向上を図れる。また、ＳＯＩ構造を採用することで、可動キャリアを増大することができ、可動キャリア増大によりメモリセルの駆動能力も向上することができる。さらにメモリセルの動作の高速化および低消費電力化も行なえる。また、メモリセルの待機時における電流を低減することもできる。
【０１０９】
電荷捕獲領域を有する膜（電荷蓄積絶縁膜）として窒化膜やシリコン含有酸化膜等の絶縁膜を採用した場合には、捕獲された電子が膜中を移動しないので、各メモリセルに２ビットの情報量を記憶することができる。
【０１１０】
また下部絶縁膜が第２電荷蓄積絶縁膜を備えた場合には、第１と第２電荷蓄積絶縁膜の双方に電荷を捕獲することができる。したがって、より確実に大きなしきい値電圧変化を実現することができる。
【０１１１】
また電荷捕獲膜に電荷を捕獲させる下部電極を設けた場合には、下部電極に所定の電圧を印加することにより、第２電荷捕獲絶縁膜側に電荷を導き、第２電荷蓄積絶縁膜に電荷を蓄積させることができる。
【０１１２】
第１と第２電荷蓄積絶縁膜の上下に位置する絶縁膜の少なくとも１つの電気容量を残りの膜の電気容量と異ならせた場合には、たとえば表６および表７に示すように、４種類のメモリセルのしきい値電圧が得られ、４値／電子格納領域、すなわち各メモリセルに４ビットの情報量を記憶することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における不揮発性半導体記憶装置のメモリセルの断面図である。
【図２】図１のメモリセルの第１変形例の断面図である。
【図３】図１のメモリセルの第２変形例の断面図である。
【図４】書込み（プログラム）時間と、メモリセルのしきい値電圧Ｖｔｈとの関係を示す図である。
【図５】本発明の実施の形態２における不揮発性半導体記憶装置のメモリセルの断面図である。
【図６】図５のメモリセルの変形例の断面図である。
【図７】書込み（プログラム）時間と、メモリセルのしきい値電圧Ｖｔｈとの関係を示す図である。
【図８】本発明の実施の形態３における不揮発性半導体記憶装置のメモリセルの断面図である。
【図９】図８のメモリセルの変形例の断面図である。
【図１０】図８のメモリセルと同タイプのメモリセルの断面図である。
【図１１】本発明の実施の形態４における不揮発性半導体記憶装置のメモリセルの断面図である。
【図１２】図１１のメモリセルの変形例の断面図である。
【図１３】本発明の実施の形態５における不揮発性半導体記憶装置のメモリセルの断面図である。
【図１４】図１３のメモリセルの変形例の断面図である。
【図１５】図６に示す不揮発性半導体記憶装置の製造工程の第１工程を示す断面図である。
【図１６】図６に示す不揮発性半導体記憶装置の製造工程の第２工程を示す断面図である。
【図１７】図６に示す不揮発性半導体記憶装置の製造工程の第３工程を示す断面図である。
【図１８】図６に示す不揮発性半導体記憶装置の製造工程の第４工程を示す断面図である。
【図１９】図６に示す不揮発性半導体記憶装置の製造工程の第５工程を示す断面図である。
【図２０】図６に示す不揮発性半導体記憶装置の製造工程の第６工程を示す断面図である。
【図２１】図６に示す不揮発性半導体記憶装置の製造工程の第７工程を示す断面図である。
【図２２】図５に示す不揮発性半導体記憶装置の製造工程の特徴的な第１工程を示す断面図である。
【図２３】図５に示す不揮発性半導体記憶装置の製造工程の特徴的な第２工程を示す断面図である。
【図２４】図５に示す不揮発性半導体記憶装置の製造工程の特徴的な第３工程を示す断面図である。
【図２５】従来の不揮発性半導体記憶装置のメモリセルの一例の断面図である。
【図２６】従来の不揮発性半導体記憶装置のメモリセルの他の例の断面図である。
【図２７】従来の不揮発性半導体記憶装置のメモリセルのさらに他の例の断面図である。
【図２８】しきい値電圧の分布マージンが確保できている場合を示す図である。
【図２９】しきい値電圧の分布マージンが確保できていない場合を示す図である。
【符号の説明】
１ シリコン基板、２，６ａ，６ｃ，１３ａ，１３ｃ 酸化膜、３ シリコン層（ＳＯＩ層）、４ ソース領域、５ ドレイン領域、６，１３ ＯＮＯ膜、６ｂ，１３ｂ 窒化膜、７，１２ ゲート電極、８，１４，１７，２２，２３ 絶縁膜、９ ｎ＋不純物拡散領域、１０ａ〜１０ｄ 電子捕獲領域、１１ 電極制御手段、１５，１６，１９ 開口部、１８ トレンチ、２０ フローティングゲート、２１ コントロールゲート。
【発明の属する技術分野】
本発明は、不揮発性半導体記憶装置に関し、より特定的には、ＭＯＮＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型のメモリセルを備えた不揮発性半導体記憶装置に関する。
【０００２】
【従来の技術】
従来から、不揮発性半導体記憶装置として、図２５に示すように、フローティングゲート２０とコントロールゲート２１とを積層したゲート構造を有するメモリセルを備えたものが一般に知られている。該メモリセルは、シリコン基板１の主表面に形成されたソース領域４、ドレイン領域５および上述の積層ゲートを有する。フローティングゲート２０は、シリコン基板１の主表面上に絶縁膜を介して形成され、このフローティングゲート２０上に絶縁膜２２を介してコントロールゲート２１を形成する。コントロールゲート２１およびフローティングゲート２０は絶縁膜２３で覆われる。
【０００３】
ところが最近、不揮発性半導体記憶装置として、図２６に示すＭＯＮＯＳ型メモリセルを有するものが提案されている。
【０００４】
図２６に示すように、このメモリセルは、ゲート７とチャネル間に、酸化膜６ａと、窒化膜６ｂと、酸化膜６ｃとの積層構造よりなる絶縁膜（以下「ＯＮＯ膜６」と称する）を有する。該ＯＮＯ膜６中の窒化膜６ｂに電子を注入あるいは窒化膜６ｂから電子を引抜くことで、メモリセルへのデータの書込み（ｐｒｏｇｒａｍ）および消去（ｅｒａｓｅ）を行なう。なお、窒化膜６ｂは絶縁膜であるので、一旦この窒化膜６ｂに捕獲された電子は、窒化膜６ｂ内を移動しない。
【０００５】
上記のＭＯＮＯＳ型メモリセルには、次のような様々な利点がある。すなわち製造が容易であり、かつ安価に製造することができる。また、１つのセルの物理的に異なる２つの位置に電子を捕獲することにより、２ビット／セルが実現できる。具体的には、図２６に示すように、窒化膜６ｂの左側部分と右側部分とに電子捕獲部を確保することができ、各電子捕獲部に電子を捕獲することによりデータの書込みを行なうことができる。さらに、書込みと読出し（ｒｅａｄ）時にチャネルに流す電流の向きを入れ換えることにより電子注入量に対するしきい値電圧変化量が大きくなる。
【０００６】
ＭＯＮＯＳ型メモリセルへの書込みは、チャネルホットエレクトロン（ＣｈａｎｎｅｌＨｏｔ Ｅｌｅｃｔｒｏｎ：ＣＨＥ）を利用して行ない、消去はＦ−Ｎ（Ｆｏｗｌｅｒ− Ｎｏｒｄｈｅｉｍ）トンネル現象を利用して行なう。
【０００７】
図２６のメモリセルは左右に電子捕獲部（電子捕獲領域）Ｌ，Ｒを有しており、この電子捕獲部（電子捕獲領域）Ｌ，Ｒに電子を注入することにより書込みを行なう。電子捕獲部Ｌ，Ｒに注入された電子は、窒化膜６ｂ中を移動しないので、ソース／ドレインを反転して、２ビットを１セルに書き込むことができる。
【０００８】
消去動作時には、電子捕獲部Ｌ，Ｒから、Ｆ−Ｎトンネル現象により電子を引抜く。このようにしてビット単位の消去を行なう。読出しは各ビットに対して行ない、ゲート電圧を所定値にすれば、他方のビットのデータにかかわらず、注目ビットのデータが正しく読める。なお、図２６のメモリセルの各端子への電圧印加方法は、たとえばＵＳＰ６０８１４５６号に開示されている。
【０００９】
上述のＭＯＮＯＳ型メモリセル以外に、図２７に示すように、電子捕獲層として島状のシリコンを含んだ酸化膜２４を有するメモリセルも存在する。
【００１０】
【発明が解決しようとする課題】
図２５に示すタイプのメモリセルのように導体であるフローティングゲート２０に電子を注入する場合、電子注入量は、書込み電圧、書込み時間、酸化膜の膜厚等、制御容易な要素に依存する。すなわち、製造工程でのばらつきは原理的に生じ難い。
【００１１】
ところが、ＭＯＮＯＳ型メモリセルの場合、電子注入量は、上記の要素以外に窒化膜６ｂの結晶欠陥準位に依存する可能性がある。結晶欠陥準位が少ないと、書込み電圧を上げても、あるいは書込み時間を延ばしても、所望のしきい値電圧変化量を得られない。
【００１２】
所望のしきい値電圧変化量が得られれば、図２８に示すように、消去状態（’１’）と書込み状態（’０’）間にしきい値電圧分布マージンを確保することができる。しかし、所望のしきい値電圧変化量が得られないと、図２９に示すように、消去状態（’１’）と書込み状態（’０’）間にしきい値電圧分布マージンを確保することができず、’１’と’０’を誤認識するビットが存在し得る。このようなしきい値電圧分布をもつビットを含む製品が存在すると、製品の歩留まり低下の一因となる。
【００１３】
本発明は上記の課題を解決するためになされたものである。本発明の目的は、メモリセルの消去状態と書込み状態との間で所望のしきい値電圧分布マージンを確保することができる不揮発性半導体記憶装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明に係る不揮発性半導体記憶装置は、メモリセルを含む不揮発性半導体記憶装置であって、半導体基板と、半導体基板の上方に位置し、メモリセルのソース領域、チャネル領域およびドレイン領域を含む半導体層と、半導体基板と半導体層との間に位置する下部絶縁層とを備える。
【００１５】
上記のように半導体層を下部絶縁膜上に形成すること、つまりＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）構造を採用することにより、メモリセル電流を大きくすることができる。したがって、多くの電子を電荷捕獲部で捕獲することができ、メモリセルのしきい値電圧変化量を大きくすることができる。
【００１６】
上記のチャネル領域の上に絶縁膜を有し、その絶縁膜は電荷を捕獲することができる第１電荷捕獲絶縁膜を含むことができる。この構成により、第１電荷捕獲絶縁膜中に電荷を安定して捕獲しておくことができる。
上記下部絶縁膜は、好ましくは、電荷を捕獲することができる第２電荷捕獲絶縁膜を有する。該下部絶縁膜は、たとえば第１絶縁膜と、第２電荷捕獲絶縁膜と、第２絶縁膜との積層構造を有する。第１および第２電荷捕獲絶縁膜は、好ましくは窒化膜である。また、第２電荷捕獲絶縁膜に電荷を捕獲させに電位を印加する下部電極を設けることが好ましい。該下部電極は、ポリシリコン膜または不純物拡散領域を含む。上記第２電荷捕獲絶縁膜における電荷捕獲領域を、第２電荷蓄積絶縁膜において、平面的に見て、ソース領域とチャネル領域との境界に対応する部分を含む領域、およびドレイン領域とチャネル領域との境界に対応する部分を含む領域に設けることが好ましい。また、上記の電荷担体は、通常、電子であり、電荷蓄積絶縁膜などにおかる「電荷」は「電子」と置き換えてもよい。
【００１７】
上記不揮発性半導体記憶装置は、絶縁膜上に、第１電荷蓄積絶縁膜に電荷を捕獲させるために電位を印加するメモリセルのゲート電極（配線部）を備える。この場合、下部絶縁膜は、好ましくは、第２電荷捕獲絶縁膜を有する。上記絶縁膜は、第１絶縁膜と、第１電荷捕獲絶縁膜と、第２絶縁膜との積層構造を有し、下部絶縁膜は、第３絶縁膜と、第２電荷捕獲絶縁膜と、第４絶縁膜との積層構造を有することが好ましい。
【００１８】
上記第１と第２電荷蓄積絶縁膜の少なくとも一方は、好ましくは、窒化膜で構成される。上記第１、第２、第３および第４絶縁膜の少なくとも１つの電気容量を残りの膜の電気容量と異ならせてもよい。
【００１９】
上記不揮発性半導体記憶装置は、第２電荷捕獲絶縁膜に電荷を捕獲させるために電位を印加する下部電極を備えるものであってもよい。該下部電極は、ポリシリコン膜または不純物拡散領域を含む。その第１および第２電荷蓄捕獲縁膜において、平面的に見て、上記ソース領域とチャネル領域との界面に対応する部分を含む領域、および上記ドレイン領域とチャネル領域との界面に対応する部分を含む領域の両方の領域に、第１および第２電荷捕獲領域を設けることが好ましい。第１電荷捕獲絶縁膜および第２電荷捕獲領域、ともに、１個の電荷捕獲領域を含むとは限られず、むしろそれぞれ２個の電荷捕獲領域を有する場合が多い。また、３個以上含んでもよい。
【００２０】
なお、上記の「ソース領域とチャネル領域との界面に対応する部分を含む領域」は、上記第１および第２の電荷捕獲絶縁膜において、（ａ１）上記界面に対応する領域、（ａ２）上記界面に対応する部分からソース領域内にいたる領域および（ａ３）上記界面に対応する部分からチャネル領域内にいたる領域、のいずれの領域であってもよい。これら（ａ１）〜（ａ３）を合わせた領域であってもよい。「ドレイン領域とチャネル領域との界面に対応する部分を含む領域」も、同様の領域を意味する。
【００２１】
本局面の不揮発性半導体記憶装置は、１つの前記メモリセルに４ビットの情報量を記憶可能である。
【００２２】
【発明の実施の形態】
以下、図１〜図２４を用いて、本発明の実施の形態について説明する。以下の説明では、本発明をＭＯＮＯＳ型のメモリセルを備えた不揮発性半導体記憶装置に適用した場合について説明する。
【００２３】
（実施の形態１）
不揮発性半導体記憶装置は、通常、メモリセル（メモリセルトランジスタ）が形成されるメモリセル領域（メモリセルアレイ）と、メモリセルの動作制御を行なう周辺回路が形成される周辺回路領域とを有する。
【００２４】
図１に、本実施の形態１における不揮発性半導体記憶装置のメモリセルの断面構造例を示す。
【００２５】
図１に示すように、メモリセルは、ｐ型シリコン基板（半導体基板）１の主表面上にシリコン酸化膜等の絶縁膜２を介して形成されたシリコン層（半導体層あるいはＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）層）３上に形成される。該メモリセルは、チャネル領域を規定するように間隔をあけて形成されたソース領域（不純物拡散領域）４およびドレイン領域（不純物拡散領域）５と、ＯＮＯ膜６と、ゲート電極７とを有する。
【００２６】
ソース領域４とドレイン領域５は、シリコン層３に選択的に不純物を注入することにより形成可能である。ソース領域４とドレイン領域５は、たとえばメモリセルがｎチャネルＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである場合には、ｎ型（第１導電型）の不純物拡散領域で構成される。このとき、チャネル領域にはｐ型（第２導電型）の不純物が導入される。
【００２７】
ＯＮＯ膜６は、シリコン酸化膜等の酸化膜６ａと、シリコン窒化膜等の窒化膜６ｂと、シリコン酸化膜等の酸化膜６ｃとの積層構造よりなる絶縁膜である。このＯＮＯ膜６中の窒化膜６ｂが、電子捕獲絶縁膜（電荷捕獲絶縁膜）となる。電子捕獲絶縁膜の中において、とくに電子を捕獲しておく部分が電子捕獲領域（電荷捕獲領域）である。
【００２８】
窒化膜６ｂは絶縁膜であるので、捕獲された電子は窒化膜６ｂ中でほとんど移動しない。したがって、窒化膜６ｂの両端部近傍に電子を注入することにより、窒化膜６ｂの２箇所で電子を蓄積することができる。つまり、２ビット／１セルが実現できる。ゲート電極７は、たとえば不純物をドープしたポリシリコン配線等で形成することができる。
【００２９】
図１に示すように、メモリセルはＳＯＩ構造を有しているので、メモリセル電流が図２６に示す従来例よりも大きくなる。したがって、より多くのチャネルホットエレクトロンを捕獲することができ、図４に示すように、図２６に示す従来例よりもしきい値電圧変化量（ΔＶｔｈ）を大きくすることができる。また、ＳＯＩデバイスであることから、サブリーク電流も従来例より低減することができ、待機時電流を小さくすることができる。
【００３０】
次に、図１に示すＭＯＮＯＳ型メモリセルの動作について説明する。下記の表１に、ＭＯＮＯＳ型メモリセルの書込み、読出し、消去時に各端子に印加する電圧と、読出し時のメモリセルのしきい値電圧を示す。書込みは、チャネルホットエレクトロン（Ｃｈａｎｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ：ＣＨＥ）を利用して行ない、消去はＦ−Ｎ（Ｆｏｗｌｅｒ− Ｎｏｒｄｈｅｉｍ）トンネル現象を利用して行なう。
【００３１】
【表１】
たとえば図１のメモリセルの右側の第１電子捕獲絶縁膜中の電子捕獲領域に電子を注入するには、ゲート電極７に１０Ｖ、ドレイン領域５に５Ｖを印加し、ソース領域４および基板（表１におけるＢ）に０Ｖを印加あるいは接地する。それにより、ソース領域４からドレイン領域５に向かって電子が流れ、ドレイン領域５近傍でチャネルホットエレクトロンとなった電子が窒化膜６ｂの電子捕獲領域に注入される。窒化膜６ｂに注入された電子は、窒化膜６ｂ中を移動しないので、ソース／ドレインを反転して、２ビットを１セルに書き込むことができる。
【００３３】
消去動作時には、ゲート電極７に０Ｖ、ドレイン領域５に１０Ｖを印加し、ソース領域４をフローティング状態とし、基板に０Ｖを印加する。それにより、Ｆ−Ｎトンネル現象により、窒化膜６ｂから電子を引抜く。このようにしてビット単位の消去を行なう。
【００３４】
読出し動作は、左右のビットごとに行なう。たとえば図１のメモリセルにおける右側のビットのデータを読出す際には、ゲート電極７に３Ｖ、ドレイン領域５と基板に０Ｖを印加し、ソース領域４に２Ｖを印加する。このとき、注目（ｆｏｃｕｓｅｄ）ビットである右側のビットに電子がトラップされていない場合には、メモリセルのしきい値電圧Ｖｔｈは低く（１．１Ｖ）、メモリセルに電流が流れる。この電流を検知することにより、右側のビットにデータが書き込まれているか否かを判別することができる。
【００３５】
表１に示すように、左側のビットに電子がトラップされていてもいなくても、右側のビットにデータが書き込まれていなければメモリセルのしきい値電圧は低く、右側のビットにデータが書き込まれていればメモリセルのしきい値電圧は高くなる。つまり、読出し時のゲート電圧を所定値（たとえば３Ｖ）にすれば、他方のビットのデータにかかわらず、注目ビットのデータが正しく読めることがわかる。なお、左側のビットのデータの読出しも表１に従って同様に行なえる。
【００３６】
図２に、図１に示す例の第１変形例を示す。図２に示すように、窒化膜６ｂの代わりに、電子捕獲領域として島状のシリコンを含んだ酸化膜（シリコン含有酸化膜）２４を使用してもよい。このような酸化膜２４を形成するには、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いて、所定の温度かつＳｉＨ４を含む所定の雰囲気下で薄い酸化膜２４を成長させればよい。
【００３７】
本例の場合も、図１の場合と同様の効果を期待できる。なお、以下の全ての実施の形態において、電子捕獲絶縁膜としての窒化膜の代わりに、電荷をトラップすることが可能な島状のシリコンを含んだ酸化膜２４を使用することができる。
【００３８】
図３に、図１に示す例の第２変形例を示す。図３に示すように、本変形例では、埋込み絶縁膜をＯＮＯ膜で構成している。つまり、シリコン基板１の主表面上にＯＮＯ膜１３を形成し、該ＯＮＯ膜１３上にシリコン層３を形成している。ＯＮＯ膜１３は、酸化膜１３ａと、窒化膜１３ｂと、酸化膜１３ｃとの積層構造よりなる絶縁膜であり、ＳＯＩ構造の埋込み絶縁膜として機能するとともに、第２電荷捕獲絶縁膜を形成する窒化膜１３ｂ、の一部が第２電子捕獲領域（第２電荷捕獲領域）となる。それ以外の構成は、図１の場合と同様である。
【００３９】
たとえばメモリセルの右側のビットに書込みを行なうべく図３に示す電位を各要素に印加した際には、電子はチャネル領域をドレイン領域５に向かって流れるが、この電子はドレイン領域５近傍で上方（ゲート側）に散乱するばかりでなく、下方（基板側）にも散乱する。
【００４０】
そこで、図３の例のように、メモリセルのチャネル領域の上側のみならず下側にも電子捕獲絶縁膜を設けることにより、チャネル領域の下方側に散乱する電子も捕獲することができる。図１や図２の例では、チャネル領域の下方側に散乱する電子を捕獲することはできなかったが、かかる電子もメモリセルのしきい値電圧上昇に寄与させることができる。
【００４１】
すなわち、無駄にされていた上記電子を有効利用することができ、図４に示すように、同じ電圧印加条件、同じ書込み電流で、図１、２のメモリセルよりもさらに効果的にメモリセルのしきい値電圧を上昇させることができる。たとえば図１、２のメモリセルのしきい値電圧変化（ΔＶｔｈ）の２倍のしきい値電圧変化（２ΔＶｔｈ）を実現することが可能となる。
【００４２】
以上のように、図１〜３のいずれのメモリセルによっても、図２６に示す従来例より大きいしきい値電圧変化が得られるので、図２９に示すようなしきい値電圧分布を有する製品の存在確率が減少し、歩留りを向上することができる。
【００４３】
次に、上述の構造を有する不揮発性半導体記憶装置の製造方法について説明する。
【００４４】
図１のデバイスを製造するには、周知の手法でＳＯＩ構造を有する基板、すなわちシリコン基板１上に酸化膜２を介してシリコン層３を形成した基板を製造する。このシリコン層３に素子分離領域を形成し、またシリコン層３においてチャネル領域となる領域に所定の不純物を注入する。
【００４５】
シリコン層３上に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法等により酸化膜６ａと、窒化膜６ｂと、酸化膜６ｃとを形成し、酸化膜６ｃ上にＣＶＤ法等により不純物のドープされたポリシリコン膜を形成する。該ポリシリコン膜上に写真製版によりマスクを形成し、該マスクを用いて、ポリシリコン膜、酸化膜６ｃ、窒化膜６ｂおよび酸化膜６ａを選択的にエッチングする。それにより、ＯＮＯ膜６とゲート電極１２とを形成する。その後、ゲート電極１２をマスクとしてシリコン層３に、チャネル領域に注入した不純物と導電型の異なる不純物を注入し、ソース領域４およびドレイン領域５を形成する。
【００４６】
図２のデバイスを製造するには、窒化膜６ｂの代わりに上述の手法で、島状のシリコンを含んだ酸化膜２４を形成すればよい。また、図３のデバイスを製造するには、シリコン基板１上にＣＶＤ法等によりＯＮＯ膜１３を形成し、該ＯＮＯ膜１３上に後述する手法でシリコン層３を形成すればよい。
【００４７】
（実施の形態２）
次に、図５〜図７を用いて、本発明の実施の形態２について説明する。本実施の形態２は、図３に示すメモリセルの改良例である。
【００４８】
チャネル領域の垂直方向（図５の上下方向）の電流密度は、チャネルドーズ量、シリコン層３の厚さ、ＯＮＯ膜６の厚さ等のプロセス・デバイスパラメータと、ゲート電圧、ドレイン電圧等の設計パラメータに依存する。
【００４９】
図３に示すメモリセルでは、上記パラメータの組合せによっては、書込み時のチャネル領域の垂直方向の電子にとってのポテンシャルは、上側のＯＮＯ膜６直下の部分のみ低く、チャネル領域の深さ方向（下側あるいは基板に向かう方向）にポテンシャルが急激に高くなることが考えられる。この場合、実際に電子が移動する領域は、チャネル領域の上側部分で、ＯＮＯ膜６直下に位置するチャネル領域の表層部のみとなる。したがって、第１電子（電荷）捕獲絶縁膜を形成する上側の窒化膜６ｂには電子が捕獲されやすいが、第２電子（電荷）捕獲絶縁膜を形成する下側の窒化膜１３ｂには電子が捕獲されにくいという事態が生じ得る。
【００５０】
そこで、本実施の形態２では、下側のＯＮＯ膜１３側に電子を引き寄せるための電極部を設ける。より詳しくは、電子捕獲領域を有する上下の絶縁膜（ＯＮＯ膜６、１３）の双方に対し電極部を設け、双方の電子捕獲領域に電子を引き寄せ、電子捕獲領域に電子が捕獲され易いようにしている。
【００５１】
図５に示す例では、シリコン基板１上にシリコン酸化膜等の絶縁膜８を形成し、絶縁膜８内にゲート電極１２を形成する。下側のゲート電極１２は、上側のゲート電極７の直下に設けられ、上側のゲート電極７と電気的に接続される。それ以外の構成については、図３に示す場合と同様である。
【００５２】
上記のメモリセルの各要素に、図５に示すように所定の電圧を印加する。それにより、電子にとってのポテンシャルは、チャネル領域の上部と下部の双方で低くなる。すなわち、図５に示すように、チャネル領域の上部と下部の双方において実際に電子が移動可能となる。したがって、下側の窒化膜１３ｂにも上側の窒化膜６ｂとほぼ同量の電子を捕獲することができ、図７に示すように、より確実に大きなしきい値電圧変化を得ることができる。
【００５３】
図６に示す例では、シリコン基板１の主表面にｎ＋不純物拡散領域９を形成している。このｎ＋不純物拡散領域９に含まれるｎ型不純物の濃度は、たとえば１×１０２０（／ｃｍ３）以上１×１０２２（／ｃｍ３）以下である。該ｎ＋不純物拡散領域９も、ゲート電極７と電気的に接続される。それ以外の構成については、図３に示す場合と同様である。この場合も、書込み時に、ｎ＋不純物拡散領域９にゲート電極７と同じ電圧を印加することができるので、図５に示す場合と同様の効果が得られる。
【００５４】
次に、本実施の形態２における不揮発性半導体記憶装置の製造方法について図１５〜図２４を用いて説明する。
【００５５】
図１５に示すように、シリコン基板１の主表面に、砒素（Ａｓ）を５〜７０ｋｅＶ、１×１０１４（／ｃｍ２）〜４×１０１５（／ｃｍ２）の条件で、選択的に注入する。それにより、ｎ＋不純物拡散領域９を形成する。
【００５６】
次に、図１６に示すように、ＣＶＤ法等を用いて、シリコン基板１の主表面上に酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃを堆積する。この酸化膜１３ｃ上に選択的にマスク（図示せず）を形成し、該マスクを用いて酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃをエッチングする。それにより、図１７に示すように、シリコン基板１の主表面に達する開口部１５を形成する。
【００５７】
次に、シリコン基板１に熱処理を施し、シリコン基板１からシリコン層を成長させる。それにより、図１８に示すように、開口部１５内から酸化膜１３ｃ上にわたってシリコン層３を形成する。このシリコン層３上に選択的にマスク（図示せず）を形成し、該マスクを用いて、シリコン層３、酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃをエッチングする。それにより、図１９に示すように、シリコン基板１の主表面に達する開口部１６を形成する。
【００５８】
次に、ＣＶＤ法等を用いて、開口部１６内に充填されるようにシリコン層３上にシリコン酸化膜等の絶縁膜１７を形成する。この絶縁膜１７にＣＭＰ（Ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）等を施すことにより、開口部１６内に絶縁膜１７を埋め込む。これ以降は実施の形態１と同様の手法で、図２０および図２１に示すように、ＯＮＯ膜６、ゲート電極７を形成し、さらにソース領域４およびドレイン領域５を形成する。それにより、図６に示す不揮発性半導体記憶装置のメモリセルを形成することができる。
【００５９】
図５に示すメモリセルを形成するには、図２２に示すように、シリコン基板１の主表面上に、ＣＶＤ法等を用いて、シリコン酸化膜等の絶縁膜８を堆積する。この絶縁膜８を選択的にエッチングし、図２３に示すように、トレンチ（凹部）１８を形成する。トレンチ１８に埋め込まれるように、ＣＶＤ法等を用いて、絶縁膜８上に、不純物をドープしたポリシリコン膜を堆積する。このポリシリコン膜にＣＭＰ等を施すことにより、トレンチ１８内にポリシリコン膜を埋め込み、下側のゲート電極１２を形成することができる。
【００６０】
次に、ゲート電極１２上に、図２４に示すように、ＣＶＤ法等を用いて、酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃを堆積する。そして、写真製版やエッチング等を行なうことにより、絶縁膜８、酸化膜１３ａ、窒化膜１３ｂおよび酸化膜１３ｃを貫通してシリコン基板１に達する開口部１９を形成する。それ以降は、上述した図６の例と同様の手法で、図５に示す不揮発性半導体記憶装置のメモリセルを形成することができる。
【００６１】
（実施の形態３）
次に、図８および図９を用いて、本発明の実施の形態３について説明する。本実施の形態３は、実施の形態２の改良例である。
【００６２】
上述の実施の形態２では、上下のゲート電極７，１２に同じ電圧を印加してメモリセルのしきい値電圧の変化を大きくした。しかし、しきい値電圧の変化は大きくなるが、メモリセルのしきい値電圧は２種類である。
【００６３】
ところが、しきい値電圧の変化量が大きくなると、３種類のしきい値電圧を実現できると考えられる。そこで、本実施の形態３では、３種類のしきい値電圧が得られるメモリセル、すなわち３値／電子格納領域のメモリセルを実現する手法について述べる。
【００６４】
図８に示すように、本実施の形態３のメモリセルでは、上下のゲート電極７，１２に、電圧制御手段１１を接続している。電圧制御手段１１は、各ゲート電極７，１２に印加する電圧を個別に制御するものであり、各ゲート電極７，１２に同一の電圧のみならず異なる電圧をも印加することができる。これ以外の構成については、図５の場合と同様である。
【００６５】
図９に示す例は、図６のメモリセルのｎ＋不純物拡散領域９と、ゲート電極７に電圧制御手段１１を接続し、ゲート電極７に印加する電圧と、ｎ＋不純物拡散領域９に印加する電圧とを異ならせることができるようにしている。
【００６６】
本実施の形態３のメモリセルの各要素に印加する電圧を表２に示し、メモリセルにおける左右の各ビットの状態とそのときのしきい値電圧とを表３および表４に示す。
【００６７】
【表２】
表２および図８に示すように、上側で右側の電子捕獲領域１０ｂ（Ｒ）にのみ電子を注入するには、上側のゲート電極７に１０Ｖ、下側のゲート電極１２およびソース領域４に０Ｖ、ドレイン領域５に５Ｖを印加すればよい。左側の電子捕獲領域１０ａ（Ｌ）にのみ電子を注入する場合には、ソース領域４とドレイン領域５に印加する電圧を入れ換えればよい。
【００６９】
右側の上下の電子捕獲領域１０ｂ（Ｒ）、電子捕獲領域１０ｄ（Ｒ）に電子を注入するには、上側のゲート電極７と下側のゲート電極１２に１０Ｖ、ソース領域４に０Ｖ、ドレイン領域５に５Ｖを印加すればよい。左側の上下の電子捕獲領域１０ａ（Ｌ）、電子捕獲領域１０ｃ（Ｌ）に電子を注入するには、ソース領域４とドレイン領域５に印加する電圧を入れ換えればよい。上側の２つの電子捕獲領域１０ａ，１０ｂが第１電子捕獲領域に該当し、下側の２つの電子捕獲領域１０ｃ，１０ｄが第２電子捕獲領域に該当する。
【００７０】
上述のように、電子捕獲領域の位置は、平面的に見て、上記第１および第２の電荷捕獲絶縁膜において、平面的に見て、（ａ１）上記ソースドレイン／チャネル界面に対応する領域、（ａ２）上記界面に対応する部分からソース領域内またはドレイン領域内にいたる領域および（ａ３）上記界面に対応する部分からチャネル領域内にいたる領域、のいずれの領域であってもよい。これら（ａ１）〜（ａ３）を合わせた領域であってもよい。
【００７１】
右側のビットのデータを消去するには、上側のゲート電極７と下側のゲート電極１２に０Ｖを印加し、ソース領域４をフローティング状態とし、ドレイン領域５に１０Ｖを印加すればよい。左側のビットのデータを消去するには、ソース領域４とドレイン領域５に印加する電圧を入れ換えればよい。
【００７２】
次に読出し動作について説明する。右側の電子捕獲領域のデータを読み出す場合を考える。表２のＲ１を参照して、上側のゲート電極７に３Ｖを印加し、ソース領域４に２Ｖを印加し、下側のゲート電極１２およびドレイン領域５に０Ｖを印加する。このとき、メモリセルに電流が流れれば、データは’２’である。電流が流れない場合、引き続いてＲ２に示す電圧を各要素に印加する。そして、メモリセルに電流が流れれば、データは’１’である。このＲ２においても電流が流れなければ、データは’０’となる。
【００７３】
このように、３値／電子格納領域のメモリセルを実現できるので、実施の形態２の場合と比較して、３／２倍の高集積化が可能となる。
【００７４】
【表３】
表３に示すように、右側のビットの上下の電子捕獲領域に電子が捕獲されていない場合には、左側のビットの上下の電子捕獲領域に電子が捕獲されているか否かに拘わらず、右側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは１〜１．２Ｖと低くなる。また、右側のビットの上側の電子捕獲領域にのみ電子が捕獲されている場合には、右側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは４Ｖ〜４．２Ｖと中間値となり、右側のビットの上下の電子捕獲領域に電子が捕獲されている場合には、右側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは７Ｖ〜７．２Ｖと高くなる。
【００７６】
【表４】
表４に示すように、左側のビットでも同様に、上下の電子捕獲領域に電子が捕獲されていない場合には、左側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは１Ｖ〜１．２Ｖと低くなり、上側の電子捕獲領域にのみ電子が捕獲されている場合には、左側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは４Ｖ〜４．２Ｖと中間値となり、上下の電子捕獲領域に電子が捕獲されている場合には、左側のビットの読出し時のメモリセルのしきい値電圧Ｖｔｈは７Ｖ〜７．２Ｖと高くなる。
【００７８】
（実施の形態４）
次に、図１０〜図１２を用いて、本発明の実施の形態４について説明する。本実施の形態４では、電子捕獲領域における電子捕獲量のしきい値電圧への寄与度を変化させ、４値／電子格納領域のメモリセルを実現する。
【００７９】
図１０に示すように、図８のタイプのメモリセルでは、酸化膜６ａ，６ｃ，１３ａ，１３ｃの容量Ｃ１，Ｃ２，Ｃ３，Ｃ４が等しい。この場合、上下の電子捕獲領域における電子捕獲量のしきい値電圧への寄与度は等しくなるため、電子捕獲量が等しい場合には実施の形態３のように３値／電子格納領域のメモリセルを実現することができる。
【００８０】
しかし、図１１に示すように、Ｃ１＝Ｃ２＝Ｃ３＝Ｃｎ，Ｃ４＝Ｃｎ／９とすると、メモリセルのしきい値電圧を４種類とすることができる。つまり、電子捕獲領域を有する絶縁膜中の所定の部分、たとえば酸化膜１３ａの容量を変化させることで、４種類のしきい値電圧が得られる。
【００８１】
以下、その理由について説明する。右側のビットに注目し、上側に電荷ｑｕが捕獲され、下側に電荷ｑｌが捕獲されているとする。電荷が捕獲されている近傍の上下の電極間の容量は、それぞれＣ１，Ｃ２，Ｃ３，Ｃ４である。このとき、右側の読出し時（ソース領域４に２Ｖ、ドレイン領域５に０Ｖ、下側ゲート電極１２に０Ｖ）のメモリセルのしきい値電圧（上側のゲート電極７のに印加する電圧）Ｖｔｈ（ｑｕ，ｑｌ）は、次の数式（１）のようになる。
【００８２】
【数１】
数式（１）において、φｆはフェルミポテンシャル、Ａは下記に数式（２）で表されるものである。
Ａ＝２×φｆ×（１＋Ｃ３×Ｃ４／（Ｃ３＋Ｃ４）×（１／Ｃ１＋１／Ｃ２））…（２）
ここで、Ｃ１＝Ｃ２＝Ｃ３＝Ｃｎ，Ｃ４＝Ｃｎ／９とすると、Ｖｔｈ（ｑｕ，ｑｌ）は、次の数式（３）のようになる。
【００８４】
【数２】
数式（３）より、Ｖｔｈ（０，０）＝Ａ、Ｖｔｈ（ｑ，０）＝ｑ／Ｃｎ＋Ａ、Ｖｔｈ（０，ｑ）＝１．８×（ｑ／Ｃｎ）＋Ａ、Ｖｔｈ（ｑ，ｑ）＝２．８×（ｑ／Ｃｎ）＋Ａとなり、４値／電子格納領域（２ビット／電子格納領域、４ビット／１セル）のメモリセルを実現することができる。したがって、２ビット／１セルと比較して２倍の高集積化を実現することができる。
【００８６】
次に、酸化膜１３ｃの厚さ（ｄ）および誘電率（ε）の条件について説明する。
【００８７】
Ｃ１＝Ｃ２＝Ｃ３＝Ｃｎ＝ε１×（Ｓ／ｄ１），Ｃ４＝ａ×Ｃｎ＝ε４×（Ｓ／ｄ４）の条件で、Ｖｔｈ（ｑｕ，ｑｌ）は、Ｖｔｈ（０，０）＝Ａ、Ｖｔｈ（ｑ，０）＝（ｑ／Ｃｎ）＋Ａ、Ｖｔｈ（０，ｑ）＝２／（ａ＋１）×（ｑ／Ｃｎ）＋Ａ、Ｖｔｈ（ｑ，ｑ）＝（ｑ／Ｃｎ）＋２／（ａ＋１）×（ｑ／Ｃｎ）＋Ａとなる。
【００８８】
よって、ΔＶｔｈ３２＝Ｖｔｈ（ｑ，ｑ）−Ｖｔｈ（０，ｑ）＝（ｑ／Ｃｎ）、ΔＶｔｈ２１＝Ｖｔｈ（０，ｑ）−Ｖｔｈ（ｑ，０）＝（（１−ａ）／（１＋ａ））×（ｑ／Ｃｎ）、ΔＶｔｈ１０＝Ｖｔｈ（ｑ，０）−Ｖｔｈ（０，０）＝（ｑ／Ｃｎ）となる。
【００８９】
このとき、０．７×（ｑ／Ｃｎ）≦ΔＶｔｈ２１が適当である。それは、ΔＶｔｈ２１が小さすぎると、図２９のようなしきい値電圧分布となるからである。
【００９０】
これより、ａ≦３／１７となり、Ｃ４≦（３／１７）×Ｃｎとなる。よって、容量Ｃ１の絶縁膜と容量Ｃ４の絶縁膜とで誘電率が等しい場合には、厚さの条件は、ｄ４≧（１７／３）×ｄ１となり、容量Ｃ１の絶縁膜と容量Ｃ４の絶縁膜とで厚さが等しい場合には、誘電率の条件は、ε４≦（３／１７）ε１となる。このように電子捕獲領域の上下に位置する絶縁膜部分の中の少なくとも１つの部分の厚さや誘電率を適切に調節することで、４値／電子格納領域のメモリセルを実現することができる。
【００９１】
下記の表５〜表７に、本実施の形態４のメモリセルの電荷捕獲状態と、しきい値電圧との関係を示す。
【００９２】
【表５】
上記の表５に示す各電圧をメモリセルの各要素に印加することにより、上述の各実施の形態の場合と同様に、書込み、消去および読出し動作を行なえる。
【００９４】
【表６】
右側の電子捕獲領域のデータを読み出す場合を考える。表５のＲ１を参照して、上側のゲート電極７に３Ｖを印加し、ソース領域４に２Ｖを印加し、下側のゲート電極１２およびドレイン領域５に０Ｖを印加する。このとき、メモリセルに電流が流れれば、データは’３’である。電流が流れない場合、引き続いてＲ２に示す電圧を各要素に印加する。そしてメモリセルに電流が流れれば、データは’２’である。このＲ２においても電流が流れなければ、引き続いてＲ３に示す電圧を各要素に印加する。そしてメモリセルに電流が流れれば、データは’１’である。Ｒ３においても電流が流れなければ、データは’０’となる。
【００９６】
【表７】
左側の電子捕獲領域のデータを読み出す場合も、右側の電子捕獲領域のデータを読み出す場合と基本的な考え方は同様である。
【００９８】
（実施の形態５）
次に、図１３および図１４を用いて、本発明の実施の形態５について説明する。本実施の形態５では、上側の電子捕獲領域をなくしたことを特徴とする。この場合にも、図１の例と同様のしきい値電圧変化量を確保することができる。また、上側のゲート電極下に電子捕獲領域を設ける必要がなく、メモリセルへの書込みや消去時に上側のゲート電極に高電圧が印加されることもない。したがって、上側のゲート電極下の絶縁膜を薄くすることができ、該絶縁膜の形成プロセスを、いわゆるロジックＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）プロセスと共通化することができる。
【００９９】
図１３と図１４に、本実施の形態５の具体例を示す。図１３に示すように、シリコン層３下に、ＯＮＯ膜１３、絶縁膜８およびゲート電極１２を形成し、シリコン層３上に、薄い絶縁膜１４を介してゲート電極７を形成している。下側のゲート電極１２に１０Ｖの電圧を印加することにより、ＯＮＯ膜１３中の窒化膜１３ｂに電子をトラップすることができる。
【０１００】
なお、上側のゲート電極７は、直接的にはメモリセルの書込みや消去動作には関与しない配線層であるが、上側のゲート電極７の電位をたとえば接地電位に固定することにより、メモリセルの動作の安定化やリーク電流の抑制を図ることができる。また、上側のゲート電極７の形成を省略してもよい。
【０１０１】
図１４に示す例では、図１３における下側のゲート電極１２の代わりにｎ＋不純物拡散領域９を設けている。このｎ＋不純物拡散領域９は、ゲート電極７の直下に設けられ、ｎ＋不純物拡散領域９に、所定の電圧を印加することにより、書込みや消去動作を行なう。
【０１０２】
下記の表８〜表１０に、本実施の形態５におけるメモリセルの書込み、消去、読出し時に各端子に印加される電圧と、メモリセルのしきい値電圧を示す。なお、メモリセルの動作については、実施の形態１の場合と基本的に同様である。
【０１０３】
【表８】
【表９】
【表１０】
以上のように本発明の実施の形態について説明を行なったが、各実施の形態の特徴を組み合わせることも可能である。
【０１０７】
また、今回開示した実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０８】
【発明の効果】
本発明によれば、メモリセルのしきい値電圧変化量を大きくすることができるので、しきい値電圧分布マージンを大きく確保することができ、歩留り向上を図れる。また、ＳＯＩ構造を採用することで、可動キャリアを増大することができ、可動キャリア増大によりメモリセルの駆動能力も向上することができる。さらにメモリセルの動作の高速化および低消費電力化も行なえる。また、メモリセルの待機時における電流を低減することもできる。
【０１０９】
電荷捕獲領域を有する膜（電荷蓄積絶縁膜）として窒化膜やシリコン含有酸化膜等の絶縁膜を採用した場合には、捕獲された電子が膜中を移動しないので、各メモリセルに２ビットの情報量を記憶することができる。
【０１１０】
また下部絶縁膜が第２電荷蓄積絶縁膜を備えた場合には、第１と第２電荷蓄積絶縁膜の双方に電荷を捕獲することができる。したがって、より確実に大きなしきい値電圧変化を実現することができる。
【０１１１】
また電荷捕獲膜に電荷を捕獲させる下部電極を設けた場合には、下部電極に所定の電圧を印加することにより、第２電荷捕獲絶縁膜側に電荷を導き、第２電荷蓄積絶縁膜に電荷を蓄積させることができる。
【０１１２】
第１と第２電荷蓄積絶縁膜の上下に位置する絶縁膜の少なくとも１つの電気容量を残りの膜の電気容量と異ならせた場合には、たとえば表６および表７に示すように、４種類のメモリセルのしきい値電圧が得られ、４値／電子格納領域、すなわち各メモリセルに４ビットの情報量を記憶することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における不揮発性半導体記憶装置のメモリセルの断面図である。
【図２】図１のメモリセルの第１変形例の断面図である。
【図３】図１のメモリセルの第２変形例の断面図である。
【図４】書込み（プログラム）時間と、メモリセルのしきい値電圧Ｖｔｈとの関係を示す図である。
【図５】本発明の実施の形態２における不揮発性半導体記憶装置のメモリセルの断面図である。
【図６】図５のメモリセルの変形例の断面図である。
【図７】書込み（プログラム）時間と、メモリセルのしきい値電圧Ｖｔｈとの関係を示す図である。
【図８】本発明の実施の形態３における不揮発性半導体記憶装置のメモリセルの断面図である。
【図９】図８のメモリセルの変形例の断面図である。
【図１０】図８のメモリセルと同タイプのメモリセルの断面図である。
【図１１】本発明の実施の形態４における不揮発性半導体記憶装置のメモリセルの断面図である。
【図１２】図１１のメモリセルの変形例の断面図である。
【図１３】本発明の実施の形態５における不揮発性半導体記憶装置のメモリセルの断面図である。
【図１４】図１３のメモリセルの変形例の断面図である。
【図１５】図６に示す不揮発性半導体記憶装置の製造工程の第１工程を示す断面図である。
【図１６】図６に示す不揮発性半導体記憶装置の製造工程の第２工程を示す断面図である。
【図１７】図６に示す不揮発性半導体記憶装置の製造工程の第３工程を示す断面図である。
【図１８】図６に示す不揮発性半導体記憶装置の製造工程の第４工程を示す断面図である。
【図１９】図６に示す不揮発性半導体記憶装置の製造工程の第５工程を示す断面図である。
【図２０】図６に示す不揮発性半導体記憶装置の製造工程の第６工程を示す断面図である。
【図２１】図６に示す不揮発性半導体記憶装置の製造工程の第７工程を示す断面図である。
【図２２】図５に示す不揮発性半導体記憶装置の製造工程の特徴的な第１工程を示す断面図である。
【図２３】図５に示す不揮発性半導体記憶装置の製造工程の特徴的な第２工程を示す断面図である。
【図２４】図５に示す不揮発性半導体記憶装置の製造工程の特徴的な第３工程を示す断面図である。
【図２５】従来の不揮発性半導体記憶装置のメモリセルの一例の断面図である。
【図２６】従来の不揮発性半導体記憶装置のメモリセルの他の例の断面図である。
【図２７】従来の不揮発性半導体記憶装置のメモリセルのさらに他の例の断面図である。
【図２８】しきい値電圧の分布マージンが確保できている場合を示す図である。
【図２９】しきい値電圧の分布マージンが確保できていない場合を示す図である。
【符号の説明】
１ シリコン基板、２，６ａ，６ｃ，１３ａ，１３ｃ 酸化膜、３ シリコン層（ＳＯＩ層）、４ ソース領域、５ ドレイン領域、６，１３ ＯＮＯ膜、６ｂ，１３ｂ 窒化膜、７，１２ ゲート電極、８，１４，１７，２２，２３ 絶縁膜、９ ｎ＋不純物拡散領域、１０ａ〜１０ｄ 電子捕獲領域、１１ 電極制御手段、１５，１６，１９ 開口部、１８ トレンチ、２０ フローティングゲート、２１ コントロールゲート。
Claims (16)
- メモリセルを含む不揮発性半導体記憶装置であって、
半導体基板と、
前記半導体基板の上方に位置し、前記メモリセルのソース領域、チャネル領域およびドレイン領域を含む半導体層と、
前記半導体基板と前記半導体層との間に位置する下部絶縁膜とを備える、不揮発性半導体記憶装置。 - 前記チャネル領域の上に絶縁膜を備え、その絶縁膜は、電荷を捕獲することができる第１電荷捕獲絶縁膜を含む、請求項１に記載の不揮発性半導体記憶装置。
- 前記下部絶縁膜は、電荷を捕獲することができる第２電荷捕獲絶縁膜を含む、請求項１または２に記載の不揮発性半導体記憶装置。
- 前記下部絶縁膜は、第１絶縁膜と、前記第２電荷捕獲絶縁膜と、第２絶縁膜との積層構造を有する、請求項３に記載の不揮発性半導体記憶装置。
- 前記第１および第２電荷捕獲絶縁膜は窒化膜である、請求項４に記載の不揮発性半導体記憶装置。
- 前記第２電荷捕獲絶縁膜に電荷を捕獲させるために電位を印加する下部電極を有する、請求項４に記載の不揮発性半導体記憶装置。
- 前記下部電極は、ポリシリコン膜または不純物拡散領域を含む、請求項６に記載の不揮発性半導体記憶装置。
- 前記第２電荷捕獲絶縁膜において、平面的に見て、前記ソース領域とチャネル領域との境界に対応する部分を含む領域、および前記ドレイン領域とチャネル領域との境界に対応する部分を含む領域に、電荷を捕獲しておく電荷捕獲領域を有する、請求項４に記載の不揮発性半導体記憶装置。
- 前記絶縁膜上に、前記第１電荷捕獲絶縁膜に電荷を捕獲させるために電位を印加する前記メモリセルのゲート電極を備える、請求項２に記載の不揮発性半導体記憶装置。
- 前記絶縁膜は、第１絶縁膜と、前記第１電荷捕獲絶縁膜と、第２絶縁膜との積層構造を有し、
前記下部絶縁膜は、第３絶縁膜と、電荷を捕獲する前記第２電荷捕獲絶縁膜と、第４絶縁膜との積層構造を有する、請求項９に記載の不揮発性半導体記憶装置。 - 前記第１および第２電荷捕獲絶縁膜の少なくとも一方が窒化膜で構成される、請求項１０に記載の不揮発性半導体記憶装置。
- 前記第１、第２、第３および第４絶縁膜の少なくとも１つの電気容量を残りの膜の電気容量と異ならせる、請求項１０に記載の不揮発性半導体記憶装置。
- 前記第２電荷捕獲絶縁膜に電荷を捕獲させるために電位を印加する下部電極を備える、請求項１０に記載の不揮発性半導体記憶装置。
- 前記下部電極は、ポリシリコン膜または不純物拡散領域を含む、請求項１３に記載の不揮発性半導体記憶装置。
- 前記第１電荷捕獲絶縁膜において、平面的に見て、前記ソース領域とチャネル領域との境界に対応する部分を含む領域、および前記ドレイン領域とチャネル領域との境界に対応する部分を含む領域に、電荷を捕獲しておく第１電荷捕獲領域を有し、また、前記第２電荷捕獲絶縁膜において、平面的に見て、前記ソース領域とチャネル領域との境界に対応する部分を含む領域、および前記ドレイン領域とチャネル領域との境界に対応する部分を含む領域に、電荷を捕獲しておく第２電荷捕獲領域を有する、請求項１０に記載の不揮発性半導体記憶装置。
- １つの前記メモリセルに４ビットの情報量を記憶可能である、請求項１５に記載の不揮発性半導体記憶装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002197062A JP2004039965A (ja) | 2002-07-05 | 2002-07-05 | 不揮発性半導体記憶装置 |
| TW091134449A TW567610B (en) | 2002-07-05 | 2002-11-27 | Nonvolatile semiconductor memory device |
| US10/330,093 US7157773B2 (en) | 2002-07-05 | 2002-12-30 | Nonvolatile semiconductor memory device |
| CNB03120161XA CN1244157C (zh) | 2002-07-05 | 2003-03-10 | 非易失性半导体存储器 |
| KR10-2003-0014771A KR100528856B1 (ko) | 2002-07-05 | 2003-03-10 | 불휘발성 반도체 기억장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002197062A JP2004039965A (ja) | 2002-07-05 | 2002-07-05 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004039965A true JP2004039965A (ja) | 2004-02-05 |
Family
ID=29997064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002197062A Pending JP2004039965A (ja) | 2002-07-05 | 2002-07-05 | 不揮発性半導体記憶装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7157773B2 (ja) |
| JP (1) | JP2004039965A (ja) |
| KR (1) | KR100528856B1 (ja) |
| CN (1) | CN1244157C (ja) |
| TW (1) | TW567610B (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190932A (ja) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | チャージトラップインシュレータメモリ装置 |
| JP2008042206A (ja) * | 2006-08-04 | 2008-02-21 | Samsung Electronics Co Ltd | メモリ素子及びその製造方法 |
| KR100866953B1 (ko) | 2006-08-02 | 2008-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2010087519A (ja) * | 2008-10-02 | 2010-04-15 | Samsung Electronics Co Ltd | 半導体素子とその製造及び動作方法 |
| KR100954018B1 (ko) | 2006-09-29 | 2010-04-20 | 가부시끼가이샤 도시바 | 반도체 메모리 디바이스 |
| JP2012064753A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2013247143A (ja) * | 2012-05-23 | 2013-12-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2017143239A (ja) * | 2015-08-04 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作成方法 |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221586B2 (en) * | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
| US6865407B2 (en) * | 2002-07-11 | 2005-03-08 | Optical Sensors, Inc. | Calibration technique for non-invasive medical devices |
| US6903969B2 (en) | 2002-08-30 | 2005-06-07 | Micron Technology Inc. | One-device non-volatile random access memory cell |
| US6917078B2 (en) * | 2002-08-30 | 2005-07-12 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
| US6888200B2 (en) * | 2002-08-30 | 2005-05-03 | Micron Technology Inc. | One transistor SOI non-volatile random access memory cell |
| US7042027B2 (en) | 2002-08-30 | 2006-05-09 | Micron Technology, Inc. | Gated lateral thyristor-based random access memory cell (GLTRAM) |
| US8125003B2 (en) * | 2003-07-02 | 2012-02-28 | Micron Technology, Inc. | High-performance one-transistor memory cell |
| KR100591254B1 (ko) * | 2004-04-29 | 2006-06-19 | 엘지.필립스 엘시디 주식회사 | 유기전계 발광소자와 그 제조방법 |
| US7145186B2 (en) * | 2004-08-24 | 2006-12-05 | Micron Technology, Inc. | Memory cell with trenched gated thyristor |
| DE102005017072A1 (de) * | 2004-12-29 | 2006-07-13 | Hynix Semiconductor Inc., Ichon | Ladungsfalle- bzw. Ladung-Trap-Isolator-Speichereinrichtung |
| KR100682925B1 (ko) * | 2005-01-26 | 2007-02-15 | 삼성전자주식회사 | 멀티비트 비휘발성 메모리 소자 및 그 동작 방법 |
| US20070007576A1 (en) * | 2005-07-07 | 2007-01-11 | Samsung Electronics Co., Ltd. | Multi-bit storageable non-volatile memory device |
| JP5032056B2 (ja) | 2005-07-25 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
| EP1929536A1 (en) * | 2005-08-31 | 2008-06-11 | Spinnaker Semiconductor, Inc. | Metal source/drain schottky barrier silicon-on-nothing mosfet device and method thereof |
| KR100673016B1 (ko) * | 2005-12-06 | 2007-01-24 | 삼성전자주식회사 | 반도체 소자 및 그 형성 방법 |
| EP1837917A1 (en) * | 2006-03-21 | 2007-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device |
| TWI416738B (zh) * | 2006-03-21 | 2013-11-21 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置 |
| TWI429028B (zh) | 2006-03-31 | 2014-03-01 | Semiconductor Energy Lab | 非揮發性半導體記憶體裝置及其製造方法 |
| US7723778B2 (en) * | 2006-06-16 | 2010-05-25 | Macronix International Co., Ltd. | 2-bit assisted charge memory device and method for making the same |
| US7855417B2 (en) * | 2006-08-07 | 2010-12-21 | Ememory Technology Inc. | Non-volatile memory with a stable threshold voltage on SOI substrate |
| KR101169396B1 (ko) * | 2006-12-22 | 2012-07-30 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 동작 방법 |
| JP5149539B2 (ja) * | 2007-05-21 | 2013-02-20 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR20080113966A (ko) * | 2007-06-26 | 2008-12-31 | 삼성전자주식회사 | 비휘발성 기억 장치 및 그 제조 방법 |
| KR101192358B1 (ko) | 2007-07-31 | 2012-10-18 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 프로그래밍 방법 |
| FR2917533A1 (fr) * | 2007-11-14 | 2008-12-19 | Commissariat Energie Atomique | Substrat a couche de stockage de charges electriques enterree et procede de realisation |
| JP2009152498A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | 不揮発性半導体メモリ |
| US8031520B2 (en) * | 2008-08-21 | 2011-10-04 | Macronix International Co., Ltd. | Method for reading and programming a charge-trap memory device compensated for an array/second-bit/neighbor-bit effect |
| US8372714B2 (en) | 2010-06-28 | 2013-02-12 | Macronix International Co., Ltd. | Semiconductor device and method of manufacturing a semiconductor device |
| KR20120006218A (ko) * | 2010-07-12 | 2012-01-18 | 한국전자통신연구원 | 이중 게이트 구조의 비휘발성 메모리 트랜지스터 |
| FR2968132B1 (fr) * | 2010-11-26 | 2012-12-28 | Commissariat Energie Atomique | Dispositif mémoire multi-niveaux |
| KR101774511B1 (ko) * | 2010-12-17 | 2017-09-05 | 삼성전자주식회사 | 수직 채널 트랜지스터를 구비하는 반도체 장치 |
| US8859302B2 (en) | 2011-02-28 | 2014-10-14 | International Business Machines Corporation | Structure and method for adjusting threshold voltage of the array of transistors |
| US8796754B2 (en) * | 2011-06-22 | 2014-08-05 | Macronix International Co., Ltd. | Multi level programmable memory structure with multiple charge storage structures and fabricating method thereof |
| CN106298671A (zh) * | 2015-05-11 | 2017-01-04 | 联华电子股份有限公司 | 具sonos存储单元的非挥发性存储器的制造方法 |
| US10176859B2 (en) * | 2017-05-03 | 2019-01-08 | Globalfoundries Inc. | Non-volatile transistor element including a buried ferroelectric material based storage mechanism |
| US10319732B2 (en) * | 2017-06-14 | 2019-06-11 | Globalfoundries Inc. | Transistor element including a buried insulating layer having enhanced functionality |
| US11710775B2 (en) * | 2020-05-29 | 2023-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ferroelectric field effect transistor |
| CN112086516B (zh) * | 2020-08-10 | 2024-01-19 | 中国科学院微电子研究所 | 一种绝缘体上半导体结构及其抗总剂量辐照加固方法 |
| CN113035882A (zh) * | 2021-03-10 | 2021-06-25 | 山东大学 | 一种非挥发性半导体存储器的通用制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4173766A (en) | 1977-09-16 | 1979-11-06 | Fairchild Camera And Instrument Corporation | Insulated gate field-effect transistor read-only memory cell |
| US5359219A (en) * | 1992-12-04 | 1994-10-25 | Texas Instruments Incorporated | Silicon on insulator device comprising improved substrate doping |
| JP3794027B2 (ja) | 1993-08-06 | 2006-07-05 | ソニー株式会社 | Ｎａｎｄ型不揮発性半導体メモリ装置およびその製造方法 |
| JPH08172199A (ja) | 1994-12-20 | 1996-07-02 | Citizen Watch Co Ltd | 半導体装置とその製造方法 |
| US5656845A (en) * | 1995-03-08 | 1997-08-12 | Atmel Corporation | EEPROM on insulator |
| US5768192A (en) | 1996-07-23 | 1998-06-16 | Saifun Semiconductors, Ltd. | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping |
| JP2836613B2 (ja) | 1996-11-29 | 1998-12-14 | 日本電気株式会社 | 半導体不揮発性記憶素子、半導体不揮発性記憶回路及びその動作方法 |
| US6768165B1 (en) | 1997-08-01 | 2004-07-27 | Saifun Semiconductors Ltd. | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping |
| JP4810712B2 (ja) * | 1997-11-05 | 2011-11-09 | ソニー株式会社 | 不揮発性半導体記憶装置及びその読み出し方法 |
| JP2000091331A (ja) | 1998-09-07 | 2000-03-31 | Sony Corp | 絶縁膜の作製方法および半導体装置の製造方法 |
| US6081456A (en) | 1999-02-04 | 2000-06-27 | Tower Semiconductor Ltd. | Bit line control circuit for a memory array using 2-bit non-volatile memory cells |
| JP4823408B2 (ja) * | 2000-06-08 | 2011-11-24 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
| JP2002076336A (ja) * | 2000-09-01 | 2002-03-15 | Mitsubishi Electric Corp | 半導体装置およびｓｏｉ基板 |
| US6870225B2 (en) * | 2001-11-02 | 2005-03-22 | International Business Machines Corporation | Transistor structure with thick recessed source/drain structures and fabrication process of same |
| JP2003282744A (ja) * | 2002-03-22 | 2003-10-03 | Seiko Epson Corp | 不揮発性記憶装置 |
-
2002
- 2002-07-05 JP JP2002197062A patent/JP2004039965A/ja active Pending
- 2002-11-27 TW TW091134449A patent/TW567610B/zh not_active IP Right Cessation
- 2002-12-30 US US10/330,093 patent/US7157773B2/en not_active Expired - Lifetime
-
2003
- 2003-03-10 CN CNB03120161XA patent/CN1244157C/zh not_active Expired - Fee Related
- 2003-03-10 KR KR10-2003-0014771A patent/KR100528856B1/ko active IP Right Grant
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190932A (ja) * | 2004-12-29 | 2006-07-20 | Hynix Semiconductor Inc | チャージトラップインシュレータメモリ装置 |
| KR100866953B1 (ko) | 2006-08-02 | 2008-11-05 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| JP2008042206A (ja) * | 2006-08-04 | 2008-02-21 | Samsung Electronics Co Ltd | メモリ素子及びその製造方法 |
| KR100954018B1 (ko) | 2006-09-29 | 2010-04-20 | 가부시끼가이샤 도시바 | 반도체 메모리 디바이스 |
| JP2010087519A (ja) * | 2008-10-02 | 2010-04-15 | Samsung Electronics Co Ltd | 半導体素子とその製造及び動作方法 |
| JP2012064753A (ja) * | 2010-09-16 | 2012-03-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US9252291B2 (en) | 2010-09-16 | 2016-02-02 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| JP2013247143A (ja) * | 2012-05-23 | 2013-12-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2017143239A (ja) * | 2015-08-04 | 2017-08-17 | 株式会社半導体エネルギー研究所 | 半導体装置、および半導体装置の作成方法 |
| US11217668B2 (en) | 2015-08-04 | 2022-01-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200401432A (en) | 2004-01-16 |
| KR100528856B1 (ko) | 2005-11-16 |
| CN1244157C (zh) | 2006-03-01 |
| KR20040004041A (ko) | 2004-01-13 |
| US7157773B2 (en) | 2007-01-02 |
| TW567610B (en) | 2003-12-21 |
| CN1467851A (zh) | 2004-01-14 |
| US20040007734A1 (en) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100528856B1 (ko) | 불휘발성 반도체 기억장치 | |
| KR101004213B1 (ko) | 반도체 장치 | |
| US10229922B2 (en) | Methods of forming memory devices with isolation structures | |
| US6794712B1 (en) | Nonvolatile semiconductor memory device and process of production and write method thereof | |
| JP3710082B2 (ja) | メモリ・トランジスタを作成する方法 | |
| US5067108A (en) | Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate | |
| KR100274491B1 (ko) | 스페이서 플래쉬 셀 공정 | |
| TWI359496B (en) | Nonvolatile semiconductor memory device | |
| EP0812019B1 (en) | Single gate nonvolatile memory cell and method for accessing the same | |
| US20060202254A1 (en) | Multi-level flash memory cell capable of fast programming | |
| JP5524632B2 (ja) | 半導体記憶装置 | |
| JP2009054707A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100735929B1 (ko) | 낸드형 플래시 메모리 어레이 및 그 동작 방법 | |
| US6801456B1 (en) | Method for programming, erasing and reading a flash memory cell | |
| KR100706071B1 (ko) | 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법 | |
| JP2006019680A (ja) | 半導体記憶装置およびその製造方法並びに携帯電子機器 | |
| JPH031574A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2000208649A (ja) | シリコン・オン・インシュレ―タ不揮発性ランダム・アクセス・メモリ・デバイス | |
| US20080090365A1 (en) | Electrically erasable programmable read only memory (eeprom) cell | |
| JP4854375B2 (ja) | 半導体記憶装置及びその製造方法、並びに携帯電子機器 | |
| US8189385B2 (en) | Nonvolatile semiconductor memory device, method for manufacturing the same, and nonvolatile memory array | |
| JP2544569B2 (ja) | 半導体記憶装置 | |
| JP2004342881A (ja) | 半導体記憶装置および半導体装置およびｉｃカードおよび携帯電子機器および半導体記憶装置の製造方法 | |
| JP5236910B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2004342852A (ja) | 半導体記憶装置及びその製造方法、半導体装置、携帯電子機器、並びにｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |