JP4786836B2 - 配線接続部設計方法及び半導体装置 - Google Patents
配線接続部設計方法及び半導体装置 Download PDFInfo
- Publication number
- JP4786836B2 JP4786836B2 JP2001272228A JP2001272228A JP4786836B2 JP 4786836 B2 JP4786836 B2 JP 4786836B2 JP 2001272228 A JP2001272228 A JP 2001272228A JP 2001272228 A JP2001272228 A JP 2001272228A JP 4786836 B2 JP4786836 B2 JP 4786836B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- vias
- virtual
- wirings
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Geometry (AREA)
- Evolutionary Computation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、相互に異なる配線層の配線同士を複数のスタックビアで電気的に接続する配線接続部設計方法及びその配線接続部設計方法により設計された配線接続部を有する半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化がより一層加速され、それに伴って半導体装置の配線も微細化及び多層化が促進されている。多層構造の配線層を有する半導体装置では、複数の配線層にわたって電気的な接続を行うためのビア（スタックビア）が必要になる。
【０００３】
図６は、多層構造の配線層を有する従来の半導体装置の配線部を示す平面図、図７は図６のＩ−Ｉ線による縦断面図、図８は図７のII−II線の位置における横断面図である。但し、図７では、配線５１Ａよりも下の絶縁層及び半導体基板の図示を省略している。
【０００４】
図６では、所定の素子（セル）が形成された半導体基板５０の上に、絶縁層６０を介して積層された４層の配線層を示している。
【０００５】
ここでは、半導体基板５０に近いほうの配線層から順に、第１の配線層、第２の配線層、第３の配線層、第４の配線層という。第１及び第３の配線層には主に水平方向（Ｘ方向）に走る配線５１Ａ，５３Ａが形成され、第２及び第４の配線層には主に垂直方向（Ｙ方向）に走る配線５２Ａ，５４Ａが形成される。これらの配線５１Ａ，５２Ａ，５３Ａ，５４Ａの幅や配線間隔は、設計規約（デザインルール）にしたがって決定される。
【０００６】
異なる配線層の配線は、配線層間に設けられた絶縁層６０を貫通するビア６１を介して電気的に接続される。ビア６１の大きさも、設計規約にしたがって決められる。なお、ビア６１には、配線と配線とを接続するものと、半導体基板５０に形成された素子（セル）と配線とを接続するものとがある。
【０００７】
例えば、配線層が相互に異なる２本の細幅の配線の場合には、１個のビア６１により電気的に接続される。しかし、配線５４Ａ，５１Ａのように太幅の配線同士を接続する場合には、図７，図８に示すように配線５４Ａ，５１Ａが交差する部分全体に、設計規約で決まる大きさのビア６１を、設計規約で決まる間隔で均一に配置する。また、複数の配線層にわたって電気的接続をとる場合は、この図７，図８に示すように、配線５４Ａと配線５１Ａとの間の配線層（第２及び第３の配線層）に、配線５４Ａ，５１Ａが交差する領域全体にわたってパッド６２を設け、これらのパッド６２を介してビア６１を上下方向に積み上げるように配置する。
【０００８】
一般的に、各配線層の配線の幅や配線パターン、及びビアの大きさ、位置及び数等は、半導体装置用レイアウトＣＡＤ（Computer-Aided Design ）ツールにより設計される。また、設計規約は、製造プロセス上の制約や、半導体装置に要求される電気的仕様などにより決まる。図７に示すように上下方向に積み重ねたビアをスタックビアという。
【０００９】
【発明が解決しようとする課題】
本願発明者らは、上述した構造の配線接続部を有する従来の半導体装置には、以下に示す問題点があると考えている。
【００１０】
上述したように、従来の半導体装置では、太幅の配線同士を電気的に接続する場合に、配線の交差する領域全体にわたって多数のスタックビアを均一に配置する。このため、例えば、第１配線層の太幅の配線５１Ａと第４配線層の太幅の配線５４Ａとを接続する場合に、図６に示すように配線５１Ａ，５４Ａが交差する領域に他の配線を通すことができず、この領域を迂回するようにして他の配線を配置することが必要になる。図６に示す例では、矢印を付した配線が、配線５１Ａと配線５４Ａとを接続するためのスタックビアが存在するために、配線５１Ａと配線５４Ａとの交差部（配線接続部）を迂回するように配置された配線である。
【００１１】
このように、従来の半導体装置では太幅の配線同士の接続領域を迂回するように他の配線を配置する必要があるので、配線が長くなって電気的な特性の劣化の原因になるとともに、配線設計時の自由度が低下する。配線設計時の自由度が低くなると配線層の層数を更に増加しなければならないこともあり、製造コストの増加や製造歩留まりの低下を招く。
【００１２】
本発明は、配線接続部に要求される電気的仕様を満足させながら、配線設計時の自由度を向上できる配線接続部設計方法及び半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の配線接続部設計方法は、半導体基板の上方の相互に異なる配線層に形成される第１の配線と第２の配線との配線接続部の設計方法において、前記第１の配線と前記第２の配線との間に流れる電流量を基に前記第１の配線と前記第２の配線との接続に必要なスタックビアの数を決める工程と、前記スタックビアの数を基に仮想配線の本数を決める工程と、前記第１の配線の上方の前記第２の配線の形成領域内に前記仮想配線を配置する工程と、前記第１の配線と前記仮想配線とが交差する部分にスタックビアを生成する工程と、前記仮想配線を削除する工程と、前記第２の配線を生成する工程とを有することを特徴とする。
【００１４】
本発明の配線接続部設計方法においては、まず、第１の配線と第２の配線との間に流れる電流量を見積る。これは、例えば半導体基板に形成される素子の電気的仕様により決まる。
【００１５】
その後、第１の配線と第２の配線との間に流れる電流量を基に、第１の配線と第２の配線との接続に必要なスタックビアの数を決める。１つのスタックビアに流すことができる電流量は設計規約で決まっているので、第１の配線と第２の配線との接続に必要なスタックビアの数は計算により求めることができる。
【００１６】
次に、スタックビアの数を基に、仮想配線の本数を決める。仮想配線は、スタックビアの位置を決めるために一時的に導入する配線である。本発明では、仮想配線と第１の配線との交差部にスタックビアを配置するが、１本の仮想配線に対して何個のスタックビアを配置するのかは、第１の配線の幅と設計規約とにより決まる。
【００１７】
上記工程で仮想配線の本数が決まった後、第１の配線の上方の第２の配線の形成領域内に、これらの仮想配線を配置する。この場合、第２の配線の形成領域内に仮想配線を等間隔で均一に配置してもよいし、第２の配線の形成領域の端部から設計規約で決まる最小間隔で仮想配線を配置することによって中央部に大きな空間が形成されるようにしてもよい。また、スタックビア間を通る他の配線（第３の配線）の経路（トラック）を考慮して仮想配線の位置を決めてもよい。第３の配線の経路は設計規約により定義される。
【００１８】
次に、第１の配線と仮想配線との交差する部分にスタックビアを生成する。このようにして、スタックビアの位置が決まる。
【００１９】
その後、仮想配線を削除して、第２の配線を所定の位置に生成する。これにより、第１の配線と第２の配線との接続部の設計が完了する。
【００２０】
本発明においては、上記のようにしてスタックビアの数及び位置を決めるので、第１の配線と第２の配線との接続部における電気的要求を満足させることができるだけでなく、スタックビアの間に他の配線を通すことが可能になり、配線設計時の自由度が従来に比べて大幅に向上する。これにより、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になる。
【００２１】
本発明の半導体装置は、半導体基板と、前記半導体基板上に絶縁層を介して順番に積層された第１、第２及び第３の配線層とを有する半導体装置において、前記第１の配線層内の第１の配線と前記第３の配線層内の第３の配線との交差部に配置されて前記第１の配線と前記第３の配線とを電気的に接続する複数のスタックビアと、前記第２の配線層内に形成されて前記複数のスタックビアの間を通る第２の配線とを有し、前記複数のスタックビアを前記第３の配線の幅方向の両端近傍に設計規約で決まる最小の間隔で配置し、前記第３の配線の幅方向の中央部に前記第２の配線を配置可能な空間を設け、前記複数のスタックビアは、前記第２の配線層内の各々のスタックビアに対応する位置にそれぞれ形成されたパッドを含み、前記第２の配線は、前記複数のパッドの間の領域に形成されたことを特徴とする。
【００２２】
本発明の半導体装置は、第１の配線と第３の配線とを電気的に接続する複数のスタックビアの間を通る第２の配線が形成されている。この場合、スタックビアの数が、スタックビア１個当たりの許容電流値と、第１の配線と第２の配線との間を流れる電流量とにより設定されていることが必要である。
【００２３】
このように、スタックビアの間に配線を通すことにより、配線設計時の自由度が高くなり、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２５】
図１は本発明の実施の形態の半導体装置の配線部を示す平面図、図２は図１のIII −III 線による縦断面図、図３は図２のIV−IV線の位置における横断面図である。但し、図２では配線１Ａよりも下の絶縁層及び半導体基板の図示を省略している。
【００２６】
図１では、所定の素子（セル）が形成された半導体基板１０の上に、絶縁層を介して積層された４層の配線層を示している。但し、この図１では４層の配線層のみを図示しているが、これらの配線層の上又は下に他の配線層が形成されていてもよい。
【００２７】
本実施の形態では、これら４層の配線層を半導体基板１０に近いほうの配線層から順に、第１の配線層、第２の配線層、第３の配線層、第４の配線層という。また、第２の配線層及び第３の配線層を、中間配線層ともいう。
【００２８】
第１及び第３の配線層には、主に水平方向（Ｘ方向）に走る配線１Ａ，３Ａが形成され、第２及び第４の配線層には、主に垂直方向（Ｙ方向）に走る配線２Ａ，４Ａが形成される。これらの配線１Ａ，２Ａ，３Ａ，４Ａの幅や配線間隔は、設計規約にしたがって決定される。また、設計規約は、製造プロセス上の制約や、半導体装置に要求される電気的仕様などにより決まる。
【００２９】
異なる配線層の配線は、配線層間に設けられた絶縁層を貫通するビア１１により電気的に接続される。ビア１１の大きさも、設計規約に従って決められる。なお、ビア１１には、配線と配線とを接続するものと、半導体基板１０に形成された素子（セル）と配線とを接続するものとがある。
【００３０】
例えば、信号線のように比較的小さな電流しか流れない細幅の配線の場合は、１個のビア１１により他の配線と接続される。複数の配線層にわたって電気的接続をとる場合は、スタックビアが用いられる。電源線のように比較的大きな電流が流れる太幅の配線は、複数のスタックビアにより他の配線と接続される。配線層が２層以上異なる太幅の配線同士の接続の場合、スタックビアの位置は後述する設計方法で決められ、スタックビア間に中間配線層の配線を通すことが可能な空間が設けられる。
【００３１】
以下、図１中のIII −III 線の位置における配線４Ａと配線１Ａとの接続部の設計方法について、図４に示すフローチャート、及び図５（ａ）〜（ｄ）に示す模式図を参照して説明する。
【００３２】
まず、配線１Ａと配線４Ａとの接続部を設計する場合、半導体基板１０に形成される素子の仕様から、これら２本の配線１Ａ，４Ａに流れる電流量を見積る（ステップＳ１１）。ここでは、配線４Ａから配線１Ａに流れる電流量の最大値（許容電流値）をＩL とする。
【００３３】
次に、配線１Ａと配線４Ａとの接続に必要なスタックビアの数を決める（ステップＳ１２）。設計規約で決められたスタックビア１個当たりの最大電流量（許容電流値）をＩVIA とすると、配線１Ａと配線４Ａとの接続に必要なスタックビアの数は、下記（１）式により求まる。
【００３４】
ｎ＝ＩL ／ＩVIA …（１）
但し、（１）式において、小数点以下は切り上げとする。
【００３５】
スタックビアの構造（ビアの大きさ、ビアとビアとの間のパッドの大きさ及びスタックビア間の間隔など）は、設計規約に基づいて作成されたＣＡＤツールのライブラリによって決められている。また、配線の幅に応じて、配線の幅方向に並ぶスタックビアの数ｍも、設計規約で決まっている。
【００３６】
その後、ビアの位置を決定するために用いる仮想配線の本数ｘを、下記（２）式により決める（ステップＳ１３）。
【００３７】
ｘ＝ｎ／ｍ …（２）
但し、（２）式において、小数点以下は切り上げとする。
【００３８】
次に、仮想配線を、配線１Ａの上方の配線４Ａの形成領域内に配置する（ステップＳ１４）。本実施の形態では、仮想配線の幅はスタックビアの幅と同じとする。但し、本発明ではこれに限定されず、仮想配線の幅は、設計規約で決まるスタックビアが配置可能な幅であればよい。
【００３９】
また、配線４Ａの形成領域内であれば、それぞれの仮想配線の間隔を均等にしてもよく、配線４Ａの幅方向の両端部近傍に仮想配線を設計規約で決まる最小の間隔で配置して、中央部に大きな空間ができるようにしてもよい。ここでは、図５（ａ）に示すように、仮想配線４Ｂの本数が（２）式の計算の結果４本に決まり、これらの下層配線４Ｂを、配線１Ａの上方の配線４Ａの形成領域内に均一の間隔で配置するものとする。
【００４０】
次に、仮想配線４Ｂと配線１Ａとが交差するところにスタックビア１４を生成する（ステップＳ１５）。図５（ｂ）では、仮想配線４Ｂと配線１Ａとの交差部５をハッチングで示しているが、実際には図３に示すように、配線１Ａの幅に応じた数のスタックビア１４が生成される。この例では、１つの交差部（仮想配線４Ｂと配線１Ａとの交差部５）に対し、配線１Ａの延びる方向に並ぶスタックビア１４の数は２（ｍ＝２）としている。
【００４１】
なお、中間配線層にはスタックビア１４の生成に伴って、上下のビア１２間を接続するためのパッド１５が生成される。このパッド１５は、従来と異なり、配線４Ａと配線１Ａとの交差部全体に生成するのではなく、仮想配線４Ｂと配線１Ａとの交差部毎に生成される。
【００４２】
このようにしてスタックビア１４の数及び位置が決定したら、図５（ｃ）に示すように仮想配線４Ｂを削除する（ステップＳ１６）。次いで、図５（ｄ）に示すように、所定の位置に太幅の配線４Ａを生成する（ステップＳ１７）。
【００４３】
このようにして配線１Ａと配線４Ａとの接続部の設計が完了した後、必要に応じて、中間配線層にスタックビア１４及びパッド１５の間を通る配線を生成する。図２，図３では、第２の配線層の配線２Ａがスタックビア１４間の領域（パッド１５間）に形成されている。
【００４４】
本実施の形態によれば、配線間に流れる電流量に応じてスタックビアの数を決めるので、配線接続部に要求される電気的仕様を満足することができる。そして、太幅の配線間の接続部のスタックビアの数を必要十分な数とし、配線接続部の領域内に他の配線を通すことが可能な空間を設けるので、配線接続部を迂回するように中間配線層の配線を生成する必要がなくなる。これにより、例えば図１に示すように、中間層の配線パターンが単純化されて、従来に比べて配線設計時の自由度が著しく向上する。また、配線設計時の自由度が高くなることによって、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になるという効果が得られる。
【００４５】
【発明の効果】
以上説明したように、本発明の配線接続部設計方法によれば、第１の配線と第２の配線との間に流れる電流量を基に第１の配線と第２の配線との接続に必要なスタックビアの数を決め、そのスタックビアの数を基に仮想配線の本数を決めて、第１の配線の上方の前記第２の配線の形成領域に仮想配線を配置し、第１の配線と仮想配線とが交差する部分にスタックビアを生成するので、第１の配線と第２の配線との接続部における電気的要求を満足させるだけでなく、スタックビア間に他の配線を通すことが可能になり、配線設計時の自由度が従来に比べて大幅に向上する。これにより、配線層の削減による低コスト化や、半導体装置のより一層の高集積化が可能になるという効果を奏する。
【００４６】
また、本発明の半導体装置によれば、第１の配線と第３の配線とを電気的に接続する複数のスタックビアの間を通る第２の配線が形成されているので、配線設計時の自由度が高くなり、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になる。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態の半導体装置の配線部を示す平面図である。
【図２】図２は図１のIII −III 線による縦断面図である。
【図３】図３は図２のIV−IV線の位置における横断面図である。
【図４】図４は本発明の実施の形態の配線接続部設計方法を示すフローチャートである。
【図５】図５は本発明の実施の形態の配線接続部設計方法を示す模式図である。
【図６】図６は、多層構造の配線層を有する従来の半導体装置の配線部を示す平面図である。
【図７】図７は図６のＩ−Ｉ線による縦断面図である。
【図８】図８は図７のII−II線の位置における横断面図である。
【符号の説明】
１０，５０…半導体基板、
１Ａ，５１Ａ…第１の配線層の配線、
２Ａ，５２Ａ…第２の配線層の配線、
３Ａ，５３Ａ…第３の配線層の配線、
４Ａ，５４Ａ…第４の配線層の配線、
４Ｂ…仮想配線、
５…配線の交差部、
１１，６１…ビア、
１４…スタックビア、
１５，６２…パッド、
２０…絶縁層。
【発明の属する技術分野】
本発明は、相互に異なる配線層の配線同士を複数のスタックビアで電気的に接続する配線接続部設計方法及びその配線接続部設計方法により設計された配線接続部を有する半導体装置に関する。
【０００２】
【従来の技術】
近年、半導体装置の高集積化がより一層加速され、それに伴って半導体装置の配線も微細化及び多層化が促進されている。多層構造の配線層を有する半導体装置では、複数の配線層にわたって電気的な接続を行うためのビア（スタックビア）が必要になる。
【０００３】
図６は、多層構造の配線層を有する従来の半導体装置の配線部を示す平面図、図７は図６のＩ−Ｉ線による縦断面図、図８は図７のII−II線の位置における横断面図である。但し、図７では、配線５１Ａよりも下の絶縁層及び半導体基板の図示を省略している。
【０００４】
図６では、所定の素子（セル）が形成された半導体基板５０の上に、絶縁層６０を介して積層された４層の配線層を示している。
【０００５】
ここでは、半導体基板５０に近いほうの配線層から順に、第１の配線層、第２の配線層、第３の配線層、第４の配線層という。第１及び第３の配線層には主に水平方向（Ｘ方向）に走る配線５１Ａ，５３Ａが形成され、第２及び第４の配線層には主に垂直方向（Ｙ方向）に走る配線５２Ａ，５４Ａが形成される。これらの配線５１Ａ，５２Ａ，５３Ａ，５４Ａの幅や配線間隔は、設計規約（デザインルール）にしたがって決定される。
【０００６】
異なる配線層の配線は、配線層間に設けられた絶縁層６０を貫通するビア６１を介して電気的に接続される。ビア６１の大きさも、設計規約にしたがって決められる。なお、ビア６１には、配線と配線とを接続するものと、半導体基板５０に形成された素子（セル）と配線とを接続するものとがある。
【０００７】
例えば、配線層が相互に異なる２本の細幅の配線の場合には、１個のビア６１により電気的に接続される。しかし、配線５４Ａ，５１Ａのように太幅の配線同士を接続する場合には、図７，図８に示すように配線５４Ａ，５１Ａが交差する部分全体に、設計規約で決まる大きさのビア６１を、設計規約で決まる間隔で均一に配置する。また、複数の配線層にわたって電気的接続をとる場合は、この図７，図８に示すように、配線５４Ａと配線５１Ａとの間の配線層（第２及び第３の配線層）に、配線５４Ａ，５１Ａが交差する領域全体にわたってパッド６２を設け、これらのパッド６２を介してビア６１を上下方向に積み上げるように配置する。
【０００８】
一般的に、各配線層の配線の幅や配線パターン、及びビアの大きさ、位置及び数等は、半導体装置用レイアウトＣＡＤ（Computer-Aided Design ）ツールにより設計される。また、設計規約は、製造プロセス上の制約や、半導体装置に要求される電気的仕様などにより決まる。図７に示すように上下方向に積み重ねたビアをスタックビアという。
【０００９】
【発明が解決しようとする課題】
本願発明者らは、上述した構造の配線接続部を有する従来の半導体装置には、以下に示す問題点があると考えている。
【００１０】
上述したように、従来の半導体装置では、太幅の配線同士を電気的に接続する場合に、配線の交差する領域全体にわたって多数のスタックビアを均一に配置する。このため、例えば、第１配線層の太幅の配線５１Ａと第４配線層の太幅の配線５４Ａとを接続する場合に、図６に示すように配線５１Ａ，５４Ａが交差する領域に他の配線を通すことができず、この領域を迂回するようにして他の配線を配置することが必要になる。図６に示す例では、矢印を付した配線が、配線５１Ａと配線５４Ａとを接続するためのスタックビアが存在するために、配線５１Ａと配線５４Ａとの交差部（配線接続部）を迂回するように配置された配線である。
【００１１】
このように、従来の半導体装置では太幅の配線同士の接続領域を迂回するように他の配線を配置する必要があるので、配線が長くなって電気的な特性の劣化の原因になるとともに、配線設計時の自由度が低下する。配線設計時の自由度が低くなると配線層の層数を更に増加しなければならないこともあり、製造コストの増加や製造歩留まりの低下を招く。
【００１２】
本発明は、配線接続部に要求される電気的仕様を満足させながら、配線設計時の自由度を向上できる配線接続部設計方法及び半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明の配線接続部設計方法は、半導体基板の上方の相互に異なる配線層に形成される第１の配線と第２の配線との配線接続部の設計方法において、前記第１の配線と前記第２の配線との間に流れる電流量を基に前記第１の配線と前記第２の配線との接続に必要なスタックビアの数を決める工程と、前記スタックビアの数を基に仮想配線の本数を決める工程と、前記第１の配線の上方の前記第２の配線の形成領域内に前記仮想配線を配置する工程と、前記第１の配線と前記仮想配線とが交差する部分にスタックビアを生成する工程と、前記仮想配線を削除する工程と、前記第２の配線を生成する工程とを有することを特徴とする。
【００１４】
本発明の配線接続部設計方法においては、まず、第１の配線と第２の配線との間に流れる電流量を見積る。これは、例えば半導体基板に形成される素子の電気的仕様により決まる。
【００１５】
その後、第１の配線と第２の配線との間に流れる電流量を基に、第１の配線と第２の配線との接続に必要なスタックビアの数を決める。１つのスタックビアに流すことができる電流量は設計規約で決まっているので、第１の配線と第２の配線との接続に必要なスタックビアの数は計算により求めることができる。
【００１６】
次に、スタックビアの数を基に、仮想配線の本数を決める。仮想配線は、スタックビアの位置を決めるために一時的に導入する配線である。本発明では、仮想配線と第１の配線との交差部にスタックビアを配置するが、１本の仮想配線に対して何個のスタックビアを配置するのかは、第１の配線の幅と設計規約とにより決まる。
【００１７】
上記工程で仮想配線の本数が決まった後、第１の配線の上方の第２の配線の形成領域内に、これらの仮想配線を配置する。この場合、第２の配線の形成領域内に仮想配線を等間隔で均一に配置してもよいし、第２の配線の形成領域の端部から設計規約で決まる最小間隔で仮想配線を配置することによって中央部に大きな空間が形成されるようにしてもよい。また、スタックビア間を通る他の配線（第３の配線）の経路（トラック）を考慮して仮想配線の位置を決めてもよい。第３の配線の経路は設計規約により定義される。
【００１８】
次に、第１の配線と仮想配線との交差する部分にスタックビアを生成する。このようにして、スタックビアの位置が決まる。
【００１９】
その後、仮想配線を削除して、第２の配線を所定の位置に生成する。これにより、第１の配線と第２の配線との接続部の設計が完了する。
【００２０】
本発明においては、上記のようにしてスタックビアの数及び位置を決めるので、第１の配線と第２の配線との接続部における電気的要求を満足させることができるだけでなく、スタックビアの間に他の配線を通すことが可能になり、配線設計時の自由度が従来に比べて大幅に向上する。これにより、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になる。
【００２１】
本発明の半導体装置は、半導体基板と、前記半導体基板上に絶縁層を介して順番に積層された第１、第２及び第３の配線層とを有する半導体装置において、前記第１の配線層内の第１の配線と前記第３の配線層内の第３の配線との交差部に配置されて前記第１の配線と前記第３の配線とを電気的に接続する複数のスタックビアと、前記第２の配線層内に形成されて前記複数のスタックビアの間を通る第２の配線とを有し、前記複数のスタックビアを前記第３の配線の幅方向の両端近傍に設計規約で決まる最小の間隔で配置し、前記第３の配線の幅方向の中央部に前記第２の配線を配置可能な空間を設け、前記複数のスタックビアは、前記第２の配線層内の各々のスタックビアに対応する位置にそれぞれ形成されたパッドを含み、前記第２の配線は、前記複数のパッドの間の領域に形成されたことを特徴とする。
【００２２】
本発明の半導体装置は、第１の配線と第３の配線とを電気的に接続する複数のスタックビアの間を通る第２の配線が形成されている。この場合、スタックビアの数が、スタックビア１個当たりの許容電流値と、第１の配線と第２の配線との間を流れる電流量とにより設定されていることが必要である。
【００２３】
このように、スタックビアの間に配線を通すことにより、配線設計時の自由度が高くなり、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になる。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２５】
図１は本発明の実施の形態の半導体装置の配線部を示す平面図、図２は図１のIII −III 線による縦断面図、図３は図２のIV−IV線の位置における横断面図である。但し、図２では配線１Ａよりも下の絶縁層及び半導体基板の図示を省略している。
【００２６】
図１では、所定の素子（セル）が形成された半導体基板１０の上に、絶縁層を介して積層された４層の配線層を示している。但し、この図１では４層の配線層のみを図示しているが、これらの配線層の上又は下に他の配線層が形成されていてもよい。
【００２７】
本実施の形態では、これら４層の配線層を半導体基板１０に近いほうの配線層から順に、第１の配線層、第２の配線層、第３の配線層、第４の配線層という。また、第２の配線層及び第３の配線層を、中間配線層ともいう。
【００２８】
第１及び第３の配線層には、主に水平方向（Ｘ方向）に走る配線１Ａ，３Ａが形成され、第２及び第４の配線層には、主に垂直方向（Ｙ方向）に走る配線２Ａ，４Ａが形成される。これらの配線１Ａ，２Ａ，３Ａ，４Ａの幅や配線間隔は、設計規約にしたがって決定される。また、設計規約は、製造プロセス上の制約や、半導体装置に要求される電気的仕様などにより決まる。
【００２９】
異なる配線層の配線は、配線層間に設けられた絶縁層を貫通するビア１１により電気的に接続される。ビア１１の大きさも、設計規約に従って決められる。なお、ビア１１には、配線と配線とを接続するものと、半導体基板１０に形成された素子（セル）と配線とを接続するものとがある。
【００３０】
例えば、信号線のように比較的小さな電流しか流れない細幅の配線の場合は、１個のビア１１により他の配線と接続される。複数の配線層にわたって電気的接続をとる場合は、スタックビアが用いられる。電源線のように比較的大きな電流が流れる太幅の配線は、複数のスタックビアにより他の配線と接続される。配線層が２層以上異なる太幅の配線同士の接続の場合、スタックビアの位置は後述する設計方法で決められ、スタックビア間に中間配線層の配線を通すことが可能な空間が設けられる。
【００３１】
以下、図１中のIII −III 線の位置における配線４Ａと配線１Ａとの接続部の設計方法について、図４に示すフローチャート、及び図５（ａ）〜（ｄ）に示す模式図を参照して説明する。
【００３２】
まず、配線１Ａと配線４Ａとの接続部を設計する場合、半導体基板１０に形成される素子の仕様から、これら２本の配線１Ａ，４Ａに流れる電流量を見積る（ステップＳ１１）。ここでは、配線４Ａから配線１Ａに流れる電流量の最大値（許容電流値）をＩL とする。
【００３３】
次に、配線１Ａと配線４Ａとの接続に必要なスタックビアの数を決める（ステップＳ１２）。設計規約で決められたスタックビア１個当たりの最大電流量（許容電流値）をＩVIA とすると、配線１Ａと配線４Ａとの接続に必要なスタックビアの数は、下記（１）式により求まる。
【００３４】
ｎ＝ＩL ／ＩVIA …（１）
但し、（１）式において、小数点以下は切り上げとする。
【００３５】
スタックビアの構造（ビアの大きさ、ビアとビアとの間のパッドの大きさ及びスタックビア間の間隔など）は、設計規約に基づいて作成されたＣＡＤツールのライブラリによって決められている。また、配線の幅に応じて、配線の幅方向に並ぶスタックビアの数ｍも、設計規約で決まっている。
【００３６】
その後、ビアの位置を決定するために用いる仮想配線の本数ｘを、下記（２）式により決める（ステップＳ１３）。
【００３７】
ｘ＝ｎ／ｍ …（２）
但し、（２）式において、小数点以下は切り上げとする。
【００３８】
次に、仮想配線を、配線１Ａの上方の配線４Ａの形成領域内に配置する（ステップＳ１４）。本実施の形態では、仮想配線の幅はスタックビアの幅と同じとする。但し、本発明ではこれに限定されず、仮想配線の幅は、設計規約で決まるスタックビアが配置可能な幅であればよい。
【００３９】
また、配線４Ａの形成領域内であれば、それぞれの仮想配線の間隔を均等にしてもよく、配線４Ａの幅方向の両端部近傍に仮想配線を設計規約で決まる最小の間隔で配置して、中央部に大きな空間ができるようにしてもよい。ここでは、図５（ａ）に示すように、仮想配線４Ｂの本数が（２）式の計算の結果４本に決まり、これらの下層配線４Ｂを、配線１Ａの上方の配線４Ａの形成領域内に均一の間隔で配置するものとする。
【００４０】
次に、仮想配線４Ｂと配線１Ａとが交差するところにスタックビア１４を生成する（ステップＳ１５）。図５（ｂ）では、仮想配線４Ｂと配線１Ａとの交差部５をハッチングで示しているが、実際には図３に示すように、配線１Ａの幅に応じた数のスタックビア１４が生成される。この例では、１つの交差部（仮想配線４Ｂと配線１Ａとの交差部５）に対し、配線１Ａの延びる方向に並ぶスタックビア１４の数は２（ｍ＝２）としている。
【００４１】
なお、中間配線層にはスタックビア１４の生成に伴って、上下のビア１２間を接続するためのパッド１５が生成される。このパッド１５は、従来と異なり、配線４Ａと配線１Ａとの交差部全体に生成するのではなく、仮想配線４Ｂと配線１Ａとの交差部毎に生成される。
【００４２】
このようにしてスタックビア１４の数及び位置が決定したら、図５（ｃ）に示すように仮想配線４Ｂを削除する（ステップＳ１６）。次いで、図５（ｄ）に示すように、所定の位置に太幅の配線４Ａを生成する（ステップＳ１７）。
【００４３】
このようにして配線１Ａと配線４Ａとの接続部の設計が完了した後、必要に応じて、中間配線層にスタックビア１４及びパッド１５の間を通る配線を生成する。図２，図３では、第２の配線層の配線２Ａがスタックビア１４間の領域（パッド１５間）に形成されている。
【００４４】
本実施の形態によれば、配線間に流れる電流量に応じてスタックビアの数を決めるので、配線接続部に要求される電気的仕様を満足することができる。そして、太幅の配線間の接続部のスタックビアの数を必要十分な数とし、配線接続部の領域内に他の配線を通すことが可能な空間を設けるので、配線接続部を迂回するように中間配線層の配線を生成する必要がなくなる。これにより、例えば図１に示すように、中間層の配線パターンが単純化されて、従来に比べて配線設計時の自由度が著しく向上する。また、配線設計時の自由度が高くなることによって、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になるという効果が得られる。
【００４５】
【発明の効果】
以上説明したように、本発明の配線接続部設計方法によれば、第１の配線と第２の配線との間に流れる電流量を基に第１の配線と第２の配線との接続に必要なスタックビアの数を決め、そのスタックビアの数を基に仮想配線の本数を決めて、第１の配線の上方の前記第２の配線の形成領域に仮想配線を配置し、第１の配線と仮想配線とが交差する部分にスタックビアを生成するので、第１の配線と第２の配線との接続部における電気的要求を満足させるだけでなく、スタックビア間に他の配線を通すことが可能になり、配線設計時の自由度が従来に比べて大幅に向上する。これにより、配線層の削減による低コスト化や、半導体装置のより一層の高集積化が可能になるという効果を奏する。
【００４６】
また、本発明の半導体装置によれば、第１の配線と第３の配線とを電気的に接続する複数のスタックビアの間を通る第２の配線が形成されているので、配線設計時の自由度が高くなり、配線層数の削減による低コスト化や、半導体装置のより一層の高集積化が可能になる。
【図面の簡単な説明】
【図１】図１は本発明の実施の形態の半導体装置の配線部を示す平面図である。
【図２】図２は図１のIII −III 線による縦断面図である。
【図３】図３は図２のIV−IV線の位置における横断面図である。
【図４】図４は本発明の実施の形態の配線接続部設計方法を示すフローチャートである。
【図５】図５は本発明の実施の形態の配線接続部設計方法を示す模式図である。
【図６】図６は、多層構造の配線層を有する従来の半導体装置の配線部を示す平面図である。
【図７】図７は図６のＩ−Ｉ線による縦断面図である。
【図８】図８は図７のII−II線の位置における横断面図である。
【符号の説明】
１０，５０…半導体基板、
１Ａ，５１Ａ…第１の配線層の配線、
２Ａ，５２Ａ…第２の配線層の配線、
３Ａ，５３Ａ…第３の配線層の配線、
４Ａ，５４Ａ…第４の配線層の配線、
４Ｂ…仮想配線、
５…配線の交差部、
１１，６１…ビア、
１４…スタックビア、
１５，６２…パッド、
２０…絶縁層。
Claims (5)
- 半導体基板の上方の相互に異なる配線層に形成される第１の配線と第２の配線との配線接続部設計方法において、
前記第１の配線と前記第２の配線との間に流れる電流量を基に前記第１の配線と前記第２の配線との接続に必要なスタックビアの数を決める工程と、
前記スタックビアの数を基に仮想配線の本数を決める工程と、前記第１の配線の上方の前記第２の配線の形成領域内に前記仮想配線を複数本配置する工程と、
前記第１の配線と前記複数の仮想配線とが交差する部分に複数のスタックビアを生成する工程と、
前記仮想配線を削除する工程と、
前記第２の配線を生成する工程とを有することを特徴とする配線接続部設計方法。 - 前記第１の配線及び前記第２の配線の間の前記複数のスタックビアに対応する位置に、それぞれパッドを生成することを特徴とする請求項１に記載の配線接続部設計方法。
- 前記複数のスタックビアの間を通る第３の配線を生成することを特徴とする請求項１に記載の配線接続部設計方法。
- 前記第２の配線の形成領域内に前記仮想配線を一定の間隔で均一に配置することを特徴とする請求項１に記載の配線接続部設計方法。
- 半導体基板と、前記半導体基板上に絶縁層を介して順番に積層された第１、第２及び第３の配線層とを有する半導体装置において、
前記第１の配線層内の第１の配線と前記第３の配線層内の第３の配線との交差部に配置されて前記第１の配線と前記第３の配線とを電気的に接続する複数のスタックビアと、
前記第２の配線層内に形成されて前記複数のスタックビアの間を通る第２の配線とを有し、
前記複数のスタックビアを前記第３の配線の幅方向の両端近傍に設計規約で決まる最小の間隔で配置し、前記第３の配線の幅方向の中央部に前記第２の配線を配置可能な空間を設け、前記複数のスタックビアは、前記第２の配線層内の各々のスタックビアに対応する位置にそれぞれ形成されたパッドを含み、前記第２の配線は、前記複数のパッドの間の領域に形成されたことを特徴とする半導体装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272228A JP4786836B2 (ja) | 2001-09-07 | 2001-09-07 | 配線接続部設計方法及び半導体装置 |
| EP02251877A EP1291793A3 (en) | 2001-09-07 | 2002-03-15 | Method for designing wiring connecting section and semiconductor device |
| US10/097,871 US7005746B2 (en) | 2001-09-07 | 2002-03-15 | Method for designing wiring connecting section and semiconductor device |
| KR1020020014458A KR100740963B1 (ko) | 2001-09-07 | 2002-03-18 | 배선 접속부 설계 방법 및 반도체 장치 |
| TW091105099A TW533545B (en) | 2001-09-07 | 2002-03-18 | Method for designing wiring connecting section and semiconductor device |
| CNB021059772A CN1207772C (zh) | 2001-09-07 | 2002-04-12 | 设计布线连接部分的方法和半导体器件 |
| US11/305,224 US7299443B2 (en) | 2001-09-07 | 2005-12-19 | Method for designing wiring connecting section and semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001272228A JP4786836B2 (ja) | 2001-09-07 | 2001-09-07 | 配線接続部設計方法及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086681A JP2003086681A (ja) | 2003-03-20 |
| JP4786836B2 true JP4786836B2 (ja) | 2011-10-05 |
Family
ID=19097631
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001272228A Expired - Fee Related JP4786836B2 (ja) | 2001-09-07 | 2001-09-07 | 配線接続部設計方法及び半導体装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US7005746B2 (ja) |
| EP (1) | EP1291793A3 (ja) |
| JP (1) | JP4786836B2 (ja) |
| KR (1) | KR100740963B1 (ja) |
| CN (1) | CN1207772C (ja) |
| TW (1) | TW533545B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7441220B2 (en) * | 2000-12-07 | 2008-10-21 | Cadence Design Systems, Inc. | Local preferred direction architecture, tools, and apparatus |
| US7272806B2 (en) * | 2003-02-19 | 2007-09-18 | Hewlett-Packard Development Company, L.P. | System and method for evaluating power and ground vias in a package design |
| TWI249842B (en) * | 2003-07-22 | 2006-02-21 | Ali Corp | Integrated circuit structure and design method |
| US6864171B1 (en) * | 2003-10-09 | 2005-03-08 | Infineon Technologies Ag | Via density rules |
| JP4346410B2 (ja) * | 2003-10-28 | 2009-10-21 | 東芝メモリシステムズ株式会社 | 半導体集積回路の配線設計方法及び半導体集積回路 |
| JP4481731B2 (ja) * | 2004-06-07 | 2010-06-16 | 株式会社東芝 | 自動設計方法及び半導体集積回路 |
| JP2006173191A (ja) * | 2004-12-13 | 2006-06-29 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線混雑度推定方法 |
| DE602006021116D1 (de) | 2005-10-28 | 2011-05-19 | Canon Kk | Wässrige Tinte, Tintenstrahlaufzeichnungsverfahren, Tintenbehälter, Aufzeichnungseinheit und Tintenstrahlaufzeichnungsgerät |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| JP2007294499A (ja) * | 2006-04-21 | 2007-11-08 | Nec Electronics Corp | 半導体装置 |
| JP5130719B2 (ja) * | 2007-01-12 | 2013-01-30 | 富士通セミコンダクター株式会社 | 配線設計方法 |
| US7888705B2 (en) | 2007-08-02 | 2011-02-15 | Tela Innovations, Inc. | Methods for defining dynamic array section with manufacturing assurance halo and apparatus implementing the same |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| JP2009054702A (ja) * | 2007-08-24 | 2009-03-12 | Panasonic Corp | 半導体集積回路 |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| KR101761530B1 (ko) | 2008-07-16 | 2017-07-25 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| JPWO2010084533A1 (ja) | 2009-01-20 | 2012-07-12 | パナソニック株式会社 | 半導体集積回路の電源配線構造 |
| US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
| KR102000622B1 (ko) | 2013-01-17 | 2019-07-16 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR101676810B1 (ko) | 2014-10-30 | 2016-11-16 | 삼성전자주식회사 | 반도체 소자, 이를 포함하는 디스플레이 드라이버 집적 회로 및 디스플레이 장치 |
| US9594865B2 (en) * | 2015-05-20 | 2017-03-14 | International Business Machines Corporation | Distribution of power vias in a multi-layer circuit board |
| US10964639B2 (en) | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
| KR102636096B1 (ko) * | 2017-10-20 | 2024-02-14 | 삼성전자주식회사 | 비아 어레이를 포함하는 집적 회로 및 이를 제조하기 위한 방법 |
| US10410934B2 (en) * | 2017-12-07 | 2019-09-10 | Micron Technology, Inc. | Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure |
| CN109950220B (zh) * | 2017-12-21 | 2021-01-01 | 合肥杰发科技有限公司 | 接合垫结构及接合垫结构的制作方法 |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4889832A (en) * | 1987-12-23 | 1989-12-26 | Texas Instruments Incorporated | Method of fabricating an integrated circuit with metal interconnecting layers above and below active circuitry |
| JPH04361559A (ja) * | 1991-06-10 | 1992-12-15 | Ngk Spark Plug Co Ltd | 集積回路用パッケージ |
| US5532516A (en) * | 1991-08-26 | 1996-07-02 | Lsi Logic Corportion | Techniques for via formation and filling |
| JPH0745745A (ja) | 1993-07-30 | 1995-02-14 | Mitsubishi Electric Corp | 多層回路基板 |
| JP3512225B2 (ja) * | 1994-02-28 | 2004-03-29 | 株式会社日立製作所 | 多層配線基板の製造方法 |
| US5571751A (en) * | 1994-05-09 | 1996-11-05 | National Semiconductor Corporation | Interconnect structures for integrated circuits |
| US5877091A (en) * | 1995-05-19 | 1999-03-02 | Matsushita Electric Industrial Co. Ltd, | Multilayer routing method and structure for semiconductor integrated circuit |
| JPH10321623A (ja) | 1997-05-19 | 1998-12-04 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
| JP3500308B2 (ja) * | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
| US6143640A (en) * | 1997-09-23 | 2000-11-07 | International Business Machines Corporation | Method of fabricating a stacked via in copper/polyimide beol |
| KR19990039156A (ko) * | 1997-11-11 | 1999-06-05 | 윤종용 | 반도체 소자의 패드 및 그 제조방법 |
| US6528888B2 (en) * | 1997-11-14 | 2003-03-04 | Texas Instruments Incorporated | Integrated circuit and method |
| US6016000A (en) * | 1998-04-22 | 2000-01-18 | Cvc, Inc. | Ultra high-speed chip semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectrics |
| JP2000011462A (ja) * | 1998-06-15 | 2000-01-14 | Hitachi Maxell Ltd | ガラス原盤及び原盤露光装置 |
| JP4228418B2 (ja) * | 1998-07-30 | 2009-02-25 | 沖電気工業株式会社 | 半導体装置 |
| JP2000068383A (ja) * | 1998-08-25 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の設計方法および半導体集積回路装置 |
| FR2786609B1 (fr) * | 1998-11-26 | 2003-10-17 | St Microelectronics Sa | Circuit integre a capacite interlignes reduite et procede de fabrication associe |
| US6239023B1 (en) * | 1999-05-27 | 2001-05-29 | Taiwan Semiconductor Manufacturing Company | Method to reduce the damages of copper lines |
| US6202191B1 (en) * | 1999-06-15 | 2001-03-13 | International Business Machines Corporation | Electromigration resistant power distribution network |
| US6388332B1 (en) * | 1999-08-10 | 2002-05-14 | Philips Electronics North America Corporation | Integrated circuit power and ground routing |
| US6281108B1 (en) * | 1999-10-15 | 2001-08-28 | Silicon Graphics, Inc. | System and method to provide power to a sea of gates standard cell block from an overhead bump grid |
| US6441418B1 (en) * | 1999-11-01 | 2002-08-27 | Advanced Micro Devices, Inc. | Spacer narrowed, dual width contact for charge gain reduction |
| US6251773B1 (en) * | 1999-12-28 | 2001-06-26 | International Business Machines Corporation | Method of designing and structure for visual and electrical test of semiconductor devices |
| JP3813402B2 (ja) * | 2000-01-31 | 2006-08-23 | 新光電気工業株式会社 | 半導体装置の製造方法 |
| JP3450258B2 (ja) * | 2000-03-03 | 2003-09-22 | Ｎｅｃエレクトロニクス株式会社 | 集積回路装置、回路製造方法 |
| US6313026B1 (en) * | 2000-04-10 | 2001-11-06 | Micron Technology, Inc. | Microelectronic contacts and methods for producing same |
| US6448173B1 (en) * | 2000-06-07 | 2002-09-10 | International Business Machines Corporation | Aluminum-based metallization exhibiting reduced electromigration and method therefor |
| US6551856B1 (en) * | 2000-08-11 | 2003-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming copper pad redistribution and device formed |
| US7594196B2 (en) * | 2000-12-07 | 2009-09-22 | Cadence Design Systems, Inc. | Block interstitching using local preferred direction architectures, tools, and apparatus |
| US6664639B2 (en) * | 2000-12-22 | 2003-12-16 | Matrix Semiconductor, Inc. | Contact and via structure and method of fabrication |
| JP2003303885A (ja) * | 2002-04-08 | 2003-10-24 | Mitsubishi Electric Corp | 集積回路及びその設計方法 |
-
2001
- 2001-09-07 JP JP2001272228A patent/JP4786836B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-15 EP EP02251877A patent/EP1291793A3/en not_active Withdrawn
- 2002-03-15 US US10/097,871 patent/US7005746B2/en not_active Expired - Fee Related
- 2002-03-18 TW TW091105099A patent/TW533545B/zh not_active IP Right Cessation
- 2002-03-18 KR KR1020020014458A patent/KR100740963B1/ko not_active IP Right Cessation
- 2002-04-12 CN CNB021059772A patent/CN1207772C/zh not_active Expired - Fee Related
-
2005
- 2005-12-19 US US11/305,224 patent/US7299443B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1207772C (zh) | 2005-06-22 |
| US20030051218A1 (en) | 2003-03-13 |
| KR20030022006A (ko) | 2003-03-15 |
| TW533545B (en) | 2003-05-21 |
| US7005746B2 (en) | 2006-02-28 |
| CN1404134A (zh) | 2003-03-19 |
| US20060097401A1 (en) | 2006-05-11 |
| EP1291793A3 (en) | 2006-02-08 |
| JP2003086681A (ja) | 2003-03-20 |
| US7299443B2 (en) | 2007-11-20 |
| KR100740963B1 (ko) | 2007-07-19 |
| EP1291793A2 (en) | 2003-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4786836B2 (ja) | 配線接続部設計方法及び半導体装置 | |
| JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
| JP4287294B2 (ja) | 自動設計方法、自動設計装置、及び半導体集積回路 | |
| KR100407187B1 (ko) | 반도체집적회로,그설계방법및기록매체 | |
| US7932610B2 (en) | Semiconductor integrated circuit having improved power supply wiring | |
| JP2001127161A (ja) | 集積回路 | |
| JPH05211236A (ja) | 集積回路の電源配線設計方法 | |
| JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP4164056B2 (ja) | 半導体装置の設計方法及び半導体装置 | |
| JP2002184950A (ja) | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 | |
| US20070200238A1 (en) | Semiconductor integrated circuit apparatus and method of designing the same | |
| JP2000068383A (ja) | 半導体集積回路装置の設計方法および半導体集積回路装置 | |
| KR100306411B1 (ko) | 반도체장치배선의레이아웃방법및반도체장치를위한배선레이아웃프로그램이기록되는기록매체 | |
| JP4209577B2 (ja) | ビア形成領域決定方法 | |
| JP2002299453A (ja) | 半導体集積回路装置及びその配置方法 | |
| JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
| US20080017979A1 (en) | Semiconductor structure having extra power/ground source connections and layout method thereof | |
| JP2947219B2 (ja) | スタンダードセル方式の半導体集積回路の配線構造 | |
| JPH0377324A (ja) | 半導体集積回路 | |
| JP5035003B2 (ja) | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム | |
| JP2006196509A (ja) | 半導体集積回路、半導体集積回路の配置配線方法および半導体集積回路の配置配線装置 | |
| JPH04355950A (ja) | 半導体集積回路 | |
| JPH06151590A (ja) | 半導体集積回路装置 | |
| JPH02208968A (ja) | 半導体集積回路 | |
| JP2002134623A (ja) | 半導体集積回路およびそのレイアウト設計方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050902 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081212 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090616 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090914 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20091005 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20091023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110714 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |