JP4346410B2 - 半導体集積回路の配線設計方法及び半導体集積回路 - Google Patents
半導体集積回路の配線設計方法及び半導体集積回路 Download PDFInfo
- Publication number
- JP4346410B2 JP4346410B2 JP2003367374A JP2003367374A JP4346410B2 JP 4346410 B2 JP4346410 B2 JP 4346410B2 JP 2003367374 A JP2003367374 A JP 2003367374A JP 2003367374 A JP2003367374 A JP 2003367374A JP 4346410 B2 JP4346410 B2 JP 4346410B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- wiring pattern
- basic
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
それぞれが、ストリップ状の複数の配線パターンを有し、互いに階層構造をなす、少なくとも2つの基本配線パターン層と、
これらの2つの基本配線パターン層の間に位置し、これらの2つの基本配線パターン層のそれぞれにおける前記配線パターン同士を中継接続するための複数のビアを有する、基本ビアアレイ層と、
前記2つの基本配線パターン層のうちの一方の側に位置し、この一方の基本配線パターン層における前記配線パターンの所期のものと、回路要素と、を接続するための複数のビアを有する他の基本ビアアレイ層と、
を配線設計の原資源として準備するに当り、
前記各基本配線パターン層を、自己の配線領域に、長さ、幅及び相互間の間隔が一定で、互いに平行に走る、繰り返しパターンとして前記複数の配線パターンを形成したものとして準備し、
前記基本ビアアレイ層を、自己の配線領域に、縦横に隣り合う間隔が一定の繰り返しパターンとして前記複数のビアをアレイ状に形成したものとして準備し、
前記各基本配線パターン層においては、前記複数の配線パターンのうちの所定のものを選択的に、信号用配線としての必要性及びダミー用配線の必要性から判断して、その途中の部分をカットすることにより分割して複数の配線パターン片とすることにより、設計処理済の処理済配線パターン層とすると共に、
前記基本ビア層においては、接続用ビアとしての必要性及びダミー用ビアとしての必要性から判断して、前記ビアのうちの不要なものを消去して、接続用ビアとダミー用ビアとするものを残存させて、設計処理済の処理済ビア層となし、
前記2つの処理済配線パターン層における前記配線パターン及び配線パターン片を前記処理済ビア層における残存する前記接続用ビアによって中継接続することにより所期の配線を形成すると共に、この配線に関与しない前記配線パターン及び配線パターン片並びに前記ダミー用ビアをダミーパターンとして残存させるようにした、
ことを特徴とする。
階層構造をなす少なくとも第1及び第2の2つの配線パターン層とこれらの間に位置するビアアレイ層とを有し、
前記第1及び第2の配線パターン層は、ストリップ状の複数の第1及び第2の配線パターンを有し、前記第1及び第2の配線パターン層における前記第1及び第2の配線パターンはある一定の方向に走っており、前記第1の配線パターンと前記第2の配線パターンとは、平面的に重ね合わせ状態に見て直交状態に又は斜めに交叉して交叉点を形成しており、それらの交叉点の選択的なものに、前記ビアアレイ層の前記ビアが、前記第1及び第2の配線パターンを接続するものとして配置されており、前記第1及び第2の配線パターン層においては配線領域に前記第1及び第2の配線パターンが長さ、幅及び相互間の間隔が一定で、互いに平行に走る所定の間隔で繰り返し状態に形成されると共に、前記第1及び第2の配線パターンのあるものは途中で切断されて複数の配線パターン片とされ、前記第1及び第2の配線パターン並びに前記配線パターン片のあるものは前記ビアによって第1及び第2の配線パターン層のもの同士が接続されて信号の通る信号用配線とされ、これ以外のものはダミー用配線とされ、さらに、前記ビアアレイ層においては縦横に隣り合う間隔が一定の繰り返し状態に形成された複数のビアのあるものが前記第1及び第2の配線パターンを接続し、これ以外のビアはダミー用ビアとして形成されている、
ことを特徴とする。
なお、一般に、半導体集積回路では、最下層を第1層と呼び、上方にいくに従って第2層、第3層、……と呼んでいるが、本件発明においては、説明の便宜上、最上層を第1層と呼び、下方に向かって第2層、第3層、……と呼ぶこととする。よって、例えば、“第2層”は上から数えて第2番目の層を指す。
本発明の実施形態の基本概念は以下の通りである。即ち、半導体装置の配線部分は階層的に複数の配線層(処理済配線層)から構成される。そして、これらの各処理済配線層は次のようにして構成される。つまり、各処理済配線層は、設計前の基本パターン(ストリップ状の配線パターン及び柱状のビア)が形成された基本配線層における配線パターン及びビアを、それぞれが必要とする密度となるように、カット(分離)や除去(消去)等する設計処理を施すことにより、得られる。つまり、基本配線層は、配線パターンの形成された基本配線パターン層と、ビアのアレイの形成されたビアアレイ層に分けられる。
先ず、レイアウトパターンと回路情報を入力する(S1)。つまり、回路情報の入力と、図1−図9に示す様な、規則的に配置された配線/ビアのレイアウトパターンを準備する。こちらは、配線層数とレイアウトエリアが決まれば、自動生成されることが望ましい。
次に、信号配線の経路を決定する(S2)。つまり、自動配線ツール等を用いて、回路情報や他の制約条件に基づき、信号配線の経路を決定する。
次に、配線及びビアの除去処理を行う(S3)。つまり、信号配線の経路が決定したら、自動配線ツール等により、不要なレイアウトパターンを部分的に取り除く処理を施す。これにより、信号配線としては用いられない配線及びビアの、不要な冗長レイアウトパターンが残る。
次に、残存させた冗長レイアウトパターン(配線及びビア)の残存と削除を判断し(S4)、不要と判断されたものは削除し(S5)、必要と判断されたものについては単位面積当りの密度調整を施し、均一化を図る(S6)。この後は、一般に行われるレイアウトパターンの検証工程を施す(S7)。
尚、上述した実施の形態は一例であって、本発明を限定するものではない。
2B,4B,6B ビア
1Aa、3Aa 信号用の配線パターン
1Ab,3Ab ダミー用のビア
2Ba 接続用のビア
2Bb ダミー用のビア
Claims (5)
- それぞれが、ストリップ状の複数の配線パターンを有し、互いに階層構造をなす、少なくとも2つの基本配線パターン層と、
これらの2つの基本配線パターン層の間に位置し、これらの2つの基本配線パターン層のそれぞれにおける前記配線パターン同士を中継接続するための複数のビアを有する、基本ビアアレイ層と、
前記2つの基本配線パターン層のうちの一方の側に位置し、この一方の基本配線パターン層における前記配線パターンの所期のものと、回路要素と、を接続するための複数のビアを有する他の基本ビアアレイ層と、
を配線設計の原資源として準備するに当り、
前記各基本配線パターン層を、自己の配線領域に、長さ、幅及び相互間の間隔が一定で、互いに平行に走る、繰り返しパターンとして前記複数の配線パターンを形成したものとして準備し、
前記基本ビアアレイ層を、自己の配線領域に、縦横に隣り合う間隔が一定の繰り返しパターンとして前記複数のビアをアレイ状に形成したものとして準備し、
前記各基本配線パターン層においては、前記複数の配線パターンのうちの所定のものを選択的に、信号用配線としての必要性及びダミー用配線の必要性から判断して、その途中の部分をカットすることにより分割して複数の配線パターン片とすることにより、設計処理済の処理済配線パターン層とすると共に、
前記基本ビア層においては、接続用ビアとしての必要性及びダミー用ビアとしての必要性から判断して、前記ビアのうちの不要なものを消去して、接続用ビアとダミー用ビアとするものを残存させて、設計処理済の処理済ビア層となし、
2つの前記処理済配線パターン層における前記配線パターン及び配線パターン片を前記処理済ビア層における残存する前記接続用ビアによって中継接続することにより所期の配線を形成すると共に、この配線に関与しない前記配線パターン及び配線パターン片並びに前記ダミー用ビアをダミーパターンとして残存させるようにしたことを特徴とする、半導体集積回路の配線設計方法。 - 前記配線に関与しない、前記配線パターンおよび配線パターン片を、ダミーパターンとして残存させるにあたり、残存させるものを選択することにより、ダミー配線の量及びパターンを所期のものとして、前記処理済み配線パターン層全体の密度を調節するようにした
ことを特徴とする請求項1に記載の半導体集積回路の配線設計方法。 - 階層構造において前記基本ビアアレイ層を挟んで向い合う前記一対の基本配線パターン層として、それぞれにおける前記配線パターンの走る方向が、平面的に重ね合わせ状態に見て直交状態に又は斜めに交叉して交叉点を形成するものを準備し、これらの基本配線パターン層に基づいて配線設計を行うことを特徴とする請求項1又は2に記載の半導体集積回路の配線設計方法。
- 前記基本ビアアレイ層として、前記基本ビアアレイ層における前記ビアが、前記交叉点に、それらの配線パターン同士を接続可能に配置された、ものを準備し、そのビアアレイ層に基づいて配線設計を行うことを特徴とする請求項3に記載の半導体集積回路の配線設計方法。
- 階層構造をなす少なくとも第1及び第2の2つの配線パターン層とこれらの間に位置するビアアレイ層とを有し、
前記第1及び第2の配線パターン層は、ストリップ状の複数の第1及び第2の配線パターンを有し、前記第1及び第2の配線パターン層における前記第1及び第2の配線パターンはある一定の方向に走っており、前記第1の配線パターンと前記第2の配線パターンとは、平面的に重ね合わせ状態に見て直交状態に又は斜めに交叉して交叉点を形成しており、それらの交叉点の選択的なものに、前記ビアアレイ層のビアが、前記第1及び第2の配線パターンを接続するものとして配置されており、前記第1及び第2の配線パターン層においては配線領域に前記第1及び第2の配線パターンが長さ、幅及び相互間の間隔が一定で、互いに平行に走る所定の間隔で繰り返し状態に形成されると共に、前記第1及び第2の配線パターンのあるものは途中で切断されて複数の配線パターン片とされ、前記第1及び第2の配線パターン並びに前記配線パターン片のあるものは前記ビアによって第1及び第2の配線パターン層のもの同士が接続されて信号の通る信号用配線とされ、これ以外のものはダミー用配線とされ、さらに、前記ビアアレイ層においては縦横に隣り合う間隔が一定の繰り返し状態に形成された複数のビアのあるものが前記第1及び第2の配線パターンを接続し、これ以外のビアはダミー用ビアとして形成されている、ことを特徴とする、半導体集積回路。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367374A JP4346410B2 (ja) | 2003-10-28 | 2003-10-28 | 半導体集積回路の配線設計方法及び半導体集積回路 |
US10/972,463 US7200831B2 (en) | 2003-10-28 | 2004-10-26 | Semiconductor integrated circuit wiring design method and semiconductor integrated circuit |
KR1020040086166A KR100583709B1 (ko) | 2003-10-28 | 2004-10-27 | 반도체 집적 회로의 배선 설계 방법 및 반도체 집적 회로 |
CNB2004100880120A CN1329984C (zh) | 2003-10-28 | 2004-10-28 | 半导体集成电路的布线设计方法以及半导体集成电路 |
US11/670,568 US7525132B2 (en) | 2003-10-28 | 2007-02-02 | Semiconductor integrated circuit wiring design method and semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003367374A JP4346410B2 (ja) | 2003-10-28 | 2003-10-28 | 半導体集積回路の配線設計方法及び半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005135971A JP2005135971A (ja) | 2005-05-26 |
JP4346410B2 true JP4346410B2 (ja) | 2009-10-21 |
Family
ID=34587195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003367374A Expired - Fee Related JP4346410B2 (ja) | 2003-10-28 | 2003-10-28 | 半導体集積回路の配線設計方法及び半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7200831B2 (ja) |
JP (1) | JP4346410B2 (ja) |
KR (1) | KR100583709B1 (ja) |
CN (1) | CN1329984C (ja) |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4803997B2 (ja) * | 2004-12-03 | 2011-10-26 | ルネサスエレクトロニクス株式会社 | 半導体集積装置、その設計方法、設計装置、およびプログラム |
JP4377342B2 (ja) * | 2005-01-18 | 2009-12-02 | Necエレクトロニクス株式会社 | 半導体集積回路、レイアウト方法、レイアウト装置及びレイアウトプログラム |
US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
WO2006127538A2 (en) * | 2005-05-20 | 2006-11-30 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
US7395516B2 (en) * | 2005-05-20 | 2008-07-01 | Cadence Design Systems, Inc. | Manufacturing aware design and design aware manufacturing |
CN100403533C (zh) * | 2005-10-10 | 2008-07-16 | 南茂科技股份有限公司 | 用于封装的卷带 |
US7908578B2 (en) | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
US9230910B2 (en) | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
US9563733B2 (en) | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
US7574685B1 (en) * | 2006-04-24 | 2009-08-11 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for reducing via failures in an integrated circuit design |
JP2007305713A (ja) * | 2006-05-10 | 2007-11-22 | Matsushita Electric Ind Co Ltd | 半導体装置及び配線補助パターン生成方法 |
JP4322888B2 (ja) | 2006-06-01 | 2009-09-02 | エルピーダメモリ株式会社 | 半導体装置 |
JP2008103610A (ja) * | 2006-10-20 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線構造およびその設計方法と設計装置 |
JP5130719B2 (ja) * | 2007-01-12 | 2013-01-30 | 富士通セミコンダクター株式会社 | 配線設計方法 |
US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
JP2008270276A (ja) * | 2007-04-16 | 2008-11-06 | Nec Electronics Corp | ダミーパターン配置装置、ダミーパターンの配置方法、及び半導体装置 |
KR20080099717A (ko) * | 2007-05-10 | 2008-11-13 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
JP4993362B2 (ja) * | 2007-06-26 | 2012-08-08 | ルネサスエレクトロニクス株式会社 | 半導体集積回路の自動遅延調整方法 |
JP2009054702A (ja) * | 2007-08-24 | 2009-03-12 | Panasonic Corp | 半導体集積回路 |
CN101430723B (zh) * | 2007-11-09 | 2010-09-22 | 英业达股份有限公司 | 电路布设文件复原***以及方法 |
US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
CN101533827B (zh) * | 2008-03-11 | 2012-06-27 | 松下电器产业株式会社 | 半导体集成电路装置 |
JP4642908B2 (ja) * | 2008-03-11 | 2011-03-02 | パナソニック株式会社 | 半導体集積回路装置 |
US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
JP5583332B2 (ja) | 2008-06-06 | 2014-09-03 | ピーエスフォー ルクスコ エスエイアールエル | スルーホール配置装置およびスルーホール配置方法 |
KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
US9122832B2 (en) | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
CN101840903B (zh) * | 2009-03-18 | 2012-05-23 | 南茂科技股份有限公司 | 封装基板以及芯片封装结构 |
KR20110002261A (ko) * | 2009-07-01 | 2011-01-07 | 삼성전자주식회사 | 더미를 포함하는 반도체 소자 |
US8661392B2 (en) | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
CN102867811B (zh) * | 2011-07-05 | 2016-08-03 | 联华电子股份有限公司 | 半导体结构及其制作方法以及制作半导体布局的方法 |
US9343411B2 (en) * | 2013-01-29 | 2016-05-17 | Intel Corporation | Techniques for enhancing fracture resistance of interconnects |
KR102053722B1 (ko) * | 2013-03-11 | 2019-12-09 | 삼성전자주식회사 | 적층 반도체 장치의 tsv 배치 설계 방법 및 적층 반도체 장치의 tsv 배치 설계 시스템 |
US9135389B2 (en) | 2013-09-25 | 2015-09-15 | United Microelectronics Corporation | Clock skew adjusting method and structure |
CN104573146B (zh) * | 2013-10-16 | 2018-01-23 | 联华电子股份有限公司 | 时钟信号传输调整方法及相关集成电路结构 |
US9542522B2 (en) * | 2014-09-19 | 2017-01-10 | Intel Corporation | Interconnect routing configurations and associated techniques |
US11239154B2 (en) * | 2015-01-20 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company Ltd. | Fishbone structure enhancing spacing with adjacent conductive line in power network |
KR102521554B1 (ko) * | 2015-12-07 | 2023-04-13 | 삼성전자주식회사 | 배선 구조물, 배선 구조물 설계 방법, 및 배선 구조물 형성 방법 |
KR101654693B1 (ko) * | 2015-12-24 | 2016-09-06 | 삼성전자주식회사 | 더미를 포함하는 반도체 소자 |
KR102483254B1 (ko) | 2016-03-21 | 2022-12-29 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
KR102630392B1 (ko) * | 2016-12-06 | 2024-01-29 | 삼성전자주식회사 | 반도체 장치, 반도체 장치의 레이아웃 설계 방법, 및 반도체 장치의 제조 방법 |
US10923425B2 (en) * | 2017-01-20 | 2021-02-16 | Arm Limited | Power distribution |
KR102344320B1 (ko) * | 2017-08-11 | 2021-12-28 | 삼성전자주식회사 | 더미 콘택을 갖는 반도체 소자 |
DE102018107077A1 (de) * | 2017-08-30 | 2019-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Zusammengeführte Säulenstrukturen und Verfahren zum Erzeugen von Layoutdiagrammen davon |
US10964639B2 (en) * | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
WO2020066797A1 (ja) * | 2018-09-28 | 2020-04-02 | 株式会社ソシオネクスト | 半導体集積回路装置および半導体パッケージ構造 |
US11004798B2 (en) * | 2019-10-02 | 2021-05-11 | Micron Technology, Inc. | Apparatuses including conductive structure layouts |
CN114019767A (zh) * | 2021-11-03 | 2022-02-08 | 福建省晋华集成电路有限公司 | 制作半导体布局的方法以及制作半导体结构的方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0563085A (ja) | 1991-09-02 | 1993-03-12 | Hitachi Ltd | 半導体装置の自動配線方法 |
US5798937A (en) * | 1995-09-28 | 1998-08-25 | Motorola, Inc. | Method and apparatus for forming redundant vias between conductive layers of an integrated circuit |
JP3159093B2 (ja) * | 1996-12-25 | 2001-04-23 | 日本電気株式会社 | 半導体装置およびその製造方法 |
JP3137072B2 (ja) | 1998-04-30 | 2001-02-19 | 日本電気株式会社 | 半導体集積回路の自動配線レイアウト方法 |
JP2003060174A (ja) | 2001-08-10 | 2003-02-28 | Seiko Epson Corp | 半導体集積回路の製造方法及びレチクル及び半導体集積回路装置 |
JP4786836B2 (ja) * | 2001-09-07 | 2011-10-05 | 富士通セミコンダクター株式会社 | 配線接続部設計方法及び半導体装置 |
US6906361B2 (en) * | 2002-04-08 | 2005-06-14 | Guobiao Zhang | Peripheral circuits of electrically programmable three-dimensional memory |
US7007258B2 (en) * | 2003-06-13 | 2006-02-28 | Sun Microsystems, Inc. | Method, apparatus, and computer program product for generation of a via array within a fill area of a design layout |
-
2003
- 2003-10-28 JP JP2003367374A patent/JP4346410B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-26 US US10/972,463 patent/US7200831B2/en not_active Expired - Fee Related
- 2004-10-27 KR KR1020040086166A patent/KR100583709B1/ko not_active IP Right Cessation
- 2004-10-28 CN CNB2004100880120A patent/CN1329984C/zh not_active Expired - Fee Related
-
2007
- 2007-02-02 US US11/670,568 patent/US7525132B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7200831B2 (en) | 2007-04-03 |
US20070120260A1 (en) | 2007-05-31 |
US20050110130A1 (en) | 2005-05-26 |
US7525132B2 (en) | 2009-04-28 |
CN1612323A (zh) | 2005-05-04 |
KR20050040758A (ko) | 2005-05-03 |
JP2005135971A (ja) | 2005-05-26 |
CN1329984C (zh) | 2007-08-01 |
KR100583709B1 (ko) | 2006-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4346410B2 (ja) | 半導体集積回路の配線設計方法及び半導体集積回路 | |
JP2959444B2 (ja) | フリップチップ型半導体装置の自動配置配線方法 | |
US6779167B2 (en) | Automated wiring pattern layout method | |
US6581195B2 (en) | Method and apparatus for extracting parasitic element of semiconductor circuit | |
JP2001127161A (ja) | 集積回路 | |
JPH09162279A (ja) | 半導体集積回路装置およびその製造方法 | |
CN103972157A (zh) | 用于多重图案化技术的导线布线 | |
JP2005093575A (ja) | 半導体集積回路装置と配線レイアウト方法 | |
US20070200245A1 (en) | Semiconductor device and pattern generating method | |
JP2007250933A (ja) | 半導体集積回路およびそのレイアウト設計方法 | |
US20070200238A1 (en) | Semiconductor integrated circuit apparatus and method of designing the same | |
JP2007115959A (ja) | 冗長ビア構造を有する半導体装置 | |
JP2006339252A (ja) | 半導体装置及びその製造方法 | |
JP2006155182A (ja) | 半導体集積回路の設計方法および設計プログラム | |
JP6028516B2 (ja) | マスクパターンの製造方法 | |
JP2007165487A (ja) | 半導体装置及びその設計方法 | |
JP5021891B2 (ja) | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 | |
JP4209577B2 (ja) | ビア形成領域決定方法 | |
JP4800586B2 (ja) | 半導体集積回路の設計方法 | |
CN1316596C (zh) | 布线图形产生方法 | |
JP4535311B2 (ja) | 半導体装置の配線構造 | |
JP2004158846A (ja) | 半導体集積回路およびその製造方法 | |
JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP2002366599A (ja) | 平坦化パターン生成方法 | |
JP2000040744A (ja) | 半導体装置及び自動配線手法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090529 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090619 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090714 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |