JP2002184950A - 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 - Google Patents
多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体Info
- Publication number
- JP2002184950A JP2002184950A JP2000381460A JP2000381460A JP2002184950A JP 2002184950 A JP2002184950 A JP 2002184950A JP 2000381460 A JP2000381460 A JP 2000381460A JP 2000381460 A JP2000381460 A JP 2000381460A JP 2002184950 A JP2002184950 A JP 2002184950A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal layer
- layer
- semiconductor device
- intermediate metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 342
- 239000002184 metal Substances 0.000 claims abstract description 342
- 239000010410 layer Substances 0.000 claims description 416
- 239000011229 interlayer Substances 0.000 claims description 36
- 238000013461 design Methods 0.000 claims description 15
- 239000011295 pitch Substances 0.000 description 21
- 102000052583 Anaphase-Promoting Complex-Cyclosome Apc8 Subunit Human genes 0.000 description 10
- 101000912124 Homo sapiens Cell division cycle protein 23 homolog Proteins 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 101100008038 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cut12 gene Proteins 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 101150069344 CUT1 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- JGPMMRGNQUBGND-UHFFFAOYSA-N idebenone Chemical compound COC1=C(OC)C(=O)C(CCCCCCCCCCO)=C(C)C1=O JGPMMRGNQUBGND-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造を有する半導体装置において、
ＳＶＩＡの配置を最適化することにより、中間メタル層
による配線効率を向上した多層配線構造の半導体装置、
配線方法、配線装置、及び記録媒体を提供すること。 【解決手段】 中間メタル層Ｍ２、Ｍ３を挟んで、幅Ｗ
１の下層メタル配線層Ｍ１と幅Ｗ４の上層メタル配線層
Ｍ４とが交差した交差部１０について、Ｘ方向（上層メ
タル配線層Ｍ４の幅方向）にＰＸのピッチで５個、Ｙ方
向（下層メタル配線層Ｍ１の幅方向）にＰＹのピッチで
３個の計１５個のＳＶＩＡの配置に対して、Ｘ方向に１
列分、Ｙ方向に２列分の計９個のＳＶＩＡを削除して、
Ｘ方向への３つの配線トラックＴ３のうち配線通過可能
な配線トラックＬ３を１トラック、及びＹ方向への５つ
の配線トラックＴ２のうち配線通過可能な配線トラック
Ｌ２を２トラック確保する。
ＳＶＩＡの配置を最適化することにより、中間メタル層
による配線効率を向上した多層配線構造の半導体装置、
配線方法、配線装置、及び記録媒体を提供すること。 【解決手段】 中間メタル層Ｍ２、Ｍ３を挟んで、幅Ｗ
１の下層メタル配線層Ｍ１と幅Ｗ４の上層メタル配線層
Ｍ４とが交差した交差部１０について、Ｘ方向（上層メ
タル配線層Ｍ４の幅方向）にＰＸのピッチで５個、Ｙ方
向（下層メタル配線層Ｍ１の幅方向）にＰＹのピッチで
３個の計１５個のＳＶＩＡの配置に対して、Ｘ方向に１
列分、Ｙ方向に２列分の計９個のＳＶＩＡを削除して、
Ｘ方向への３つの配線トラックＴ３のうち配線通過可能
な配線トラックＬ３を１トラック、及びＹ方向への５つ
の配線トラックＴ２のうち配線通過可能な配線トラック
Ｌ２を２トラック確保する。
Description
【０００１】
【発明の属する技術分野】本発明は、多層配線構造の半
導体装置、配線方法、配線装置、及び記録媒体に関する
ものであり、特に、メタル配線層間の接続に関するもの
である。
導体装置、配線方法、配線装置、及び記録媒体に関する
ものであり、特に、メタル配線層間の接続に関するもの
である。
【０００２】
【従来の技術】半導体装置における自動配置配線用ＥＤ
Ａツールで作成される、メタル配線層の交差部の上下メ
タル配線層とメタル配線層間を接続する層間接続部とか
ら構成される接続部分（以下、ＶＩＡと称する。）は、
交差部の領域全面に渡って形成されることが一般的であ
る。更に、図１０の平面図、図１１のＸＸ'及びＹＹ'断
面図に示すように、１層以上のメタル層を越えて上下の
メタル配線層Ｍ１、Ｍ４間で結線をする場合には、隣接
するメタル配線層Ｍ１、Ｍ４、あるいはメタル層Ｍ２、
Ｍ３間（Ｍ１とＭ２、Ｍ２とＭ３、Ｍ３とＭ４）をＶＩ
Ａにて接続していき、目的となるメタル配線層Ｍ１、Ｍ
４間を接続する、いわゆるスタックＶＩＡ構造（以下、
ＳＶＩＡと称する。）を採る。このＳＶＩＡも、幅Ｗ１
の下層メタル配線層Ｍ１と幅Ｗ４の上層メタル配線層Ｍ
４との交差部１００（面積：Ｗ１×Ｗ４）の全面に渡
り、レイアウト上のデザインルールで定まる配線トラッ
クＴ２、Ｔ３のピッチ（Ｘ方向Ｔ２のピッチ：ＰＸ、Ｙ
方向Ｔ３のピッチ：ＰＹ）でマトリックス状に配置され
る。
Ａツールで作成される、メタル配線層の交差部の上下メ
タル配線層とメタル配線層間を接続する層間接続部とか
ら構成される接続部分（以下、ＶＩＡと称する。）は、
交差部の領域全面に渡って形成されることが一般的であ
る。更に、図１０の平面図、図１１のＸＸ'及びＹＹ'断
面図に示すように、１層以上のメタル層を越えて上下の
メタル配線層Ｍ１、Ｍ４間で結線をする場合には、隣接
するメタル配線層Ｍ１、Ｍ４、あるいはメタル層Ｍ２、
Ｍ３間（Ｍ１とＭ２、Ｍ２とＭ３、Ｍ３とＭ４）をＶＩ
Ａにて接続していき、目的となるメタル配線層Ｍ１、Ｍ
４間を接続する、いわゆるスタックＶＩＡ構造（以下、
ＳＶＩＡと称する。）を採る。このＳＶＩＡも、幅Ｗ１
の下層メタル配線層Ｍ１と幅Ｗ４の上層メタル配線層Ｍ
４との交差部１００（面積：Ｗ１×Ｗ４）の全面に渡
り、レイアウト上のデザインルールで定まる配線トラッ
クＴ２、Ｔ３のピッチ（Ｘ方向Ｔ２のピッチ：ＰＸ、Ｙ
方向Ｔ３のピッチ：ＰＹ）でマトリックス状に配置され
る。
【０００３】即ち、図１１に示すように、メタル配線層
Ｍ１とメタル層Ｍ２とを層間接続部ＣＵＴ１２にて接続
し中間層ＶＩＡ（ＶＩＡ１２）を構成し、メタル層Ｍ２
とメタル層Ｍ３とを層間接続部ＣＵＴ２３にて接続し中
間層ＶＩＡ（ＶＩＡ２３）を構成し、メタル層Ｍ３と上
層メタル配線層Ｍ４とを層間接続部ＣＵＴ３４にて接続
し中間層ＶＩＡ（ＶＩＡ３４）を構成し、全体としてメ
タル配線層Ｍ１とＭ４とを接続するＳＶＩＡを形成す
る。この時、メタル層Ｍ２及びＭ３は、メタル配線層Ｍ
１とＭ４との交差部１００と重なる領域に配置され、交
差部１００全面に渡りＳＶＩＡがアレイ状に形成され
る。
Ｍ１とメタル層Ｍ２とを層間接続部ＣＵＴ１２にて接続
し中間層ＶＩＡ（ＶＩＡ１２）を構成し、メタル層Ｍ２
とメタル層Ｍ３とを層間接続部ＣＵＴ２３にて接続し中
間層ＶＩＡ（ＶＩＡ２３）を構成し、メタル層Ｍ３と上
層メタル配線層Ｍ４とを層間接続部ＣＵＴ３４にて接続
し中間層ＶＩＡ（ＶＩＡ３４）を構成し、全体としてメ
タル配線層Ｍ１とＭ４とを接続するＳＶＩＡを形成す
る。この時、メタル層Ｍ２及びＭ３は、メタル配線層Ｍ
１とＭ４との交差部１００と重なる領域に配置され、交
差部１００全面に渡りＳＶＩＡがアレイ状に形成され
る。
【０００４】ここで、ＶＩＡにおける層間接続部ＣＵＴ
１２、ＣＵＴ２３、ＣＵＴ３４と上下メタル配線層Ｍ
１、Ｍ４、あるいはメタル層Ｍ２、Ｍ３（以下、メタル
層Ｍと総称する。）とのレイアウト上のデザインルール
として図１２に示すように、最小開口幅ＣＳの層間接続
部ＣＵＴに対して、上下メタル層Ｍは、製造上の合わせ
ずれ等に対する位置ずれマージンを確保するため幅ＯＨ
の余裕が設定される。従って、層間接続部ＣＵＴとメタ
ル層Ｍとの位置ずれマージンの制約から、ＶＩＡを構成
するメタル層Ｍの最小幅は、 ＭＳ（ＶＩＡ）＝ＣＳ＋２×ＯＨ ・・・・・ （１） としてデザインルール上定められている。
１２、ＣＵＴ２３、ＣＵＴ３４と上下メタル配線層Ｍ
１、Ｍ４、あるいはメタル層Ｍ２、Ｍ３（以下、メタル
層Ｍと総称する。）とのレイアウト上のデザインルール
として図１２に示すように、最小開口幅ＣＳの層間接続
部ＣＵＴに対して、上下メタル層Ｍは、製造上の合わせ
ずれ等に対する位置ずれマージンを確保するため幅ＯＨ
の余裕が設定される。従って、層間接続部ＣＵＴとメタ
ル層Ｍとの位置ずれマージンの制約から、ＶＩＡを構成
するメタル層Ｍの最小幅は、 ＭＳ（ＶＩＡ）＝ＣＳ＋２×ＯＨ ・・・・・ （１） としてデザインルール上定められている。
【０００５】しかるに、式（１）のデザインルールで
は、位置ずれマージンは確保できるが、メタル層Ｍの加
工時に必要となるメタル層Ｍの最小パターン面積の制約
を満たさない場合がある。この場合にも隣接するメタル
層Ｍ間のＶＩＡについては、メタル層Ｍから信号線、電
源線等が引き出されるため、ＶＩＡを形成するメタル層
Ｍのパターン面積は、最小面積ルールを満足することと
なりレイアウト上問題となることはない。しかしなが
ら、ＳＶＩＡにおいては、中間層ＶＩＡ（ＶＩＡ１２、
ＶＩＡ２３、ＶＩＡ３４）を構成する中間メタル層Ｍ
２、Ｍ３からは信号線等が引き出されることはないた
め、最小パターン面積の制約は、層間接続部ＣＵＴ１
２、ＣＵＴ２３、ＣＵＴ３４とメタル層Ｍ２、Ｍ３との
位置ずれマージンのみならず、メタル層Ｍ２、Ｍ３の加
工時に必要となるメタル層Ｍ２、Ｍ３の最小パターン面
積を満たす必要がある。そのため従来のＥＤＡツールに
おいては、前述した通り、接続するべきメタル配線層Ｍ
１、Ｍ４の交差部１００全域に重ねて中間メタル層Ｍ
２、Ｍ３を設けることにより、ＳＶＩＡを構成すること
が一般的である。例えば、ＣＡＤＥＮＣＥ社、ＡＶＡＮ
Ｔ社等のＥＤＡツールにより配線されるＳＶＩＡ部はこ
の構造となる。
は、位置ずれマージンは確保できるが、メタル層Ｍの加
工時に必要となるメタル層Ｍの最小パターン面積の制約
を満たさない場合がある。この場合にも隣接するメタル
層Ｍ間のＶＩＡについては、メタル層Ｍから信号線、電
源線等が引き出されるため、ＶＩＡを形成するメタル層
Ｍのパターン面積は、最小面積ルールを満足することと
なりレイアウト上問題となることはない。しかしなが
ら、ＳＶＩＡにおいては、中間層ＶＩＡ（ＶＩＡ１２、
ＶＩＡ２３、ＶＩＡ３４）を構成する中間メタル層Ｍ
２、Ｍ３からは信号線等が引き出されることはないた
め、最小パターン面積の制約は、層間接続部ＣＵＴ１
２、ＣＵＴ２３、ＣＵＴ３４とメタル層Ｍ２、Ｍ３との
位置ずれマージンのみならず、メタル層Ｍ２、Ｍ３の加
工時に必要となるメタル層Ｍ２、Ｍ３の最小パターン面
積を満たす必要がある。そのため従来のＥＤＡツールに
おいては、前述した通り、接続するべきメタル配線層Ｍ
１、Ｍ４の交差部１００全域に重ねて中間メタル層Ｍ
２、Ｍ３を設けることにより、ＳＶＩＡを構成すること
が一般的である。例えば、ＣＡＤＥＮＣＥ社、ＡＶＡＮ
Ｔ社等のＥＤＡツールにより配線されるＳＶＩＡ部はこ
の構造となる。
【０００６】図１３には、ＳＶＩＡにおける中間層ＶＩ
Ａの１単位をＶＩＡ２３を例にとり示している。ＶＩＡ
２３を構成するメタル層Ｍ２、Ｍ３の領域は、ＳＶＩＡ
の配置ピッチであるＰＸ（Ｘ方向）、ＰＹ（Ｙ方向）と
なる。
Ａの１単位をＶＩＡ２３を例にとり示している。ＶＩＡ
２３を構成するメタル層Ｍ２、Ｍ３の領域は、ＳＶＩＡ
の配置ピッチであるＰＸ（Ｘ方向）、ＰＹ（Ｙ方向）と
なる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来技術におけるＳＶＩＡでは、中間メタル層（図１１に
おけるＭ２、Ｍ３）は、接続するべきメタル配線層Ｍ
１、Ｍ４の交差部１００全域に重ねて設けられるため、
中間メタル層Ｍ２、Ｍ３により配線される信号線等が交
差部１００を通過できないという問題がある。特に、メ
タル配線層Ｍ１、Ｍ４が電源線等の太幅配線である場合
には、交差部１００も大きな領域を占有することとな
り、この領域全面に渡りメタル層Ｍ２、Ｍ３の信号線ト
ラックＴ２、Ｔ３がブロックされてしまい、配線効率を
高めることができないという問題がある。そして、この
問題は、半導体装置の微細化、高集積化が進み、メタル
層Ｍの多層化が進展するにつれてブロックされる信号線
トラックが増大することとなり、微細化、高集積化を阻
む要因となり問題である。以上は、メタル配線層Ｍ１、
Ｍ４の交差部１００に重ねて中間メタル層Ｍ２、Ｍ３が
存在する場合についての課題であるが、これに限定され
るものではなく、中間メタル層Ｍ２、Ｍ３が、交差部を
有しないメタル配線層Ｍ１、Ｍ４間を橋渡しするような
形状で配置され、ＳＶＩＡを構成している場合について
も同様の問題がある。
来技術におけるＳＶＩＡでは、中間メタル層（図１１に
おけるＭ２、Ｍ３）は、接続するべきメタル配線層Ｍ
１、Ｍ４の交差部１００全域に重ねて設けられるため、
中間メタル層Ｍ２、Ｍ３により配線される信号線等が交
差部１００を通過できないという問題がある。特に、メ
タル配線層Ｍ１、Ｍ４が電源線等の太幅配線である場合
には、交差部１００も大きな領域を占有することとな
り、この領域全面に渡りメタル層Ｍ２、Ｍ３の信号線ト
ラックＴ２、Ｔ３がブロックされてしまい、配線効率を
高めることができないという問題がある。そして、この
問題は、半導体装置の微細化、高集積化が進み、メタル
層Ｍの多層化が進展するにつれてブロックされる信号線
トラックが増大することとなり、微細化、高集積化を阻
む要因となり問題である。以上は、メタル配線層Ｍ１、
Ｍ４の交差部１００に重ねて中間メタル層Ｍ２、Ｍ３が
存在する場合についての課題であるが、これに限定され
るものではなく、中間メタル層Ｍ２、Ｍ３が、交差部を
有しないメタル配線層Ｍ１、Ｍ４間を橋渡しするような
形状で配置され、ＳＶＩＡを構成している場合について
も同様の問題がある。
【０００８】本発明は前記従来技術の問題点を解消する
ためになされたものであり、多層配線構造を有する半導
体装置において、ＳＶＩＡの配置を最適化することによ
り、接続メタル配線層の中間に位置する中間メタル層に
よる配線効率を向上した多層配線構造の半導体装置、配
線方法、配線装置、及び記録媒体を提供することを目的
とする。
ためになされたものであり、多層配線構造を有する半導
体装置において、ＳＶＩＡの配置を最適化することによ
り、接続メタル配線層の中間に位置する中間メタル層に
よる配線効率を向上した多層配線構造の半導体装置、配
線方法、配線装置、及び記録媒体を提供することを目的
とする。
【０００９】
【課題を解決するための手段】前記目的を達成するため
に、請求項１に係る多層配線構造の半導体装置は、接続
メタル層と１層以上の中間メタル層を越えて離れた接続
対象層とを接続領域で接続する際、順次接続していくス
タックＶＩＡ部を有する多層配線構造の半導体装置にお
いて、中間メタル層を接続領域内で適宜に分割した２以
上の分割中間メタル層と、分割中間メタル層に挟まれた
中間メタル層配線領域とを備えることを特徴とする。ま
た、請求項６に係る多層配線構造の半導体装置における
配線方法は、中間メタル層を接続領域内で適宜に分割
し、分割した中間メタル層に挟まれた領域を中間メタル
層配線領域として形成することを特徴とする。
に、請求項１に係る多層配線構造の半導体装置は、接続
メタル層と１層以上の中間メタル層を越えて離れた接続
対象層とを接続領域で接続する際、順次接続していくス
タックＶＩＡ部を有する多層配線構造の半導体装置にお
いて、中間メタル層を接続領域内で適宜に分割した２以
上の分割中間メタル層と、分割中間メタル層に挟まれた
中間メタル層配線領域とを備えることを特徴とする。ま
た、請求項６に係る多層配線構造の半導体装置における
配線方法は、中間メタル層を接続領域内で適宜に分割
し、分割した中間メタル層に挟まれた領域を中間メタル
層配線領域として形成することを特徴とする。
【００１０】請求項１の多層配線構造の半導体装置、及
び請求項６の多層配線構造の半導体装置における配線方
法では、スタックＶＩＡ部を構成する中間メタル層が、
接続領域内で適宜に分割されて、分割された分割中間メ
タル層に挟まれた領域を、中間メタル層配線領域とす
る。
び請求項６の多層配線構造の半導体装置における配線方
法では、スタックＶＩＡ部を構成する中間メタル層が、
接続領域内で適宜に分割されて、分割された分割中間メ
タル層に挟まれた領域を、中間メタル層配線領域とす
る。
【００１１】これにより、スタックＶＩＡ部において、
接続メタル層から順次接続していく中間メタル層を分割
して接続領域内での中間メタル層による配線を可能とす
るので、スタックＶＩＡ部の接続領域で中間メタル層に
よる配線がブロックされることはなく、分割された中間
メタル層に挟まれた中間メタル層配線領域により配線を
通過させることができ、配線効率を大幅に向上させるこ
とができる。
接続メタル層から順次接続していく中間メタル層を分割
して接続領域内での中間メタル層による配線を可能とす
るので、スタックＶＩＡ部の接続領域で中間メタル層に
よる配線がブロックされることはなく、分割された中間
メタル層に挟まれた中間メタル層配線領域により配線を
通過させることができ、配線効率を大幅に向上させるこ
とができる。
【００１２】また、請求項２に係る多層配線構造の半導
体装置は、請求項１に記載の多層配線構造の半導体装置
において、接続領域は、接続メタル層と接続対象層との
交差部であることを特徴とする。また、請求項７に係る
多層配線構造の半導体装置における配線方法は、請求項
６に記載の多層配線構造の半導体装置における配線方法
において、接続領域を、接続メタル層と接続対象層との
交差部に形成することを特徴とする。
体装置は、請求項１に記載の多層配線構造の半導体装置
において、接続領域は、接続メタル層と接続対象層との
交差部であることを特徴とする。また、請求項７に係る
多層配線構造の半導体装置における配線方法は、請求項
６に記載の多層配線構造の半導体装置における配線方法
において、接続領域を、接続メタル層と接続対象層との
交差部に形成することを特徴とする。
【００１３】請求項２の多層配線構造の半導体装置、及
び請求項７の多層配線構造の半導体装置における配線方
法では、接続メタル層と、接続メタル層から１層以上の
中間メタル層を越えて離れた接続対象層とが交差する交
差部において、スタックＶＩＡ部の接続領域が配置され
ている。
び請求項７の多層配線構造の半導体装置における配線方
法では、接続メタル層と、接続メタル層から１層以上の
中間メタル層を越えて離れた接続対象層とが交差する交
差部において、スタックＶＩＡ部の接続領域が配置され
ている。
【００１４】これにより、接続メタル層と接続対象層と
の交差部に重ねて配置される中間メタル層を分割して接
続領域である交差部内での中間メタル層による配線を可
能とするので、スタックＶＩＡ部を構成する交差部で、
中間メタル層による配線がブロックされることはなく、
分割された中間メタル層に挟まれた中間メタル層配線領
域により配線を通過させることができ、配線効率を大幅
に向上させることができる。
の交差部に重ねて配置される中間メタル層を分割して接
続領域である交差部内での中間メタル層による配線を可
能とするので、スタックＶＩＡ部を構成する交差部で、
中間メタル層による配線がブロックされることはなく、
分割された中間メタル層に挟まれた中間メタル層配線領
域により配線を通過させることができ、配線効率を大幅
に向上させることができる。
【００１５】また、請求項３に係る多層配線構造の半導
体装置は、請求項１又は２に記載の多層配線構造の半導
体装置において、中間メタル層配線領域は、中間メタル
層における優先配線方向に形成されることを特徴とす
る。また、請求項８に係る多層配線構造の半導体装置に
おける配線方法は、請求項６又は７に記載の多層配線構
造の半導体装置における配線方法において、中間メタル
層配線領域を、中間メタル層における優先配線方向に形
成することを特徴とする。
体装置は、請求項１又は２に記載の多層配線構造の半導
体装置において、中間メタル層配線領域は、中間メタル
層における優先配線方向に形成されることを特徴とす
る。また、請求項８に係る多層配線構造の半導体装置に
おける配線方法は、請求項６又は７に記載の多層配線構
造の半導体装置における配線方法において、中間メタル
層配線領域を、中間メタル層における優先配線方向に形
成することを特徴とする。
【００１６】請求項３の多層配線構造の半導体装置、及
び請求項８の多層配線構造の半導体装置における配線方
法では、中間メタル層を適宜に分割する際、中間メタル
層における優先配線方向に分割して、優先配線方向に中
間メタル層配線領域が形成される。
び請求項８の多層配線構造の半導体装置における配線方
法では、中間メタル層を適宜に分割する際、中間メタル
層における優先配線方向に分割して、優先配線方向に中
間メタル層配線領域が形成される。
【００１７】これにより、半導体装置のメタル配線にお
いて予め設定される優先配線方向と同一の方向に中間メ
タル層配線領域が形成されるので、スタックＶＩＡ部の
接続領域を通過する中間メタル層配線領域と、スタック
ＶＩＡ部以外で通常配線として配置されている中間メタ
ル層による配線方向との整合性が良好となり、スタック
ＶＩＡ部の接続領域で中間メタル層による配線がブロッ
クされることはなく、更に、接続領域外部での配線との
接続もスムーズに行なうことができ、配線効率を大幅に
向上させることができる。
いて予め設定される優先配線方向と同一の方向に中間メ
タル層配線領域が形成されるので、スタックＶＩＡ部の
接続領域を通過する中間メタル層配線領域と、スタック
ＶＩＡ部以外で通常配線として配置されている中間メタ
ル層による配線方向との整合性が良好となり、スタック
ＶＩＡ部の接続領域で中間メタル層による配線がブロッ
クされることはなく、更に、接続領域外部での配線との
接続もスムーズに行なうことができ、配線効率を大幅に
向上させることができる。
【００１８】また、請求項４に係る多層配線構造の半導
体装置は、請求項１乃至３の少なくとも何れか１に記載
の多層配線構造の半導体装置において、スタックＶＩＡ
部のメタル層間を接続する層間接続部を適宜に削除する
ことにより、中間メタル層の適宜な分割領域を確保して
中間メタル層配線領域を形成することを特徴とする。
体装置は、請求項１乃至３の少なくとも何れか１に記載
の多層配線構造の半導体装置において、スタックＶＩＡ
部のメタル層間を接続する層間接続部を適宜に削除する
ことにより、中間メタル層の適宜な分割領域を確保して
中間メタル層配線領域を形成することを特徴とする。
【００１９】請求項４の多層配線構造の半導体装置で
は、メタル層間の層間接続部を適宜に削除して、中間メ
タル層の適宜な分割を行い、中間メタル層配線領域を形
成する。
は、メタル層間の層間接続部を適宜に削除して、中間メ
タル層の適宜な分割を行い、中間メタル層配線領域を形
成する。
【００２０】これにより、メタル層間の層間接続部を適
宜に削除してやれば、中間メタル層を分割して中間メタ
ル層配線領域を確実に確保することができるので、スタ
ックＶＩＡ部の接続領域で中間メタル層による配線がブ
ロックされることはなく、分割された中間メタル層に挟
まれた中間メタル層配線領域により配線を通過させるこ
とができ、配線効率を大幅に向上させることができる。
宜に削除してやれば、中間メタル層を分割して中間メタ
ル層配線領域を確実に確保することができるので、スタ
ックＶＩＡ部の接続領域で中間メタル層による配線がブ
ロックされることはなく、分割された中間メタル層に挟
まれた中間メタル層配線領域により配線を通過させるこ
とができ、配線効率を大幅に向上させることができる。
【００２１】また、請求項５に係る多層配線構造の半導
体装置は、請求項４に記載の多層配線構造の半導体装置
において、層間接続部は、層間接続部に接続される中間
メタル層における優先配線方向に沿った配線トラックに
合わせてアレイ状に配置されており、優先配線方向に沿
って列単位に適宜に削除されることを特徴とする。
体装置は、請求項４に記載の多層配線構造の半導体装置
において、層間接続部は、層間接続部に接続される中間
メタル層における優先配線方向に沿った配線トラックに
合わせてアレイ状に配置されており、優先配線方向に沿
って列単位に適宜に削除されることを特徴とする。
【００２２】請求項５の多層配線構造の半導体装置で
は、中間メタル層の優先配線方向に沿った配線トラック
に合わせてアレイ状に配置された層間接続部は、優先配
線方向に沿って列単位に適宜に削除される。
は、中間メタル層の優先配線方向に沿った配線トラック
に合わせてアレイ状に配置された層間接続部は、優先配
線方向に沿って列単位に適宜に削除される。
【００２３】これにより、中間メタル層の配線トラック
に合わせて配置されている層間接続部を列単位に適宜に
削除してやれば、スタックＶＩＡ部の接続領域に配線ト
ラックを確保することができるので、スタックＶＩＡ部
以外での通常配線の配線トラックとの整合性が良好とな
り、スタックＶＩＡ部の接続領域で中間メタル層による
配線がブロックされることはなく、分割された中間メタ
ル層に挟まれた中間メタル層配線領域により配線を通過
させることができ、配線効率を大幅に向上させることが
できる。
に合わせて配置されている層間接続部を列単位に適宜に
削除してやれば、スタックＶＩＡ部の接続領域に配線ト
ラックを確保することができるので、スタックＶＩＡ部
以外での通常配線の配線トラックとの整合性が良好とな
り、スタックＶＩＡ部の接続領域で中間メタル層による
配線がブロックされることはなく、分割された中間メタ
ル層に挟まれた中間メタル層配線領域により配線を通過
させることができ、配線効率を大幅に向上させることが
できる。
【００２４】また、請求項９に係る多層配線構造の半導
体装置における配線装置は、請求項６乃至８の少なくと
も何れか１に記載の多層配線構造の半導体装置における
配線方法に従う自動配線設計プログラムを備えることを
特徴とする。
体装置における配線装置は、請求項６乃至８の少なくと
も何れか１に記載の多層配線構造の半導体装置における
配線方法に従う自動配線設計プログラムを備えることを
特徴とする。
【００２５】これにより、請求項６乃至８の少なくとも
何れか１に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムを実行することができる。
何れか１に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムを実行することができる。
【００２６】また、請求項１０に係る記録媒体は、請求
項６乃至８の少なくとも何れか１に記載の多層配線構造
の半導体装置における配線方法により配線設計を自動で
行う自動配線設計プログラムを記録している。
項６乃至８の少なくとも何れか１に記載の多層配線構造
の半導体装置における配線方法により配線設計を自動で
行う自動配線設計プログラムを記録している。
【００２７】これにより、請求項６乃至８の少なくとも
何れか１に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムの保存、提供が容易となる。
何れか１に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムの保存、提供が容易となる。
【００２８】
【発明の実施の形態】以下、本発明の多層配線構造の半
導体装置、配線方法、配線装置、及び記録媒体について
具体化した実施形態を図１乃至図９に基づき図面を参照
しつつ詳細に説明する。図１は、実施形態における配線
装置の構成図である。図２は実施形態におけるメタル配
線層間の接続部を示す平面図である。図３は、実施形態
の第１具体例における中間層ＶＩＡを示すパターン図で
ある。図４は、実施形態の第１具体例におけるメタル配
線層間の接続部を示す平面図である。図５は、実施形態
の第１具体例におけるメタル配線層間の接続部を示す断
面図である。図６は、実施形態の第２具体例におけるメ
タル配線層間の接続部を示す平面図である。図７は、実
施形態の第２具体例におけるメタル配線層間の接続部を
示す断面図である。図８は、実施形態における中間メタ
ル層分割ルーチンについての配線方法を示すフロー図で
ある。図９は、多層配線構造の半導体装置の断面図であ
る。
導体装置、配線方法、配線装置、及び記録媒体について
具体化した実施形態を図１乃至図９に基づき図面を参照
しつつ詳細に説明する。図１は、実施形態における配線
装置の構成図である。図２は実施形態におけるメタル配
線層間の接続部を示す平面図である。図３は、実施形態
の第１具体例における中間層ＶＩＡを示すパターン図で
ある。図４は、実施形態の第１具体例におけるメタル配
線層間の接続部を示す平面図である。図５は、実施形態
の第１具体例におけるメタル配線層間の接続部を示す断
面図である。図６は、実施形態の第２具体例におけるメ
タル配線層間の接続部を示す平面図である。図７は、実
施形態の第２具体例におけるメタル配線層間の接続部を
示す断面図である。図８は、実施形態における中間メタ
ル層分割ルーチンについての配線方法を示すフロー図で
ある。図９は、多層配線構造の半導体装置の断面図であ
る。
【００２９】図１に示す多層配線構造の半導体装置にお
ける配線装置１は、中央処理装置（以下、ＣＰＵと略記
する。）２を中心にバス８を介して、メモリ３、磁気デ
ィスク装置４、表示装置（以下、ＣＲＴと略記する。）
５、キーボード６、及び外部記憶媒体駆動装置７が相互
に接続されており、更に外部記憶媒体駆動装置７にＣＤ
ＲＯＭや磁気媒体等の外部記憶媒体９が着脱可能に設置
される構成である。
ける配線装置１は、中央処理装置（以下、ＣＰＵと略記
する。）２を中心にバス８を介して、メモリ３、磁気デ
ィスク装置４、表示装置（以下、ＣＲＴと略記する。）
５、キーボード６、及び外部記憶媒体駆動装置７が相互
に接続されており、更に外部記憶媒体駆動装置７にＣＤ
ＲＯＭや磁気媒体等の外部記憶媒体９が着脱可能に設置
される構成である。
【００３０】後述の図８に示す中間メタル層分割ルーチ
ンについての配線方法フローに示す手順は、上記多層配
線構造の半導体装置における配線装置１内のメモリ３や
磁気ディスク装置４に記録されている他、ＣＤＲＯＭや
磁気媒体等の外部記憶媒体９に記録されている場合に、
外部記憶媒体駆動装置７を介してメモリ３、磁気ディス
ク装置４に転送記憶され、あるいは直接ＣＰＵ２に転送
される。
ンについての配線方法フローに示す手順は、上記多層配
線構造の半導体装置における配線装置１内のメモリ３や
磁気ディスク装置４に記録されている他、ＣＤＲＯＭや
磁気媒体等の外部記憶媒体９に記録されている場合に、
外部記憶媒体駆動装置７を介してメモリ３、磁気ディス
ク装置４に転送記憶され、あるいは直接ＣＰＵ２に転送
される。
【００３１】また、自動配置配線用ＥＤＡツールに係る
一連のプログラムやデータ等も、磁気ディスク装置４
や、ＣＤＲＯＭ、磁気媒体等の外部記憶媒体９に記録さ
れており、一連のプログラムに従いＣＰＵ２からの指令
により必要に応じて参照される。
一連のプログラムやデータ等も、磁気ディスク装置４
や、ＣＤＲＯＭ、磁気媒体等の外部記憶媒体９に記録さ
れており、一連のプログラムに従いＣＰＵ２からの指令
により必要に応じて参照される。
【００３２】さて、図２に示す実施形態は、中間メタル
層Ｍ２、Ｍ３を挟んで、幅Ｗ１の下層メタル配線層Ｍ１
と幅Ｗ４の上層メタル配線層Ｍ４とが交差した交差部１
０について、本発明を適用した場合を示す。交差部１０
の全域に渡って中間メタル層Ｍ２、Ｍ３の優先配線方向
に沿い、配線トラックに合わせてアレイ状に配置される
ＳＶＩＡを列単位で削除した例である。尚、以下に説明
する実施形態においては、メタル配線層Ｍ１、Ｍ４が、
請求項１又は６に記載の接続メタル層、あるいは接続対
象層として、また中間メタル層Ｍ２、Ｍ３が、請求項１
又は６に記載の中間メタル層として構成される場合につ
いて示す。
層Ｍ２、Ｍ３を挟んで、幅Ｗ１の下層メタル配線層Ｍ１
と幅Ｗ４の上層メタル配線層Ｍ４とが交差した交差部１
０について、本発明を適用した場合を示す。交差部１０
の全域に渡って中間メタル層Ｍ２、Ｍ３の優先配線方向
に沿い、配線トラックに合わせてアレイ状に配置される
ＳＶＩＡを列単位で削除した例である。尚、以下に説明
する実施形態においては、メタル配線層Ｍ１、Ｍ４が、
請求項１又は６に記載の接続メタル層、あるいは接続対
象層として、また中間メタル層Ｍ２、Ｍ３が、請求項１
又は６に記載の中間メタル層として構成される場合につ
いて示す。
【００３３】具体的には、Ｘ方向（上層メタル配線層Ｍ
４の幅方向）にＰＸのピッチで５個、Ｙ方向（下層メタ
ル配線層Ｍ１の幅方向）にＰＹのピッチで３個の計１５
個のＳＶＩＡの配置に対して、Ｘ方向に１列分、Ｙ方向
に２列分の計９個のＳＶＩＡを削除可能な例である。こ
の結果、Ｘ方向への３つの配線トラックＴ３のうち配線
通過可能な配線トラックＬ３を１トラック、及びＹ方向
への５つの配線トラックＴ２のうち配線通過可能な配線
トラックＬ２を２トラック確保することができる。
４の幅方向）にＰＸのピッチで５個、Ｙ方向（下層メタ
ル配線層Ｍ１の幅方向）にＰＹのピッチで３個の計１５
個のＳＶＩＡの配置に対して、Ｘ方向に１列分、Ｙ方向
に２列分の計９個のＳＶＩＡを削除可能な例である。こ
の結果、Ｘ方向への３つの配線トラックＴ３のうち配線
通過可能な配線トラックＬ３を１トラック、及びＹ方向
への５つの配線トラックＴ２のうち配線通過可能な配線
トラックＬ２を２トラック確保することができる。
【００３４】ここで、削除可能なＳＶＩＡの個数は、メ
タル配線層Ｍ１、Ｍ４を流れる電流値により決定され
る。つまり、ＳＶＩＡの電流容量、許容降下電圧値等か
らデバイスの信頼性上許容されるエレクトロマイグレー
ションの基準、及び回路動作上の制約から決定される許
容降下電圧値の基準の範囲内での削除は可能である。こ
れらの基準と個々の配線に流れる電流容量から、配線毎
に許容されるエレクトロマイグレーション耐量、及び許
容抵抗値が決定されるので、ＳＶＩＡの１単位当りの値
からこの許容値を満足するＳＶＩＡ個数が算出される。
タル配線層Ｍ１、Ｍ４を流れる電流値により決定され
る。つまり、ＳＶＩＡの電流容量、許容降下電圧値等か
らデバイスの信頼性上許容されるエレクトロマイグレー
ションの基準、及び回路動作上の制約から決定される許
容降下電圧値の基準の範囲内での削除は可能である。こ
れらの基準と個々の配線に流れる電流容量から、配線毎
に許容されるエレクトロマイグレーション耐量、及び許
容抵抗値が決定されるので、ＳＶＩＡの１単位当りの値
からこの許容値を満足するＳＶＩＡ個数が算出される。
【００３５】さて、この実施形態を中間層ＶＩＡの具体
的なレイアウトパターンに対して実現した具体例を示
す。図３は、中間メタル層Ｍ２、Ｍ３と両者を接続する
層間接続部ＣＵＴ２３とで構成される中間層ＶＩＡ２
３'についての第１具体例のレイアウトパターン図であ
る。図１２に基づき前述したように、式（１）に示すメ
タル層Ｍの最小幅は、層間接続部ＣＵＴとメタル層Ｍと
の位置ずれマージンを確保するための最小幅ではある
が、メタル層Ｍの加工時に必要となる最小パターン面積
の制約を満たしていない。図３には、この制約を、引き
出し配線のない中間メタル層Ｍ２、Ｍ３でも満たすため
の方策を示している。
的なレイアウトパターンに対して実現した具体例を示
す。図３は、中間メタル層Ｍ２、Ｍ３と両者を接続する
層間接続部ＣＵＴ２３とで構成される中間層ＶＩＡ２
３'についての第１具体例のレイアウトパターン図であ
る。図１２に基づき前述したように、式（１）に示すメ
タル層Ｍの最小幅は、層間接続部ＣＵＴとメタル層Ｍと
の位置ずれマージンを確保するための最小幅ではある
が、メタル層Ｍの加工時に必要となる最小パターン面積
の制約を満たしていない。図３には、この制約を、引き
出し配線のない中間メタル層Ｍ２、Ｍ３でも満たすため
の方策を示している。
【００３６】メタル層を配線層として使用する場合、隣
り合うメタル配線層で互いに直行する方向を優先配線方
向として、メタル配線層毎に配線方向を設定することが
一般的に行なわれている。実施形態においては、下層メ
タル配線層Ｍ１の優先配線方向がＸ方向であり、上層メ
タル配線層Ｍ４の優先配線方向がＹ方向であるため、下
層メタル配線層Ｍ１の直上のメタル層である中間メタル
層Ｍ２の優先配線方向はＹ方向となり、更にその上の中
間メタル層Ｍ３の優先配線方向はＸ方向となる。メタル
配線を施す場合、優先配線方向に配線トラックが設定さ
れるから、優先配線方向に対する幅方向へのメタル層サ
イズで配線ピッチが決定されることになる。従って、中
間層ＶＩＡ２３'において、中間メタル層Ｍ２、Ｍ３の
最小パターン面積を確保することができる面積分だけ優
先配線方向にメタル層を延長することが好ましい。これ
により、メタル層Ｍ２については、Ｘ方向の幅は最小幅
のまま、Ｙ方向に延長をし、メタル層Ｍ３については、
Ｙ方向の幅は最小幅のまま、Ｘ方向に延長をした構成を
採る。この構成により、優先配線方向に対するメタル層
幅は最小幅を維持しながら、優先配線方向に直行する方
向に対するメタル層幅も必要最小限の延長となる。
り合うメタル配線層で互いに直行する方向を優先配線方
向として、メタル配線層毎に配線方向を設定することが
一般的に行なわれている。実施形態においては、下層メ
タル配線層Ｍ１の優先配線方向がＸ方向であり、上層メ
タル配線層Ｍ４の優先配線方向がＹ方向であるため、下
層メタル配線層Ｍ１の直上のメタル層である中間メタル
層Ｍ２の優先配線方向はＹ方向となり、更にその上の中
間メタル層Ｍ３の優先配線方向はＸ方向となる。メタル
配線を施す場合、優先配線方向に配線トラックが設定さ
れるから、優先配線方向に対する幅方向へのメタル層サ
イズで配線ピッチが決定されることになる。従って、中
間層ＶＩＡ２３'において、中間メタル層Ｍ２、Ｍ３の
最小パターン面積を確保することができる面積分だけ優
先配線方向にメタル層を延長することが好ましい。これ
により、メタル層Ｍ２については、Ｘ方向の幅は最小幅
のまま、Ｙ方向に延長をし、メタル層Ｍ３については、
Ｙ方向の幅は最小幅のまま、Ｘ方向に延長をした構成を
採る。この構成により、優先配線方向に対するメタル層
幅は最小幅を維持しながら、優先配線方向に直行する方
向に対するメタル層幅も必要最小限の延長となる。
【００３７】図４に示す交差部１１は、第１具体例の中
間層ＶＩＡ２３'を、図２の交差部１０に配置した時の
中間メタル層Ｍ２、Ｍ３の様子を示している。更に、図
５には、交差部１１のＸＸ'、及びＹＹ'断面図を示し、
中間メタル層Ｍ２、Ｍ３の様子を示している。
間層ＶＩＡ２３'を、図２の交差部１０に配置した時の
中間メタル層Ｍ２、Ｍ３の様子を示している。更に、図
５には、交差部１１のＸＸ'、及びＹＹ'断面図を示し、
中間メタル層Ｍ２、Ｍ３の様子を示している。
【００３８】図２では、Ｘ方向に配線通過可能な配線ト
ラックＬ３が１トラック、Ｙ方向に配線通過可能な配線
トラックＬ２が２トラック確保されており、更に、配置
される中間層ＶＩＡ２３'が、各中間メタル層Ｍ２、Ｍ
３における優先配線方向に対して最小幅となる構成を有
している。そのため、図４から明らかなように、Ｘ方向
の配線トラックＬ３１は、メタル層Ｍ３の通過配線とし
て十分な配線幅を有した配線トラックとしてピッチ２×
ＰＹで領域を確保することができ、Ｙ方向の配線トラッ
クＬ２１は、メタル層Ｍ２の通過配線として十分な配線
幅を有した配線トラックとしてピッチ２×ＰＸで領域を
確保することができる。
ラックＬ３が１トラック、Ｙ方向に配線通過可能な配線
トラックＬ２が２トラック確保されており、更に、配置
される中間層ＶＩＡ２３'が、各中間メタル層Ｍ２、Ｍ
３における優先配線方向に対して最小幅となる構成を有
している。そのため、図４から明らかなように、Ｘ方向
の配線トラックＬ３１は、メタル層Ｍ３の通過配線とし
て十分な配線幅を有した配線トラックとしてピッチ２×
ＰＹで領域を確保することができ、Ｙ方向の配線トラッ
クＬ２１は、メタル層Ｍ２の通過配線として十分な配線
幅を有した配線トラックとしてピッチ２×ＰＸで領域を
確保することができる。
【００３９】メタル層Ｍ２とメタル層Ｍ３とは、優先配
線方向が互いに直行するので、図５に示すように、メタ
ル層Ｍ２については、交差部１１のＸＸ'断面に直行す
る方向が優先配線方向となり、２×ＰＸのピッチで配線
トラックＬ２１が交差部１１を通過し、メタル層Ｍ３に
ついては、交差部１１のＹＹ'断面に直行する方向が優
先配線方向となり、２×ＰＹのピッチで配線トラックＬ
３１が交差部１１を通過する。
線方向が互いに直行するので、図５に示すように、メタ
ル層Ｍ２については、交差部１１のＸＸ'断面に直行す
る方向が優先配線方向となり、２×ＰＸのピッチで配線
トラックＬ２１が交差部１１を通過し、メタル層Ｍ３に
ついては、交差部１１のＹＹ'断面に直行する方向が優
先配線方向となり、２×ＰＹのピッチで配線トラックＬ
３１が交差部１１を通過する。
【００４０】また、実施形態を他の中間層ＶＩＡ２３''
（不図示）に対して実現した第２具体例では、中間層Ｖ
ＩＡ２３''は、中間層ＶＩＡ２３'（図３、参照）にお
けるメタル層Ｍ２、Ｍ３を、各々の優先配線方向に、従
来技術におけるＳＶＩＡのピッチＰＹ、ＰＸまで延長し
た構成である。
（不図示）に対して実現した第２具体例では、中間層Ｖ
ＩＡ２３''は、中間層ＶＩＡ２３'（図３、参照）にお
けるメタル層Ｍ２、Ｍ３を、各々の優先配線方向に、従
来技術におけるＳＶＩＡのピッチＰＹ、ＰＸまで延長し
た構成である。
【００４１】図６に示す交差部１２は、中間層ＶＩＡ２
３''を、図２の交差部１０に配置したときの中間メタル
層Ｍ２、Ｍ３の様子を示している。更に、図７は、交差
部１２のＸＸ'、及びＹＹ'断面図を示し、中間メタル層
Ｍ２、Ｍ３の様子を示している。
３''を、図２の交差部１０に配置したときの中間メタル
層Ｍ２、Ｍ３の様子を示している。更に、図７は、交差
部１２のＸＸ'、及びＹＹ'断面図を示し、中間メタル層
Ｍ２、Ｍ３の様子を示している。
【００４２】中間層ＶＩＡ２３''では、中間メタル層Ｍ
２、Ｍ３を各々の優先配線方向にＳＶＩＡのピッチＰ
Ｙ、ＰＸまで延長したものである。そのため中間層ＶＩ
Ａ２３''を配置した交差部１２では、中間メタル層Ｍ
２、Ｍ３はそれぞれの優先配線方向に互いに接続された
構成となる。即ち、図６、７に示すようにメタル層Ｍ２
についてはＹＹ'方向に、及びメタル層Ｍ３については
ＸＸ'方向に、それぞれ延長、接続された構成をもって
中間メタル層Ｍ２、Ｍ３が形成されている。
２、Ｍ３を各々の優先配線方向にＳＶＩＡのピッチＰ
Ｙ、ＰＸまで延長したものである。そのため中間層ＶＩ
Ａ２３''を配置した交差部１２では、中間メタル層Ｍ
２、Ｍ３はそれぞれの優先配線方向に互いに接続された
構成となる。即ち、図６、７に示すようにメタル層Ｍ２
についてはＹＹ'方向に、及びメタル層Ｍ３については
ＸＸ'方向に、それぞれ延長、接続された構成をもって
中間メタル層Ｍ２、Ｍ３が形成されている。
【００４３】一方、中間層ＶＩＡ２３''を構成する中間
メタル層Ｍ２、Ｍ３の幅方向は、図３における場合と同
様に、式（１）に示す最小幅に構成されている。従っ
て、第１具体例と同様に、図６に示すようにＸ方向の配
線トラックＬ３２は、メタル層Ｍ３の通過配線として十
分な配線幅を有した配線トラックとしてピッチ２×ＰＹ
で通過領域を確保することができ、Ｙ方向の配線トラッ
クＬ２２は、メタル層Ｍ２の通過配線として十分な配線
幅を有した配線トラックとしてピッチ２×ＰＸで通過領
域を確保することができる。更に、図７に示すように、
メタル層Ｍ２は、交差部１２のＸＸ'断面に直行する方
向に２×ＰＸのピッチで配線トラックＬ２２が交差部１
２を通過し、メタル層Ｍ３は、交差部１２のＹＹ'断面
に直行する方向に２×ＰＹのピッチで配線トラックＬ３
２が交差部１２を通過する。
メタル層Ｍ２、Ｍ３の幅方向は、図３における場合と同
様に、式（１）に示す最小幅に構成されている。従っ
て、第１具体例と同様に、図６に示すようにＸ方向の配
線トラックＬ３２は、メタル層Ｍ３の通過配線として十
分な配線幅を有した配線トラックとしてピッチ２×ＰＹ
で通過領域を確保することができ、Ｙ方向の配線トラッ
クＬ２２は、メタル層Ｍ２の通過配線として十分な配線
幅を有した配線トラックとしてピッチ２×ＰＸで通過領
域を確保することができる。更に、図７に示すように、
メタル層Ｍ２は、交差部１２のＸＸ'断面に直行する方
向に２×ＰＸのピッチで配線トラックＬ２２が交差部１
２を通過し、メタル層Ｍ３は、交差部１２のＹＹ'断面
に直行する方向に２×ＰＹのピッチで配線トラックＬ３
２が交差部１２を通過する。
【００４４】次に、図８に示す中間メタル層の分割につ
いて、実施形態を例にとりながら説明する。図８は、中
間メタル層分割ルーチンについての配線方法のフローを
示しており、自動配線設計プログラムにおける手続き
中、中間メタル層の分割ルーチンについて示したもので
ある。
いて、実施形態を例にとりながら説明する。図８は、中
間メタル層分割ルーチンについての配線方法のフローを
示しており、自動配線設計プログラムにおける手続き
中、中間メタル層の分割ルーチンについて示したもので
ある。
【００４５】先ず、このルーチンに入るに先立ち、予め
中間層ＶＩＡのレイアウトパターンを選定しておく（Ｓ
０）。実施形態では、中間層ＶＩＡ２３'、あるいはＶ
ＩＡ２３''のいずれかを選択する。この場合はメタル配
線層Ｍ１とＭ４とをＳＶＩＡにて接続する際に必要とな
る中間層ＶＩＡ２３'、ＶＩＡ２３'' について例示して
いるが、更に多層のメタル配線層を使用する場合も含め
て他のメタル配線層間のＳＶＩＡについても同様に設定
しておく必要がある。
中間層ＶＩＡのレイアウトパターンを選定しておく（Ｓ
０）。実施形態では、中間層ＶＩＡ２３'、あるいはＶ
ＩＡ２３''のいずれかを選択する。この場合はメタル配
線層Ｍ１とＭ４とをＳＶＩＡにて接続する際に必要とな
る中間層ＶＩＡ２３'、ＶＩＡ２３'' について例示して
いるが、更に多層のメタル配線層を使用する場合も含め
て他のメタル配線層間のＳＶＩＡについても同様に設定
しておく必要がある。
【００４６】中間メタル層分割ルーチンでは、先ず、Ｓ
ＶＩＡ接続するべきメタル配線層間の交差部１０、１
１、１２を抽出する（Ｓ１）。そして抽出された交差部
１０、１１、１２にＳＶＩＡをアレイ状に配置するが、
ＳＶＩＡの配置位置として交差部１０、１１、１２の中
間メタル層Ｍ２、Ｍ３に対して設定されている優先配線
方向に沿った方向に合わせてアレイ配置をする手続きと
することもできる。更に、アレイ配置上のＳＶＩＡのピ
ッチとして交差部１０、１１、１２の中間メタル層Ｍ
２、Ｍ３に対して設定されている配線トラックに合わせ
たピッチとすることもできる（Ｓ２）。実施形態では、
Ｘ方向にＰＸ、Ｙ方向にＰＹである。
ＶＩＡ接続するべきメタル配線層間の交差部１０、１
１、１２を抽出する（Ｓ１）。そして抽出された交差部
１０、１１、１２にＳＶＩＡをアレイ状に配置するが、
ＳＶＩＡの配置位置として交差部１０、１１、１２の中
間メタル層Ｍ２、Ｍ３に対して設定されている優先配線
方向に沿った方向に合わせてアレイ配置をする手続きと
することもできる。更に、アレイ配置上のＳＶＩＡのピ
ッチとして交差部１０、１１、１２の中間メタル層Ｍ
２、Ｍ３に対して設定されている配線トラックに合わせ
たピッチとすることもできる（Ｓ２）。実施形態では、
Ｘ方向にＰＸ、Ｙ方向にＰＹである。
【００４７】中間メタル層Ｍ２、Ｍ３の優先配線方向や
配線ピッチ等の制約に合わせたＳＶＩＡのアレイ配置を
基本配置として、対象となっているＳＶＩＡ部における
エレクトロマイグレーション耐量や降下電圧値等が設計
基準を満足しているか否かをチェックする（Ｓ３）。こ
の時点で既に設計基準を満足していなければ（Ｓ３：Ｎ
Ｏ）、対象となっている交差部１０、１１、１２ではＳ
ＶＩＡによりメタル配線間Ｍ１、Ｍ４の接続することは
できない旨の警告等を発した後（Ｓ７）ルーチンから抜
ける。設計基準を満足している場合には（Ｓ３：ＹＥ
Ｓ）、削除可能なＳＶＩＡ列を算出し削除候補をリスト
アップする（Ｓ４）。例えば、実施形態において交差部
１０、１１、１２に配置される１５個のＳＶＩＡに対し
て、９個のＳＶＩＡを削除可能である場合には、削除候
補として、Ｘ方向へ１配線トラック及びＹ方向へ２配線
トラック（実施形態の場合。図２、参照）、あるいはＹ
方向へのみ３配線トラックの２つの候補をリストアップ
することが可能である。そして、リストアップされたＳ
ＶＩＡの削除候補から、レイアウト上交差部１０、１
１、１２を通過すべき中間メタル層Ｍ２、Ｍ３の配線の
有無に応じて削除すべきＳＶＩＡ列を選択し（Ｓ５）、
ＳＶＩＡ列の削除、予め設定されている中間層ＶＩＡの
配置等を行ない（Ｓ６）この処理ルーチンを終了する。
尚、中間層ＶＩＡを全てのＳＶＩＡに設定しておけば、
この段階で改めて中間層ＶＩＡ２３'、２３''の配置処
理をする必要はない。また、ここでは、ＳＶＩＡ全体を
削除する場合を例にとり説明したが、ＳＶＩＡを構成す
る中間層ＶＩＡ２３'、２３''を選択的に削除すること
も可能である。
配線ピッチ等の制約に合わせたＳＶＩＡのアレイ配置を
基本配置として、対象となっているＳＶＩＡ部における
エレクトロマイグレーション耐量や降下電圧値等が設計
基準を満足しているか否かをチェックする（Ｓ３）。こ
の時点で既に設計基準を満足していなければ（Ｓ３：Ｎ
Ｏ）、対象となっている交差部１０、１１、１２ではＳ
ＶＩＡによりメタル配線間Ｍ１、Ｍ４の接続することは
できない旨の警告等を発した後（Ｓ７）ルーチンから抜
ける。設計基準を満足している場合には（Ｓ３：ＹＥ
Ｓ）、削除可能なＳＶＩＡ列を算出し削除候補をリスト
アップする（Ｓ４）。例えば、実施形態において交差部
１０、１１、１２に配置される１５個のＳＶＩＡに対し
て、９個のＳＶＩＡを削除可能である場合には、削除候
補として、Ｘ方向へ１配線トラック及びＹ方向へ２配線
トラック（実施形態の場合。図２、参照）、あるいはＹ
方向へのみ３配線トラックの２つの候補をリストアップ
することが可能である。そして、リストアップされたＳ
ＶＩＡの削除候補から、レイアウト上交差部１０、１
１、１２を通過すべき中間メタル層Ｍ２、Ｍ３の配線の
有無に応じて削除すべきＳＶＩＡ列を選択し（Ｓ５）、
ＳＶＩＡ列の削除、予め設定されている中間層ＶＩＡの
配置等を行ない（Ｓ６）この処理ルーチンを終了する。
尚、中間層ＶＩＡを全てのＳＶＩＡに設定しておけば、
この段階で改めて中間層ＶＩＡ２３'、２３''の配置処
理をする必要はない。また、ここでは、ＳＶＩＡ全体を
削除する場合を例にとり説明したが、ＳＶＩＡを構成す
る中間層ＶＩＡ２３'、２３''を選択的に削除すること
も可能である。
【００４８】図９には、本発明の適用可能な多層配線構
造を示す。シリコンバルク層３３上に形成された拡散層
２１、熱酸化膜３２、またシリコンバルク層３３上に形
成されるＭＯＳトランジスタのゲート電極等を構成する
多結晶シリコン層２２を配置した上で、層間絶縁膜３１
で相互に絶縁された状態で１乃至４層の多層のメタル配
線層が構成されている。Ａでは、４層メタル２６を請求
項１又は６に記載の接続メタル層と、多結晶シリコン層
２２を請求項１又は６に記載の接続対象層と、そして１
乃至３層メタル２３、２４、２５の３層のメタル層を請
求項１又は６に記載の中間メタル層としてＳＶＩＡ構造
を構成する場合を示している。１層メタル２３、２層メ
タル２４、そして両者を接続する層間接続部ＣＵＴ１２
（２８）、２層メタル２４、３層メタル２５、そして両
者を接続する層間接続部ＣＵＴ２３（２９）のそれぞれ
で中間層ＶＩＡが構成されており、４層メタル２６と多
結晶シリコン層２２との交差部においても、１乃至３層
メタル２３、２４、２５による配線が通過可能となる。
造を示す。シリコンバルク層３３上に形成された拡散層
２１、熱酸化膜３２、またシリコンバルク層３３上に形
成されるＭＯＳトランジスタのゲート電極等を構成する
多結晶シリコン層２２を配置した上で、層間絶縁膜３１
で相互に絶縁された状態で１乃至４層の多層のメタル配
線層が構成されている。Ａでは、４層メタル２６を請求
項１又は６に記載の接続メタル層と、多結晶シリコン層
２２を請求項１又は６に記載の接続対象層と、そして１
乃至３層メタル２３、２４、２５の３層のメタル層を請
求項１又は６に記載の中間メタル層としてＳＶＩＡ構造
を構成する場合を示している。１層メタル２３、２層メ
タル２４、そして両者を接続する層間接続部ＣＵＴ１２
（２８）、２層メタル２４、３層メタル２５、そして両
者を接続する層間接続部ＣＵＴ２３（２９）のそれぞれ
で中間層ＶＩＡが構成されており、４層メタル２６と多
結晶シリコン層２２との交差部においても、１乃至３層
メタル２３、２４、２５による配線が通過可能となる。
【００４９】Ｂでは、４層メタル２６を請求項１又は６
に記載の接続メタル層と、拡散層２１を請求項１又は６
に記載の接続対象層と、そして１乃至３層メタル２３、
２４、２５の３層のメタル層を請求項１又は６に記載の
中間メタル層としてＳＶＩＡ構造を構成する場合を示し
ている。１層メタル２３、２層メタル２４、そして両者
を接続する層間接続部ＣＵＴ１２（２８）、２層メタル
２４、３層メタル２５、そして両者を接続する層間接続
部ＣＵＴ２３（２９）のそれぞれで中間層ＶＩＡが構成
されており、４層メタル２６と拡散層２１との交差部に
おいても、１乃至３層メタル２３、２４、２５による配
線が通過可能となる。
に記載の接続メタル層と、拡散層２１を請求項１又は６
に記載の接続対象層と、そして１乃至３層メタル２３、
２４、２５の３層のメタル層を請求項１又は６に記載の
中間メタル層としてＳＶＩＡ構造を構成する場合を示し
ている。１層メタル２３、２層メタル２４、そして両者
を接続する層間接続部ＣＵＴ１２（２８）、２層メタル
２４、３層メタル２５、そして両者を接続する層間接続
部ＣＵＴ２３（２９）のそれぞれで中間層ＶＩＡが構成
されており、４層メタル２６と拡散層２１との交差部に
おいても、１乃至３層メタル２３、２４、２５による配
線が通過可能となる。
【００５０】Ｃでは、４層メタル２６を請求項１又は６
に記載の接続メタル層と、１層メタル２３を請求項１又
は６に記載の接続対象層と、そして、２及び３層メタル
２４、２５の２層のメタル層を請求項１又は６に記載の
中間メタル層としてＳＶＩＡ構造を構成する場合を示し
ている。２層メタル２４、３層メタル２５、そして両者
を接続する層間接続部ＣＵＴ２３（２９）で中間層ＶＩ
Ａが構成されており、４層メタル２６と１層メタル２３
との交差部においても、２及び３層メタル２４、２５に
よる配線が通過可能となる。
に記載の接続メタル層と、１層メタル２３を請求項１又
は６に記載の接続対象層と、そして、２及び３層メタル
２４、２５の２層のメタル層を請求項１又は６に記載の
中間メタル層としてＳＶＩＡ構造を構成する場合を示し
ている。２層メタル２４、３層メタル２５、そして両者
を接続する層間接続部ＣＵＴ２３（２９）で中間層ＶＩ
Ａが構成されており、４層メタル２６と１層メタル２３
との交差部においても、２及び３層メタル２４、２５に
よる配線が通過可能となる。
【００５１】以上詳細に説明したとおり、本実施形態に
係る多層配線構造の半導体装置では、中間層ＶＩＡ２
３'、 ＶＩＡ２３''において、中間メタル層Ｍ２、Ｍ３
の最小パターン面積を確保することができる面積分だけ
優先配線方向にメタル層を延長することにより、メタル
層Ｍ２については、Ｘ方向の幅は最小幅のまま、Ｙ方向
に延長をし、メタル層Ｍ３については、Ｙ方向の幅は最
小幅のまま、Ｘ方向に延長をした構成を採ることができ
る。この構成により、優先配線方向に対するメタル層幅
は最小幅を維持することができ、交差部１１、１２に示
すように、Ｘ方向の配線トラックＬ３１、Ｌ３２は、メ
タル層Ｍ３の通過配線として十分な配線幅を有した配線
トラックとしてピッチ２×ＰＹで領域を確保することが
でき、Ｙ方向の配線トラックＬ２１、Ｌ２２は、メタル
層Ｍ２の通過配線として十分な配線幅を有した配線トラ
ックとしてピッチ２×ＰＸで領域を確保することができ
る。
係る多層配線構造の半導体装置では、中間層ＶＩＡ２
３'、 ＶＩＡ２３''において、中間メタル層Ｍ２、Ｍ３
の最小パターン面積を確保することができる面積分だけ
優先配線方向にメタル層を延長することにより、メタル
層Ｍ２については、Ｘ方向の幅は最小幅のまま、Ｙ方向
に延長をし、メタル層Ｍ３については、Ｙ方向の幅は最
小幅のまま、Ｘ方向に延長をした構成を採ることができ
る。この構成により、優先配線方向に対するメタル層幅
は最小幅を維持することができ、交差部１１、１２に示
すように、Ｘ方向の配線トラックＬ３１、Ｌ３２は、メ
タル層Ｍ３の通過配線として十分な配線幅を有した配線
トラックとしてピッチ２×ＰＹで領域を確保することが
でき、Ｙ方向の配線トラックＬ２１、Ｌ２２は、メタル
層Ｍ２の通過配線として十分な配線幅を有した配線トラ
ックとしてピッチ２×ＰＸで領域を確保することができ
る。
【００５２】従って、スタックＶＩＡ部において、下層
メタル配線層Ｍ１から順次接続していく中間メタル層Ｍ
２、Ｍ３を分割して接続領域内である交差部１０、１
１、１２の中間メタル層Ｍ２、Ｍ３による配線を可能と
するので、スタックＶＩＡ部が配置される交差部１０、
１１、１２で中間メタル層Ｍ２、Ｍ３による配線がブロ
ックされることはなく、分割された中間メタル層Ｍ２、
Ｍ３に挟まれた中間メタル層配線領域である配線トラッ
クＬ２、Ｌ３、Ｌ２１、Ｌ３１、あるいはＬ２２、Ｌ３
２により配線を通過させることができ、配線効率を大幅
に向上させることができる。
メタル配線層Ｍ１から順次接続していく中間メタル層Ｍ
２、Ｍ３を分割して接続領域内である交差部１０、１
１、１２の中間メタル層Ｍ２、Ｍ３による配線を可能と
するので、スタックＶＩＡ部が配置される交差部１０、
１１、１２で中間メタル層Ｍ２、Ｍ３による配線がブロ
ックされることはなく、分割された中間メタル層Ｍ２、
Ｍ３に挟まれた中間メタル層配線領域である配線トラッ
クＬ２、Ｌ３、Ｌ２１、Ｌ３１、あるいはＬ２２、Ｌ３
２により配線を通過させることができ、配線効率を大幅
に向上させることができる。
【００５３】また、半導体装置のメタル配線Ｍ２、Ｍ３
において予め設定される優先配線方向と同一の方向に中
間メタル層配線領域である配線トラックＬ２、Ｌ３、Ｌ
２１、Ｌ３１、あるいはＬ２２、Ｌ３２が形成されるの
で、スタックＶＩＡ部を通過する中間メタル層配線領域
である配線トラックＬ２、Ｌ３、Ｌ２１、Ｌ３１、ある
いはＬ２２、Ｌ３２と、スタックＶＩＡ部以外で通常配
線として配置されている中間メタル層Ｍ２、Ｍ３による
配線方向との整合性が良好となり、スタックＶＩＡ部が
配置される接続領域である交差部１０、１１、１２にお
いて中間メタル層Ｍ２、Ｍ３による配線がブロックされ
ることはなく、更に、外部配線との接続もスムーズに行
なうことができ、配線効率を大幅に向上させることがで
きる。
において予め設定される優先配線方向と同一の方向に中
間メタル層配線領域である配線トラックＬ２、Ｌ３、Ｌ
２１、Ｌ３１、あるいはＬ２２、Ｌ３２が形成されるの
で、スタックＶＩＡ部を通過する中間メタル層配線領域
である配線トラックＬ２、Ｌ３、Ｌ２１、Ｌ３１、ある
いはＬ２２、Ｌ３２と、スタックＶＩＡ部以外で通常配
線として配置されている中間メタル層Ｍ２、Ｍ３による
配線方向との整合性が良好となり、スタックＶＩＡ部が
配置される接続領域である交差部１０、１１、１２にお
いて中間メタル層Ｍ２、Ｍ３による配線がブロックされ
ることはなく、更に、外部配線との接続もスムーズに行
なうことができ、配線効率を大幅に向上させることがで
きる。
【００５４】また、４層メタル２６と多結晶シリコン層
２２とを接続するＳＶＩＡ構造における交差部において
も、中間に位置する中間層ＶＩＡを構成する１乃至３層
メタル２３、２４、２５による配線が通過可能となり、
４層メタル２６と拡散層２１とを接続するＳＶＩＡ構造
における交差部においても、中間に位置する中間層ＶＩ
Ａを構成する１乃至３層メタル２３、２４、２５による
配線が通過可能となり、４層メタル２６と１層メタル２
３とを接続するＳＶＩＡ構造における交差部において
も、中間に位置する中間層ＶＩＡを構成する２及び３層
メタル２４、２５による配線が通過可能となる。
２２とを接続するＳＶＩＡ構造における交差部において
も、中間に位置する中間層ＶＩＡを構成する１乃至３層
メタル２３、２４、２５による配線が通過可能となり、
４層メタル２６と拡散層２１とを接続するＳＶＩＡ構造
における交差部においても、中間に位置する中間層ＶＩ
Ａを構成する１乃至３層メタル２３、２４、２５による
配線が通過可能となり、４層メタル２６と１層メタル２
３とを接続するＳＶＩＡ構造における交差部において
も、中間に位置する中間層ＶＩＡを構成する２及び３層
メタル２４、２５による配線が通過可能となる。
【００５５】また、本実施形態に係る多層配線構造の半
導体装置における配線方法では、ＳＶＩＡ接続するべき
メタル配線層間の交差部１０、１１、１２を抽出して
（Ｓ１）、中間メタル層Ｍ２、Ｍ３に対して設定されて
いる優先配線方向に沿い、且つ配線トラックに合わせた
ピッチＰＸ、ＰＹで、ＳＶＩＡをアレイ状に基本配置す
る（Ｓ２）。次に、削除可能なＳＶＩＡ列を算出し削除
候補をリストアップし（Ｓ４）、レイアウト上交差部１
０、１１、１２を通過すべき中間メタル層Ｍ２、Ｍ３の
配線の有無に応じて削除すべきＳＶＩＡ列を選択し（Ｓ
５）、ＳＶＩＡ列の削除等を行ない、交差部１０、１
１、１２を通過できる中間メタル層配線領域である配線
トラックＬ２、Ｌ３、Ｌ２１、Ｌ３１、あるいはＬ２
２、Ｌ３２を確保することができる。尚、ＳＶＩＡを構
成する層間接続部ＣＵＴ２３を削除することでも同様の
効果を奏することは可能である。
導体装置における配線方法では、ＳＶＩＡ接続するべき
メタル配線層間の交差部１０、１１、１２を抽出して
（Ｓ１）、中間メタル層Ｍ２、Ｍ３に対して設定されて
いる優先配線方向に沿い、且つ配線トラックに合わせた
ピッチＰＸ、ＰＹで、ＳＶＩＡをアレイ状に基本配置す
る（Ｓ２）。次に、削除可能なＳＶＩＡ列を算出し削除
候補をリストアップし（Ｓ４）、レイアウト上交差部１
０、１１、１２を通過すべき中間メタル層Ｍ２、Ｍ３の
配線の有無に応じて削除すべきＳＶＩＡ列を選択し（Ｓ
５）、ＳＶＩＡ列の削除等を行ない、交差部１０、１
１、１２を通過できる中間メタル層配線領域である配線
トラックＬ２、Ｌ３、Ｌ２１、Ｌ３１、あるいはＬ２
２、Ｌ３２を確保することができる。尚、ＳＶＩＡを構
成する層間接続部ＣＵＴ２３を削除することでも同様の
効果を奏することは可能である。
【００５６】これにより、ＳＶＩＡや、メタル層Ｍ２、
Ｍ３間の層間接続部ＣＵＴ２３を適宜に削除してやれ
ば、中間メタル層Ｍ２、Ｍ３を分割して中間メタル層配
線領域である配線トラックＬ２、Ｌ３、Ｌ２１、Ｌ３
１、あるいはＬ２２、Ｌ３２を確実に確保することがで
きるので、スタックＶＩＡ部の接続領域である交差部１
０、１１、１２における中間メタル層Ｍ２、Ｍ３による
配線がブロックされることはなく、分割された中間メタ
ル層Ｍ２、Ｍ３に挟まれた中間メタル層配線領域である
配線トラックＬ２、Ｌ３、Ｌ２１、Ｌ３１、あるいはＬ
２２、Ｌ３２により配線を通過させることができ、配線
効率を大幅に向上させることができる。
Ｍ３間の層間接続部ＣＵＴ２３を適宜に削除してやれ
ば、中間メタル層Ｍ２、Ｍ３を分割して中間メタル層配
線領域である配線トラックＬ２、Ｌ３、Ｌ２１、Ｌ３
１、あるいはＬ２２、Ｌ３２を確実に確保することがで
きるので、スタックＶＩＡ部の接続領域である交差部１
０、１１、１２における中間メタル層Ｍ２、Ｍ３による
配線がブロックされることはなく、分割された中間メタ
ル層Ｍ２、Ｍ３に挟まれた中間メタル層配線領域である
配線トラックＬ２、Ｌ３、Ｌ２１、Ｌ３１、あるいはＬ
２２、Ｌ３２により配線を通過させることができ、配線
効率を大幅に向上させることができる。
【００５７】また、本実施形態に係る多層配線構造の半
導体装置における配線装置では、ＣＰＵ２を中心にし
て、メモリ３、磁気ディスク装置４、ＣＲＴ５、キーボ
ード６、及び外部記憶媒体駆動装置７がバス８を介して
相互に接続され、外部記憶媒体駆動装置７にＣＤＲＯＭ
や磁気媒体等の外部記憶媒体９が着脱可能に設置される
多層配線構造の半導体装置における配線装置１におい
て、中間メタル層分割ルーチンについての配線方法フロ
ーに示す手順は、自動配置配線用ＥＤＡツールに係る一
連のプログラムやデータ等と合わせ、磁気ディスク装置
４や、外部記憶媒体９に記録され、ＣＰＵ２からの指令
により必要に応じて参照される。
導体装置における配線装置では、ＣＰＵ２を中心にし
て、メモリ３、磁気ディスク装置４、ＣＲＴ５、キーボ
ード６、及び外部記憶媒体駆動装置７がバス８を介して
相互に接続され、外部記憶媒体駆動装置７にＣＤＲＯＭ
や磁気媒体等の外部記憶媒体９が着脱可能に設置される
多層配線構造の半導体装置における配線装置１におい
て、中間メタル層分割ルーチンについての配線方法フロ
ーに示す手順は、自動配置配線用ＥＤＡツールに係る一
連のプログラムやデータ等と合わせ、磁気ディスク装置
４や、外部記憶媒体９に記録され、ＣＰＵ２からの指令
により必要に応じて参照される。
【００５８】従って、この多層配線構造の半導体装置に
おける配線装置１を用いれば、メタル配線層Ｍ１、Ｍ４
の交差部１０，１１，１２に重ねて配置される中間メタ
ル層Ｍ２、Ｍ３を分割して配線可能領域を確保すること
ができる自動配線設計プログラムを実行することができ
る。また、外部記憶媒体９に記録することにより、上記
の自動配線設計プログラムを保存、提供が容易となる。
おける配線装置１を用いれば、メタル配線層Ｍ１、Ｍ４
の交差部１０，１１，１２に重ねて配置される中間メタ
ル層Ｍ２、Ｍ３を分割して配線可能領域を確保すること
ができる自動配線設計プログラムを実行することができ
る。また、外部記憶媒体９に記録することにより、上記
の自動配線設計プログラムを保存、提供が容易となる。
【００５９】尚、本発明は前記実施形態に限定されるも
のではなく、本発明の趣旨を逸脱しない範囲内で種々の
改良、変形が可能であることは言うまでもない。例え
ば、本実施形態においては、接続するべき層間の交差部
１０、１１、１２において形成されるＳＶＩＡを適宜に
削除して交差部１０、１１、１２の中間に位置している
メタル層Ｍ２、Ｍ３が交差部１０、１１、１２を通過で
きることを説明したが、本発明はこれに限定されるもの
ではなく、接続するべき層間が交差部を有さない構成で
中間層ＶＩＡにより接続されている場合にも同様に適用
することができ、中間層ＶＩＡ部分においてメタル層Ｍ
２、Ｍ３が通過できるようにする構成とすることも可能
である。
のではなく、本発明の趣旨を逸脱しない範囲内で種々の
改良、変形が可能であることは言うまでもない。例え
ば、本実施形態においては、接続するべき層間の交差部
１０、１１、１２において形成されるＳＶＩＡを適宜に
削除して交差部１０、１１、１２の中間に位置している
メタル層Ｍ２、Ｍ３が交差部１０、１１、１２を通過で
きることを説明したが、本発明はこれに限定されるもの
ではなく、接続するべき層間が交差部を有さない構成で
中間層ＶＩＡにより接続されている場合にも同様に適用
することができ、中間層ＶＩＡ部分においてメタル層Ｍ
２、Ｍ３が通過できるようにする構成とすることも可能
である。
【００６０】（付記１） ２層以上のメタル層を備え、
接続メタル層と該接続メタル層から１層以上の中間メタ
ル層を越えて離れた接続対象層とを接続領域で接続する
際、前記接続メタル層から隣接する前記中間メタル層を
順次接続していくスタックＶＩＡ部を有する多層配線構
造の半導体装置において、前記中間メタル層を前記接続
領域内で適宜に分割した２以上の分割中間メタル層と、
前記分割中間メタル層に挟まれた中間メタル層配線領域
とを備えることを特徴とする多層配線構造の半導体装
置。 （付記２） 前記接続領域は、前記接続メタル層と前記
接続対象層との交差部であることを特徴とする付記１に
記載の多層配線構造の半導体装置。 （付記３） 前記中間メタル層配線領域は、前記中間メ
タル層における優先配線方向に形成されることを特徴と
する付記１又は２に記載の多層配線構造の半導体装置。 （付記４） 前記スタックＶＩＡ部を構成する前記メタ
ル層間を接続する層間接続部を適宜に削除することによ
り、前記中間メタル層の適宜な分割領域を確保して前記
中間メタル層配線領域を形成することを特徴とする付記
１乃至３の少なくとも何れか１に記載の多層配線構造の
半導体装置。 （付記５） 前記層間接続部は、前記層間接続部に接続
される前記中間メタル層における優先配線方向に沿った
配線トラックに合わせてアレイ状に配置されており、前
記優先配線方向に沿って列単位に適宜に削除されること
を特徴とする付記４に記載の多層配線構造の半導体装
置。 （付記６） 前記分割中間メタル層は、前記中間メタル
層における優先配線方向に対して直行する幅方向に最小
デザインルールをもって形成されることを特徴とする付
記１乃至５の少なくとも何れか１に記載の多層配線構造
の半導体装置。 （付記７） 前記接続対象層は、接続対象メタル層であ
ることを特徴とする付記１乃至６の少なくとも何れか１
に記載の多層配線構造の半導体装置。 （付記８） 前記接続対象層は、非メタル層であること
を特徴とする付記１乃至６の少なくとも何れか１に記載
の多層配線構造の半導体装置。 （付記９） 前記非メタル層は、多結晶シリコン層であ
ることを特徴とする付記８に記載の多層配線構造の半導
体装置。 （付記１０） 前記非メタル層は、拡散層であることを
特徴とする付記８に記載の多層配線構造の半導体装置。 （付記１１） ２層以上のメタル層について、接続メタ
ル層と該接続メタル層から１層以上の中間メタル層を越
えて離れた接続対象層とを接続領域で接続する際、前記
接続メタル層から隣接する前記中間メタル層を順次接続
していくスタックＶＩＡ部を有する多層配線構造の半導
体装置における配線方法において、前記中間メタル層を
前記接続領域内で適宜に分割し、分割した前記中間メタ
ル層に挟まれた領域を中間メタル層配線領域として形成
することを特徴とする多層配線構造の半導体装置におけ
る配線方法。 （付記１２） 前記接続領域を、前記接続メタル層と前
記接続対象層との交差部に形成することを特徴とする付
記１１に記載の多層配線構造の半導体装置における配線
方法。 （付記１３） 前記中間メタル層配線領域を、前記中間
メタル層における優先配線方向に形成することを特徴と
する付記１１又は１２に記載の多層配線構造の半導体装
置における配線方法。 （付記１４） 前記スタックＶＩＡ部を構成する前記メ
タル層間を接続する層間接続部を適宜に削除することに
より、前記中間メタル層の適宜な分割領域を確保して前
記中間メタル層配線領域を形成することを特徴とする付
記１１乃至１３の少なくとも何れか１に記載の多層配線
構造の半導体装置における配線方法。 （付記１５） 前記層間接続部を、前記層間接続部に接
続される前記中間メタル層の優先配線方向に沿った配線
トラックに合わせてアレイ状に配置しておき、前記優先
配線方向に沿って列単位に適宜に削除することを特徴と
する付記１４に記載の多層配線構造の半導体装置におけ
る配線方法。 （付記１６） 前記分割中間メタル層を、前記中間メタ
ル層における優先配線方向に対して直行する幅方向に最
小デザインルールをもって形成することを特徴とする付
記１１乃至１５の少なくとも何れか１に記載の多層配線
構造の半導体装置における配線方法。 （付記１７） 付記１１乃至１６の少なくとも何れか１
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを備
えることを特徴とする多層配線構造の半導体装置におけ
る配線装置。 （付記１８） 付記１１乃至１６の少なくとも何れか１
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを記
録した記録媒体。
接続メタル層と該接続メタル層から１層以上の中間メタ
ル層を越えて離れた接続対象層とを接続領域で接続する
際、前記接続メタル層から隣接する前記中間メタル層を
順次接続していくスタックＶＩＡ部を有する多層配線構
造の半導体装置において、前記中間メタル層を前記接続
領域内で適宜に分割した２以上の分割中間メタル層と、
前記分割中間メタル層に挟まれた中間メタル層配線領域
とを備えることを特徴とする多層配線構造の半導体装
置。 （付記２） 前記接続領域は、前記接続メタル層と前記
接続対象層との交差部であることを特徴とする付記１に
記載の多層配線構造の半導体装置。 （付記３） 前記中間メタル層配線領域は、前記中間メ
タル層における優先配線方向に形成されることを特徴と
する付記１又は２に記載の多層配線構造の半導体装置。 （付記４） 前記スタックＶＩＡ部を構成する前記メタ
ル層間を接続する層間接続部を適宜に削除することによ
り、前記中間メタル層の適宜な分割領域を確保して前記
中間メタル層配線領域を形成することを特徴とする付記
１乃至３の少なくとも何れか１に記載の多層配線構造の
半導体装置。 （付記５） 前記層間接続部は、前記層間接続部に接続
される前記中間メタル層における優先配線方向に沿った
配線トラックに合わせてアレイ状に配置されており、前
記優先配線方向に沿って列単位に適宜に削除されること
を特徴とする付記４に記載の多層配線構造の半導体装
置。 （付記６） 前記分割中間メタル層は、前記中間メタル
層における優先配線方向に対して直行する幅方向に最小
デザインルールをもって形成されることを特徴とする付
記１乃至５の少なくとも何れか１に記載の多層配線構造
の半導体装置。 （付記７） 前記接続対象層は、接続対象メタル層であ
ることを特徴とする付記１乃至６の少なくとも何れか１
に記載の多層配線構造の半導体装置。 （付記８） 前記接続対象層は、非メタル層であること
を特徴とする付記１乃至６の少なくとも何れか１に記載
の多層配線構造の半導体装置。 （付記９） 前記非メタル層は、多結晶シリコン層であ
ることを特徴とする付記８に記載の多層配線構造の半導
体装置。 （付記１０） 前記非メタル層は、拡散層であることを
特徴とする付記８に記載の多層配線構造の半導体装置。 （付記１１） ２層以上のメタル層について、接続メタ
ル層と該接続メタル層から１層以上の中間メタル層を越
えて離れた接続対象層とを接続領域で接続する際、前記
接続メタル層から隣接する前記中間メタル層を順次接続
していくスタックＶＩＡ部を有する多層配線構造の半導
体装置における配線方法において、前記中間メタル層を
前記接続領域内で適宜に分割し、分割した前記中間メタ
ル層に挟まれた領域を中間メタル層配線領域として形成
することを特徴とする多層配線構造の半導体装置におけ
る配線方法。 （付記１２） 前記接続領域を、前記接続メタル層と前
記接続対象層との交差部に形成することを特徴とする付
記１１に記載の多層配線構造の半導体装置における配線
方法。 （付記１３） 前記中間メタル層配線領域を、前記中間
メタル層における優先配線方向に形成することを特徴と
する付記１１又は１２に記載の多層配線構造の半導体装
置における配線方法。 （付記１４） 前記スタックＶＩＡ部を構成する前記メ
タル層間を接続する層間接続部を適宜に削除することに
より、前記中間メタル層の適宜な分割領域を確保して前
記中間メタル層配線領域を形成することを特徴とする付
記１１乃至１３の少なくとも何れか１に記載の多層配線
構造の半導体装置における配線方法。 （付記１５） 前記層間接続部を、前記層間接続部に接
続される前記中間メタル層の優先配線方向に沿った配線
トラックに合わせてアレイ状に配置しておき、前記優先
配線方向に沿って列単位に適宜に削除することを特徴と
する付記１４に記載の多層配線構造の半導体装置におけ
る配線方法。 （付記１６） 前記分割中間メタル層を、前記中間メタ
ル層における優先配線方向に対して直行する幅方向に最
小デザインルールをもって形成することを特徴とする付
記１１乃至１５の少なくとも何れか１に記載の多層配線
構造の半導体装置における配線方法。 （付記１７） 付記１１乃至１６の少なくとも何れか１
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを備
えることを特徴とする多層配線構造の半導体装置におけ
る配線装置。 （付記１８） 付記１１乃至１６の少なくとも何れか１
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを記
録した記録媒体。
【００６１】
【発明の効果】本発明によれば、多層配線構造を有する
半導体装置において、ＳＶＩＡの配置を最適化すること
により、接続メタル配線層の中間に位置する中間メタル
層による配線効率を向上することができる多層配線構造
の半導体装置、配線方法、配線装置、及び記録媒体を提
供することが可能となる。
半導体装置において、ＳＶＩＡの配置を最適化すること
により、接続メタル配線層の中間に位置する中間メタル
層による配線効率を向上することができる多層配線構造
の半導体装置、配線方法、配線装置、及び記録媒体を提
供することが可能となる。
【図１】実施形態における配線装置の構成図である。
【図２】実施形態におけるメタル配線層間の接続部を示
す平面図である。
す平面図である。
【図３】実施形態の第１具体例における中間層ＶＩＡを
示すパターン図である。
示すパターン図である。
【図４】実施形態の第１具体例におけるメタル配線層間
の接続部を示す平面図である。
の接続部を示す平面図である。
【図５】実施形態の第１具体例におけるメタル配線層間
の接続部を示す断面図である。
の接続部を示す断面図である。
【図６】実施形態の第２具体例におけるメタル配線層間
の接続部を示す平面図である。
の接続部を示す平面図である。
【図７】実施形態の第２具体例におけるメタル配線層間
の接続部を示す断面図である。
の接続部を示す断面図である。
【図８】実施形態における中間メタル層分割ルーチンに
ついての配線方法を示すフロー図である。
ついての配線方法を示すフロー図である。
【図９】多層配線構造の半導体装置の断面図である。
【図１０】従来技術におけるメタル配線層層間の接続部
を示す平面図である。
を示す平面図である。
【図１１】従来技術におけるメタル配線層間の接続部を
示す断面図である。
示す断面図である。
【図１２】ＶＩＡの基本最小パターン図である。
【図１３】従来技術における中間層ＶＩＡを示すパター
ン図である。
ン図である。
１ 多層配線構造の半導体装置における
配線装置 ２ 中央処理装置（ＣＰＵ） ３ メモリ ４ 磁気ディスク装置 ５ 表示装置（ＣＲＴ） ６ キーボード ７ 外部記憶媒体駆動装置 ８ バス ９ 外部記憶媒体 １０、１１、１２ 交差部 ２１ 拡散層 ２２ 多結晶シリコン ２３ １層メタル ２４ ２層メタル ２５ ３層メタル ２６ ４層メタル ２７ ＣＵＴ０１ ２８ ＣＵＴ１２ ２９ ＣＵＴ２３ ３０ ＣＵＴ３４ ３１ 層間絶縁膜 ３２ 熱酸化膜 ３３ シリコンバルク層 ＣＵＴ１２、ＣＵＴ２３、ＣＵＴ３４ 層間接続部 Ｌ２、Ｌ２１、Ｌ２２、Ｌ３、Ｌ３１、Ｌ３２ 配線
通過可能な配線トラック Ｍ１ 下層メタル配線層 Ｍ４ 上層メタル配線層 Ｍ２、Ｍ３ メタル層 ＳＶＩＡ スタックＶＩＡ Ｔ２、Ｔ３ 配線トラック
配線装置 ２ 中央処理装置（ＣＰＵ） ３ メモリ ４ 磁気ディスク装置 ５ 表示装置（ＣＲＴ） ６ キーボード ７ 外部記憶媒体駆動装置 ８ バス ９ 外部記憶媒体 １０、１１、１２ 交差部 ２１ 拡散層 ２２ 多結晶シリコン ２３ １層メタル ２４ ２層メタル ２５ ３層メタル ２６ ４層メタル ２７ ＣＵＴ０１ ２８ ＣＵＴ１２ ２９ ＣＵＴ２３ ３０ ＣＵＴ３４ ３１ 層間絶縁膜 ３２ 熱酸化膜 ３３ シリコンバルク層 ＣＵＴ１２、ＣＵＴ２３、ＣＵＴ３４ 層間接続部 Ｌ２、Ｌ２１、Ｌ２２、Ｌ３、Ｌ３１、Ｌ３２ 配線
通過可能な配線トラック Ｍ１ 下層メタル配線層 Ｍ４ 上層メタル配線層 Ｍ２、Ｍ３ メタル層 ＳＶＩＡ スタックＶＩＡ Ｔ２、Ｔ３ 配線トラック
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH07 JJ07 KK01 KK04 NN38 RR04 SS25 UU05 WW00 XX00 5F038 CA10 EZ09 EZ20 5F064 EE02 EE03 EE09 EE14 EE15 EE16 EE19 EE23 EE27 EE42 HH02 HH06
Claims (10)
- 【請求項１】 ２層以上のメタル層を備え、接続メタル
層と該接続メタル層から１層以上の中間メタル層を越え
て離れた接続対象層とを接続領域で接続する際、前記接
続メタル層から隣接する前記中間メタル層を順次接続し
ていくスタックＶＩＡ部を有する多層配線構造の半導体
装置において、 前記中間メタル層を前記接続領域内で適宜に分割した２
以上の分割中間メタル層と、 前記分割中間メタル層に挟まれた中間メタル層配線領域
とを備えることを特徴とする多層配線構造の半導体装
置。 - 【請求項２】 前記接続領域は、 前記接続メタル層と前記接続対象層との交差部であるこ
とを特徴とする請求項１に記載の多層配線構造の半導体
装置。 - 【請求項３】 前記中間メタル層配線領域は、 前記中間メタル層における優先配線方向に形成されるこ
とを特徴とする請求項１又は２に記載の多層配線構造の
半導体装置。 - 【請求項４】 前記スタックＶＩＡ部を構成する前記メ
タル層間を接続する層間接続部を適宜に削除することに
より、前記中間メタル層の適宜な分割領域を確保して前
記中間メタル層配線領域を形成することを特徴とする請
求項１乃至３の少なくとも何れか１に記載の多層配線構
造の半導体装置。 - 【請求項５】 前記層間接続部は、 前記層間接続部に接続される前記中間メタル層における
優先配線方向に沿った配線トラックに合わせてアレイ状
に配置されており、前記優先配線方向に沿って列単位に
適宜に削除されることを特徴とする請求項４に記載の多
層配線構造の半導体装置。 - 【請求項６】 ２層以上のメタル層について、接続メタ
ル層と該接続メタル層から１層以上の中間メタル層を越
えて離れた接続対象層とを接続領域で接続する際、前記
接続メタル層から隣接する前記中間メタル層を順次接続
していくスタックＶＩＡ部を有する多層配線構造の半導
体装置における配線方法において、 前記中間メタル層を前記接続領域内で適宜に分割し、分
割した前記中間メタル層に挟まれた領域を中間メタル層
配線領域として形成することを特徴とする多層配線構造
の半導体装置における配線方法。 - 【請求項７】 前記接続領域を、 前記接続メタル層と前記接続対象層との交差部に形成す
ることを特徴とする請求項６に記載の多層配線構造の半
導体装置における配線方法。 - 【請求項８】 前記中間メタル層配線領域を、前記中間
メタル層における優先配線方向に形成することを特徴と
する請求項６又は７に記載の多層配線構造の半導体装置
における配線方法。 - 【請求項９】 請求項６乃至８の少なくとも何れか１に
記載の多層配線構造の半導体装置における配線方法によ
り配線設計を自動で行う自動配線設計プログラムを備え
ることを特徴とする多層配線構造の半導体装置における
配線装置。 - 【請求項１０】 請求項６乃至８の少なくとも何れか１
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを記
録した記録媒体。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381460A JP2002184950A (ja) | 2000-12-15 | 2000-12-15 | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
| US09/855,590 US20020074660A1 (en) | 2000-12-15 | 2001-05-16 | Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium |
| KR1020010030060A KR20020046899A (ko) | 2000-12-15 | 2001-05-30 | 다층 배선 구조의 반도체 장치, 배선 방법, 배선 장치 및기록 매체 |
| US10/246,527 US20030067075A1 (en) | 2000-12-15 | 2002-09-19 | Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium |
| US10/246,633 US20030015800A1 (en) | 2000-12-15 | 2002-09-19 | Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000381460A JP2002184950A (ja) | 2000-12-15 | 2000-12-15 | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002184950A true JP2002184950A (ja) | 2002-06-28 |
Family
ID=18849450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000381460A Withdrawn JP2002184950A (ja) | 2000-12-15 | 2000-12-15 | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US20020074660A1 (ja) |
| JP (1) | JP2002184950A (ja) |
| KR (1) | KR20020046899A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246341A (ja) * | 2008-03-11 | 2009-10-22 | Panasonic Corp | 半導体集積回路装置 |
| JP2011071541A (ja) * | 2008-03-11 | 2011-04-07 | Panasonic Corp | 半導体集積回路装置 |
| JP2015149358A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社メガチップス | 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル |
| JP2019080057A (ja) * | 2017-10-20 | 2019-05-23 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | ビアアレイを含む集積回路、及びそれを製造するための方法 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
| JP4349742B2 (ja) * | 2000-12-27 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | 回路設計装置、および回路設計方法 |
| JP3875568B2 (ja) * | 2002-02-05 | 2007-01-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
| TWI249842B (en) * | 2003-07-22 | 2006-02-21 | Ali Corp | Integrated circuit structure and design method |
| JP2005093575A (ja) * | 2003-09-16 | 2005-04-07 | Nec Electronics Corp | 半導体集積回路装置と配線レイアウト方法 |
| JP2005285971A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 半導体装置 |
| US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
| US8234594B2 (en) * | 2006-10-24 | 2012-07-31 | International Business Machines Corporation | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same |
| US7984394B2 (en) * | 2006-10-24 | 2011-07-19 | International Business Machines Corporation | Design structure for a redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same |
| US7853901B2 (en) * | 2008-04-25 | 2010-12-14 | Lsi Corporation | Unified layer stack architecture |
| US8103994B2 (en) * | 2009-01-13 | 2012-01-24 | Qualcomm Incorporated | Generating cutting forms along current flow direction in a circuit layout |
| JP5603768B2 (ja) * | 2010-12-28 | 2014-10-08 | 株式会社東芝 | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
| JP5554303B2 (ja) | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
| US9653393B2 (en) * | 2013-12-12 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and layout of an integrated circuit |
| US10361158B2 (en) * | 2017-08-29 | 2019-07-23 | Micron Technology, Inc. | Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch |
| US10964639B2 (en) * | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
| US10410934B2 (en) * | 2017-12-07 | 2019-09-10 | Micron Technology, Inc. | Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3482779B2 (ja) * | 1996-08-20 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| WO2000005764A1 (fr) * | 1998-07-23 | 2000-02-03 | Seiko Epson Corporation | Circuit integre a semiconducteur avec integration sur la plaquette et procede de conception correspondant |
-
2000
- 2000-12-15 JP JP2000381460A patent/JP2002184950A/ja not_active Withdrawn
-
2001
- 2001-05-16 US US09/855,590 patent/US20020074660A1/en not_active Abandoned
- 2001-05-30 KR KR1020010030060A patent/KR20020046899A/ko not_active Application Discontinuation
-
2002
- 2002-09-19 US US10/246,527 patent/US20030067075A1/en not_active Abandoned
- 2002-09-19 US US10/246,633 patent/US20030015800A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009246341A (ja) * | 2008-03-11 | 2009-10-22 | Panasonic Corp | 半導体集積回路装置 |
| JP4642908B2 (ja) * | 2008-03-11 | 2011-03-02 | パナソニック株式会社 | 半導体集積回路装置 |
| JP2011071541A (ja) * | 2008-03-11 | 2011-04-07 | Panasonic Corp | 半導体集積回路装置 |
| US8039968B2 (en) | 2008-03-11 | 2011-10-18 | Panasonic Corporation | Semiconductor integrated circuit device |
| JP2015149358A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社メガチップス | 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル |
| JP2019080057A (ja) * | 2017-10-20 | 2019-05-23 | 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． | ビアアレイを含む集積回路、及びそれを製造するための方法 |
| JP7265853B2 (ja) | 2017-10-20 | 2023-04-27 | 三星電子株式会社 | ビアアレイを含む集積回路、及びそれを製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020046899A (ko) | 2002-06-21 |
| US20020074660A1 (en) | 2002-06-20 |
| US20030067075A1 (en) | 2003-04-10 |
| US20030015800A1 (en) | 2003-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002184950A (ja) | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 | |
| US7299443B2 (en) | Method for designing wiring connecting section and semiconductor device | |
| JP4287294B2 (ja) | 自動設計方法、自動設計装置、及び半導体集積回路 | |
| JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
| KR100407187B1 (ko) | 반도체집적회로,그설계방법및기록매체 | |
| JP2002009160A (ja) | 半導体集積回路の自動レイアウト方法、この方法で製造した半導体集積回路及びこの方法を記録した記録媒体 | |
| WO2010084533A1 (ja) | 半導体集積回路の電源配線構造 | |
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| JP2007165487A (ja) | 半導体装置及びその設計方法 | |
| JP4209577B2 (ja) | ビア形成領域決定方法 | |
| JP2002280456A (ja) | 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法 | |
| JPS5870554A (ja) | 半導体集積回路 | |
| JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JP2004158846A (ja) | 半導体集積回路およびその製造方法 | |
| JPS62139342A (ja) | Ｌｓｉ設計方法 | |
| JP3132604B2 (ja) | 半導体集積回路装置 | |
| JPH05275531A (ja) | 半導体装置のレイアウト方法 | |
| JP2000311944A (ja) | 半導体装置の配線設計方法 | |
| JPH0671048B2 (ja) | 半導体集積回路の補修用配線構造およびその配線方法 | |
| JP2000252360A (ja) | 半導体集積回路とその設計方法ならびに配線の修正方法 | |
| JPH0563086A (ja) | 半導体集積回路装置 | |
| JP2004311587A (ja) | ダミー配線作成方法及びダミー配線作成装置 | |
| JPS62274744A (ja) | 配置改良方式 | |
| JPS63228643A (ja) | 集積回路用自動配線装置 | |
| JPH0697284A (ja) | 三層配線のレイアウト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |