JP2002184950A - 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 - Google Patents
多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体Info
- Publication number
- JP2002184950A JP2002184950A JP2000381460A JP2000381460A JP2002184950A JP 2002184950 A JP2002184950 A JP 2002184950A JP 2000381460 A JP2000381460 A JP 2000381460A JP 2000381460 A JP2000381460 A JP 2000381460A JP 2002184950 A JP2002184950 A JP 2002184950A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal layer
- layer
- semiconductor device
- intermediate metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 44
- 229910052751 metal Inorganic materials 0.000 claims abstract description 342
- 239000002184 metal Substances 0.000 claims abstract description 342
- 239000010410 layer Substances 0.000 claims description 416
- 239000011229 interlayer Substances 0.000 claims description 36
- 238000013461 design Methods 0.000 claims description 15
- 239000011295 pitch Substances 0.000 description 21
- 102000052583 Anaphase-Promoting Complex-Cyclosome Apc8 Subunit Human genes 0.000 description 10
- 101000912124 Homo sapiens Cell division cycle protein 23 homolog Proteins 0.000 description 10
- 238000012545 processing Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 101100008038 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cut12 gene Proteins 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000012217 deletion Methods 0.000 description 3
- 230000037430 deletion Effects 0.000 description 3
- 229910052755 nonmetal Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 101150069344 CUT1 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- JGPMMRGNQUBGND-UHFFFAOYSA-N idebenone Chemical compound COC1=C(OC)C(=O)C(CCCCCCCCCCO)=C(C)C1=O JGPMMRGNQUBGND-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造を有する半導体装置において、
SVIAの配置を最適化することにより、中間メタル層
による配線効率を向上した多層配線構造の半導体装置、
配線方法、配線装置、及び記録媒体を提供すること。 【解決手段】 中間メタル層M2、M3を挟んで、幅W
1の下層メタル配線層M1と幅W4の上層メタル配線層
M4とが交差した交差部10について、X方向(上層メ
タル配線層M4の幅方向)にPXのピッチで5個、Y方
向(下層メタル配線層M1の幅方向)にPYのピッチで
3個の計15個のSVIAの配置に対して、X方向に1
列分、Y方向に2列分の計9個のSVIAを削除して、
X方向への3つの配線トラックT3のうち配線通過可能
な配線トラックL3を1トラック、及びY方向への5つ
の配線トラックT2のうち配線通過可能な配線トラック
L2を2トラック確保する。
SVIAの配置を最適化することにより、中間メタル層
による配線効率を向上した多層配線構造の半導体装置、
配線方法、配線装置、及び記録媒体を提供すること。 【解決手段】 中間メタル層M2、M3を挟んで、幅W
1の下層メタル配線層M1と幅W4の上層メタル配線層
M4とが交差した交差部10について、X方向(上層メ
タル配線層M4の幅方向)にPXのピッチで5個、Y方
向(下層メタル配線層M1の幅方向)にPYのピッチで
3個の計15個のSVIAの配置に対して、X方向に1
列分、Y方向に2列分の計9個のSVIAを削除して、
X方向への3つの配線トラックT3のうち配線通過可能
な配線トラックL3を1トラック、及びY方向への5つ
の配線トラックT2のうち配線通過可能な配線トラック
L2を2トラック確保する。
Description
【0001】
【発明の属する技術分野】本発明は、多層配線構造の半
導体装置、配線方法、配線装置、及び記録媒体に関する
ものであり、特に、メタル配線層間の接続に関するもの
である。
導体装置、配線方法、配線装置、及び記録媒体に関する
ものであり、特に、メタル配線層間の接続に関するもの
である。
【0002】
【従来の技術】半導体装置における自動配置配線用ED
Aツールで作成される、メタル配線層の交差部の上下メ
タル配線層とメタル配線層間を接続する層間接続部とか
ら構成される接続部分(以下、VIAと称する。)は、
交差部の領域全面に渡って形成されることが一般的であ
る。更に、図10の平面図、図11のXX'及びYY'断
面図に示すように、1層以上のメタル層を越えて上下の
メタル配線層M1、M4間で結線をする場合には、隣接
するメタル配線層M1、M4、あるいはメタル層M2、
M3間(M1とM2、M2とM3、M3とM4)をVI
Aにて接続していき、目的となるメタル配線層M1、M
4間を接続する、いわゆるスタックVIA構造(以下、
SVIAと称する。)を採る。このSVIAも、幅W1
の下層メタル配線層M1と幅W4の上層メタル配線層M
4との交差部100(面積:W1×W4)の全面に渡
り、レイアウト上のデザインルールで定まる配線トラッ
クT2、T3のピッチ(X方向T2のピッチ:PX、Y
方向T3のピッチ:PY)でマトリックス状に配置され
る。
Aツールで作成される、メタル配線層の交差部の上下メ
タル配線層とメタル配線層間を接続する層間接続部とか
ら構成される接続部分(以下、VIAと称する。)は、
交差部の領域全面に渡って形成されることが一般的であ
る。更に、図10の平面図、図11のXX'及びYY'断
面図に示すように、1層以上のメタル層を越えて上下の
メタル配線層M1、M4間で結線をする場合には、隣接
するメタル配線層M1、M4、あるいはメタル層M2、
M3間(M1とM2、M2とM3、M3とM4)をVI
Aにて接続していき、目的となるメタル配線層M1、M
4間を接続する、いわゆるスタックVIA構造(以下、
SVIAと称する。)を採る。このSVIAも、幅W1
の下層メタル配線層M1と幅W4の上層メタル配線層M
4との交差部100(面積:W1×W4)の全面に渡
り、レイアウト上のデザインルールで定まる配線トラッ
クT2、T3のピッチ(X方向T2のピッチ:PX、Y
方向T3のピッチ:PY)でマトリックス状に配置され
る。
【0003】即ち、図11に示すように、メタル配線層
M1とメタル層M2とを層間接続部CUT12にて接続
し中間層VIA(VIA12)を構成し、メタル層M2
とメタル層M3とを層間接続部CUT23にて接続し中
間層VIA(VIA23)を構成し、メタル層M3と上
層メタル配線層M4とを層間接続部CUT34にて接続
し中間層VIA(VIA34)を構成し、全体としてメ
タル配線層M1とM4とを接続するSVIAを形成す
る。この時、メタル層M2及びM3は、メタル配線層M
1とM4との交差部100と重なる領域に配置され、交
差部100全面に渡りSVIAがアレイ状に形成され
る。
M1とメタル層M2とを層間接続部CUT12にて接続
し中間層VIA(VIA12)を構成し、メタル層M2
とメタル層M3とを層間接続部CUT23にて接続し中
間層VIA(VIA23)を構成し、メタル層M3と上
層メタル配線層M4とを層間接続部CUT34にて接続
し中間層VIA(VIA34)を構成し、全体としてメ
タル配線層M1とM4とを接続するSVIAを形成す
る。この時、メタル層M2及びM3は、メタル配線層M
1とM4との交差部100と重なる領域に配置され、交
差部100全面に渡りSVIAがアレイ状に形成され
る。
【0004】ここで、VIAにおける層間接続部CUT
12、CUT23、CUT34と上下メタル配線層M
1、M4、あるいはメタル層M2、M3(以下、メタル
層Mと総称する。)とのレイアウト上のデザインルール
として図12に示すように、最小開口幅CSの層間接続
部CUTに対して、上下メタル層Mは、製造上の合わせ
ずれ等に対する位置ずれマージンを確保するため幅OH
の余裕が設定される。従って、層間接続部CUTとメタ
ル層Mとの位置ずれマージンの制約から、VIAを構成
するメタル層Mの最小幅は、 MS(VIA)=CS+2×OH ・・・・・ (1) としてデザインルール上定められている。
12、CUT23、CUT34と上下メタル配線層M
1、M4、あるいはメタル層M2、M3(以下、メタル
層Mと総称する。)とのレイアウト上のデザインルール
として図12に示すように、最小開口幅CSの層間接続
部CUTに対して、上下メタル層Mは、製造上の合わせ
ずれ等に対する位置ずれマージンを確保するため幅OH
の余裕が設定される。従って、層間接続部CUTとメタ
ル層Mとの位置ずれマージンの制約から、VIAを構成
するメタル層Mの最小幅は、 MS(VIA)=CS+2×OH ・・・・・ (1) としてデザインルール上定められている。
【0005】しかるに、式(1)のデザインルールで
は、位置ずれマージンは確保できるが、メタル層Mの加
工時に必要となるメタル層Mの最小パターン面積の制約
を満たさない場合がある。この場合にも隣接するメタル
層M間のVIAについては、メタル層Mから信号線、電
源線等が引き出されるため、VIAを形成するメタル層
Mのパターン面積は、最小面積ルールを満足することと
なりレイアウト上問題となることはない。しかしなが
ら、SVIAにおいては、中間層VIA(VIA12、
VIA23、VIA34)を構成する中間メタル層M
2、M3からは信号線等が引き出されることはないた
め、最小パターン面積の制約は、層間接続部CUT1
2、CUT23、CUT34とメタル層M2、M3との
位置ずれマージンのみならず、メタル層M2、M3の加
工時に必要となるメタル層M2、M3の最小パターン面
積を満たす必要がある。そのため従来のEDAツールに
おいては、前述した通り、接続するべきメタル配線層M
1、M4の交差部100全域に重ねて中間メタル層M
2、M3を設けることにより、SVIAを構成すること
が一般的である。例えば、CADENCE社、AVAN
T社等のEDAツールにより配線されるSVIA部はこ
の構造となる。
は、位置ずれマージンは確保できるが、メタル層Mの加
工時に必要となるメタル層Mの最小パターン面積の制約
を満たさない場合がある。この場合にも隣接するメタル
層M間のVIAについては、メタル層Mから信号線、電
源線等が引き出されるため、VIAを形成するメタル層
Mのパターン面積は、最小面積ルールを満足することと
なりレイアウト上問題となることはない。しかしなが
ら、SVIAにおいては、中間層VIA(VIA12、
VIA23、VIA34)を構成する中間メタル層M
2、M3からは信号線等が引き出されることはないた
め、最小パターン面積の制約は、層間接続部CUT1
2、CUT23、CUT34とメタル層M2、M3との
位置ずれマージンのみならず、メタル層M2、M3の加
工時に必要となるメタル層M2、M3の最小パターン面
積を満たす必要がある。そのため従来のEDAツールに
おいては、前述した通り、接続するべきメタル配線層M
1、M4の交差部100全域に重ねて中間メタル層M
2、M3を設けることにより、SVIAを構成すること
が一般的である。例えば、CADENCE社、AVAN
T社等のEDAツールにより配線されるSVIA部はこ
の構造となる。
【0006】図13には、SVIAにおける中間層VI
Aの1単位をVIA23を例にとり示している。VIA
23を構成するメタル層M2、M3の領域は、SVIA
の配置ピッチであるPX(X方向)、PY(Y方向)と
なる。
Aの1単位をVIA23を例にとり示している。VIA
23を構成するメタル層M2、M3の領域は、SVIA
の配置ピッチであるPX(X方向)、PY(Y方向)と
なる。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来技術におけるSVIAでは、中間メタル層(図11に
おけるM2、M3)は、接続するべきメタル配線層M
1、M4の交差部100全域に重ねて設けられるため、
中間メタル層M2、M3により配線される信号線等が交
差部100を通過できないという問題がある。特に、メ
タル配線層M1、M4が電源線等の太幅配線である場合
には、交差部100も大きな領域を占有することとな
り、この領域全面に渡りメタル層M2、M3の信号線ト
ラックT2、T3がブロックされてしまい、配線効率を
高めることができないという問題がある。そして、この
問題は、半導体装置の微細化、高集積化が進み、メタル
層Mの多層化が進展するにつれてブロックされる信号線
トラックが増大することとなり、微細化、高集積化を阻
む要因となり問題である。以上は、メタル配線層M1、
M4の交差部100に重ねて中間メタル層M2、M3が
存在する場合についての課題であるが、これに限定され
るものではなく、中間メタル層M2、M3が、交差部を
有しないメタル配線層M1、M4間を橋渡しするような
形状で配置され、SVIAを構成している場合について
も同様の問題がある。
来技術におけるSVIAでは、中間メタル層(図11に
おけるM2、M3)は、接続するべきメタル配線層M
1、M4の交差部100全域に重ねて設けられるため、
中間メタル層M2、M3により配線される信号線等が交
差部100を通過できないという問題がある。特に、メ
タル配線層M1、M4が電源線等の太幅配線である場合
には、交差部100も大きな領域を占有することとな
り、この領域全面に渡りメタル層M2、M3の信号線ト
ラックT2、T3がブロックされてしまい、配線効率を
高めることができないという問題がある。そして、この
問題は、半導体装置の微細化、高集積化が進み、メタル
層Mの多層化が進展するにつれてブロックされる信号線
トラックが増大することとなり、微細化、高集積化を阻
む要因となり問題である。以上は、メタル配線層M1、
M4の交差部100に重ねて中間メタル層M2、M3が
存在する場合についての課題であるが、これに限定され
るものではなく、中間メタル層M2、M3が、交差部を
有しないメタル配線層M1、M4間を橋渡しするような
形状で配置され、SVIAを構成している場合について
も同様の問題がある。
【0008】本発明は前記従来技術の問題点を解消する
ためになされたものであり、多層配線構造を有する半導
体装置において、SVIAの配置を最適化することによ
り、接続メタル配線層の中間に位置する中間メタル層に
よる配線効率を向上した多層配線構造の半導体装置、配
線方法、配線装置、及び記録媒体を提供することを目的
とする。
ためになされたものであり、多層配線構造を有する半導
体装置において、SVIAの配置を最適化することによ
り、接続メタル配線層の中間に位置する中間メタル層に
よる配線効率を向上した多層配線構造の半導体装置、配
線方法、配線装置、及び記録媒体を提供することを目的
とする。
【0009】
【課題を解決するための手段】前記目的を達成するため
に、請求項1に係る多層配線構造の半導体装置は、接続
メタル層と1層以上の中間メタル層を越えて離れた接続
対象層とを接続領域で接続する際、順次接続していくス
タックVIA部を有する多層配線構造の半導体装置にお
いて、中間メタル層を接続領域内で適宜に分割した2以
上の分割中間メタル層と、分割中間メタル層に挟まれた
中間メタル層配線領域とを備えることを特徴とする。ま
た、請求項6に係る多層配線構造の半導体装置における
配線方法は、中間メタル層を接続領域内で適宜に分割
し、分割した中間メタル層に挟まれた領域を中間メタル
層配線領域として形成することを特徴とする。
に、請求項1に係る多層配線構造の半導体装置は、接続
メタル層と1層以上の中間メタル層を越えて離れた接続
対象層とを接続領域で接続する際、順次接続していくス
タックVIA部を有する多層配線構造の半導体装置にお
いて、中間メタル層を接続領域内で適宜に分割した2以
上の分割中間メタル層と、分割中間メタル層に挟まれた
中間メタル層配線領域とを備えることを特徴とする。ま
た、請求項6に係る多層配線構造の半導体装置における
配線方法は、中間メタル層を接続領域内で適宜に分割
し、分割した中間メタル層に挟まれた領域を中間メタル
層配線領域として形成することを特徴とする。
【0010】請求項1の多層配線構造の半導体装置、及
び請求項6の多層配線構造の半導体装置における配線方
法では、スタックVIA部を構成する中間メタル層が、
接続領域内で適宜に分割されて、分割された分割中間メ
タル層に挟まれた領域を、中間メタル層配線領域とす
る。
び請求項6の多層配線構造の半導体装置における配線方
法では、スタックVIA部を構成する中間メタル層が、
接続領域内で適宜に分割されて、分割された分割中間メ
タル層に挟まれた領域を、中間メタル層配線領域とす
る。
【0011】これにより、スタックVIA部において、
接続メタル層から順次接続していく中間メタル層を分割
して接続領域内での中間メタル層による配線を可能とす
るので、スタックVIA部の接続領域で中間メタル層に
よる配線がブロックされることはなく、分割された中間
メタル層に挟まれた中間メタル層配線領域により配線を
通過させることができ、配線効率を大幅に向上させるこ
とができる。
接続メタル層から順次接続していく中間メタル層を分割
して接続領域内での中間メタル層による配線を可能とす
るので、スタックVIA部の接続領域で中間メタル層に
よる配線がブロックされることはなく、分割された中間
メタル層に挟まれた中間メタル層配線領域により配線を
通過させることができ、配線効率を大幅に向上させるこ
とができる。
【0012】また、請求項2に係る多層配線構造の半導
体装置は、請求項1に記載の多層配線構造の半導体装置
において、接続領域は、接続メタル層と接続対象層との
交差部であることを特徴とする。また、請求項7に係る
多層配線構造の半導体装置における配線方法は、請求項
6に記載の多層配線構造の半導体装置における配線方法
において、接続領域を、接続メタル層と接続対象層との
交差部に形成することを特徴とする。
体装置は、請求項1に記載の多層配線構造の半導体装置
において、接続領域は、接続メタル層と接続対象層との
交差部であることを特徴とする。また、請求項7に係る
多層配線構造の半導体装置における配線方法は、請求項
6に記載の多層配線構造の半導体装置における配線方法
において、接続領域を、接続メタル層と接続対象層との
交差部に形成することを特徴とする。
【0013】請求項2の多層配線構造の半導体装置、及
び請求項7の多層配線構造の半導体装置における配線方
法では、接続メタル層と、接続メタル層から1層以上の
中間メタル層を越えて離れた接続対象層とが交差する交
差部において、スタックVIA部の接続領域が配置され
ている。
び請求項7の多層配線構造の半導体装置における配線方
法では、接続メタル層と、接続メタル層から1層以上の
中間メタル層を越えて離れた接続対象層とが交差する交
差部において、スタックVIA部の接続領域が配置され
ている。
【0014】これにより、接続メタル層と接続対象層と
の交差部に重ねて配置される中間メタル層を分割して接
続領域である交差部内での中間メタル層による配線を可
能とするので、スタックVIA部を構成する交差部で、
中間メタル層による配線がブロックされることはなく、
分割された中間メタル層に挟まれた中間メタル層配線領
域により配線を通過させることができ、配線効率を大幅
に向上させることができる。
の交差部に重ねて配置される中間メタル層を分割して接
続領域である交差部内での中間メタル層による配線を可
能とするので、スタックVIA部を構成する交差部で、
中間メタル層による配線がブロックされることはなく、
分割された中間メタル層に挟まれた中間メタル層配線領
域により配線を通過させることができ、配線効率を大幅
に向上させることができる。
【0015】また、請求項3に係る多層配線構造の半導
体装置は、請求項1又は2に記載の多層配線構造の半導
体装置において、中間メタル層配線領域は、中間メタル
層における優先配線方向に形成されることを特徴とす
る。また、請求項8に係る多層配線構造の半導体装置に
おける配線方法は、請求項6又は7に記載の多層配線構
造の半導体装置における配線方法において、中間メタル
層配線領域を、中間メタル層における優先配線方向に形
成することを特徴とする。
体装置は、請求項1又は2に記載の多層配線構造の半導
体装置において、中間メタル層配線領域は、中間メタル
層における優先配線方向に形成されることを特徴とす
る。また、請求項8に係る多層配線構造の半導体装置に
おける配線方法は、請求項6又は7に記載の多層配線構
造の半導体装置における配線方法において、中間メタル
層配線領域を、中間メタル層における優先配線方向に形
成することを特徴とする。
【0016】請求項3の多層配線構造の半導体装置、及
び請求項8の多層配線構造の半導体装置における配線方
法では、中間メタル層を適宜に分割する際、中間メタル
層における優先配線方向に分割して、優先配線方向に中
間メタル層配線領域が形成される。
び請求項8の多層配線構造の半導体装置における配線方
法では、中間メタル層を適宜に分割する際、中間メタル
層における優先配線方向に分割して、優先配線方向に中
間メタル層配線領域が形成される。
【0017】これにより、半導体装置のメタル配線にお
いて予め設定される優先配線方向と同一の方向に中間メ
タル層配線領域が形成されるので、スタックVIA部の
接続領域を通過する中間メタル層配線領域と、スタック
VIA部以外で通常配線として配置されている中間メタ
ル層による配線方向との整合性が良好となり、スタック
VIA部の接続領域で中間メタル層による配線がブロッ
クされることはなく、更に、接続領域外部での配線との
接続もスムーズに行なうことができ、配線効率を大幅に
向上させることができる。
いて予め設定される優先配線方向と同一の方向に中間メ
タル層配線領域が形成されるので、スタックVIA部の
接続領域を通過する中間メタル層配線領域と、スタック
VIA部以外で通常配線として配置されている中間メタ
ル層による配線方向との整合性が良好となり、スタック
VIA部の接続領域で中間メタル層による配線がブロッ
クされることはなく、更に、接続領域外部での配線との
接続もスムーズに行なうことができ、配線効率を大幅に
向上させることができる。
【0018】また、請求項4に係る多層配線構造の半導
体装置は、請求項1乃至3の少なくとも何れか1に記載
の多層配線構造の半導体装置において、スタックVIA
部のメタル層間を接続する層間接続部を適宜に削除する
ことにより、中間メタル層の適宜な分割領域を確保して
中間メタル層配線領域を形成することを特徴とする。
体装置は、請求項1乃至3の少なくとも何れか1に記載
の多層配線構造の半導体装置において、スタックVIA
部のメタル層間を接続する層間接続部を適宜に削除する
ことにより、中間メタル層の適宜な分割領域を確保して
中間メタル層配線領域を形成することを特徴とする。
【0019】請求項4の多層配線構造の半導体装置で
は、メタル層間の層間接続部を適宜に削除して、中間メ
タル層の適宜な分割を行い、中間メタル層配線領域を形
成する。
は、メタル層間の層間接続部を適宜に削除して、中間メ
タル層の適宜な分割を行い、中間メタル層配線領域を形
成する。
【0020】これにより、メタル層間の層間接続部を適
宜に削除してやれば、中間メタル層を分割して中間メタ
ル層配線領域を確実に確保することができるので、スタ
ックVIA部の接続領域で中間メタル層による配線がブ
ロックされることはなく、分割された中間メタル層に挟
まれた中間メタル層配線領域により配線を通過させるこ
とができ、配線効率を大幅に向上させることができる。
宜に削除してやれば、中間メタル層を分割して中間メタ
ル層配線領域を確実に確保することができるので、スタ
ックVIA部の接続領域で中間メタル層による配線がブ
ロックされることはなく、分割された中間メタル層に挟
まれた中間メタル層配線領域により配線を通過させるこ
とができ、配線効率を大幅に向上させることができる。
【0021】また、請求項5に係る多層配線構造の半導
体装置は、請求項4に記載の多層配線構造の半導体装置
において、層間接続部は、層間接続部に接続される中間
メタル層における優先配線方向に沿った配線トラックに
合わせてアレイ状に配置されており、優先配線方向に沿
って列単位に適宜に削除されることを特徴とする。
体装置は、請求項4に記載の多層配線構造の半導体装置
において、層間接続部は、層間接続部に接続される中間
メタル層における優先配線方向に沿った配線トラックに
合わせてアレイ状に配置されており、優先配線方向に沿
って列単位に適宜に削除されることを特徴とする。
【0022】請求項5の多層配線構造の半導体装置で
は、中間メタル層の優先配線方向に沿った配線トラック
に合わせてアレイ状に配置された層間接続部は、優先配
線方向に沿って列単位に適宜に削除される。
は、中間メタル層の優先配線方向に沿った配線トラック
に合わせてアレイ状に配置された層間接続部は、優先配
線方向に沿って列単位に適宜に削除される。
【0023】これにより、中間メタル層の配線トラック
に合わせて配置されている層間接続部を列単位に適宜に
削除してやれば、スタックVIA部の接続領域に配線ト
ラックを確保することができるので、スタックVIA部
以外での通常配線の配線トラックとの整合性が良好とな
り、スタックVIA部の接続領域で中間メタル層による
配線がブロックされることはなく、分割された中間メタ
ル層に挟まれた中間メタル層配線領域により配線を通過
させることができ、配線効率を大幅に向上させることが
できる。
に合わせて配置されている層間接続部を列単位に適宜に
削除してやれば、スタックVIA部の接続領域に配線ト
ラックを確保することができるので、スタックVIA部
以外での通常配線の配線トラックとの整合性が良好とな
り、スタックVIA部の接続領域で中間メタル層による
配線がブロックされることはなく、分割された中間メタ
ル層に挟まれた中間メタル層配線領域により配線を通過
させることができ、配線効率を大幅に向上させることが
できる。
【0024】また、請求項9に係る多層配線構造の半導
体装置における配線装置は、請求項6乃至8の少なくと
も何れか1に記載の多層配線構造の半導体装置における
配線方法に従う自動配線設計プログラムを備えることを
特徴とする。
体装置における配線装置は、請求項6乃至8の少なくと
も何れか1に記載の多層配線構造の半導体装置における
配線方法に従う自動配線設計プログラムを備えることを
特徴とする。
【0025】これにより、請求項6乃至8の少なくとも
何れか1に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムを実行することができる。
何れか1に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムを実行することができる。
【0026】また、請求項10に係る記録媒体は、請求
項6乃至8の少なくとも何れか1に記載の多層配線構造
の半導体装置における配線方法により配線設計を自動で
行う自動配線設計プログラムを記録している。
項6乃至8の少なくとも何れか1に記載の多層配線構造
の半導体装置における配線方法により配線設計を自動で
行う自動配線設計プログラムを記録している。
【0027】これにより、請求項6乃至8の少なくとも
何れか1に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムの保存、提供が容易となる。
何れか1に記載の多層配線構造の半導体装置における配
線方法により配線設計を自動で行う自動配線設計プログ
ラムの保存、提供が容易となる。
【0028】
【発明の実施の形態】以下、本発明の多層配線構造の半
導体装置、配線方法、配線装置、及び記録媒体について
具体化した実施形態を図1乃至図9に基づき図面を参照
しつつ詳細に説明する。図1は、実施形態における配線
装置の構成図である。図2は実施形態におけるメタル配
線層間の接続部を示す平面図である。図3は、実施形態
の第1具体例における中間層VIAを示すパターン図で
ある。図4は、実施形態の第1具体例におけるメタル配
線層間の接続部を示す平面図である。図5は、実施形態
の第1具体例におけるメタル配線層間の接続部を示す断
面図である。図6は、実施形態の第2具体例におけるメ
タル配線層間の接続部を示す平面図である。図7は、実
施形態の第2具体例におけるメタル配線層間の接続部を
示す断面図である。図8は、実施形態における中間メタ
ル層分割ルーチンについての配線方法を示すフロー図で
ある。図9は、多層配線構造の半導体装置の断面図であ
る。
導体装置、配線方法、配線装置、及び記録媒体について
具体化した実施形態を図1乃至図9に基づき図面を参照
しつつ詳細に説明する。図1は、実施形態における配線
装置の構成図である。図2は実施形態におけるメタル配
線層間の接続部を示す平面図である。図3は、実施形態
の第1具体例における中間層VIAを示すパターン図で
ある。図4は、実施形態の第1具体例におけるメタル配
線層間の接続部を示す平面図である。図5は、実施形態
の第1具体例におけるメタル配線層間の接続部を示す断
面図である。図6は、実施形態の第2具体例におけるメ
タル配線層間の接続部を示す平面図である。図7は、実
施形態の第2具体例におけるメタル配線層間の接続部を
示す断面図である。図8は、実施形態における中間メタ
ル層分割ルーチンについての配線方法を示すフロー図で
ある。図9は、多層配線構造の半導体装置の断面図であ
る。
【0029】図1に示す多層配線構造の半導体装置にお
ける配線装置1は、中央処理装置(以下、CPUと略記
する。)2を中心にバス8を介して、メモリ3、磁気デ
ィスク装置4、表示装置(以下、CRTと略記する。)
5、キーボード6、及び外部記憶媒体駆動装置7が相互
に接続されており、更に外部記憶媒体駆動装置7にCD
ROMや磁気媒体等の外部記憶媒体9が着脱可能に設置
される構成である。
ける配線装置1は、中央処理装置(以下、CPUと略記
する。)2を中心にバス8を介して、メモリ3、磁気デ
ィスク装置4、表示装置(以下、CRTと略記する。)
5、キーボード6、及び外部記憶媒体駆動装置7が相互
に接続されており、更に外部記憶媒体駆動装置7にCD
ROMや磁気媒体等の外部記憶媒体9が着脱可能に設置
される構成である。
【0030】後述の図8に示す中間メタル層分割ルーチ
ンについての配線方法フローに示す手順は、上記多層配
線構造の半導体装置における配線装置1内のメモリ3や
磁気ディスク装置4に記録されている他、CDROMや
磁気媒体等の外部記憶媒体9に記録されている場合に、
外部記憶媒体駆動装置7を介してメモリ3、磁気ディス
ク装置4に転送記憶され、あるいは直接CPU2に転送
される。
ンについての配線方法フローに示す手順は、上記多層配
線構造の半導体装置における配線装置1内のメモリ3や
磁気ディスク装置4に記録されている他、CDROMや
磁気媒体等の外部記憶媒体9に記録されている場合に、
外部記憶媒体駆動装置7を介してメモリ3、磁気ディス
ク装置4に転送記憶され、あるいは直接CPU2に転送
される。
【0031】また、自動配置配線用EDAツールに係る
一連のプログラムやデータ等も、磁気ディスク装置4
や、CDROM、磁気媒体等の外部記憶媒体9に記録さ
れており、一連のプログラムに従いCPU2からの指令
により必要に応じて参照される。
一連のプログラムやデータ等も、磁気ディスク装置4
や、CDROM、磁気媒体等の外部記憶媒体9に記録さ
れており、一連のプログラムに従いCPU2からの指令
により必要に応じて参照される。
【0032】さて、図2に示す実施形態は、中間メタル
層M2、M3を挟んで、幅W1の下層メタル配線層M1
と幅W4の上層メタル配線層M4とが交差した交差部1
0について、本発明を適用した場合を示す。交差部10
の全域に渡って中間メタル層M2、M3の優先配線方向
に沿い、配線トラックに合わせてアレイ状に配置される
SVIAを列単位で削除した例である。尚、以下に説明
する実施形態においては、メタル配線層M1、M4が、
請求項1又は6に記載の接続メタル層、あるいは接続対
象層として、また中間メタル層M2、M3が、請求項1
又は6に記載の中間メタル層として構成される場合につ
いて示す。
層M2、M3を挟んで、幅W1の下層メタル配線層M1
と幅W4の上層メタル配線層M4とが交差した交差部1
0について、本発明を適用した場合を示す。交差部10
の全域に渡って中間メタル層M2、M3の優先配線方向
に沿い、配線トラックに合わせてアレイ状に配置される
SVIAを列単位で削除した例である。尚、以下に説明
する実施形態においては、メタル配線層M1、M4が、
請求項1又は6に記載の接続メタル層、あるいは接続対
象層として、また中間メタル層M2、M3が、請求項1
又は6に記載の中間メタル層として構成される場合につ
いて示す。
【0033】具体的には、X方向(上層メタル配線層M
4の幅方向)にPXのピッチで5個、Y方向(下層メタ
ル配線層M1の幅方向)にPYのピッチで3個の計15
個のSVIAの配置に対して、X方向に1列分、Y方向
に2列分の計9個のSVIAを削除可能な例である。こ
の結果、X方向への3つの配線トラックT3のうち配線
通過可能な配線トラックL3を1トラック、及びY方向
への5つの配線トラックT2のうち配線通過可能な配線
トラックL2を2トラック確保することができる。
4の幅方向)にPXのピッチで5個、Y方向(下層メタ
ル配線層M1の幅方向)にPYのピッチで3個の計15
個のSVIAの配置に対して、X方向に1列分、Y方向
に2列分の計9個のSVIAを削除可能な例である。こ
の結果、X方向への3つの配線トラックT3のうち配線
通過可能な配線トラックL3を1トラック、及びY方向
への5つの配線トラックT2のうち配線通過可能な配線
トラックL2を2トラック確保することができる。
【0034】ここで、削除可能なSVIAの個数は、メ
タル配線層M1、M4を流れる電流値により決定され
る。つまり、SVIAの電流容量、許容降下電圧値等か
らデバイスの信頼性上許容されるエレクトロマイグレー
ションの基準、及び回路動作上の制約から決定される許
容降下電圧値の基準の範囲内での削除は可能である。こ
れらの基準と個々の配線に流れる電流容量から、配線毎
に許容されるエレクトロマイグレーション耐量、及び許
容抵抗値が決定されるので、SVIAの1単位当りの値
からこの許容値を満足するSVIA個数が算出される。
タル配線層M1、M4を流れる電流値により決定され
る。つまり、SVIAの電流容量、許容降下電圧値等か
らデバイスの信頼性上許容されるエレクトロマイグレー
ションの基準、及び回路動作上の制約から決定される許
容降下電圧値の基準の範囲内での削除は可能である。こ
れらの基準と個々の配線に流れる電流容量から、配線毎
に許容されるエレクトロマイグレーション耐量、及び許
容抵抗値が決定されるので、SVIAの1単位当りの値
からこの許容値を満足するSVIA個数が算出される。
【0035】さて、この実施形態を中間層VIAの具体
的なレイアウトパターンに対して実現した具体例を示
す。図3は、中間メタル層M2、M3と両者を接続する
層間接続部CUT23とで構成される中間層VIA2
3'についての第1具体例のレイアウトパターン図であ
る。図12に基づき前述したように、式(1)に示すメ
タル層Mの最小幅は、層間接続部CUTとメタル層Mと
の位置ずれマージンを確保するための最小幅ではある
が、メタル層Mの加工時に必要となる最小パターン面積
の制約を満たしていない。図3には、この制約を、引き
出し配線のない中間メタル層M2、M3でも満たすため
の方策を示している。
的なレイアウトパターンに対して実現した具体例を示
す。図3は、中間メタル層M2、M3と両者を接続する
層間接続部CUT23とで構成される中間層VIA2
3'についての第1具体例のレイアウトパターン図であ
る。図12に基づき前述したように、式(1)に示すメ
タル層Mの最小幅は、層間接続部CUTとメタル層Mと
の位置ずれマージンを確保するための最小幅ではある
が、メタル層Mの加工時に必要となる最小パターン面積
の制約を満たしていない。図3には、この制約を、引き
出し配線のない中間メタル層M2、M3でも満たすため
の方策を示している。
【0036】メタル層を配線層として使用する場合、隣
り合うメタル配線層で互いに直行する方向を優先配線方
向として、メタル配線層毎に配線方向を設定することが
一般的に行なわれている。実施形態においては、下層メ
タル配線層M1の優先配線方向がX方向であり、上層メ
タル配線層M4の優先配線方向がY方向であるため、下
層メタル配線層M1の直上のメタル層である中間メタル
層M2の優先配線方向はY方向となり、更にその上の中
間メタル層M3の優先配線方向はX方向となる。メタル
配線を施す場合、優先配線方向に配線トラックが設定さ
れるから、優先配線方向に対する幅方向へのメタル層サ
イズで配線ピッチが決定されることになる。従って、中
間層VIA23'において、中間メタル層M2、M3の
最小パターン面積を確保することができる面積分だけ優
先配線方向にメタル層を延長することが好ましい。これ
により、メタル層M2については、X方向の幅は最小幅
のまま、Y方向に延長をし、メタル層M3については、
Y方向の幅は最小幅のまま、X方向に延長をした構成を
採る。この構成により、優先配線方向に対するメタル層
幅は最小幅を維持しながら、優先配線方向に直行する方
向に対するメタル層幅も必要最小限の延長となる。
り合うメタル配線層で互いに直行する方向を優先配線方
向として、メタル配線層毎に配線方向を設定することが
一般的に行なわれている。実施形態においては、下層メ
タル配線層M1の優先配線方向がX方向であり、上層メ
タル配線層M4の優先配線方向がY方向であるため、下
層メタル配線層M1の直上のメタル層である中間メタル
層M2の優先配線方向はY方向となり、更にその上の中
間メタル層M3の優先配線方向はX方向となる。メタル
配線を施す場合、優先配線方向に配線トラックが設定さ
れるから、優先配線方向に対する幅方向へのメタル層サ
イズで配線ピッチが決定されることになる。従って、中
間層VIA23'において、中間メタル層M2、M3の
最小パターン面積を確保することができる面積分だけ優
先配線方向にメタル層を延長することが好ましい。これ
により、メタル層M2については、X方向の幅は最小幅
のまま、Y方向に延長をし、メタル層M3については、
Y方向の幅は最小幅のまま、X方向に延長をした構成を
採る。この構成により、優先配線方向に対するメタル層
幅は最小幅を維持しながら、優先配線方向に直行する方
向に対するメタル層幅も必要最小限の延長となる。
【0037】図4に示す交差部11は、第1具体例の中
間層VIA23'を、図2の交差部10に配置した時の
中間メタル層M2、M3の様子を示している。更に、図
5には、交差部11のXX'、及びYY'断面図を示し、
中間メタル層M2、M3の様子を示している。
間層VIA23'を、図2の交差部10に配置した時の
中間メタル層M2、M3の様子を示している。更に、図
5には、交差部11のXX'、及びYY'断面図を示し、
中間メタル層M2、M3の様子を示している。
【0038】図2では、X方向に配線通過可能な配線ト
ラックL3が1トラック、Y方向に配線通過可能な配線
トラックL2が2トラック確保されており、更に、配置
される中間層VIA23'が、各中間メタル層M2、M
3における優先配線方向に対して最小幅となる構成を有
している。そのため、図4から明らかなように、X方向
の配線トラックL31は、メタル層M3の通過配線とし
て十分な配線幅を有した配線トラックとしてピッチ2×
PYで領域を確保することができ、Y方向の配線トラッ
クL21は、メタル層M2の通過配線として十分な配線
幅を有した配線トラックとしてピッチ2×PXで領域を
確保することができる。
ラックL3が1トラック、Y方向に配線通過可能な配線
トラックL2が2トラック確保されており、更に、配置
される中間層VIA23'が、各中間メタル層M2、M
3における優先配線方向に対して最小幅となる構成を有
している。そのため、図4から明らかなように、X方向
の配線トラックL31は、メタル層M3の通過配線とし
て十分な配線幅を有した配線トラックとしてピッチ2×
PYで領域を確保することができ、Y方向の配線トラッ
クL21は、メタル層M2の通過配線として十分な配線
幅を有した配線トラックとしてピッチ2×PXで領域を
確保することができる。
【0039】メタル層M2とメタル層M3とは、優先配
線方向が互いに直行するので、図5に示すように、メタ
ル層M2については、交差部11のXX'断面に直行す
る方向が優先配線方向となり、2×PXのピッチで配線
トラックL21が交差部11を通過し、メタル層M3に
ついては、交差部11のYY'断面に直行する方向が優
先配線方向となり、2×PYのピッチで配線トラックL
31が交差部11を通過する。
線方向が互いに直行するので、図5に示すように、メタ
ル層M2については、交差部11のXX'断面に直行す
る方向が優先配線方向となり、2×PXのピッチで配線
トラックL21が交差部11を通過し、メタル層M3に
ついては、交差部11のYY'断面に直行する方向が優
先配線方向となり、2×PYのピッチで配線トラックL
31が交差部11を通過する。
【0040】また、実施形態を他の中間層VIA23''
(不図示)に対して実現した第2具体例では、中間層V
IA23''は、中間層VIA23'(図3、参照)にお
けるメタル層M2、M3を、各々の優先配線方向に、従
来技術におけるSVIAのピッチPY、PXまで延長し
た構成である。
(不図示)に対して実現した第2具体例では、中間層V
IA23''は、中間層VIA23'(図3、参照)にお
けるメタル層M2、M3を、各々の優先配線方向に、従
来技術におけるSVIAのピッチPY、PXまで延長し
た構成である。
【0041】図6に示す交差部12は、中間層VIA2
3''を、図2の交差部10に配置したときの中間メタル
層M2、M3の様子を示している。更に、図7は、交差
部12のXX'、及びYY'断面図を示し、中間メタル層
M2、M3の様子を示している。
3''を、図2の交差部10に配置したときの中間メタル
層M2、M3の様子を示している。更に、図7は、交差
部12のXX'、及びYY'断面図を示し、中間メタル層
M2、M3の様子を示している。
【0042】中間層VIA23''では、中間メタル層M
2、M3を各々の優先配線方向にSVIAのピッチP
Y、PXまで延長したものである。そのため中間層VI
A23''を配置した交差部12では、中間メタル層M
2、M3はそれぞれの優先配線方向に互いに接続された
構成となる。即ち、図6、7に示すようにメタル層M2
についてはYY'方向に、及びメタル層M3については
XX'方向に、それぞれ延長、接続された構成をもって
中間メタル層M2、M3が形成されている。
2、M3を各々の優先配線方向にSVIAのピッチP
Y、PXまで延長したものである。そのため中間層VI
A23''を配置した交差部12では、中間メタル層M
2、M3はそれぞれの優先配線方向に互いに接続された
構成となる。即ち、図6、7に示すようにメタル層M2
についてはYY'方向に、及びメタル層M3については
XX'方向に、それぞれ延長、接続された構成をもって
中間メタル層M2、M3が形成されている。
【0043】一方、中間層VIA23''を構成する中間
メタル層M2、M3の幅方向は、図3における場合と同
様に、式(1)に示す最小幅に構成されている。従っ
て、第1具体例と同様に、図6に示すようにX方向の配
線トラックL32は、メタル層M3の通過配線として十
分な配線幅を有した配線トラックとしてピッチ2×PY
で通過領域を確保することができ、Y方向の配線トラッ
クL22は、メタル層M2の通過配線として十分な配線
幅を有した配線トラックとしてピッチ2×PXで通過領
域を確保することができる。更に、図7に示すように、
メタル層M2は、交差部12のXX'断面に直行する方
向に2×PXのピッチで配線トラックL22が交差部1
2を通過し、メタル層M3は、交差部12のYY'断面
に直行する方向に2×PYのピッチで配線トラックL3
2が交差部12を通過する。
メタル層M2、M3の幅方向は、図3における場合と同
様に、式(1)に示す最小幅に構成されている。従っ
て、第1具体例と同様に、図6に示すようにX方向の配
線トラックL32は、メタル層M3の通過配線として十
分な配線幅を有した配線トラックとしてピッチ2×PY
で通過領域を確保することができ、Y方向の配線トラッ
クL22は、メタル層M2の通過配線として十分な配線
幅を有した配線トラックとしてピッチ2×PXで通過領
域を確保することができる。更に、図7に示すように、
メタル層M2は、交差部12のXX'断面に直行する方
向に2×PXのピッチで配線トラックL22が交差部1
2を通過し、メタル層M3は、交差部12のYY'断面
に直行する方向に2×PYのピッチで配線トラックL3
2が交差部12を通過する。
【0044】次に、図8に示す中間メタル層の分割につ
いて、実施形態を例にとりながら説明する。図8は、中
間メタル層分割ルーチンについての配線方法のフローを
示しており、自動配線設計プログラムにおける手続き
中、中間メタル層の分割ルーチンについて示したもので
ある。
いて、実施形態を例にとりながら説明する。図8は、中
間メタル層分割ルーチンについての配線方法のフローを
示しており、自動配線設計プログラムにおける手続き
中、中間メタル層の分割ルーチンについて示したもので
ある。
【0045】先ず、このルーチンに入るに先立ち、予め
中間層VIAのレイアウトパターンを選定しておく(S
0)。実施形態では、中間層VIA23'、あるいはV
IA23''のいずれかを選択する。この場合はメタル配
線層M1とM4とをSVIAにて接続する際に必要とな
る中間層VIA23'、VIA23'' について例示して
いるが、更に多層のメタル配線層を使用する場合も含め
て他のメタル配線層間のSVIAについても同様に設定
しておく必要がある。
中間層VIAのレイアウトパターンを選定しておく(S
0)。実施形態では、中間層VIA23'、あるいはV
IA23''のいずれかを選択する。この場合はメタル配
線層M1とM4とをSVIAにて接続する際に必要とな
る中間層VIA23'、VIA23'' について例示して
いるが、更に多層のメタル配線層を使用する場合も含め
て他のメタル配線層間のSVIAについても同様に設定
しておく必要がある。
【0046】中間メタル層分割ルーチンでは、先ず、S
VIA接続するべきメタル配線層間の交差部10、1
1、12を抽出する(S1)。そして抽出された交差部
10、11、12にSVIAをアレイ状に配置するが、
SVIAの配置位置として交差部10、11、12の中
間メタル層M2、M3に対して設定されている優先配線
方向に沿った方向に合わせてアレイ配置をする手続きと
することもできる。更に、アレイ配置上のSVIAのピ
ッチとして交差部10、11、12の中間メタル層M
2、M3に対して設定されている配線トラックに合わせ
たピッチとすることもできる(S2)。実施形態では、
X方向にPX、Y方向にPYである。
VIA接続するべきメタル配線層間の交差部10、1
1、12を抽出する(S1)。そして抽出された交差部
10、11、12にSVIAをアレイ状に配置するが、
SVIAの配置位置として交差部10、11、12の中
間メタル層M2、M3に対して設定されている優先配線
方向に沿った方向に合わせてアレイ配置をする手続きと
することもできる。更に、アレイ配置上のSVIAのピ
ッチとして交差部10、11、12の中間メタル層M
2、M3に対して設定されている配線トラックに合わせ
たピッチとすることもできる(S2)。実施形態では、
X方向にPX、Y方向にPYである。
【0047】中間メタル層M2、M3の優先配線方向や
配線ピッチ等の制約に合わせたSVIAのアレイ配置を
基本配置として、対象となっているSVIA部における
エレクトロマイグレーション耐量や降下電圧値等が設計
基準を満足しているか否かをチェックする(S3)。こ
の時点で既に設計基準を満足していなければ(S3:N
O)、対象となっている交差部10、11、12ではS
VIAによりメタル配線間M1、M4の接続することは
できない旨の警告等を発した後(S7)ルーチンから抜
ける。設計基準を満足している場合には(S3:YE
S)、削除可能なSVIA列を算出し削除候補をリスト
アップする(S4)。例えば、実施形態において交差部
10、11、12に配置される15個のSVIAに対し
て、9個のSVIAを削除可能である場合には、削除候
補として、X方向へ1配線トラック及びY方向へ2配線
トラック(実施形態の場合。図2、参照)、あるいはY
方向へのみ3配線トラックの2つの候補をリストアップ
することが可能である。そして、リストアップされたS
VIAの削除候補から、レイアウト上交差部10、1
1、12を通過すべき中間メタル層M2、M3の配線の
有無に応じて削除すべきSVIA列を選択し(S5)、
SVIA列の削除、予め設定されている中間層VIAの
配置等を行ない(S6)この処理ルーチンを終了する。
尚、中間層VIAを全てのSVIAに設定しておけば、
この段階で改めて中間層VIA23'、23''の配置処
理をする必要はない。また、ここでは、SVIA全体を
削除する場合を例にとり説明したが、SVIAを構成す
る中間層VIA23'、23''を選択的に削除すること
も可能である。
配線ピッチ等の制約に合わせたSVIAのアレイ配置を
基本配置として、対象となっているSVIA部における
エレクトロマイグレーション耐量や降下電圧値等が設計
基準を満足しているか否かをチェックする(S3)。こ
の時点で既に設計基準を満足していなければ(S3:N
O)、対象となっている交差部10、11、12ではS
VIAによりメタル配線間M1、M4の接続することは
できない旨の警告等を発した後(S7)ルーチンから抜
ける。設計基準を満足している場合には(S3:YE
S)、削除可能なSVIA列を算出し削除候補をリスト
アップする(S4)。例えば、実施形態において交差部
10、11、12に配置される15個のSVIAに対し
て、9個のSVIAを削除可能である場合には、削除候
補として、X方向へ1配線トラック及びY方向へ2配線
トラック(実施形態の場合。図2、参照)、あるいはY
方向へのみ3配線トラックの2つの候補をリストアップ
することが可能である。そして、リストアップされたS
VIAの削除候補から、レイアウト上交差部10、1
1、12を通過すべき中間メタル層M2、M3の配線の
有無に応じて削除すべきSVIA列を選択し(S5)、
SVIA列の削除、予め設定されている中間層VIAの
配置等を行ない(S6)この処理ルーチンを終了する。
尚、中間層VIAを全てのSVIAに設定しておけば、
この段階で改めて中間層VIA23'、23''の配置処
理をする必要はない。また、ここでは、SVIA全体を
削除する場合を例にとり説明したが、SVIAを構成す
る中間層VIA23'、23''を選択的に削除すること
も可能である。
【0048】図9には、本発明の適用可能な多層配線構
造を示す。シリコンバルク層33上に形成された拡散層
21、熱酸化膜32、またシリコンバルク層33上に形
成されるMOSトランジスタのゲート電極等を構成する
多結晶シリコン層22を配置した上で、層間絶縁膜31
で相互に絶縁された状態で1乃至4層の多層のメタル配
線層が構成されている。Aでは、4層メタル26を請求
項1又は6に記載の接続メタル層と、多結晶シリコン層
22を請求項1又は6に記載の接続対象層と、そして1
乃至3層メタル23、24、25の3層のメタル層を請
求項1又は6に記載の中間メタル層としてSVIA構造
を構成する場合を示している。1層メタル23、2層メ
タル24、そして両者を接続する層間接続部CUT12
(28)、2層メタル24、3層メタル25、そして両
者を接続する層間接続部CUT23(29)のそれぞれ
で中間層VIAが構成されており、4層メタル26と多
結晶シリコン層22との交差部においても、1乃至3層
メタル23、24、25による配線が通過可能となる。
造を示す。シリコンバルク層33上に形成された拡散層
21、熱酸化膜32、またシリコンバルク層33上に形
成されるMOSトランジスタのゲート電極等を構成する
多結晶シリコン層22を配置した上で、層間絶縁膜31
で相互に絶縁された状態で1乃至4層の多層のメタル配
線層が構成されている。Aでは、4層メタル26を請求
項1又は6に記載の接続メタル層と、多結晶シリコン層
22を請求項1又は6に記載の接続対象層と、そして1
乃至3層メタル23、24、25の3層のメタル層を請
求項1又は6に記載の中間メタル層としてSVIA構造
を構成する場合を示している。1層メタル23、2層メ
タル24、そして両者を接続する層間接続部CUT12
(28)、2層メタル24、3層メタル25、そして両
者を接続する層間接続部CUT23(29)のそれぞれ
で中間層VIAが構成されており、4層メタル26と多
結晶シリコン層22との交差部においても、1乃至3層
メタル23、24、25による配線が通過可能となる。
【0049】Bでは、4層メタル26を請求項1又は6
に記載の接続メタル層と、拡散層21を請求項1又は6
に記載の接続対象層と、そして1乃至3層メタル23、
24、25の3層のメタル層を請求項1又は6に記載の
中間メタル層としてSVIA構造を構成する場合を示し
ている。1層メタル23、2層メタル24、そして両者
を接続する層間接続部CUT12(28)、2層メタル
24、3層メタル25、そして両者を接続する層間接続
部CUT23(29)のそれぞれで中間層VIAが構成
されており、4層メタル26と拡散層21との交差部に
おいても、1乃至3層メタル23、24、25による配
線が通過可能となる。
に記載の接続メタル層と、拡散層21を請求項1又は6
に記載の接続対象層と、そして1乃至3層メタル23、
24、25の3層のメタル層を請求項1又は6に記載の
中間メタル層としてSVIA構造を構成する場合を示し
ている。1層メタル23、2層メタル24、そして両者
を接続する層間接続部CUT12(28)、2層メタル
24、3層メタル25、そして両者を接続する層間接続
部CUT23(29)のそれぞれで中間層VIAが構成
されており、4層メタル26と拡散層21との交差部に
おいても、1乃至3層メタル23、24、25による配
線が通過可能となる。
【0050】Cでは、4層メタル26を請求項1又は6
に記載の接続メタル層と、1層メタル23を請求項1又
は6に記載の接続対象層と、そして、2及び3層メタル
24、25の2層のメタル層を請求項1又は6に記載の
中間メタル層としてSVIA構造を構成する場合を示し
ている。2層メタル24、3層メタル25、そして両者
を接続する層間接続部CUT23(29)で中間層VI
Aが構成されており、4層メタル26と1層メタル23
との交差部においても、2及び3層メタル24、25に
よる配線が通過可能となる。
に記載の接続メタル層と、1層メタル23を請求項1又
は6に記載の接続対象層と、そして、2及び3層メタル
24、25の2層のメタル層を請求項1又は6に記載の
中間メタル層としてSVIA構造を構成する場合を示し
ている。2層メタル24、3層メタル25、そして両者
を接続する層間接続部CUT23(29)で中間層VI
Aが構成されており、4層メタル26と1層メタル23
との交差部においても、2及び3層メタル24、25に
よる配線が通過可能となる。
【0051】以上詳細に説明したとおり、本実施形態に
係る多層配線構造の半導体装置では、中間層VIA2
3'、 VIA23''において、中間メタル層M2、M3
の最小パターン面積を確保することができる面積分だけ
優先配線方向にメタル層を延長することにより、メタル
層M2については、X方向の幅は最小幅のまま、Y方向
に延長をし、メタル層M3については、Y方向の幅は最
小幅のまま、X方向に延長をした構成を採ることができ
る。この構成により、優先配線方向に対するメタル層幅
は最小幅を維持することができ、交差部11、12に示
すように、X方向の配線トラックL31、L32は、メ
タル層M3の通過配線として十分な配線幅を有した配線
トラックとしてピッチ2×PYで領域を確保することが
でき、Y方向の配線トラックL21、L22は、メタル
層M2の通過配線として十分な配線幅を有した配線トラ
ックとしてピッチ2×PXで領域を確保することができ
る。
係る多層配線構造の半導体装置では、中間層VIA2
3'、 VIA23''において、中間メタル層M2、M3
の最小パターン面積を確保することができる面積分だけ
優先配線方向にメタル層を延長することにより、メタル
層M2については、X方向の幅は最小幅のまま、Y方向
に延長をし、メタル層M3については、Y方向の幅は最
小幅のまま、X方向に延長をした構成を採ることができ
る。この構成により、優先配線方向に対するメタル層幅
は最小幅を維持することができ、交差部11、12に示
すように、X方向の配線トラックL31、L32は、メ
タル層M3の通過配線として十分な配線幅を有した配線
トラックとしてピッチ2×PYで領域を確保することが
でき、Y方向の配線トラックL21、L22は、メタル
層M2の通過配線として十分な配線幅を有した配線トラ
ックとしてピッチ2×PXで領域を確保することができ
る。
【0052】従って、スタックVIA部において、下層
メタル配線層M1から順次接続していく中間メタル層M
2、M3を分割して接続領域内である交差部10、1
1、12の中間メタル層M2、M3による配線を可能と
するので、スタックVIA部が配置される交差部10、
11、12で中間メタル層M2、M3による配線がブロ
ックされることはなく、分割された中間メタル層M2、
M3に挟まれた中間メタル層配線領域である配線トラッ
クL2、L3、L21、L31、あるいはL22、L3
2により配線を通過させることができ、配線効率を大幅
に向上させることができる。
メタル配線層M1から順次接続していく中間メタル層M
2、M3を分割して接続領域内である交差部10、1
1、12の中間メタル層M2、M3による配線を可能と
するので、スタックVIA部が配置される交差部10、
11、12で中間メタル層M2、M3による配線がブロ
ックされることはなく、分割された中間メタル層M2、
M3に挟まれた中間メタル層配線領域である配線トラッ
クL2、L3、L21、L31、あるいはL22、L3
2により配線を通過させることができ、配線効率を大幅
に向上させることができる。
【0053】また、半導体装置のメタル配線M2、M3
において予め設定される優先配線方向と同一の方向に中
間メタル層配線領域である配線トラックL2、L3、L
21、L31、あるいはL22、L32が形成されるの
で、スタックVIA部を通過する中間メタル層配線領域
である配線トラックL2、L3、L21、L31、ある
いはL22、L32と、スタックVIA部以外で通常配
線として配置されている中間メタル層M2、M3による
配線方向との整合性が良好となり、スタックVIA部が
配置される接続領域である交差部10、11、12にお
いて中間メタル層M2、M3による配線がブロックされ
ることはなく、更に、外部配線との接続もスムーズに行
なうことができ、配線効率を大幅に向上させることがで
きる。
において予め設定される優先配線方向と同一の方向に中
間メタル層配線領域である配線トラックL2、L3、L
21、L31、あるいはL22、L32が形成されるの
で、スタックVIA部を通過する中間メタル層配線領域
である配線トラックL2、L3、L21、L31、ある
いはL22、L32と、スタックVIA部以外で通常配
線として配置されている中間メタル層M2、M3による
配線方向との整合性が良好となり、スタックVIA部が
配置される接続領域である交差部10、11、12にお
いて中間メタル層M2、M3による配線がブロックされ
ることはなく、更に、外部配線との接続もスムーズに行
なうことができ、配線効率を大幅に向上させることがで
きる。
【0054】また、4層メタル26と多結晶シリコン層
22とを接続するSVIA構造における交差部において
も、中間に位置する中間層VIAを構成する1乃至3層
メタル23、24、25による配線が通過可能となり、
4層メタル26と拡散層21とを接続するSVIA構造
における交差部においても、中間に位置する中間層VI
Aを構成する1乃至3層メタル23、24、25による
配線が通過可能となり、4層メタル26と1層メタル2
3とを接続するSVIA構造における交差部において
も、中間に位置する中間層VIAを構成する2及び3層
メタル24、25による配線が通過可能となる。
22とを接続するSVIA構造における交差部において
も、中間に位置する中間層VIAを構成する1乃至3層
メタル23、24、25による配線が通過可能となり、
4層メタル26と拡散層21とを接続するSVIA構造
における交差部においても、中間に位置する中間層VI
Aを構成する1乃至3層メタル23、24、25による
配線が通過可能となり、4層メタル26と1層メタル2
3とを接続するSVIA構造における交差部において
も、中間に位置する中間層VIAを構成する2及び3層
メタル24、25による配線が通過可能となる。
【0055】また、本実施形態に係る多層配線構造の半
導体装置における配線方法では、SVIA接続するべき
メタル配線層間の交差部10、11、12を抽出して
(S1)、中間メタル層M2、M3に対して設定されて
いる優先配線方向に沿い、且つ配線トラックに合わせた
ピッチPX、PYで、SVIAをアレイ状に基本配置す
る(S2)。次に、削除可能なSVIA列を算出し削除
候補をリストアップし(S4)、レイアウト上交差部1
0、11、12を通過すべき中間メタル層M2、M3の
配線の有無に応じて削除すべきSVIA列を選択し(S
5)、SVIA列の削除等を行ない、交差部10、1
1、12を通過できる中間メタル層配線領域である配線
トラックL2、L3、L21、L31、あるいはL2
2、L32を確保することができる。尚、SVIAを構
成する層間接続部CUT23を削除することでも同様の
効果を奏することは可能である。
導体装置における配線方法では、SVIA接続するべき
メタル配線層間の交差部10、11、12を抽出して
(S1)、中間メタル層M2、M3に対して設定されて
いる優先配線方向に沿い、且つ配線トラックに合わせた
ピッチPX、PYで、SVIAをアレイ状に基本配置す
る(S2)。次に、削除可能なSVIA列を算出し削除
候補をリストアップし(S4)、レイアウト上交差部1
0、11、12を通過すべき中間メタル層M2、M3の
配線の有無に応じて削除すべきSVIA列を選択し(S
5)、SVIA列の削除等を行ない、交差部10、1
1、12を通過できる中間メタル層配線領域である配線
トラックL2、L3、L21、L31、あるいはL2
2、L32を確保することができる。尚、SVIAを構
成する層間接続部CUT23を削除することでも同様の
効果を奏することは可能である。
【0056】これにより、SVIAや、メタル層M2、
M3間の層間接続部CUT23を適宜に削除してやれ
ば、中間メタル層M2、M3を分割して中間メタル層配
線領域である配線トラックL2、L3、L21、L3
1、あるいはL22、L32を確実に確保することがで
きるので、スタックVIA部の接続領域である交差部1
0、11、12における中間メタル層M2、M3による
配線がブロックされることはなく、分割された中間メタ
ル層M2、M3に挟まれた中間メタル層配線領域である
配線トラックL2、L3、L21、L31、あるいはL
22、L32により配線を通過させることができ、配線
効率を大幅に向上させることができる。
M3間の層間接続部CUT23を適宜に削除してやれ
ば、中間メタル層M2、M3を分割して中間メタル層配
線領域である配線トラックL2、L3、L21、L3
1、あるいはL22、L32を確実に確保することがで
きるので、スタックVIA部の接続領域である交差部1
0、11、12における中間メタル層M2、M3による
配線がブロックされることはなく、分割された中間メタ
ル層M2、M3に挟まれた中間メタル層配線領域である
配線トラックL2、L3、L21、L31、あるいはL
22、L32により配線を通過させることができ、配線
効率を大幅に向上させることができる。
【0057】また、本実施形態に係る多層配線構造の半
導体装置における配線装置では、CPU2を中心にし
て、メモリ3、磁気ディスク装置4、CRT5、キーボ
ード6、及び外部記憶媒体駆動装置7がバス8を介して
相互に接続され、外部記憶媒体駆動装置7にCDROM
や磁気媒体等の外部記憶媒体9が着脱可能に設置される
多層配線構造の半導体装置における配線装置1におい
て、中間メタル層分割ルーチンについての配線方法フロ
ーに示す手順は、自動配置配線用EDAツールに係る一
連のプログラムやデータ等と合わせ、磁気ディスク装置
4や、外部記憶媒体9に記録され、CPU2からの指令
により必要に応じて参照される。
導体装置における配線装置では、CPU2を中心にし
て、メモリ3、磁気ディスク装置4、CRT5、キーボ
ード6、及び外部記憶媒体駆動装置7がバス8を介して
相互に接続され、外部記憶媒体駆動装置7にCDROM
や磁気媒体等の外部記憶媒体9が着脱可能に設置される
多層配線構造の半導体装置における配線装置1におい
て、中間メタル層分割ルーチンについての配線方法フロ
ーに示す手順は、自動配置配線用EDAツールに係る一
連のプログラムやデータ等と合わせ、磁気ディスク装置
4や、外部記憶媒体9に記録され、CPU2からの指令
により必要に応じて参照される。
【0058】従って、この多層配線構造の半導体装置に
おける配線装置1を用いれば、メタル配線層M1、M4
の交差部10,11,12に重ねて配置される中間メタ
ル層M2、M3を分割して配線可能領域を確保すること
ができる自動配線設計プログラムを実行することができ
る。また、外部記憶媒体9に記録することにより、上記
の自動配線設計プログラムを保存、提供が容易となる。
おける配線装置1を用いれば、メタル配線層M1、M4
の交差部10,11,12に重ねて配置される中間メタ
ル層M2、M3を分割して配線可能領域を確保すること
ができる自動配線設計プログラムを実行することができ
る。また、外部記憶媒体9に記録することにより、上記
の自動配線設計プログラムを保存、提供が容易となる。
【0059】尚、本発明は前記実施形態に限定されるも
のではなく、本発明の趣旨を逸脱しない範囲内で種々の
改良、変形が可能であることは言うまでもない。例え
ば、本実施形態においては、接続するべき層間の交差部
10、11、12において形成されるSVIAを適宜に
削除して交差部10、11、12の中間に位置している
メタル層M2、M3が交差部10、11、12を通過で
きることを説明したが、本発明はこれに限定されるもの
ではなく、接続するべき層間が交差部を有さない構成で
中間層VIAにより接続されている場合にも同様に適用
することができ、中間層VIA部分においてメタル層M
2、M3が通過できるようにする構成とすることも可能
である。
のではなく、本発明の趣旨を逸脱しない範囲内で種々の
改良、変形が可能であることは言うまでもない。例え
ば、本実施形態においては、接続するべき層間の交差部
10、11、12において形成されるSVIAを適宜に
削除して交差部10、11、12の中間に位置している
メタル層M2、M3が交差部10、11、12を通過で
きることを説明したが、本発明はこれに限定されるもの
ではなく、接続するべき層間が交差部を有さない構成で
中間層VIAにより接続されている場合にも同様に適用
することができ、中間層VIA部分においてメタル層M
2、M3が通過できるようにする構成とすることも可能
である。
【0060】(付記1) 2層以上のメタル層を備え、
接続メタル層と該接続メタル層から1層以上の中間メタ
ル層を越えて離れた接続対象層とを接続領域で接続する
際、前記接続メタル層から隣接する前記中間メタル層を
順次接続していくスタックVIA部を有する多層配線構
造の半導体装置において、前記中間メタル層を前記接続
領域内で適宜に分割した2以上の分割中間メタル層と、
前記分割中間メタル層に挟まれた中間メタル層配線領域
とを備えることを特徴とする多層配線構造の半導体装
置。 (付記2) 前記接続領域は、前記接続メタル層と前記
接続対象層との交差部であることを特徴とする付記1に
記載の多層配線構造の半導体装置。 (付記3) 前記中間メタル層配線領域は、前記中間メ
タル層における優先配線方向に形成されることを特徴と
する付記1又は2に記載の多層配線構造の半導体装置。 (付記4) 前記スタックVIA部を構成する前記メタ
ル層間を接続する層間接続部を適宜に削除することによ
り、前記中間メタル層の適宜な分割領域を確保して前記
中間メタル層配線領域を形成することを特徴とする付記
1乃至3の少なくとも何れか1に記載の多層配線構造の
半導体装置。 (付記5) 前記層間接続部は、前記層間接続部に接続
される前記中間メタル層における優先配線方向に沿った
配線トラックに合わせてアレイ状に配置されており、前
記優先配線方向に沿って列単位に適宜に削除されること
を特徴とする付記4に記載の多層配線構造の半導体装
置。 (付記6) 前記分割中間メタル層は、前記中間メタル
層における優先配線方向に対して直行する幅方向に最小
デザインルールをもって形成されることを特徴とする付
記1乃至5の少なくとも何れか1に記載の多層配線構造
の半導体装置。 (付記7) 前記接続対象層は、接続対象メタル層であ
ることを特徴とする付記1乃至6の少なくとも何れか1
に記載の多層配線構造の半導体装置。 (付記8) 前記接続対象層は、非メタル層であること
を特徴とする付記1乃至6の少なくとも何れか1に記載
の多層配線構造の半導体装置。 (付記9) 前記非メタル層は、多結晶シリコン層であ
ることを特徴とする付記8に記載の多層配線構造の半導
体装置。 (付記10) 前記非メタル層は、拡散層であることを
特徴とする付記8に記載の多層配線構造の半導体装置。 (付記11) 2層以上のメタル層について、接続メタ
ル層と該接続メタル層から1層以上の中間メタル層を越
えて離れた接続対象層とを接続領域で接続する際、前記
接続メタル層から隣接する前記中間メタル層を順次接続
していくスタックVIA部を有する多層配線構造の半導
体装置における配線方法において、前記中間メタル層を
前記接続領域内で適宜に分割し、分割した前記中間メタ
ル層に挟まれた領域を中間メタル層配線領域として形成
することを特徴とする多層配線構造の半導体装置におけ
る配線方法。 (付記12) 前記接続領域を、前記接続メタル層と前
記接続対象層との交差部に形成することを特徴とする付
記11に記載の多層配線構造の半導体装置における配線
方法。 (付記13) 前記中間メタル層配線領域を、前記中間
メタル層における優先配線方向に形成することを特徴と
する付記11又は12に記載の多層配線構造の半導体装
置における配線方法。 (付記14) 前記スタックVIA部を構成する前記メ
タル層間を接続する層間接続部を適宜に削除することに
より、前記中間メタル層の適宜な分割領域を確保して前
記中間メタル層配線領域を形成することを特徴とする付
記11乃至13の少なくとも何れか1に記載の多層配線
構造の半導体装置における配線方法。 (付記15) 前記層間接続部を、前記層間接続部に接
続される前記中間メタル層の優先配線方向に沿った配線
トラックに合わせてアレイ状に配置しておき、前記優先
配線方向に沿って列単位に適宜に削除することを特徴と
する付記14に記載の多層配線構造の半導体装置におけ
る配線方法。 (付記16) 前記分割中間メタル層を、前記中間メタ
ル層における優先配線方向に対して直行する幅方向に最
小デザインルールをもって形成することを特徴とする付
記11乃至15の少なくとも何れか1に記載の多層配線
構造の半導体装置における配線方法。 (付記17) 付記11乃至16の少なくとも何れか1
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを備
えることを特徴とする多層配線構造の半導体装置におけ
る配線装置。 (付記18) 付記11乃至16の少なくとも何れか1
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを記
録した記録媒体。
接続メタル層と該接続メタル層から1層以上の中間メタ
ル層を越えて離れた接続対象層とを接続領域で接続する
際、前記接続メタル層から隣接する前記中間メタル層を
順次接続していくスタックVIA部を有する多層配線構
造の半導体装置において、前記中間メタル層を前記接続
領域内で適宜に分割した2以上の分割中間メタル層と、
前記分割中間メタル層に挟まれた中間メタル層配線領域
とを備えることを特徴とする多層配線構造の半導体装
置。 (付記2) 前記接続領域は、前記接続メタル層と前記
接続対象層との交差部であることを特徴とする付記1に
記載の多層配線構造の半導体装置。 (付記3) 前記中間メタル層配線領域は、前記中間メ
タル層における優先配線方向に形成されることを特徴と
する付記1又は2に記載の多層配線構造の半導体装置。 (付記4) 前記スタックVIA部を構成する前記メタ
ル層間を接続する層間接続部を適宜に削除することによ
り、前記中間メタル層の適宜な分割領域を確保して前記
中間メタル層配線領域を形成することを特徴とする付記
1乃至3の少なくとも何れか1に記載の多層配線構造の
半導体装置。 (付記5) 前記層間接続部は、前記層間接続部に接続
される前記中間メタル層における優先配線方向に沿った
配線トラックに合わせてアレイ状に配置されており、前
記優先配線方向に沿って列単位に適宜に削除されること
を特徴とする付記4に記載の多層配線構造の半導体装
置。 (付記6) 前記分割中間メタル層は、前記中間メタル
層における優先配線方向に対して直行する幅方向に最小
デザインルールをもって形成されることを特徴とする付
記1乃至5の少なくとも何れか1に記載の多層配線構造
の半導体装置。 (付記7) 前記接続対象層は、接続対象メタル層であ
ることを特徴とする付記1乃至6の少なくとも何れか1
に記載の多層配線構造の半導体装置。 (付記8) 前記接続対象層は、非メタル層であること
を特徴とする付記1乃至6の少なくとも何れか1に記載
の多層配線構造の半導体装置。 (付記9) 前記非メタル層は、多結晶シリコン層であ
ることを特徴とする付記8に記載の多層配線構造の半導
体装置。 (付記10) 前記非メタル層は、拡散層であることを
特徴とする付記8に記載の多層配線構造の半導体装置。 (付記11) 2層以上のメタル層について、接続メタ
ル層と該接続メタル層から1層以上の中間メタル層を越
えて離れた接続対象層とを接続領域で接続する際、前記
接続メタル層から隣接する前記中間メタル層を順次接続
していくスタックVIA部を有する多層配線構造の半導
体装置における配線方法において、前記中間メタル層を
前記接続領域内で適宜に分割し、分割した前記中間メタ
ル層に挟まれた領域を中間メタル層配線領域として形成
することを特徴とする多層配線構造の半導体装置におけ
る配線方法。 (付記12) 前記接続領域を、前記接続メタル層と前
記接続対象層との交差部に形成することを特徴とする付
記11に記載の多層配線構造の半導体装置における配線
方法。 (付記13) 前記中間メタル層配線領域を、前記中間
メタル層における優先配線方向に形成することを特徴と
する付記11又は12に記載の多層配線構造の半導体装
置における配線方法。 (付記14) 前記スタックVIA部を構成する前記メ
タル層間を接続する層間接続部を適宜に削除することに
より、前記中間メタル層の適宜な分割領域を確保して前
記中間メタル層配線領域を形成することを特徴とする付
記11乃至13の少なくとも何れか1に記載の多層配線
構造の半導体装置における配線方法。 (付記15) 前記層間接続部を、前記層間接続部に接
続される前記中間メタル層の優先配線方向に沿った配線
トラックに合わせてアレイ状に配置しておき、前記優先
配線方向に沿って列単位に適宜に削除することを特徴と
する付記14に記載の多層配線構造の半導体装置におけ
る配線方法。 (付記16) 前記分割中間メタル層を、前記中間メタ
ル層における優先配線方向に対して直行する幅方向に最
小デザインルールをもって形成することを特徴とする付
記11乃至15の少なくとも何れか1に記載の多層配線
構造の半導体装置における配線方法。 (付記17) 付記11乃至16の少なくとも何れか1
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを備
えることを特徴とする多層配線構造の半導体装置におけ
る配線装置。 (付記18) 付記11乃至16の少なくとも何れか1
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを記
録した記録媒体。
【0061】
【発明の効果】本発明によれば、多層配線構造を有する
半導体装置において、SVIAの配置を最適化すること
により、接続メタル配線層の中間に位置する中間メタル
層による配線効率を向上することができる多層配線構造
の半導体装置、配線方法、配線装置、及び記録媒体を提
供することが可能となる。
半導体装置において、SVIAの配置を最適化すること
により、接続メタル配線層の中間に位置する中間メタル
層による配線効率を向上することができる多層配線構造
の半導体装置、配線方法、配線装置、及び記録媒体を提
供することが可能となる。
【図1】実施形態における配線装置の構成図である。
【図2】実施形態におけるメタル配線層間の接続部を示
す平面図である。
す平面図である。
【図3】実施形態の第1具体例における中間層VIAを
示すパターン図である。
示すパターン図である。
【図4】実施形態の第1具体例におけるメタル配線層間
の接続部を示す平面図である。
の接続部を示す平面図である。
【図5】実施形態の第1具体例におけるメタル配線層間
の接続部を示す断面図である。
の接続部を示す断面図である。
【図6】実施形態の第2具体例におけるメタル配線層間
の接続部を示す平面図である。
の接続部を示す平面図である。
【図7】実施形態の第2具体例におけるメタル配線層間
の接続部を示す断面図である。
の接続部を示す断面図である。
【図8】実施形態における中間メタル層分割ルーチンに
ついての配線方法を示すフロー図である。
ついての配線方法を示すフロー図である。
【図9】多層配線構造の半導体装置の断面図である。
【図10】従来技術におけるメタル配線層層間の接続部
を示す平面図である。
を示す平面図である。
【図11】従来技術におけるメタル配線層間の接続部を
示す断面図である。
示す断面図である。
【図12】VIAの基本最小パターン図である。
【図13】従来技術における中間層VIAを示すパター
ン図である。
ン図である。
1 多層配線構造の半導体装置における
配線装置 2 中央処理装置(CPU) 3 メモリ 4 磁気ディスク装置 5 表示装置(CRT) 6 キーボード 7 外部記憶媒体駆動装置 8 バス 9 外部記憶媒体 10、11、12 交差部 21 拡散層 22 多結晶シリコン 23 1層メタル 24 2層メタル 25 3層メタル 26 4層メタル 27 CUT01 28 CUT12 29 CUT23 30 CUT34 31 層間絶縁膜 32 熱酸化膜 33 シリコンバルク層 CUT12、CUT23、CUT34 層間接続部 L2、L21、L22、L3、L31、L32 配線
通過可能な配線トラック M1 下層メタル配線層 M4 上層メタル配線層 M2、M3 メタル層 SVIA スタックVIA T2、T3 配線トラック
配線装置 2 中央処理装置(CPU) 3 メモリ 4 磁気ディスク装置 5 表示装置(CRT) 6 キーボード 7 外部記憶媒体駆動装置 8 バス 9 外部記憶媒体 10、11、12 交差部 21 拡散層 22 多結晶シリコン 23 1層メタル 24 2層メタル 25 3層メタル 26 4層メタル 27 CUT01 28 CUT12 29 CUT23 30 CUT34 31 層間絶縁膜 32 熱酸化膜 33 シリコンバルク層 CUT12、CUT23、CUT34 層間接続部 L2、L21、L22、L3、L31、L32 配線
通過可能な配線トラック M1 下層メタル配線層 M4 上層メタル配線層 M2、M3 メタル層 SVIA スタックVIA T2、T3 配線トラック
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH07 JJ07 KK01 KK04 NN38 RR04 SS25 UU05 WW00 XX00 5F038 CA10 EZ09 EZ20 5F064 EE02 EE03 EE09 EE14 EE15 EE16 EE19 EE23 EE27 EE42 HH02 HH06
Claims (10)
- 【請求項1】 2層以上のメタル層を備え、接続メタル
層と該接続メタル層から1層以上の中間メタル層を越え
て離れた接続対象層とを接続領域で接続する際、前記接
続メタル層から隣接する前記中間メタル層を順次接続し
ていくスタックVIA部を有する多層配線構造の半導体
装置において、 前記中間メタル層を前記接続領域内で適宜に分割した2
以上の分割中間メタル層と、 前記分割中間メタル層に挟まれた中間メタル層配線領域
とを備えることを特徴とする多層配線構造の半導体装
置。 - 【請求項2】 前記接続領域は、 前記接続メタル層と前記接続対象層との交差部であるこ
とを特徴とする請求項1に記載の多層配線構造の半導体
装置。 - 【請求項3】 前記中間メタル層配線領域は、 前記中間メタル層における優先配線方向に形成されるこ
とを特徴とする請求項1又は2に記載の多層配線構造の
半導体装置。 - 【請求項4】 前記スタックVIA部を構成する前記メ
タル層間を接続する層間接続部を適宜に削除することに
より、前記中間メタル層の適宜な分割領域を確保して前
記中間メタル層配線領域を形成することを特徴とする請
求項1乃至3の少なくとも何れか1に記載の多層配線構
造の半導体装置。 - 【請求項5】 前記層間接続部は、 前記層間接続部に接続される前記中間メタル層における
優先配線方向に沿った配線トラックに合わせてアレイ状
に配置されており、前記優先配線方向に沿って列単位に
適宜に削除されることを特徴とする請求項4に記載の多
層配線構造の半導体装置。 - 【請求項6】 2層以上のメタル層について、接続メタ
ル層と該接続メタル層から1層以上の中間メタル層を越
えて離れた接続対象層とを接続領域で接続する際、前記
接続メタル層から隣接する前記中間メタル層を順次接続
していくスタックVIA部を有する多層配線構造の半導
体装置における配線方法において、 前記中間メタル層を前記接続領域内で適宜に分割し、分
割した前記中間メタル層に挟まれた領域を中間メタル層
配線領域として形成することを特徴とする多層配線構造
の半導体装置における配線方法。 - 【請求項7】 前記接続領域を、 前記接続メタル層と前記接続対象層との交差部に形成す
ることを特徴とする請求項6に記載の多層配線構造の半
導体装置における配線方法。 - 【請求項8】 前記中間メタル層配線領域を、前記中間
メタル層における優先配線方向に形成することを特徴と
する請求項6又は7に記載の多層配線構造の半導体装置
における配線方法。 - 【請求項9】 請求項6乃至8の少なくとも何れか1に
記載の多層配線構造の半導体装置における配線方法によ
り配線設計を自動で行う自動配線設計プログラムを備え
ることを特徴とする多層配線構造の半導体装置における
配線装置。 - 【請求項10】 請求項6乃至8の少なくとも何れか1
に記載の多層配線構造の半導体装置における配線方法に
より配線設計を自動で行う自動配線設計プログラムを記
録した記録媒体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000381460A JP2002184950A (ja) | 2000-12-15 | 2000-12-15 | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
US09/855,590 US20020074660A1 (en) | 2000-12-15 | 2001-05-16 | Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium |
KR1020010030060A KR20020046899A (ko) | 2000-12-15 | 2001-05-30 | 다층 배선 구조의 반도체 장치, 배선 방법, 배선 장치 및기록 매체 |
US10/246,527 US20030067075A1 (en) | 2000-12-15 | 2002-09-19 | Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium |
US10/246,633 US20030015800A1 (en) | 2000-12-15 | 2002-09-19 | Semiconductor device having a multiple layer wiring structure, wiring method, wiring device, and recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000381460A JP2002184950A (ja) | 2000-12-15 | 2000-12-15 | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002184950A true JP2002184950A (ja) | 2002-06-28 |
Family
ID=18849450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000381460A Withdrawn JP2002184950A (ja) | 2000-12-15 | 2000-12-15 | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 |
Country Status (3)
Country | Link |
---|---|
US (3) | US20020074660A1 (ja) |
JP (1) | JP2002184950A (ja) |
KR (1) | KR20020046899A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246341A (ja) * | 2008-03-11 | 2009-10-22 | Panasonic Corp | 半導体集積回路装置 |
JP2011071541A (ja) * | 2008-03-11 | 2011-04-07 | Panasonic Corp | 半導体集積回路装置 |
JP2015149358A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社メガチップス | 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル |
JP2019080057A (ja) * | 2017-10-20 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ビアアレイを含む集積回路、及びそれを製造するための方法 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271489B2 (en) * | 2003-10-15 | 2007-09-18 | Megica Corporation | Post passivation interconnection schemes on top of the IC chips |
JP4349742B2 (ja) * | 2000-12-27 | 2009-10-21 | 富士通マイクロエレクトロニクス株式会社 | 回路設計装置、および回路設計方法 |
JP3875568B2 (ja) * | 2002-02-05 | 2007-01-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
TWI249842B (en) * | 2003-07-22 | 2006-02-21 | Ali Corp | Integrated circuit structure and design method |
JP2005093575A (ja) * | 2003-09-16 | 2005-04-07 | Nec Electronics Corp | 半導体集積回路装置と配線レイアウト方法 |
JP2005285971A (ja) * | 2004-03-29 | 2005-10-13 | Nec Electronics Corp | 半導体装置 |
US7443020B2 (en) * | 2005-02-28 | 2008-10-28 | Texas Instruments Incorporated | Minimizing number of masks to be changed when changing existing connectivity in an integrated circuit |
US8234594B2 (en) * | 2006-10-24 | 2012-07-31 | International Business Machines Corporation | Redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same |
US7984394B2 (en) * | 2006-10-24 | 2011-07-19 | International Business Machines Corporation | Design structure for a redundant micro-loop structure for use in an integrated circuit physical design process and method of forming the same |
US7853901B2 (en) * | 2008-04-25 | 2010-12-14 | Lsi Corporation | Unified layer stack architecture |
US8103994B2 (en) * | 2009-01-13 | 2012-01-24 | Qualcomm Incorporated | Generating cutting forms along current flow direction in a circuit layout |
JP5603768B2 (ja) * | 2010-12-28 | 2014-10-08 | 株式会社東芝 | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
JP5554303B2 (ja) | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
US9653393B2 (en) * | 2013-12-12 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and layout of an integrated circuit |
US10361158B2 (en) * | 2017-08-29 | 2019-07-23 | Micron Technology, Inc. | Integrated assemblies having structures along a first pitch coupled with structures along a second pitch different from the first pitch |
US10964639B2 (en) * | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
US10410934B2 (en) * | 2017-12-07 | 2019-09-10 | Micron Technology, Inc. | Apparatuses having an interconnect extending from an upper conductive structure, through a hole in another conductive structure, and to an underlying structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3482779B2 (ja) * | 1996-08-20 | 2004-01-06 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
WO2000005764A1 (fr) * | 1998-07-23 | 2000-02-03 | Seiko Epson Corporation | Circuit integre a semiconducteur avec integration sur la plaquette et procede de conception correspondant |
-
2000
- 2000-12-15 JP JP2000381460A patent/JP2002184950A/ja not_active Withdrawn
-
2001
- 2001-05-16 US US09/855,590 patent/US20020074660A1/en not_active Abandoned
- 2001-05-30 KR KR1020010030060A patent/KR20020046899A/ko not_active Application Discontinuation
-
2002
- 2002-09-19 US US10/246,527 patent/US20030067075A1/en not_active Abandoned
- 2002-09-19 US US10/246,633 patent/US20030015800A1/en not_active Abandoned
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009246341A (ja) * | 2008-03-11 | 2009-10-22 | Panasonic Corp | 半導体集積回路装置 |
JP4642908B2 (ja) * | 2008-03-11 | 2011-03-02 | パナソニック株式会社 | 半導体集積回路装置 |
JP2011071541A (ja) * | 2008-03-11 | 2011-04-07 | Panasonic Corp | 半導体集積回路装置 |
US8039968B2 (en) | 2008-03-11 | 2011-10-18 | Panasonic Corporation | Semiconductor integrated circuit device |
JP2015149358A (ja) * | 2014-02-05 | 2015-08-20 | 株式会社メガチップス | 半導体集積回路の設計方法、プログラム、レイアウトデータおよびレチクル |
JP2019080057A (ja) * | 2017-10-20 | 2019-05-23 | 三星電子株式会社Samsung Electronics Co.,Ltd. | ビアアレイを含む集積回路、及びそれを製造するための方法 |
JP7265853B2 (ja) | 2017-10-20 | 2023-04-27 | 三星電子株式会社 | ビアアレイを含む集積回路、及びそれを製造するための方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020046899A (ko) | 2002-06-21 |
US20020074660A1 (en) | 2002-06-20 |
US20030067075A1 (en) | 2003-04-10 |
US20030015800A1 (en) | 2003-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002184950A (ja) | 多層配線構造の半導体装置、配線方法、配線装置、及び記録媒体 | |
US7299443B2 (en) | Method for designing wiring connecting section and semiconductor device | |
JP4287294B2 (ja) | 自動設計方法、自動設計装置、及び半導体集積回路 | |
JP3461443B2 (ja) | 半導体装置、半導体装置の設計方法、記録媒体および半導体装置の設計支援装置 | |
KR100407187B1 (ko) | 반도체집적회로,그설계방법및기록매체 | |
JP2002009160A (ja) | 半導体集積回路の自動レイアウト方法、この方法で製造した半導体集積回路及びこの方法を記録した記録媒体 | |
WO2010084533A1 (ja) | 半導体集積回路の電源配線構造 | |
KR910007900B1 (ko) | 반도체 집적회로장치 | |
JP2007165487A (ja) | 半導体装置及びその設計方法 | |
JP4209577B2 (ja) | ビア形成領域決定方法 | |
JP2002280456A (ja) | 半導体スタンダードセルを用いた半導体装置及びそのレイアウト方法 | |
JPS5870554A (ja) | 半導体集積回路 | |
JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
JP2004158846A (ja) | 半導体集積回路およびその製造方法 | |
JPS62139342A (ja) | Lsi設計方法 | |
JP3132604B2 (ja) | 半導体集積回路装置 | |
JPH05275531A (ja) | 半導体装置のレイアウト方法 | |
JP2000311944A (ja) | 半導体装置の配線設計方法 | |
JPH0671048B2 (ja) | 半導体集積回路の補修用配線構造およびその配線方法 | |
JP2000252360A (ja) | 半導体集積回路とその設計方法ならびに配線の修正方法 | |
JPH0563086A (ja) | 半導体集積回路装置 | |
JP2004311587A (ja) | ダミー配線作成方法及びダミー配線作成装置 | |
JPS62274744A (ja) | 配置改良方式 | |
JPS63228643A (ja) | 集積回路用自動配線装置 | |
JPH0697284A (ja) | 三層配線のレイアウト方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080304 |