JP4761950B2 - 入出力処理装置 - Google Patents
入出力処理装置 Download PDFInfo
- Publication number
- JP4761950B2 JP4761950B2 JP2005345382A JP2005345382A JP4761950B2 JP 4761950 B2 JP4761950 B2 JP 4761950B2 JP 2005345382 A JP2005345382 A JP 2005345382A JP 2005345382 A JP2005345382 A JP 2005345382A JP 4761950 B2 JP4761950 B2 JP 4761950B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- bus
- state
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 59
- 230000004913 activation Effects 0.000 claims description 51
- 230000007704 transition Effects 0.000 claims description 24
- 230000004044 response Effects 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 8
- 101001139126 Homo sapiens Krueppel-like factor 6 Proteins 0.000 description 10
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 7
- 238000012544 monitoring process Methods 0.000 description 5
- 239000000470 constituent Substances 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Power Sources (AREA)
- Bus Control (AREA)
Description
図1は本発明の一実施形態に係るIO処理装置を含むコンピュータシステムの構成を示すブロック図である。このコンピュータシステムは、例えば、ノートブック型パーソナルコンピュータとして実現されている。
「対応無効」とは、バスクロック制御信号に関して、クロック生成出力制御部31に何も影響を及ぼさないことをバスクロック制御信号出力制御部141に対して指定することを意味する。具体的には、「対応無効」は、バスクロック制御信号出力制御部141の出力(つまりバスクロック制御信号の出力)に関して、その値(出力値)を常にバスクロック有効要求なしを示す値に設定することを示す。一方、バスクロック制御信号の入力に関しては、「対応無効」は、バスクロック制御信号出力制御部141が関知しないことを示す。したがって「対応無効」は、クロック生成出力制御部31からの無効予告に対して有効出力状態の継続を要求することを常に抑止することをも意味する。
まず、第1の有効要求なし状態ST11は、バスクロック制御信号出力制御部141が当該制御部141の出力の値をバスクロック有効要求なしを示す論理“1”に設定している状態を示す。この第1の有効要求なし状態ST11は、3つの状態に分類される。
Claims (3)
- ホストシステムのクロック生成出力制御手段により出力されるバスクロックで動作するバスを介して前記ホストシステムと接続され、入出力デバイスと前記ホストシステムの間での入出力処理を行う入出力処理装置において、
前記入出力デバイスと前記バスとの間での入出力を行う入出力制御手段と、
プロセッサクロックによって動作して、プログラムに従う命令実行動作により前記入出力制御手段の操作を行う入出力プロセッサであって、命令実行動作を停止すると当該入出力プロセッサが停止状態にあることを示すアクティブな停止状態信号を出力し、前記停止状態においてアクティブな起動要求信号によって起動が要求されると前記命令実行動作を再開して前記停止状態信号を非アクティブにする入出力プロセッサと、
前記バスクロックを入力し、当該バスクロックに基づいて前記プロセッサクロックを生成して当該プロセッサクロックを前記入出力プロセッサに出力するプロセッサクロック制御手段であって、前記入出力プロセッサによって前記アクティブな停止状態信号が出力されると前記プロセッサクロックの出力を停止し、前記プロセッサクロックの出力の停止状態において前記起動要求信号によって起動が要求されると前記入出力プロセッサへの前記プロセッサクロックの出力を再開するプロセッサクロック制御手段と、
前記入出力プロセッサ及び前記クロック生成出力制御手段の状態に応じて前記クロック生成出力制御手段による前記バスクロックの出力動作が有効な有効出力状態を要求するバスクロック制御要求手段であって、前記バスクロックの出力動作が有効な有効出力状態にある前記クロック生成出力制御手段によって前記バスが一定時間を超えて使用されないことが検出された結果、当該クロック生成出力制御手段によって出力される前記バスクロックの出力動作を無効とすることを予告するための無効予告を検出する無効予告検出手段と、前記無効予告が検出された場合、前記起動要求信号によって起動が要求されているか、或いは前記入出力プロセッサによって前記非アクティブな停止状態信号が出力されているならば、前記クロック生成出力制御手段による無効予告時点から前記クロック生成出力制御手段の前記バスクロックの出力動作が無効な無効出力状態への遷移が前記クロック生成出力制御手段によって決定されるまでの一定時間が経過する前に、前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求する有効要求応答手段とを含むバスクロック制御要求手段と、
前記ホストシステムによる前記バスを介してのアクセスによって前記無効予告に対応するか否かを指定する対応設定情報が設定される設定レジスタとを具備し、
前記有効要求応答手段は、前記設定レジスタに設定された前記対応設定情報によって前記無効予告に対応しないことが指定されている場合、前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求することを抑止する
ことを特徴とする入出力処理装置。 - ホストシステムのクロック生成出力制御手段により出力されるバスクロックで動作するバスを介して前記ホストシステムと接続され、入出力デバイスと前記ホストシステムの間での入出力処理を行う入出力処理装置において、
前記入出力デバイスと前記バスとの間での入出力を行う入出力制御手段と、
プロセッサクロックによって動作して、プログラムに従う命令実行動作により前記入出力制御手段の操作を行う入出力プロセッサであって、命令実行動作を停止すると当該入出力プロセッサが停止状態にあることを示すアクティブな停止状態信号を出力し、前記停止状態においてアクティブな起動要求信号によって起動が要求されると前記命令実行動作を再開して前記停止状態信号を非アクティブにする入出力プロセッサと、
前記バスクロックを入力し、当該バスクロックに基づいて前記プロセッサクロックを生成して当該プロセッサクロックを前記入出力プロセッサに出力するプロセッサクロック制御手段であって、前記入出力プロセッサによって前記アクティブな停止状態信号が出力されると前記プロセッサクロックの出力を停止し、前記プロセッサクロックの出力の停止状態において前記起動要求信号によって起動が要求されると前記入出力プロセッサへの前記プロセッサクロックの出力を再開するプロセッサクロック制御手段と、
前記入出力プロセッサ及び前記クロック生成出力制御手段の状態に応じて前記クロック生成出力制御手段による前記バスクロックの出力動作が有効な有効出力状態を要求するバスクロック制御要求手段であって、前記バスクロックの出力動作が有効な有効出力状態にある前記クロック生成出力制御手段によって前記バスが一定時間を超えて使用されないことが検出された結果、当該クロック生成出力制御手段によって出力される前記バスクロックの出力動作を無効とすることを予告するための無効予告を検出する無効予告検出手段と、前記無効予告が検出された場合、前記起動要求信号によって起動が要求されているか、或いは前記入出力プロセッサによって前記非アクティブな停止状態信号が出力されているならば、前記クロック生成出力制御手段による無効予告時点から前記クロック生成出力制御手段の前記バスクロックの出力動作が無効な無効出力状態への遷移が前記クロック生成出力制御手段によって決定されるまでの一定時間が経過する前に、前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求する有効要求応答手段とを含むバスクロック制御要求手段とを具備し、
前記バスクロック制御要求手段は、当該バスクロック制御要求手段及び前記クロック生成出力制御手段の双方により入出力可能なバスクロック制御信号の転送に用いられるバスクロック制御信号ラインであって、前記バスクロック制御要求手段及び前記クロック生成出力制御手段の双方が非アクティブなバスクロック制御信号を出力している場合だけ非アクティブなバスクロック制御信号が転送されるバスクロック制御信号ラインを介して前記クロック生成出力制御手段と接続されており、
前記無効予告検出手段は、前記バスクロック制御要求手段によって前記バスクロック制御信号ラインから入力される前記バスクロック制御信号が前記クロック生成出力制御手段によってアクティブな状態から非アクティブな状態に切り替えられた場合に無効予告を検出し、
前記有効要求応答手段は、前記バスクロック制御信号ラインにアクティブなバスクロック制御信号を出力することにより前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求する
ことを特徴とする入出力処理装置。 - 前記有効要求応答手段は、前記バスクロック制御信号ラインに非アクティブなバスクロック制御信号を出力することにより前記クロック生成出力制御手段に対して前記有効出力状態の継続を要求することを抑止して、当該クロック生成出力制御手段に対して前記有効出力状態の継続が不要であることを通知することを特徴とする請求項2記載の入出力処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345382A JP4761950B2 (ja) | 2005-11-30 | 2005-11-30 | 入出力処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005345382A JP4761950B2 (ja) | 2005-11-30 | 2005-11-30 | 入出力処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007148977A JP2007148977A (ja) | 2007-06-14 |
JP4761950B2 true JP4761950B2 (ja) | 2011-08-31 |
Family
ID=38210297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005345382A Active JP4761950B2 (ja) | 2005-11-30 | 2005-11-30 | 入出力処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4761950B2 (ja) |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2974950B2 (ja) * | 1995-10-26 | 1999-11-10 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 情報処理システム |
JPH10333772A (ja) * | 1997-05-29 | 1998-12-18 | Toshiba Corp | コンピュータシステムおよびクロック制御方法 |
JPH1153049A (ja) * | 1997-08-05 | 1999-02-26 | Toshiba Corp | コンピュータシステム |
JP2002007316A (ja) * | 2000-06-19 | 2002-01-11 | Niigata Fuji Xerox Manufacturing Co Ltd | 低消費電力コンピュータシステム |
JP3923715B2 (ja) * | 2000-09-29 | 2007-06-06 | 株式会社東芝 | メモリカード |
JP2004199115A (ja) * | 2002-12-16 | 2004-07-15 | Renesas Technology Corp | 半導体集積回路 |
JP2004258695A (ja) * | 2003-02-24 | 2004-09-16 | Canon Inc | データ転送システム |
-
2005
- 2005-11-30 JP JP2005345382A patent/JP4761950B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007148977A (ja) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4594761B2 (ja) | 情報処理装置およびその制御方法 | |
JP3798476B2 (ja) | コンピュータシステムおよびそのシステムにおけるキャッシュメモリのパワーダウン制御方法 | |
JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
JP5165652B2 (ja) | スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 | |
TWI564704B (zh) | 省電處理器架構 | |
KR0172003B1 (ko) | 컴퓨터 시스템 및 그 제어방법 | |
JP4422017B2 (ja) | 分離式電源管理状態を提供する方法および装置 | |
JP2007122714A (ja) | 動的レーン管理システム及び方法 | |
JP2002215597A (ja) | マルチプロセッサ装置 | |
WO1998050846A1 (en) | Method and apparatus for maintaining cache coherency in an integrated circuit operating in a low power state | |
JP2009043256A (ja) | 記憶装置のアクセス方法及び装置 | |
JP2010140361A (ja) | コンピュータシステム及び異常検出回路 | |
JP2014048972A (ja) | 処理装置、情報処理装置、及び消費電力管理方法 | |
US20080077723A1 (en) | Computer system including device conducting independent system management operation and control method thereof | |
JP3866749B2 (ja) | マイクロプロセッサ | |
JP4421390B2 (ja) | 半導体集積回路 | |
JP4846862B2 (ja) | 情報処理装置および省電力制御方法 | |
JP2013176878A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JPH0785571A (ja) | スタンバイ機能を持つフロッピィディスクコントローラ | |
JP4761950B2 (ja) | 入出力処理装置 | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP5166986B2 (ja) | 電子制御装置 | |
JP2021068074A (ja) | 情報処理システム、情報処理装置およびプログラム | |
JP2006040063A (ja) | 情報処理装置および情報処理装置のsmi処理方法 | |
JP2014048865A (ja) | 情報処理装置、および画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080917 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4761950 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |