JP5165652B2 - スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 - Google Patents
スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 Download PDFInfo
- Publication number
- JP5165652B2 JP5165652B2 JP2009187770A JP2009187770A JP5165652B2 JP 5165652 B2 JP5165652 B2 JP 5165652B2 JP 2009187770 A JP2009187770 A JP 2009187770A JP 2009187770 A JP2009187770 A JP 2009187770A JP 5165652 B2 JP5165652 B2 JP 5165652B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- computer motherboard
- memory
- chip
- standby
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置は、第一装置、第二装置を備え、
該第一装置は、該第二装置の制御を受け、第一スタンバイ電力(Standby Power)を制御し、該コンピューターマザーボードのサウスブリッジチップ及びSIO(Super Input Output)チップが、通路を形成するか、或いは通路を遮断するかを制御し、
該第二装置は、該コンピューターマザーボードが、メモリサスペンド(Suspend to memory)状態にある時、該第一装置に該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップとの通路を遮断させ、
同時に、メモリ電源制御信号を発し、メモリコントローラーの切り換えにより、該コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、通電状態を保持し、こうして該コンピューターマザーボードはスタンバイモードに入ることができ、
電源スイッチが発生する電源スイッチ信号を受け取り、
該電源スイッチ信号を受け取った後、該第一装置に、該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップと通路を形成させ、
コンピューターマザーボードは、サウスブリッジチップ、SIO(Super Input Output)チップ、第一装置、第二装置、基本入力出力システム(BIOS)を備え、
該サウスブリッジチップは、該第一装置に電気的に連接し、
該SIOチップは、該第一装置に電気的に連接し、
該第一装置は、該第二装置の制御を受け、第一スタンバイ電力(Standby Power)を制御し、該サウスブリッジチップ及び該チップが、通路を形成するか、或いは通路を遮断するかを制御し、
該第二装置は、該コンピューターマザーボードが、メモリサスペンド(Suspend to memory)状態にある時、該第一装置に該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップとの通路を遮断させ、
同時に、メモリ電源制御信号を発し、メモリコントローラーの切り換えにより、該コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、通電状態を保持し、こうして該コンピューターマザーボードはスタンバイモードに入ることができ、
電源スイッチが発生する電源スイッチ信号を受け取り、
該電源スイッチ信号を受け取った後、該第一装置に、該第一スタンバイ電力を制御させ、該サウスブリッジチップ及び該SIOチップと通路を形成させ、
該基本入力出力システム(BIOS)は、少なくともプログラムコードを備え、
該コンピューターマザーボードが該メモリサスペンド状態にある時、フラッグをメモリユニットに保存し、該プログラムコードは、該サウスブリッジチップと該SIOチップへの電力供給が回復した時、該フラッグを検査し、該コンピューターマザーボードの前の状態が該メモリサスペンド状態であったか否かを判断し、もしそうであれば、該メモリサスペンド状態からの復帰を執行する。
さらには、従来のコンピューターマザーボードがS3状態において、サウスブリッジチップとSIOチップへの電力を遮断することができないという欠点をも克服することができる。
例えば、コンピューターマザーボード20は、ACPIのS3状態においては、電子装置10は、第一装置101と第二装置103を含む。
節電電子装置10に対応するため、本発明のコンピューターマザーボード20のメモリコントローラー(Memory Controller)207と、メインメモリ(Main Memory)209の電力源は、メモリ電源コントローラー211の切り換えを経由し、第二スタンバイ電力30bと電力30cとの間において、その内の1個を選択する。
メモリ電源コントローラー211は、第二装置103に制御される。
電力30cの具体的実施例としては、例えば、5V或いは3V或いは5VSB或いは3VSB或いは3.3VSBなどのシステム電源201の電力を採用することができる。
第二スタンバイ電力30bの具体的実施例としては、例えば、5Vスタンバイ電力(5V Standby Power)或いは3Vスタンバイ電力或いは3.3Vスタンバイ電力などのパワーサプライ30の予備電力を採用することができる。
メインメモリ209の具体的実施例としては、DDR或いはDDR2或いはDDR3などのSIMMを採用することができる。
20 コンピューターマザーボード
30 パワーサプライ
30a 第一スタンバイ電力
30b 第二スタンバイ電力
30c 電力
40 基本入力出力システム (BIOS)
40a プログラムコード
101 第一装置
103 第二装置
103a 導通制御信号
103b メモリ電源制御信号
1031 マイクロコントローラー
1031a 内蔵メモリ
1033 ソフトスタート回路ユニット
1035 充電ポンプ回路ユニット
105 電源スイッチ
105a 電源スイッチ信号
201 システム電源
203 SIOチップ
205 サウスブリッジチップ
207 メモリコントローラー
209 メインメモリ
210 メモリユニット
211 メモリ電源コントローラー
Claims (21)
- 第一装置、第二装置を備え、
前記第一装置は、前記第二装置の制御を受け、第一スタンバイ電力(Standby Power)を制御し、コンピューターマザーボードのサウスブリッジチップ及びSIO(Super Input Output)チップが、通路を形成するか、或いは通路を遮断するかを制御し、
前記第二装置は、前記コンピューターマザーボードが、メモリサスペンド(Suspend to memory)状態にある時、前記第一装置に前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップとの通路を遮断させ、
前記コンピューターマザーボードが、メモリサスペンド状態にある時、前記コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、
電源スイッチが発生する電源スイッチ信号を受け取り、
前記電源スイッチ信号を受け取った後、前記第一装置に、前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップと通路を形成させることを特徴とするスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。 - 前記メモリサスペンド状態とは、ACPI(Advanced Configuration and Power Interface)のS3状態であることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置はさらに、メモリ電源コントローラーを備え、
前記メモリ電源コントローラーは、前記メモリコントローラーと前記メインメモリの電力源を切り換え、
前記コンピューターマザーボードがメモリサスペンド状態にある時、前記メモリ電源コントローラーは、前記第二装置の制御を受け、前記コンピューターマザーボードの前記メモリコントローラーと前記メインメモリの電力源を前記第二スタンバイ電力に切り換えることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。 - 前記第一スタンバイ電力は、パワーサプライからのスタンバイ電力であることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記第二スタンバイ電力は、パワーサプライからのスタンバイ電力であることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置はさらに、充電ポンプ(Charge pump)回路ユニットを備えることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置はさらに、ソフトスタート(Soft Start)回路ユニットを備えることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置は、前記SIO(Super Input Output)チップに統合されることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記第二装置は、マイクロコントローラー或いは特殊応用集積回路(Application Specific Integrated Circuit、ASIC)であることを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記第二装置はさらに、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記SIOチップへと出力することを特徴とする請求項1に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- 前記第二装置は、プログラムコードを執行することで、前記第二装置の出力ポートの電圧レベルを制御し、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記SIOチップへと出力することを特徴とする請求項10に記載のスタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置。
- サウスブリッジチップ、SIO(Super Input Output)チップ、第一装置、第二装置、基本入力出力システム(BIOS)を備え、
前記サウスブリッジチップは、前記第一装置に電気的に連接し、
前記SIOチップは、前記第一装置に電気的に連接し、
前記第一装置は、前記第二装置の制御を受け、第一スタンバイ電力(Standby Power)を制御し、前記サウスブリッジチップ及び前記チップが、通路を形成するか、或いは通路を遮断するかを制御し、
前記第二装置は、前記コンピューターマザーボードが、メモリサスペンド(Suspend to memory)状態にある時、前記第一装置に前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップとの通路を遮断させ、
前記コンピューターマザーボードが、メモリサスペンド状態にある時、前記コンピューターマザーボードのメモリコントローラーとメインメモリが、第二スタンバイ電力と通路を形成するようにし、
電源スイッチが発生する電源スイッチ信号を受け取り、
前記電源スイッチ信号を受け取った後、前記第一装置に、前記第一スタンバイ電力を制御させ、前記サウスブリッジチップ及び前記SIOチップと通路を形成させ、
前記基本入力出力システム(BIOS)は、少なくともプログラムコードを備え、
前記コンピューターマザーボードが前記メモリサスペンド状態にある時、フラッグをメモリユニットに保存し、前記プログラムコードは、前記サウスブリッジチップと前記SIOチップへの電力供給が回復した時、前記フラッグを検査し、前記コンピューターマザーボードの前の状態が前記メモリサスペンド状態であったか否かを判断し、もしそうであれば、前記メモリサスペンド状態からの復帰を執行することを特徴とするコンピューターマザーボード。 - 前記メモリサスペンド状態とは、ACPI(Advanced Configuration and Power Interface)のS3状態であることを特徴とする請求項12に記載のコンピューターマザーボード。
- 前記コンピューターマザーボードはさらに、メモリ電源コントローラーを備え、
前記メモリ電源コントローラーは、前記メモリコントローラーと前記メインメモリの電力源を切り換え、
前記コンピューターマザーボードがメモリサスペンド状態にある時、前記メモリ電源コントローラーは、前記第二装置の制御を受け、前記コンピューターマザーボードの前記メモリコントローラーと前記メインメモリの電力源を前記第二スタンバイ電力に切り換えることを特徴とする請求項12に記載のコンピューターマザーボード。 - 前記コンピューターマザーボードはさらに、充電ポンプ(Charge pump)回路ユニットを備えることを特徴とする請求項12にコンピューターマザーボード。
- 前記コンピューターマザーボードはさらに、ソフトスタート(Soft Start)回路ユニットを備えることを特徴とする請求項12にコンピューターマザーボード。
- 前記コンピューターマザーボードの前記第一装置と前記第二装置は、前記SIO(Super Input Output)チップに統合されることを特徴とする請求項12に記載のコンピューターマザーボード。
- 前記第二装置は、マイクロコントローラー或いは特殊応用集積回路(Application Specific Integrated Circuit、ASIC)であることを特徴とする請求項12に記載のコンピューターマザーボード。
- 前記第二装置はさらに、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記コンピューターマザーボードのSIO(Super Input Output)チップへと出力することを特徴とする請求項12にコンピューターマザーボード。
- 前記第二装置は、プログラムコードを執行することで、前記第二装置の出力ポートの電圧レベルを制御し、前記電源スイッチ信号を複製し、しかも前記複製した電源スイッチ信号を前記SIOチップへと出力することを特徴とする請求項19に記載のスタンバイ状態にあるコンピューターマザーボード。
- 前記メモリユニットは、前記コンピューターマザーボード内蔵のCMOSメモリ、或いはノート型コンピューター中に内蔵するエムベディッド型コントローラー(Embedded Controller、EC)、或いは前記第二装置の内部レジスターであることを特徴とする請求項12に記載のコンピューターマザーボード。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/422,118 US8132032B2 (en) | 2009-04-10 | 2009-04-10 | Electronic device for reducing power consumption during sleep mode of computer motherboard and motherboard thereof |
US12/422,118 | 2009-04-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010250792A JP2010250792A (ja) | 2010-11-04 |
JP5165652B2 true JP5165652B2 (ja) | 2013-03-21 |
Family
ID=41335449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009187770A Active JP5165652B2 (ja) | 2009-04-10 | 2009-08-13 | スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8132032B2 (ja) |
EP (1) | EP2239647B1 (ja) |
JP (1) | JP5165652B2 (ja) |
CN (1) | CN101859173B (ja) |
DE (1) | DE202009011250U1 (ja) |
TW (2) | TWI464571B (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102008054601A1 (de) * | 2008-12-14 | 2010-06-24 | Getac Technology Corp. | Festplattentemperaturüberwachungseinrichtung und Festplattentemperaturüberwachungsverfahren |
US20100332870A1 (en) * | 2009-06-25 | 2010-12-30 | Micro-Star International Co., Ltd. | Electronic device for reducing power consumption of computer motherboard and motherboard thereof |
CN102136791A (zh) * | 2010-01-22 | 2011-07-27 | 环旭电子股份有限公司 | 电源控制电路 |
CN102314209B (zh) * | 2010-07-06 | 2014-08-27 | 南京亚士德科技有限公司 | 主机板电源控制电路 |
TWM412423U (en) * | 2010-08-13 | 2011-09-21 | Micro Star Int Co Ltd | Computer motherboard for reducing power consumption during sleep mode |
CN201780549U (zh) * | 2010-08-16 | 2011-03-30 | 鸿富锦精密工业(深圳)有限公司 | 多状态开关控制装置及*** |
CN102375522A (zh) * | 2010-08-27 | 2012-03-14 | 鸿富锦精密工业(深圳)有限公司 | 电子装置供电*** |
CN102566656A (zh) * | 2010-12-20 | 2012-07-11 | 鸿富锦精密工业(深圳)有限公司 | 计算机主板 |
US10042650B2 (en) * | 2011-03-23 | 2018-08-07 | Lenovo (Beijing) Co., Ltd. | Computer startup method, startup apparatus, state transition method and state transition apparatus |
TWI551978B (zh) * | 2011-05-26 | 2016-10-01 | 華碩電腦股份有限公司 | 電腦裝置及其電源產生器 |
CN102360244A (zh) * | 2011-09-28 | 2012-02-22 | 深圳市卓怡恒通电脑科技有限公司 | 用于延长电脑待机时间的待机方法 |
TWI459289B (zh) * | 2012-01-03 | 2014-11-01 | Sk Hynix Inc | Embedded memory card control system with no power sleep mode and its embedded memory card |
CN103197750B (zh) * | 2012-01-09 | 2015-10-28 | 爱思开海力士有限公司 | 内嵌式记忆卡控制***及其内嵌式记忆卡 |
JP5975662B2 (ja) * | 2012-02-06 | 2016-08-23 | キヤノン株式会社 | 画像形成装置及び画像形成装置の制御方法 |
CN103455127B (zh) * | 2012-05-29 | 2016-02-03 | 国基电子(上海)有限公司 | 电源监控装置、电子装置及其电源监控方法 |
CN103885861A (zh) * | 2012-12-22 | 2014-06-25 | 鸿富锦精密工业(武汉)有限公司 | 用于电子装置启动测试的测试装置 |
US9268699B2 (en) * | 2013-06-03 | 2016-02-23 | Samsung Electronics Co., Ltd. | Dynamic cache allocation in a solid state drive environment |
CN104345850B (zh) * | 2013-08-09 | 2018-05-08 | 瑞祺电通股份有限公司 | 智能型自动开机装置 |
US9891696B2 (en) | 2014-10-03 | 2018-02-13 | Google Llc | Intelligent device wakeup |
CN105652995A (zh) * | 2014-11-13 | 2016-06-08 | 鸿富锦精密工业(武汉)有限公司 | 主板供电电路 |
TWI547796B (zh) * | 2014-11-13 | 2016-09-01 | 鴻海精密工業股份有限公司 | 主機板供電電路 |
CN105700654B (zh) * | 2014-11-28 | 2020-04-17 | 鸿富锦精密工业(武汉)有限公司 | 电子设备及防止带电操作主机板的电路 |
CN104539018B (zh) * | 2014-12-26 | 2017-12-22 | 英华达(上海)科技有限公司 | 电子装置及省电方法 |
TWI563373B (en) | 2015-03-20 | 2016-12-21 | Giga Byte Tech Co Ltd | Motherboard with backup power |
CN106155250B (zh) * | 2015-04-17 | 2019-08-06 | 鸿富锦精密工业(武汉)有限公司 | 电脑回复电路 |
CN107807728B (zh) * | 2016-09-09 | 2020-07-21 | 佛山市顺德区顺达电脑厂有限公司 | 关机放电*** |
KR101972917B1 (ko) * | 2018-12-26 | 2019-04-26 | (주)엠텍정보 | 컴퓨터 유휴자원에 따라 자동으로 레지스트리 설정 값을 제어하는 에너지 절감 방법 |
CN110570644B (zh) * | 2019-09-24 | 2020-09-22 | 广州华端科技有限公司 | 遥控装置 |
TWI768373B (zh) * | 2020-06-12 | 2022-06-21 | 宏碁股份有限公司 | 記憶體儲存裝置的電源控制方法與記憶體儲存系統 |
TWI788759B (zh) * | 2020-08-27 | 2023-01-01 | 瑞昱半導體股份有限公司 | 用於電源管理的擴充基座 |
TWI821949B (zh) * | 2022-03-17 | 2023-11-11 | 茂達電子股份有限公司 | 電池充電器的節電系統 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10149236A (ja) * | 1996-11-15 | 1998-06-02 | Nec Corp | ハイバーネーションリカバリー方法 |
JP3943665B2 (ja) * | 1997-09-01 | 2007-07-11 | 株式会社東芝 | スリープ制御方法、およびイベント通知方法 |
JPH11161385A (ja) * | 1997-11-28 | 1999-06-18 | Toshiba Corp | コンピュータシステムおよびそのシステムステート制御方法 |
US6308278B1 (en) * | 1997-12-29 | 2001-10-23 | Intel Corporation | Supplying standby voltage to memory and wakeup circuitry to wake a computer from a low power mode |
JP3851736B2 (ja) * | 1999-01-12 | 2006-11-29 | 株式会社東芝 | 電子機器およびそのシステム起動方法 |
TW448352B (en) * | 1999-09-06 | 2001-08-01 | Via Tech Inc | Power-saving device and method for suspend to RAM |
JP2003196096A (ja) * | 2001-12-07 | 2003-07-11 | Internatl Business Mach Corp <Ibm> | コンピュータシステム、その起動制御方法及びプログラム |
JP3777136B2 (ja) * | 2002-04-01 | 2006-05-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ装置、データのデッドコピー方法、プログラム、コンピュータ装置の稼動方法 |
TWI224728B (en) * | 2002-10-03 | 2004-12-01 | Via Tech Inc | Method and related apparatus for maintaining stored data of a dynamic random access memory |
US20050044449A1 (en) * | 2003-08-19 | 2005-02-24 | Dunstan Robert A. | Power button and device wake event processing methods in the absence of AC power |
US7089433B2 (en) * | 2003-09-26 | 2006-08-08 | Dell Products L.P. | Method and system for operating system quiescent state |
US8194692B2 (en) * | 2004-11-22 | 2012-06-05 | Via Technologies, Inc. | Apparatus with and a method for a dynamic interface protocol |
JP2007133564A (ja) * | 2005-11-09 | 2007-05-31 | Canon Inc | 情報処理装置 |
TWI303763B (en) * | 2006-01-25 | 2008-12-01 | Via Tech Inc | Device and method for controlling refresh rate of memory |
JP2007249660A (ja) * | 2006-03-16 | 2007-09-27 | Toshiba Corp | 情報処理装置およびシステムステート制御方法 |
JP4459946B2 (ja) * | 2006-11-21 | 2010-04-28 | レノボ・シンガポール・プライベート・リミテッド | 携帯式コンピュータおよび動作モードの制御方法 |
TWI385507B (zh) * | 2007-08-15 | 2013-02-11 | Via Tech Inc | 資料傳輸速率調整方法與裝置以及具有資料傳輸速率調整功能之電腦系統 |
US20090106573A1 (en) * | 2007-10-18 | 2009-04-23 | Inventec Corporation | Power saving method |
-
2009
- 2009-04-10 US US12/422,118 patent/US8132032B2/en active Active
- 2009-06-17 TW TW098120188A patent/TWI464571B/zh active
- 2009-06-26 TW TW098121493A patent/TW201003378A/zh unknown
- 2009-08-13 CN CN2009101657804A patent/CN101859173B/zh active Active
- 2009-08-13 JP JP2009187770A patent/JP5165652B2/ja active Active
- 2009-08-18 DE DE202009011250U patent/DE202009011250U1/de not_active Expired - Lifetime
- 2009-08-18 EP EP09168080.1A patent/EP2239647B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
EP2239647A2 (en) | 2010-10-13 |
US8132032B2 (en) | 2012-03-06 |
TW201003378A (en) | 2010-01-16 |
EP2239647A3 (en) | 2011-10-26 |
DE202009011250U1 (de) | 2009-11-19 |
EP2239647B1 (en) | 2014-11-26 |
CN101859173A (zh) | 2010-10-13 |
TW201037504A (en) | 2010-10-16 |
TWI464571B (zh) | 2014-12-11 |
JP2010250792A (ja) | 2010-11-04 |
CN101859173B (zh) | 2013-06-26 |
US20100262849A1 (en) | 2010-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5165652B2 (ja) | スタンバイ状態にあるコンピューターマザーボードに用いる節電電子装置 | |
EP2267575B1 (en) | Electronic device for reducing power consumption of computer motherboard and motherboard thereof | |
JP4594761B2 (ja) | 情報処理装置およびその制御方法 | |
CN101470509B (zh) | 计算机***的控制方法、该计算机***及笔记本电脑 | |
JP4515093B2 (ja) | Cpuのパワーダウン方法及びそのための装置 | |
JP5707321B2 (ja) | スリーププロセッサ | |
US8032773B2 (en) | Power-saving control apparatus and method for computer system in standby mode | |
JP3168471U (ja) | サスペンド中の電力消費削減が可能なコンピューターマザーボード | |
JP3974510B2 (ja) | コンピュータ装置、電力管理方法、およびプログラム | |
US8195966B2 (en) | Electronic device for reducing power consumption during off of computer motherboard | |
JP5548753B2 (ja) | 一体型パソコン及びその電源管理方法 | |
WO2010124607A1 (zh) | 一种控制装置、主板、计算机 | |
JP2009289193A (ja) | 情報処理装置 | |
TW200928982A (en) | Host device and computer system for reducing power consumption in graphic cards | |
TW594466B (en) | Power management method for microprocessor | |
US7802119B2 (en) | Method and system for saving power of central processing unit | |
CN109976490B (zh) | 电源控制方法及电子设备 | |
JP5085714B2 (ja) | 情報処理装置およびその制御方法 | |
JP5112495B2 (ja) | 情報処理装置およびその制御方法 | |
TWI501073B (zh) | 電腦裝置及通用連接埠模組的供電方法 | |
JP2000112580A (ja) | コンピュータシステムおよびそのウェイクアップ制御方法 | |
TWI382659B (zh) | 時脈控制裝置與相關方法 | |
JP5075942B2 (ja) | 情報処理装置およびその制御方法 | |
JPH04167113A (ja) | 情報処理装置 | |
TW201040708A (en) | Peripheral device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20110406 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110630 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120815 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120821 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20121018 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121219 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5165652 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |