JP2002007316A - 低消費電力コンピュータシステム - Google Patents
低消費電力コンピュータシステムInfo
- Publication number
- JP2002007316A JP2002007316A JP2000182810A JP2000182810A JP2002007316A JP 2002007316 A JP2002007316 A JP 2002007316A JP 2000182810 A JP2000182810 A JP 2000182810A JP 2000182810 A JP2000182810 A JP 2000182810A JP 2002007316 A JP2002007316 A JP 2002007316A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- pci
- clock
- computer system
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】 コンピュータシステムの正常動作およびシス
テム性能の確保を保障した上で、当該コンピュータシス
テム全体の消費電力を低減させる。 【解決手段】 クロックドライバ４は、複数のＰＣＩデ
バイス５（Ｎｏｒｔｈブリッジ１００およびＳｏｕｔｈ
ブリッジ２００を含む）の動作の基本となるＰＣＩクロ
ックを供給する。Ｎｏｒｔｈブリッジ１００は、ＰＣＩ
バス１０を監視してＰＣＩバス１０がアイドル状態であ
るかどうかを検出し、複数のＰＣＩデバイス５（Ｓｏｕ
ｔｈブリッジ２００を含む）の各々によるバス使用要求
およびコマンド実行要求を監視して今後のＰＣＩバス使
用見込みの有無を事前に検出し、上記の検出結果に基づ
いて「ＰＣＩバスがアイドル状態であり、かつ当面はど
のＰＣＩデバイスもＰＣＩバスを使用する見込みがな
い」と判断した場合にＰＣＩクロックの停止／周波数低
減の制御を行う機能を有する。
テム性能の確保を保障した上で、当該コンピュータシス
テム全体の消費電力を低減させる。 【解決手段】 クロックドライバ４は、複数のＰＣＩデ
バイス５（Ｎｏｒｔｈブリッジ１００およびＳｏｕｔｈ
ブリッジ２００を含む）の動作の基本となるＰＣＩクロ
ックを供給する。Ｎｏｒｔｈブリッジ１００は、ＰＣＩ
バス１０を監視してＰＣＩバス１０がアイドル状態であ
るかどうかを検出し、複数のＰＣＩデバイス５（Ｓｏｕ
ｔｈブリッジ２００を含む）の各々によるバス使用要求
およびコマンド実行要求を監視して今後のＰＣＩバス使
用見込みの有無を事前に検出し、上記の検出結果に基づ
いて「ＰＣＩバスがアイドル状態であり、かつ当面はど
のＰＣＩデバイスもＰＣＩバスを使用する見込みがな
い」と判断した場合にＰＣＩクロックの停止／周波数低
減の制御を行う機能を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、システム動作中の
バスクロックのダイナミックな停止／周波数低減を行う
ことによりシステム全体の消費電力の低減を可能とする
低消費電力コンピュータシステムに関する。
バスクロックのダイナミックな停止／周波数低減を行う
ことによりシステム全体の消費電力の低減を可能とする
低消費電力コンピュータシステムに関する。
【０００２】
【従来の技術】ＰＣＩ（Ｐｅｒｉｐｈｅｒａｌ Ｃｏｍ
ｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスは、そ
の優れた転送性能とソフトウェアアーキテクチャとによ
り、現在では、パーソナルコンピュータの各種周辺デバ
イスを接続する標準バスとして、従来のＩＳＡ（Ｉｎｄ
ｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕ
ｒｅ）バスに替わって広く使用されている。
ｐｏｎｅｎｔ Ｉｎｔｅｒｃｏｎｎｅｃｔ）バスは、そ
の優れた転送性能とソフトウェアアーキテクチャとによ
り、現在では、パーソナルコンピュータの各種周辺デバ
イスを接続する標準バスとして、従来のＩＳＡ（Ｉｎｄ
ｕｓｔｒｙ Ｓｔａｎｄａｒｄ Ａｒｃｈｉｔｅｃｔｕ
ｒｅ）バスに替わって広く使用されている。
【０００３】ＰＣＩバスは、１クロック毎にデータ転送
を行うバースト転送が可能であり、バスクロックは３３
ＭＨｚであるため、最大で１３２Ｍバイト／秒（３２ビ
ットバスの場合）の高速転送がＰＣＩバス上で実現され
る。ただし、バスクロックが高速であるため、ＰＣＩバ
スに接続する各種周辺デバイスの消費電力も大きくな
り、コンピュータシステム全体の消費電力を高める要因
の１つとなっている。特に、バッテリーで駆動する携帯
型のパーソナルコンピュータにおいては、コンピュータ
システムの消費電力が駆動可能時間を直接左右するた
め、ＰＣＩバスを使用するコンピュータシステムにおい
て「消費電力の低減」が非常に重要な技術課題となって
いる。
を行うバースト転送が可能であり、バスクロックは３３
ＭＨｚであるため、最大で１３２Ｍバイト／秒（３２ビ
ットバスの場合）の高速転送がＰＣＩバス上で実現され
る。ただし、バスクロックが高速であるため、ＰＣＩバ
スに接続する各種周辺デバイスの消費電力も大きくな
り、コンピュータシステム全体の消費電力を高める要因
の１つとなっている。特に、バッテリーで駆動する携帯
型のパーソナルコンピュータにおいては、コンピュータ
システムの消費電力が駆動可能時間を直接左右するた
め、ＰＣＩバスを使用するコンピュータシステムにおい
て「消費電力の低減」が非常に重要な技術課題となって
いる。
【０００４】ここで、従来の「ＰＣＩバスに接続する各
種周辺デバイスの消費電力を低減する方法」としては、
デバイス非動作時のバスクロック供給による不要な電力
消費に着目し、バスクロックの停止またはその周波数の
低減を、適宜、行わせる方法が、これまでにいくつか提
案されている。
種周辺デバイスの消費電力を低減する方法」としては、
デバイス非動作時のバスクロック供給による不要な電力
消費に着目し、バスクロックの停止またはその周波数の
低減を、適宜、行わせる方法が、これまでにいくつか提
案されている。
【０００５】以下の（１）および（２）に、このような
消費電力の低減方法に関する従来技術について説明す
る。
消費電力の低減方法に関する従来技術について説明す
る。
【０００６】（１） ＣＬＫＲＵＮプロトコル（Ｃｌｏ
ｃｋＲｕｎプロトコル）による方法 ＰＣＩバスについては、そのオリジナル仕様の他に、消
費電力の削減が重要である携帯型装置向けに追加仕様
（Ｍｏｂｉｌｅ Ｄｅｓｉｇｎ Ｇｕｉｄｅ）が定義さ
れている。その追加仕様の中に、ＰＣＩクロック（ＰＣ
Ｉバスクロック）の停止／周波数低減の可否について、
ＰＣＩクロックが供給される各種ＰＣＩデバイスを調停
するプロトコル（ＣＬＫＲＵＮプロトコル）が提案され
ている。以下、図を参照して、ＣＬＫＲＵＮプロトコル
について説明する。
ｃｋＲｕｎプロトコル）による方法 ＰＣＩバスについては、そのオリジナル仕様の他に、消
費電力の削減が重要である携帯型装置向けに追加仕様
（Ｍｏｂｉｌｅ Ｄｅｓｉｇｎ Ｇｕｉｄｅ）が定義さ
れている。その追加仕様の中に、ＰＣＩクロック（ＰＣ
Ｉバスクロック）の停止／周波数低減の可否について、
ＰＣＩクロックが供給される各種ＰＣＩデバイスを調停
するプロトコル（ＣＬＫＲＵＮプロトコル）が提案され
ている。以下、図を参照して、ＣＬＫＲＵＮプロトコル
について説明する。
【０００７】図６は、ＣＬＫＲＵＮプロトコルシステム
の概略を示すブロック図である。
の概略を示すブロック図である。
【０００８】ＣＬＫＲＵＮプロトコルでは、セントラル
リソースがマスタとなり、各ＰＣＩデバイスに共通に接
続されるＣＬＫＲＵＮ＃信号が用いられて、ＰＣＩクロ
ックの停止／周波数低減の可否に関する調停が行われ、
その調停結果によりＰＣＩクロックの停止／周波数低減
の制御が行われる。
リソースがマスタとなり、各ＰＣＩデバイスに共通に接
続されるＣＬＫＲＵＮ＃信号が用いられて、ＰＣＩクロ
ックの停止／周波数低減の可否に関する調停が行われ、
その調停結果によりＰＣＩクロックの停止／周波数低減
の制御が行われる。
【０００９】図７は、ＣＬＫＲＵＮプロトコルを表す状
態遷移図である。
態遷移図である。
【００１０】ＣＬＫＲＵＮプロトコルは、クロック通常
動作状態，クロック停止／低速要求状態，およびクロッ
ク停止／低速状態という３つの状態を遷移する。
動作状態，クロック停止／低速要求状態，およびクロッ
ク停止／低速状態という３つの状態を遷移する。
【００１１】通常時（クロック通常動作状態時）には、
セントラルリソースがＣＬＫＲＵＮ＃信号をアクティブ
レベル（Ｌｏｗ）にドライブしている。セントラルリソ
ースは、ＣＬＫＲＵＮ＃信号をＨｉｇｈドライブするこ
とにより、各ＰＣＩデバイスにＰＣＩクロックの停止／
周波数低減を要求する（これにより、クロック停止／低
速要求状態に遷移する）。
セントラルリソースがＣＬＫＲＵＮ＃信号をアクティブ
レベル（Ｌｏｗ）にドライブしている。セントラルリソ
ースは、ＣＬＫＲＵＮ＃信号をＨｉｇｈドライブするこ
とにより、各ＰＣＩデバイスにＰＣＩクロックの停止／
周波数低減を要求する（これにより、クロック停止／低
速要求状態に遷移する）。
【００１２】当該要求（クロック停止／低速要求）を受
けた各ＰＣＩデバイスは、ＣＬＫＲＵＮ＃信号を一定時
間内にＬｏｗドライブするか否かによって、その可否を
セントラルリソースに通達する。
けた各ＰＣＩデバイスは、ＣＬＫＲＵＮ＃信号を一定時
間内にＬｏｗドライブするか否かによって、その可否を
セントラルリソースに通達する。
【００１３】セントラルリソースは、クロック停止／低
速要求から４クロック以内にＣＬＫＲＵＮ＃信号のＬｏ
ｗレベルを検出しなかった場合に、各ＰＣＩデバイスが
当該要求を受諾したものと判断し、ＰＣＩクロックの停
止／周波数低減の制御を行うことが可能となる（この停
止／周波数低減制御により、クロック停止／低速状態に
遷移する）。逆に、クロック停止／低速要求から４クロ
ック以内にＣＬＫＲＵＮ＃信号のＬｏｗレベルを検出し
た場合には、ＰＣＩクロックの停止／周波数低減の制御
を行わずに、クロック通常動作状態に戻る。
速要求から４クロック以内にＣＬＫＲＵＮ＃信号のＬｏ
ｗレベルを検出しなかった場合に、各ＰＣＩデバイスが
当該要求を受諾したものと判断し、ＰＣＩクロックの停
止／周波数低減の制御を行うことが可能となる（この停
止／周波数低減制御により、クロック停止／低速状態に
遷移する）。逆に、クロック停止／低速要求から４クロ
ック以内にＣＬＫＲＵＮ＃信号のＬｏｗレベルを検出し
た場合には、ＰＣＩクロックの停止／周波数低減の制御
を行わずに、クロック通常動作状態に戻る。
【００１４】また、クロック停止／低速状態において
は、各ＰＣＩデバイスのいずれかが、ＣＬＫＲＵＮ＃信
号をＬｏｗドライブし、ＰＣＩクロックの復帰をセント
ラルリソースに要求することにより、クロック通常動作
状態に復帰する。
は、各ＰＣＩデバイスのいずれかが、ＣＬＫＲＵＮ＃信
号をＬｏｗドライブし、ＰＣＩクロックの復帰をセント
ラルリソースに要求することにより、クロック通常動作
状態に復帰する。
【００１５】図８〜図１０は、ＣＬＫＲＵＮ＃信号によ
る調停動作を表したタイミングチャートを示す図であ
る。
る調停動作を表したタイミングチャートを示す図であ
る。
【００１６】図８は、ＰＣＩクロックが維持される場合
のタイミングを示している。
のタイミングを示している。
【００１７】通常は、セントラルリソースがＣＬＫＲＵ
Ｎ＃信号をＬｏｗドライブしている。
Ｎ＃信号をＬｏｗドライブしている。
【００１８】セントラルリソースは、ＣＬＫＲＵＮ＃信
号を１クロック間Ｈｉｇｈドライブすることにより、各
ＰＣＩデバイスにＰＣＩクロックの停止／周波数低減を
要求する。
号を１クロック間Ｈｉｇｈドライブすることにより、各
ＰＣＩデバイスにＰＣＩクロックの停止／周波数低減を
要求する。
【００１９】その後、セントラルリソースは、ＣＬＫＲ
ＵＮ＃信号のＨｉｇｈドライブを停止するが、プルアッ
プ抵抗によってＨｉｇｈレベルは保持される。
ＵＮ＃信号のＨｉｇｈドライブを停止するが、プルアッ
プ抵抗によってＨｉｇｈレベルは保持される。
【００２０】各ＰＣＩデバイスは、ＰＣＩクロックを維
持したい場合に、セントラルリソースからのクロック停
止／低速要求を検出してから１クロック後（図３
（ａ））または２クロック後（図３（ｂ））に、ＣＬＫ
ＲＵＮ＃信号をＬｏｗドライブする。
持したい場合に、セントラルリソースからのクロック停
止／低速要求を検出してから１クロック後（図３
（ａ））または２クロック後（図３（ｂ））に、ＣＬＫ
ＲＵＮ＃信号をＬｏｗドライブする。
【００２１】これにより、セントラルリソースは、クロ
ック停止／低速要求から４クロック以内にＣＬＫＲＵＮ
＃信号のＬｏｗレベルを検出し、ＰＣＩクロックを維持
する。
ック停止／低速要求から４クロック以内にＣＬＫＲＵＮ
＃信号のＬｏｗレベルを検出し、ＰＣＩクロックを維持
する。
【００２２】図９は、ＰＣＩクロックが停止／周波数低
減される場合のタイミングを示している。
減される場合のタイミングを示している。
【００２３】図８の場合と同様に、セントラルリソース
は、ＰＣＩクロックの停止／周波数低減を要求する。
は、ＰＣＩクロックの停止／周波数低減を要求する。
【００２４】当該要求を受けた各ＰＣＩデバイスがいず
れもＣＬＫＲＵＮ＃信号をＬｏｗドライブせず、セント
ラルリソースがクロック停止／低速要求から４クロック
以内にＣＬＫＲＵＮ＃信号のＬｏｗレベルを検出しなか
った場合には、「各ＰＣＩデバイスが当該要求を受諾し
たもの」と判断される。これにより、セントラルリソー
スは、ＰＣＩクロックの停止／周波数低減の制御を行う
ことが可能となる。
れもＣＬＫＲＵＮ＃信号をＬｏｗドライブせず、セント
ラルリソースがクロック停止／低速要求から４クロック
以内にＣＬＫＲＵＮ＃信号のＬｏｗレベルを検出しなか
った場合には、「各ＰＣＩデバイスが当該要求を受諾し
たもの」と判断される。これにより、セントラルリソー
スは、ＰＣＩクロックの停止／周波数低減の制御を行う
ことが可能となる。
【００２５】図１０は、ＰＣＩクロックがクロック停止
／低速状態から通常動作状態に復帰する場合のタイミン
グを示している。
／低速状態から通常動作状態に復帰する場合のタイミン
グを示している。
【００２６】ＰＣＩクロックの復帰を必要とするＰＣＩ
デバイスは、ＣＬＫＲＵＮ＃信号をＬｏｗドライブする
ことにより、セントラルリソースに対して要求を行う。
デバイスは、ＣＬＫＲＵＮ＃信号をＬｏｗドライブする
ことにより、セントラルリソースに対して要求を行う。
【００２７】ＣＬＫＲＵＮ＃信号のＬｏｗレベルを検出
したセントラルリソースは、ＰＣＩクロックを通常動作
状態（３３ＭＨｚ）にする。この際、ＰＣＩクロックの
復帰を要求するＰＣＩデバイスは、実際にＰＣＩクロッ
クが通常動作状態に復帰するまで、ＣＬＫＲＵＮ＃信号
をＬｏｗドライブし続ける必要がある。
したセントラルリソースは、ＰＣＩクロックを通常動作
状態（３３ＭＨｚ）にする。この際、ＰＣＩクロックの
復帰を要求するＰＣＩデバイスは、実際にＰＣＩクロッ
クが通常動作状態に復帰するまで、ＣＬＫＲＵＮ＃信号
をＬｏｗドライブし続ける必要がある。
【００２８】図１１は、上記のようなＣＬＫＲＵＮプロ
トコルを適用した従来のパーソナルコンピュータシステ
ム（低消費電力コンピュータシステムを実現するパーソ
ナルコンピュータシステム）の一例の構成を示すブロッ
ク図である。
トコルを適用した従来のパーソナルコンピュータシステ
ム（低消費電力コンピュータシステムを実現するパーソ
ナルコンピュータシステム）の一例の構成を示すブロッ
ク図である。
【００２９】このパーソナルコンピュータシステムのハ
ードウェアは、ＣＰＵ１およびメモリ２を中心に、画面
表示やデータ入出力等の機能を実現する各種デバイス類
（ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ
Ｐｏｒｔ）デバイス３，ＰＣＩデバイス５，およびＩ
ＳＡデバイス６）と、それらが接続される各種バスの間
をインタフェースするブリッジデバイス（Ｎｏｒｔｈブ
リッジ（ホスト−ＰＣＩブリッジ）３００およびＳｏｕ
ｔｈブリッジ（ＰＣＩ−ＩＳＡブリッジ）４００）と、
複数のデバイスの動作の基本となるＰＣＩバスクロック
を供給するクロックドライバ４とを含んで構成されてい
る。なお、Ｎｏｒｔｈブリッジ３００およびＳｏｕｔｈ
ブリッジ４００も「ＰＣＩデバイス」に該当する。
ードウェアは、ＣＰＵ１およびメモリ２を中心に、画面
表示やデータ入出力等の機能を実現する各種デバイス類
（ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ
Ｐｏｒｔ）デバイス３，ＰＣＩデバイス５，およびＩ
ＳＡデバイス６）と、それらが接続される各種バスの間
をインタフェースするブリッジデバイス（Ｎｏｒｔｈブ
リッジ（ホスト−ＰＣＩブリッジ）３００およびＳｏｕ
ｔｈブリッジ（ＰＣＩ−ＩＳＡブリッジ）４００）と、
複数のデバイスの動作の基本となるＰＣＩバスクロック
を供給するクロックドライバ４とを含んで構成されてい
る。なお、Ｎｏｒｔｈブリッジ３００およびＳｏｕｔｈ
ブリッジ４００も「ＰＣＩデバイス」に該当する。
【００３０】ここで、ホストバス７，メモリバス８，Ａ
ＧＰバス９，およびＰＣＩバス１０は、Ｎｏｒｔｈブリ
ッジ３００を介して接続される。
ＧＰバス９，およびＰＣＩバス１０は、Ｎｏｒｔｈブリ
ッジ３００を介して接続される。
【００３１】また、ＰＣＩバス１０およびＩＳＡバス１
１は、Ｓｏｕｔｈブリッジ４００を介して接続される。
１は、Ｓｏｕｔｈブリッジ４００を介して接続される。
【００３２】Ｓｏｕｔｈブリッジ４００は、各種パワー
マネジメント機能を併せ持っており、その１つとしてＣ
ＬＫＲＵＮプロトコルのセントラルリソース機能も具備
していることが一般的である。
マネジメント機能を併せ持っており、その１つとしてＣ
ＬＫＲＵＮプロトコルのセントラルリソース機能も具備
していることが一般的である。
【００３３】Ｓｏｕｔｈブリッジ４００は、セントラル
リソース機能として、Ｎｏｒｔｈブリッジ３００および
各ＰＣＩデバイス５に共通に接続されたＣＬＫＲＵＮ＃
信号を用いて、ＰＣＩクロックの停止／周波数低減の可
否に関する調停を行い、その調停結果によりクロックド
ライバ４に対してＰＣＩクロック制御信号を出力する。
リソース機能として、Ｎｏｒｔｈブリッジ３００および
各ＰＣＩデバイス５に共通に接続されたＣＬＫＲＵＮ＃
信号を用いて、ＰＣＩクロックの停止／周波数低減の可
否に関する調停を行い、その調停結果によりクロックド
ライバ４に対してＰＣＩクロック制御信号を出力する。
【００３４】図１２は、ＣＬＫＲＵＮプロトコルシステ
ムで使用されるクロックドライバの動作を表すタイミン
グチャートを示す図である。
ムで使用されるクロックドライバの動作を表すタイミン
グチャートを示す図である。
【００３５】クロックドライバ４は、図１２に示すよう
に、ＰＣＩクロック制御信号によって制御される通常の
ＰＣＩクロックの他に、ＰＣＩクロックが停止している
間も稼動する必要があるセントラルリソースのためにＰ
ＣＩクロック制御信号の状態に関わらず常に出力を継続
するフリーランＰＣＩクロックを兼備している。前者
（ＰＣＩクロック）は、各ＰＣＩデバイス５（Ｎｏｒｔ
ｈブリッジ３００を含む）の動作保障およびバス性能低
下防止のため、図１２に示した通り、クロックの停止／
再開時に不安定期間が存在せず（グリッチフリー）、か
つセントラルリソースからのＰＣＩクロック制御信号の
１つであるＰＣＩクロック停止制御信号の変化に応じ
て、即時（２クロック以内）に停止／再開するように設
計されている必要がある。
に、ＰＣＩクロック制御信号によって制御される通常の
ＰＣＩクロックの他に、ＰＣＩクロックが停止している
間も稼動する必要があるセントラルリソースのためにＰ
ＣＩクロック制御信号の状態に関わらず常に出力を継続
するフリーランＰＣＩクロックを兼備している。前者
（ＰＣＩクロック）は、各ＰＣＩデバイス５（Ｎｏｒｔ
ｈブリッジ３００を含む）の動作保障およびバス性能低
下防止のため、図１２に示した通り、クロックの停止／
再開時に不安定期間が存在せず（グリッチフリー）、か
つセントラルリソースからのＰＣＩクロック制御信号の
１つであるＰＣＩクロック停止制御信号の変化に応じ
て、即時（２クロック以内）に停止／再開するように設
計されている必要がある。
【００３６】セントラルリソース機能を有するＳｏｕｔ
ｈブリッジ４００は、ＰＣＩバス１０の稼動状況を常に
監視しており、ＰＣＩバス１０のアイドル状態（ＦＲＡ
ＭＥ＃信号およびＩＲＤＹ＃信号が共にＨｉｇｈレベル
の状態）が一定時間（例えば、２２クロック）以上続い
た場合に、ＣＬＫＲＵＮプロトコルによってＰＣＩクロ
ックの停止／周波数低減の可否に関する調停を開始し、
その調停結果によってダイナミックにクロック供給制御
を行う。
ｈブリッジ４００は、ＰＣＩバス１０の稼動状況を常に
監視しており、ＰＣＩバス１０のアイドル状態（ＦＲＡ
ＭＥ＃信号およびＩＲＤＹ＃信号が共にＨｉｇｈレベル
の状態）が一定時間（例えば、２２クロック）以上続い
た場合に、ＣＬＫＲＵＮプロトコルによってＰＣＩクロ
ックの停止／周波数低減の可否に関する調停を開始し、
その調停結果によってダイナミックにクロック供給制御
を行う。
【００３７】（２） その他の技術による方法 ＣＬＫＲＵＮプロトコルによる方法以外の従来技術（低
消費電力コンピュータシステムを実現するための従来技
術）としては、例えば、以下の２つの特許公報に記載さ
れた技術が存在する。
消費電力コンピュータシステムを実現するための従来技
術）としては、例えば、以下の２つの特許公報に記載さ
れた技術が存在する。
【００３８】（２−１） 特開平９−６２６２２号公報
記載の技術 特開平９−６２６２２号公報では、「各ＰＣＩデバイス
へのクロック出力を分離し、それぞれについて出力制御
をプログラマブルとし、使用しないＰＣＩデバイスに対
してはクロックを供給しないようにソフトウエア制御す
る方法」が提案されている。
記載の技術 特開平９−６２６２２号公報では、「各ＰＣＩデバイス
へのクロック出力を分離し、それぞれについて出力制御
をプログラマブルとし、使用しないＰＣＩデバイスに対
してはクロックを供給しないようにソフトウエア制御す
る方法」が提案されている。
【００３９】（２−２） 特開平１１−５３０４９号公
報記載の技術 また、特開平１１−５３０４９号公報では、「ＣＬＫＲ
ＵＮプロトコルに依存せず、ＰＣＩバスのアイドル状態
や、各ＰＣＩデバイスからのバス要求信号および割り込
み要求信号を監視し、その結果によりダイナミックにク
ロック供給制御を行う方法」が提案されている。
報記載の技術 また、特開平１１−５３０４９号公報では、「ＣＬＫＲ
ＵＮプロトコルに依存せず、ＰＣＩバスのアイドル状態
や、各ＰＣＩデバイスからのバス要求信号および割り込
み要求信号を監視し、その結果によりダイナミックにク
ロック供給制御を行う方法」が提案されている。
【００４０】
【発明が解決しようとする課題】前述のように、ＣＬＫ
ＲＵＮプロトコルを適用した従来の低消費電力コンピュ
ータシステム（例えば、図１１に示すパーソナルコンピ
ュータシステム）では、Ｓｏｕｔｈブリッジがセントラ
ルリソース機能を実現するデバイスとしてＰＣＩクロッ
クの停止／周波数低減の可否に関する調停を行ってい
た。
ＲＵＮプロトコルを適用した従来の低消費電力コンピュ
ータシステム（例えば、図１１に示すパーソナルコンピ
ュータシステム）では、Ｓｏｕｔｈブリッジがセントラ
ルリソース機能を実現するデバイスとしてＰＣＩクロッ
クの停止／周波数低減の可否に関する調停を行ってい
た。
【００４１】しかし、このような従来技術における「Ｐ
ＣＩクロックの停止／周波数低減の可否に関する調停」
では、ＰＣＩバスのアイドル状態（ＦＲＡＭＥ＃信号お
よびＩＲＤＹ＃信号が共にＨｉｇｈレベルの状態）が一
定時間続いたことのみで「調停開始」の旨が判断されて
おり、効率の良い制御とはいえない。
ＣＩクロックの停止／周波数低減の可否に関する調停」
では、ＰＣＩバスのアイドル状態（ＦＲＡＭＥ＃信号お
よびＩＲＤＹ＃信号が共にＨｉｇｈレベルの状態）が一
定時間続いたことのみで「調停開始」の旨が判断されて
おり、効率の良い制御とはいえない。
【００４２】なぜならば、場合によっては、ＰＣＩバス
のアイドル状態が上記の一定時間だけ継続する前に、全
てのＰＣＩデバイスがＰＣＩクロックを停止しても問題
ない状態になることが考えられ、逆に、場合によって
は、ＰＣＩバスのアイドル状態が上記の一定時間だけ継
続した直後に、いずれかのＰＣＩデバイスがＰＣＩバス
を使用する必要が生じるという可能性もあるからであ
る。
のアイドル状態が上記の一定時間だけ継続する前に、全
てのＰＣＩデバイスがＰＣＩクロックを停止しても問題
ない状態になることが考えられ、逆に、場合によって
は、ＰＣＩバスのアイドル状態が上記の一定時間だけ継
続した直後に、いずれかのＰＣＩデバイスがＰＣＩバス
を使用する必要が生じるという可能性もあるからであ
る。
【００４３】すなわち、前者の場合には、余分なクロッ
ク供給によって不要な電力消費が発生するという問題が
生じる。
ク供給によって不要な電力消費が発生するという問題が
生じる。
【００４４】また、後者の場合には、Ｓｏｕｔｈブリッ
ジが一旦ＣＬＫＲＵＮプロトコルに基づいてＰＣＩクロ
ックの停止／周波数低減の要求を行うため、ＰＣＩバス
を使用する必要のあるＰＣＩデバイスは同要求を却下す
る（ＣＬＫＲＵＮ＃信号をＬｏｗドライブする）必要が
生ずるため、当該ＰＣＩデバイスの回路構成によって
は、ＰＣＩバスへのサイクル起動までに余計なウェイト
が入り、システム性能が悪化する可能性があるという問
題が生じる。
ジが一旦ＣＬＫＲＵＮプロトコルに基づいてＰＣＩクロ
ックの停止／周波数低減の要求を行うため、ＰＣＩバス
を使用する必要のあるＰＣＩデバイスは同要求を却下す
る（ＣＬＫＲＵＮ＃信号をＬｏｗドライブする）必要が
生ずるため、当該ＰＣＩデバイスの回路構成によって
は、ＰＣＩバスへのサイクル起動までに余計なウェイト
が入り、システム性能が悪化する可能性があるという問
題が生じる。
【００４５】ここで、特開平１１−５３０４９号公報記
載の技術では、ＰＣＩバスのアイドル状態に加えて、バ
ス要求信号および割り込み要求信号を監視して、その結
果によりダイナミックにクロック供給制御を行うため、
上記後者の課題（問題）は解消可能である。
載の技術では、ＰＣＩバスのアイドル状態に加えて、バ
ス要求信号および割り込み要求信号を監視して、その結
果によりダイナミックにクロック供給制御を行うため、
上記後者の課題（問題）は解消可能である。
【００４６】しかし、当該従来技術は、ＣＬＫＲＵＮプ
ロトコルによる方法と違い、各ＰＣＩデバイスにクロッ
ク停止／周波数低減についての可否を確認する手段は存
在せず、ＰＣＩバスのアイドル状態，バス要求信号，お
よび割り込み要求信号という外部情報の監視結果だけで
一方的にクロック供給制御を行うため、仮にＰＣＩデバ
イス内部で閉じた動作をＰＣＩクロックに同期して実行
していた場合に、その動作は外部情報の監視だけでは検
知されず、当該動作中にＰＣＩクロックが停止され、ハ
ングアップする危険性があるという別の問題が生じる。
ロトコルによる方法と違い、各ＰＣＩデバイスにクロッ
ク停止／周波数低減についての可否を確認する手段は存
在せず、ＰＣＩバスのアイドル状態，バス要求信号，お
よび割り込み要求信号という外部情報の監視結果だけで
一方的にクロック供給制御を行うため、仮にＰＣＩデバ
イス内部で閉じた動作をＰＣＩクロックに同期して実行
していた場合に、その動作は外部情報の監視だけでは検
知されず、当該動作中にＰＣＩクロックが停止され、ハ
ングアップする危険性があるという別の問題が生じる。
【００４７】また、特開平９−６２６２２号公報記載の
技術による方法は、ＰＣＩデバイスへのクロック供給開
始をそのデバイスドライバ読み込みや、デバイス接続
（ドッキングデバイスの場合）によるイベントを基に、
ソフトウエア制御しているのみであり、動作中のダイナ
ミックなクロック供給制御は実現できないため、バッテ
リ駆動による実使用環境での消費電力の低減効果を期待
することができない。
技術による方法は、ＰＣＩデバイスへのクロック供給開
始をそのデバイスドライバ読み込みや、デバイス接続
（ドッキングデバイスの場合）によるイベントを基に、
ソフトウエア制御しているのみであり、動作中のダイナ
ミックなクロック供給制御は実現できないため、バッテ
リ駆動による実使用環境での消費電力の低減効果を期待
することができない。
【００４８】なお、特開平１１−５３０４９号公報で
は、「ＣＬＫＲＵＮプロトコルによる方法では、ＰＣＩ
バスに接続するデバイスが全てＣＬＫＲＵＮ＃信号を具
備してＣＬＫＲＵＮプロトコルに対応している必要があ
り、ＣＬＫＲＵＮプロトコルをサポートしていない従来
のＰＣＩデバイスが使用できない」というＣＬＫＲＵＮ
プロトコルによる方法の問題点が指摘されている。しか
し、現在では、携帯型のパーソナルコンピュータ用の各
種ＰＣＩデバイスは、ほとんどＣＬＫＲＵＮプロトコル
をサポートしているため、そのような問題はないといえ
る。
は、「ＣＬＫＲＵＮプロトコルによる方法では、ＰＣＩ
バスに接続するデバイスが全てＣＬＫＲＵＮ＃信号を具
備してＣＬＫＲＵＮプロトコルに対応している必要があ
り、ＣＬＫＲＵＮプロトコルをサポートしていない従来
のＰＣＩデバイスが使用できない」というＣＬＫＲＵＮ
プロトコルによる方法の問題点が指摘されている。しか
し、現在では、携帯型のパーソナルコンピュータ用の各
種ＰＣＩデバイスは、ほとんどＣＬＫＲＵＮプロトコル
をサポートしているため、そのような問題はないといえ
る。
【００４９】上記の内容から、ＰＣＩデバイスの動作を
保障しつつ、システム動作中のＰＣＩクロックをダイナ
ミックに制御するためには、やはり、ＣＬＫＲＵＮプロ
トコルによる方法が必要であるといえる。
保障しつつ、システム動作中のＰＣＩクロックをダイナ
ミックに制御するためには、やはり、ＣＬＫＲＵＮプロ
トコルによる方法が必要であるといえる。
【００５０】そして、上記で述べた通り、ＣＬＫＲＵＮ
プロトコルを適用した従来の低消費電力コンピュータシ
ステムでは、ＰＣＩクロックの停止／周波数低減の可否
に関する調停開始制御が必ずしも効率良く行われていな
いという問題点が生じていた。
プロトコルを適用した従来の低消費電力コンピュータシ
ステムでは、ＰＣＩクロックの停止／周波数低減の可否
に関する調停開始制御が必ずしも効率良く行われていな
いという問題点が生じていた。
【００５１】本発明の目的は、上述の点に鑑み、従来技
術で生じていた上記の問題点を解決するために、Ｎｏｒ
ｔｈブリッジにＣＬＫＲＵＮプロトコルのセントラルリ
ソース機能を包含させ、当該セントラルリソースにおい
て各ＰＣＩデバイスのＰＣＩバス使用を事前に検知し、
ＰＣＩクロック停止／周波数低減の可否に関する調停の
開始判断に当該検知情報を活用することにより、当該調
停開始の制御の効率化を図って消費電力のさらなる低減
を達成することができる低消費電力コンピュータシステ
ムを提供することにある。
術で生じていた上記の問題点を解決するために、Ｎｏｒ
ｔｈブリッジにＣＬＫＲＵＮプロトコルのセントラルリ
ソース機能を包含させ、当該セントラルリソースにおい
て各ＰＣＩデバイスのＰＣＩバス使用を事前に検知し、
ＰＣＩクロック停止／周波数低減の可否に関する調停の
開始判断に当該検知情報を活用することにより、当該調
停開始の制御の効率化を図って消費電力のさらなる低減
を達成することができる低消費電力コンピュータシステ
ムを提供することにある。
【００５２】すなわち、本発明の低消費電力コンピュー
タシステムでは、ＰＣＩバスがアイドル状態であり、か
ついずれのＰＣＩデバイスも当面はＰＣＩバスを使用し
ないのであれば、従来のようにＰＣＩバスのアイドル状
態が一定時間継続することを待つことなく、同調停が開
始される。また、逆に、ＰＣＩバスが一定時間アイドル
状態であっても、いずれかのＰＣＩデバイスがＰＣＩバ
スを使用する（ＰＣＩマスタとしてＰＣＩバスにサイク
ルを起動する）ことが既に判明している場合には、同調
停を開始しないように制御される。
タシステムでは、ＰＣＩバスがアイドル状態であり、か
ついずれのＰＣＩデバイスも当面はＰＣＩバスを使用し
ないのであれば、従来のようにＰＣＩバスのアイドル状
態が一定時間継続することを待つことなく、同調停が開
始される。また、逆に、ＰＣＩバスが一定時間アイドル
状態であっても、いずれかのＰＣＩデバイスがＰＣＩバ
スを使用する（ＰＣＩマスタとしてＰＣＩバスにサイク
ルを起動する）ことが既に判明している場合には、同調
停を開始しないように制御される。
【００５３】
【課題を解決するための手段】本発明の低消費電力コン
ピュータシステムは、ＰＣＩバスに接続される複数のＰ
ＣＩデバイスが存在するコンピュータシステムにおい
て、前記複数のＰＣＩデバイスの動作の基本となるＰＣ
Ｉクロックを供給するクロックドライバと、前記ＰＣＩ
バスを監視して前記ＰＣＩバスがアイドル状態であるか
どうかを検出し、前記複数のＰＣＩデバイスの各々によ
るバス使用要求およびコマンド実行要求を監視して今後
のＰＣＩバス使用見込みの有無を事前に検出し、上記の
検出結果に基づいて「ＰＣＩバスがアイドル状態であ
り、かつ当面はどのＰＣＩデバイスもＰＣＩバスを使用
する見込みがない」と判断した場合にＰＣＩクロックの
停止／周波数低減の制御を行う機能を有するＮｏｒｔｈ
ブリッジとを有する。
ピュータシステムは、ＰＣＩバスに接続される複数のＰ
ＣＩデバイスが存在するコンピュータシステムにおい
て、前記複数のＰＣＩデバイスの動作の基本となるＰＣ
Ｉクロックを供給するクロックドライバと、前記ＰＣＩ
バスを監視して前記ＰＣＩバスがアイドル状態であるか
どうかを検出し、前記複数のＰＣＩデバイスの各々によ
るバス使用要求およびコマンド実行要求を監視して今後
のＰＣＩバス使用見込みの有無を事前に検出し、上記の
検出結果に基づいて「ＰＣＩバスがアイドル状態であ
り、かつ当面はどのＰＣＩデバイスもＰＣＩバスを使用
する見込みがない」と判断した場合にＰＣＩクロックの
停止／周波数低減の制御を行う機能を有するＮｏｒｔｈ
ブリッジとを有する。
【００５４】ここで、上記のＮｏｒｔｈブリッジは、Ｐ
ＣＩバスを監視して前記ＰＣＩバスがアイドル状態であ
るかどうかを検出するバスアイドル検出手段と、複数の
ＰＣＩデバイスの各々によるバス使用要求およびコマン
ド実行要求を監視し、当該監視に基づいて今後のＰＣＩ
バス使用見込みの有無を事前に検出するバス使用予告手
段と、前記バスアイドル検出手段および前記バス使用予
告手段による検出結果に基づいて「ＰＣＩバスがアイド
ル状態であり、かつ当面はどのＰＣＩデバイスもＰＣＩ
バスを使用する見込みがない」と判断した場合に、ＰＣ
Ｉクロックの停止／周波数低減の制御を行うバスクロッ
ク制御手段とを含むように構成することが考えられる。
ＣＩバスを監視して前記ＰＣＩバスがアイドル状態であ
るかどうかを検出するバスアイドル検出手段と、複数の
ＰＣＩデバイスの各々によるバス使用要求およびコマン
ド実行要求を監視し、当該監視に基づいて今後のＰＣＩ
バス使用見込みの有無を事前に検出するバス使用予告手
段と、前記バスアイドル検出手段および前記バス使用予
告手段による検出結果に基づいて「ＰＣＩバスがアイド
ル状態であり、かつ当面はどのＰＣＩデバイスもＰＣＩ
バスを使用する見込みがない」と判断した場合に、ＰＣ
Ｉクロックの停止／周波数低減の制御を行うバスクロッ
ク制御手段とを含むように構成することが考えられる。
【００５５】また、上記のバスクロック制御手段は、
「ＰＣＩバスがアイドル状態であり、かつ当面はどのＰ
ＣＩデバイスもＰＣＩバスを使用する見込みがない」と
判断した場合に、ＰＣＩクロックの停止／周波数低減を
実行できる可能性があると判断し、各ＰＣＩデバイスに
対してその「停止／周波数低減」の可否についての調停
を即時に開始し、全てのＰＣＩデバイスがその「停止／
周波数低減」を許可したときにＰＣＩクロックの停止／
周波数低減の制御を実行する機能と、ＰＣＩクロックの
停止／周波数低減の制御の実行中に、いずれかのＰＣＩ
デバイスがＰＣＩバスを使用する見込みとなった場合
に、ＰＣＩクロックの再開制御を実行する機能とを有す
るように構成することが考えられる。
「ＰＣＩバスがアイドル状態であり、かつ当面はどのＰ
ＣＩデバイスもＰＣＩバスを使用する見込みがない」と
判断した場合に、ＰＣＩクロックの停止／周波数低減を
実行できる可能性があると判断し、各ＰＣＩデバイスに
対してその「停止／周波数低減」の可否についての調停
を即時に開始し、全てのＰＣＩデバイスがその「停止／
周波数低減」を許可したときにＰＣＩクロックの停止／
周波数低減の制御を実行する機能と、ＰＣＩクロックの
停止／周波数低減の制御の実行中に、いずれかのＰＣＩ
デバイスがＰＣＩバスを使用する見込みとなった場合
に、ＰＣＩクロックの再開制御を実行する機能とを有す
るように構成することが考えられる。
【００５６】さらに、上記のバス使用予告手段は、Ｎｏ
ｒｔｈブリッジの内部のコマンドキューに蓄積されたコ
マンドを当該コマンドの実行に先立って解析して当該コ
マンドのアクセス対象を明らかにすることによって、今
後のＰＣＩバス使用見込みの有無を事前に検出し、その
検出結果に基づきバスクロック制御手段に対して第１の
バス使用予告を行うコマンド解析手段と、各ＰＣＩデバ
イスのバス使用要求信号を監視することにより、当該各
ＰＣＩデバイスによる今後のＰＣＩバス使用見込みの有
無を事前に検出し、その検出結果に基づきバスクロック
制御手段に対して第２のバス使用予告を行うバス使用見
込み検出手段とを含むように構成することが考えられ
る。
ｒｔｈブリッジの内部のコマンドキューに蓄積されたコ
マンドを当該コマンドの実行に先立って解析して当該コ
マンドのアクセス対象を明らかにすることによって、今
後のＰＣＩバス使用見込みの有無を事前に検出し、その
検出結果に基づきバスクロック制御手段に対して第１の
バス使用予告を行うコマンド解析手段と、各ＰＣＩデバ
イスのバス使用要求信号を監視することにより、当該各
ＰＣＩデバイスによる今後のＰＣＩバス使用見込みの有
無を事前に検出し、その検出結果に基づきバスクロック
制御手段に対して第２のバス使用予告を行うバス使用見
込み検出手段とを含むように構成することが考えられ
る。
【００５７】上記において、例えば、バスアイドル検出
手段はＰＣＩ制御部内のＰＣＩバスアイドル検出部によ
って実現され、コマンド解析手段はコマンド解析部によ
って実現され、バス使用見込み検出手段はＰＣＩ制御部
内のＰＣＩバスアービタによって実現され、バスクロッ
ク制御手段はＣＬＫＲＵＮ制御部によって実現される
（図１参照）。
手段はＰＣＩ制御部内のＰＣＩバスアイドル検出部によ
って実現され、コマンド解析手段はコマンド解析部によ
って実現され、バス使用見込み検出手段はＰＣＩ制御部
内のＰＣＩバスアービタによって実現され、バスクロッ
ク制御手段はＣＬＫＲＵＮ制御部によって実現される
（図１参照）。
【００５８】なお、本発明の低消費電力コンピュータシ
ステムは、より一般的には、「ＰＣＩバスの存在を前提
とするコンピュータシステム」に限定されず、バスに接
続される複数のデバイスが存在するコンピュータシステ
ムにおいて、前記複数のデバイスの動作の基本となるバ
スクロックを供給するバスクロック生成手段と、前記バ
スを監視し、前記バスがアイドル状態であるかどうかを
検出するバスアイドル検出手段と、前記複数のデバイス
の各々によるバス使用要求およびコマンド実行要求を監
視し、今後のバス使用見込みの有無を事前に検出するバ
ス使用予告手段と、前記バスアイドル検出手段および前
記バス使用予告手段の検出結果に基づき、「バスがアイ
ドル状態であり、かつ当面はどのデバイスもバスを使用
する見込みがない」と判断した場合に、バスクロックの
停止／周波数低減の制御を行うバスクロック制御手段と
を有する構成であると表現することができる。
ステムは、より一般的には、「ＰＣＩバスの存在を前提
とするコンピュータシステム」に限定されず、バスに接
続される複数のデバイスが存在するコンピュータシステ
ムにおいて、前記複数のデバイスの動作の基本となるバ
スクロックを供給するバスクロック生成手段と、前記バ
スを監視し、前記バスがアイドル状態であるかどうかを
検出するバスアイドル検出手段と、前記複数のデバイス
の各々によるバス使用要求およびコマンド実行要求を監
視し、今後のバス使用見込みの有無を事前に検出するバ
ス使用予告手段と、前記バスアイドル検出手段および前
記バス使用予告手段の検出結果に基づき、「バスがアイ
ドル状態であり、かつ当面はどのデバイスもバスを使用
する見込みがない」と判断した場合に、バスクロックの
停止／周波数低減の制御を行うバスクロック制御手段と
を有する構成であると表現することができる。
【００５９】ちなみに、本発明は、コンピュータシステ
ムの消費電力が当該コンピュータシステムの駆動可能時
間を直接的に左右する可能性が高い「パーソナルコンピ
ュータシステム」への適用が、最も有効であると考えら
れる。
ムの消費電力が当該コンピュータシステムの駆動可能時
間を直接的に左右する可能性が高い「パーソナルコンピ
ュータシステム」への適用が、最も有効であると考えら
れる。
【００６０】なお、本発明の説明で「クロックの停止／
周波数低減」と表現している動作において、バスクロッ
ク（ＰＣＩクロック等）の停止を行うか周波数の低減を
行うかの選択は、本発明が適用されるコンピュータシス
テムで使用されるクロックドライバ（クロック生成手
段）の性能に主に依存することになる。
周波数低減」と表現している動作において、バスクロッ
ク（ＰＣＩクロック等）の停止を行うか周波数の低減を
行うかの選択は、本発明が適用されるコンピュータシス
テムで使用されるクロックドライバ（クロック生成手
段）の性能に主に依存することになる。
【００６１】ここで、消費電力低減の効果を挙げる上で
は「停止」の方が望ましいので、バスクロックの停止が
許容されるクロックドライバを有するコンピュータシス
テムでは、上記の「クロックの停止／周波数低減」は
「クロックの停止」を意味することとなる。しかし、ク
ロックドライバによっては、バスクロックの停止が不可
の特性を有するものもあるので、上記の「クロックの停
止／周波数低減」という表現を用いている。
は「停止」の方が望ましいので、バスクロックの停止が
許容されるクロックドライバを有するコンピュータシス
テムでは、上記の「クロックの停止／周波数低減」は
「クロックの停止」を意味することとなる。しかし、ク
ロックドライバによっては、バスクロックの停止が不可
の特性を有するものもあるので、上記の「クロックの停
止／周波数低減」という表現を用いている。
【００６２】ちなみに、ＣＬＫＲＵＮプロトコルにおい
ても、「調停の結果としてクロックの停止または周波数
低減が可能である」という表現がとられている。本発明
における上記の「クロックの停止／周波数低減」は、こ
の表現とも整合性をとっている。
ても、「調停の結果としてクロックの停止または周波数
低減が可能である」という表現がとられている。本発明
における上記の「クロックの停止／周波数低減」は、こ
の表現とも整合性をとっている。
【００６３】ところで、上記の選択は、コンピュータシ
ステム毎に、ＣＬＫＲＵＮ制御部（バスクロック制御手
段）によって行われる。例えば、クロック制御を司るＮ
ｏｒｔｈブリッジに対して、クロックドライバの特性に
基づく選択指示をソフトウェアで設定可能としておき
（例えば、Ｎｏｒｔｈブリッジ内のレジスタに設定す
る）、ＣＬＫＲＵＮ制御部がその設定情報に基づいて当
該選択を行うことが、一般的であると考えられる。
ステム毎に、ＣＬＫＲＵＮ制御部（バスクロック制御手
段）によって行われる。例えば、クロック制御を司るＮ
ｏｒｔｈブリッジに対して、クロックドライバの特性に
基づく選択指示をソフトウェアで設定可能としておき
（例えば、Ｎｏｒｔｈブリッジ内のレジスタに設定す
る）、ＣＬＫＲＵＮ制御部がその設定情報に基づいて当
該選択を行うことが、一般的であると考えられる。
【００６４】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して詳細に説明する。
いて図面を参照して詳細に説明する。
【００６５】図１は、本発明の実施の形態に係る低消費
電力コンピュータシステム（パワーマネジメント方式を
適用したパーソナルコンピュータシステム）の構成を示
すブロック図である。
電力コンピュータシステム（パワーマネジメント方式を
適用したパーソナルコンピュータシステム）の構成を示
すブロック図である。
【００６６】図１を参照すると、本実施の形態に係る低
消費電力コンピュータシステムは、ＣＰＵ１と、メモリ
２と、ＡＧＰデバイス３と、クロックドライバ４と、各
種のＰＣＩデバイス５と、ＩＳＡデバイス６と、ホスト
バス７と、メモリバス８と、ＡＧＰバス９と、ＰＣＩバ
ス１０と、ＩＳＡバス１１と、Ｎｏｒｔｈブリッジ（ホ
スト−ＰＣＩブリッジ）１００と、Ｓｏｕｔｈブリッジ
（ＰＣＩ−ＩＳＡブリッジ）２００とを含んで構成され
ている。なお、Ｎｏｒｔｈブリッジ１００およびＳｏｕ
ｔｈブリッジ２００も「ＰＣＩデバイス」に該当する。
消費電力コンピュータシステムは、ＣＰＵ１と、メモリ
２と、ＡＧＰデバイス３と、クロックドライバ４と、各
種のＰＣＩデバイス５と、ＩＳＡデバイス６と、ホスト
バス７と、メモリバス８と、ＡＧＰバス９と、ＰＣＩバ
ス１０と、ＩＳＡバス１１と、Ｎｏｒｔｈブリッジ（ホ
スト−ＰＣＩブリッジ）１００と、Ｓｏｕｔｈブリッジ
（ＰＣＩ−ＩＳＡブリッジ）２００とを含んで構成され
ている。なお、Ｎｏｒｔｈブリッジ１００およびＳｏｕ
ｔｈブリッジ２００も「ＰＣＩデバイス」に該当する。
【００６７】図１に示すパーソナルコンピュータシステ
ムが図１１に示した従来のパーソナルコンピュータシス
テムと大きく異なっているのは、ＣＬＫＲＵＮプロトコ
ルのセントラルリソース機能がＳｏｕｔｈブリッジ２０
０ではなくＮｏｒｔｈブリッジ１００に包含されている
ことである。
ムが図１１に示した従来のパーソナルコンピュータシス
テムと大きく異なっているのは、ＣＬＫＲＵＮプロトコ
ルのセントラルリソース機能がＳｏｕｔｈブリッジ２０
０ではなくＮｏｒｔｈブリッジ１００に包含されている
ことである。
【００６８】Ｎｏｒｔｈブリッジ１００は、ホスト−Ｐ
ＣＩブリッジ機能と、Ｓｏｕｔｈブリッジ２００を含め
た各ＰＣＩデバイス５からのバス使用要求信号を入力し
て同要求（バス使用要求）を調停するアービトレーショ
ン機能とを有している。
ＣＩブリッジ機能と、Ｓｏｕｔｈブリッジ２００を含め
た各ＰＣＩデバイス５からのバス使用要求信号を入力し
て同要求（バス使用要求）を調停するアービトレーショ
ン機能とを有している。
【００６９】Ｎｏｒｔｈブリッジ１００は、これらの機
能を実現する上で、前者（ホスト−ＰＣＩブリッジ機
能）に関しては、ホスト側（ＣＰＵ１およびＡＧＰデバ
イス３）からのＰＣＩアクセスの有無を、後者（アービ
トレーション機能）に関しては、ＰＣＩ側（各ＰＣＩデ
バイス５およびＳｏｕｔｈブリッジ２００）からのＰＣ
Ｉバス使用を、それぞれ事前に検知することが可能とな
る（しかも、これらの機能を実現する上で、新規に外部
信号端子を追加する必要はない）。したがって、本発明
を実現するにあたっては、Ｎｏｒｔｈブリッジ１００
が、セントラルリソース機能を包含するのには最も適し
たデバイスであるといえる。
能を実現する上で、前者（ホスト−ＰＣＩブリッジ機
能）に関しては、ホスト側（ＣＰＵ１およびＡＧＰデバ
イス３）からのＰＣＩアクセスの有無を、後者（アービ
トレーション機能）に関しては、ＰＣＩ側（各ＰＣＩデ
バイス５およびＳｏｕｔｈブリッジ２００）からのＰＣ
Ｉバス使用を、それぞれ事前に検知することが可能とな
る（しかも、これらの機能を実現する上で、新規に外部
信号端子を追加する必要はない）。したがって、本発明
を実現するにあたっては、Ｎｏｒｔｈブリッジ１００
が、セントラルリソース機能を包含するのには最も適し
たデバイスであるといえる。
【００７０】ここで、Ｎｏｒｔｈブリッジ１００におい
て、従来のＮｏｒｔｈブリッジ（図１１中のＮｏｒｔｈ
ブリッジ３００参照）に新規に追加すべき外部信号端子
は、クロックドライバ４へのＰＣＩクロック制御信号の
端子のみである（図１１中のＰＣＩクロック信号端子と
図１中のフリーランＰＣＩクロック信号端子とに差異は
ない）。
て、従来のＮｏｒｔｈブリッジ（図１１中のＮｏｒｔｈ
ブリッジ３００参照）に新規に追加すべき外部信号端子
は、クロックドライバ４へのＰＣＩクロック制御信号の
端子のみである（図１１中のＰＣＩクロック信号端子と
図１中のフリーランＰＣＩクロック信号端子とに差異は
ない）。
【００７１】Ｎｏｒｔｈブリッジ１００は、上記の通
り、自身やＳｏｕｔｈブリッジ２００を含めた各ＰＣＩ
デバイス５のＰＣＩバス使用を事前に検知し、当該検知
情報およびＰＣＩバス１０のアイドル状態の監視結果に
基づき、セントラルリソース機能を有するデバイスとし
てＰＣＩクロックの停止／周波数低減の可否に関する調
停を開始する。
り、自身やＳｏｕｔｈブリッジ２００を含めた各ＰＣＩ
デバイス５のＰＣＩバス使用を事前に検知し、当該検知
情報およびＰＣＩバス１０のアイドル状態の監視結果に
基づき、セントラルリソース機能を有するデバイスとし
てＰＣＩクロックの停止／周波数低減の可否に関する調
停を開始する。
【００７２】なお、特開平１１−５３０４９号公報記載
の技術では、ＰＣＩバスのアイドル状態やバス要求信号
（バス使用要求信号）の他に割り込み要求信号も監視し
ている。しかし、ＰＣＩデバイスの割り込み要求に起因
するＰＣＩバスの使用は、割り込みが割り込みコントロ
ーラ（Ｓｏｕｔｈブリッジに搭載されるのが一般的）を
経由してＣＰＵに伝達され、ＣＰＵが割り込みを許可
し、ＣＰＵが割り込みベクタを割り込みコントローラか
ら読み出す時点で、ＮｏｒｔｈブリッジがＰＣＩバスに
サイクルを起動することにより初めて発生する。上記の
通り、本実施の形態、ひいては本発明では、Ｎｏｒｔｈ
ブリッジ１００を経由したＰＣＩバスアクセスは事前に
検出されるため、各ＰＣＩデバイス５のＰＣＩバス使用
を事前に検出するにあたり、別途ＰＣＩバス１０の割り
込み要求信号を監視する必要は基本的にはない。
の技術では、ＰＣＩバスのアイドル状態やバス要求信号
（バス使用要求信号）の他に割り込み要求信号も監視し
ている。しかし、ＰＣＩデバイスの割り込み要求に起因
するＰＣＩバスの使用は、割り込みが割り込みコントロ
ーラ（Ｓｏｕｔｈブリッジに搭載されるのが一般的）を
経由してＣＰＵに伝達され、ＣＰＵが割り込みを許可
し、ＣＰＵが割り込みベクタを割り込みコントローラか
ら読み出す時点で、ＮｏｒｔｈブリッジがＰＣＩバスに
サイクルを起動することにより初めて発生する。上記の
通り、本実施の形態、ひいては本発明では、Ｎｏｒｔｈ
ブリッジ１００を経由したＰＣＩバスアクセスは事前に
検出されるため、各ＰＣＩデバイス５のＰＣＩバス使用
を事前に検出するにあたり、別途ＰＣＩバス１０の割り
込み要求信号を監視する必要は基本的にはない。
【００７３】ちなみに、ＰＣＩデバイス５が、その割り
込み要求を維持するためにＰＣＩクロックを必要とする
場合、またはＰＣＩクロックを同期信号として利用する
シリアル割り込み信号（ＳＥＲＩＲＱ信号）によって割
り込みコントローラに割り込みを要求する場合には、当
該割り込みがサービスされるまでの間、ＰＣＩクロック
を停止することはできないため、この間にセントラルリ
ソース機能を有するＮｏｒｔｈブリッジ１００がＰＣＩ
クロックの停止／周波数低減についての調停を開始して
も、割り込み待ちのＰＣＩデバイス５によって拒否され
ることにはなるが、システム性能への影響はない。
込み要求を維持するためにＰＣＩクロックを必要とする
場合、またはＰＣＩクロックを同期信号として利用する
シリアル割り込み信号（ＳＥＲＩＲＱ信号）によって割
り込みコントローラに割り込みを要求する場合には、当
該割り込みがサービスされるまでの間、ＰＣＩクロック
を停止することはできないため、この間にセントラルリ
ソース機能を有するＮｏｒｔｈブリッジ１００がＰＣＩ
クロックの停止／周波数低減についての調停を開始して
も、割り込み待ちのＰＣＩデバイス５によって拒否され
ることにはなるが、システム性能への影響はない。
【００７４】図２は、図１中のＮｏｒｔｈブリッジ１０
０の内部構成を示したブロック図である。
０の内部構成を示したブロック図である。
【００７５】このＮｏｒｔｈブリッジ１００は、ホスト
バス制御部１０１と、メモリ制御部１０２と、ＡＧＰ制
御部１０３と、コマンド解析部１０４と、キュー制御部
（コマンドキュー１０５，コマンドキュー制御部１０
６，およびコマンド実行制御部１０７）と、セントラル
リソース機能を実現するＣＬＫＲＵＮ制御部１０８と、
ＰＣＩバスアービタ１１０およびＰＣＩバスアイドル検
出部１１１を含むＰＣＩ制御部１０９とを含んで構成さ
れている。ここで、基本的には、ホストバス制御部１０
１，メモリ制御部１０２，ＡＧＰ制御部１０３，コマン
ドキュー１０５，コマンドキュー制御部１０６，コマン
ド実行制御部１０７，およびＰＣＩ制御部１０９はＮｏ
ｒｔｈブリッジの従来機能を実現し（ただし、本発明に
も関連する）、コマンド解析部１０４およびＣＬＫＲＵ
Ｎ制御部１０８は本発明を実現するための機能を有す
る。
バス制御部１０１と、メモリ制御部１０２と、ＡＧＰ制
御部１０３と、コマンド解析部１０４と、キュー制御部
（コマンドキュー１０５，コマンドキュー制御部１０
６，およびコマンド実行制御部１０７）と、セントラル
リソース機能を実現するＣＬＫＲＵＮ制御部１０８と、
ＰＣＩバスアービタ１１０およびＰＣＩバスアイドル検
出部１１１を含むＰＣＩ制御部１０９とを含んで構成さ
れている。ここで、基本的には、ホストバス制御部１０
１，メモリ制御部１０２，ＡＧＰ制御部１０３，コマン
ドキュー１０５，コマンドキュー制御部１０６，コマン
ド実行制御部１０７，およびＰＣＩ制御部１０９はＮｏ
ｒｔｈブリッジの従来機能を実現し（ただし、本発明に
も関連する）、コマンド解析部１０４およびＣＬＫＲＵ
Ｎ制御部１０８は本発明を実現するための機能を有す
る。
【００７６】図３〜図５は、ＣＬＫＲＵＮ制御部１０８
におけるＰＣＩクロックの停止／周波数低減の可否に関
する調停開始判断についての具体例を説明するためのタ
イミングチャートを示す図である。ここでは、便宜的
に、ＡＧＰデバイス３をマスタとするコマンドによるＰ
ＣＩバス使用は発生しないものと仮定している。
におけるＰＣＩクロックの停止／周波数低減の可否に関
する調停開始判断についての具体例を説明するためのタ
イミングチャートを示す図である。ここでは、便宜的
に、ＡＧＰデバイス３をマスタとするコマンドによるＰ
ＣＩバス使用は発生しないものと仮定している。
【００７７】次に、図１〜図５を参照して、上記のよう
に構成された本実施の形態に係る低消費電力コンピュー
タシステムの全体の動作について詳細に説明する。
に構成された本実施の形態に係る低消費電力コンピュー
タシステムの全体の動作について詳細に説明する。
【００７８】第１に、本発明に関する動作の前提とし
て、Ｎｏｒｔｈブリッジ１００の内部における各種コマ
ンドの流れを簡単に説明する。
て、Ｎｏｒｔｈブリッジ１００の内部における各種コマ
ンドの流れを簡単に説明する。
【００７９】図２中の点線（破線）がＮｏｒｔｈブリッ
ジ１００内におけるコマンドの流れを示している。同図
に示すように、以下のａ〜ｃのようなコマンドの流れが
存在する。
ジ１００内におけるコマンドの流れを示している。同図
に示すように、以下のａ〜ｃのようなコマンドの流れが
存在する。
【００８０】ａ．ホストバスデバイス（ＣＰＵ１）をマ
スタとするコマンドは、アクセス対象（メモリ２／ＡＧ
Ｐデバイス３／ＰＣＩデバイス５）にかかわらず、全て
ホストバス７，ホストバス制御部１０１，およびコマン
ドキュー制御部１０６を経由して、コマンドキュー１０
５に随時格納される。ここで、コマンド実行制御部１０
７は、コマンドキュー１０５に格納されたコマンドを随
時解析し、アクセス対象に応じて、メモリ制御部１０
２，ＡＧＰ制御部１０３，およびＰＣＩ制御部１０９の
いずれかを適宜起動する。
スタとするコマンドは、アクセス対象（メモリ２／ＡＧ
Ｐデバイス３／ＰＣＩデバイス５）にかかわらず、全て
ホストバス７，ホストバス制御部１０１，およびコマン
ドキュー制御部１０６を経由して、コマンドキュー１０
５に随時格納される。ここで、コマンド実行制御部１０
７は、コマンドキュー１０５に格納されたコマンドを随
時解析し、アクセス対象に応じて、メモリ制御部１０
２，ＡＧＰ制御部１０３，およびＰＣＩ制御部１０９の
いずれかを適宜起動する。
【００８１】ｂ．ＡＧＰデバイス３をマスタとするコマ
ンドは、ＡＧＰバス９を経由し、ＡＧＰ制御部１０３で
解析され、アクセス対象（メモリ２／ＰＣＩデバイス
５）に応じてメモリ制御部１０２およびＰＣＩ制御部１
０９のいずれかが適宜起動される。
ンドは、ＡＧＰバス９を経由し、ＡＧＰ制御部１０３で
解析され、アクセス対象（メモリ２／ＰＣＩデバイス
５）に応じてメモリ制御部１０２およびＰＣＩ制御部１
０９のいずれかが適宜起動される。
【００８２】ｃ．ＰＣＩデバイス５（Ｓｏｕｔｈブリッ
ジ２００を含む）をマスタとするコマンドは、ＰＣＩバ
ス１０を経由し、ＰＣＩ制御部１０９で解析される。当
該コマンドのアクセス対象がメモリ２の場合には、コマ
ンドキュー１０５に格納される。この場合に、コマンド
実行制御部１０７は、まずホストバス制御部１０１を起
動し、ホストバス７に対してキャッシュメモリのスヌー
プサイクルを起動させる。さらに、同サイクルの結果の
メモリ２への反映（キャッシュメモリとメインメモリと
の一致性の確保）が行われた後に、メモリ制御部１０２
が起動される。一方、当該コマンドのアクセス対象がＡ
ＧＰデバイス３の場合には、直接ＡＧＰ制御部１０３が
起動される。
ジ２００を含む）をマスタとするコマンドは、ＰＣＩバ
ス１０を経由し、ＰＣＩ制御部１０９で解析される。当
該コマンドのアクセス対象がメモリ２の場合には、コマ
ンドキュー１０５に格納される。この場合に、コマンド
実行制御部１０７は、まずホストバス制御部１０１を起
動し、ホストバス７に対してキャッシュメモリのスヌー
プサイクルを起動させる。さらに、同サイクルの結果の
メモリ２への反映（キャッシュメモリとメインメモリと
の一致性の確保）が行われた後に、メモリ制御部１０２
が起動される。一方、当該コマンドのアクセス対象がＡ
ＧＰデバイス３の場合には、直接ＡＧＰ制御部１０３が
起動される。
【００８３】第２に、本発明に直接関連するＮｏｒｔｈ
ブリッジ１００の内部機能の動作について説明する。
ブリッジ１００の内部機能の動作について説明する。
【００８４】本実施の形態、ひいては本発明の低消費電
力コンピュータシステムでは、Ｎｏｒｔｈブリッジ１０
０自身やＳｏｕｔｈブリッジ２００を含めた各ＰＣＩデ
バイス５のＰＣＩバス使用を事前に検知する機能が特徴
の１つであるが、当該機能はコマンド解析部１０４およ
びＰＣＩ制御部１０９内のＰＣＩバスアービタ１１０で
実現される。
力コンピュータシステムでは、Ｎｏｒｔｈブリッジ１０
０自身やＳｏｕｔｈブリッジ２００を含めた各ＰＣＩデ
バイス５のＰＣＩバス使用を事前に検知する機能が特徴
の１つであるが、当該機能はコマンド解析部１０４およ
びＰＣＩ制御部１０９内のＰＣＩバスアービタ１１０で
実現される。
【００８５】前者（コマンド解析部１０４）は、コマン
ドキュー１０５内の各コマンドをその実行前に先行して
解析することにより、Ｎｏｒｔｈブリッジ１００による
「ホストバスデバイス（ＣＰＵ１）をマスタとするコマ
ンドによるＰＣＩバス使用」を事前に検出し、その検出
結果を第１バス使用予告信号でＣＬＫＲＵＮ制御部１０
８に伝達する。
ドキュー１０５内の各コマンドをその実行前に先行して
解析することにより、Ｎｏｒｔｈブリッジ１００による
「ホストバスデバイス（ＣＰＵ１）をマスタとするコマ
ンドによるＰＣＩバス使用」を事前に検出し、その検出
結果を第１バス使用予告信号でＣＬＫＲＵＮ制御部１０
８に伝達する。
【００８６】後者（ＰＣＩバスアービタ１１０）は、外
部ＰＣＩデバイス（各ＰＣＩデバイス５およびＳｏｕｔ
ｈブリッジ２００）からのバス要求信号およびＮｏｒｔ
ｈブリッジ１００の内部のＰＣＩバス１０をアクセス対
象とするコマンドを基に、ＰＣＩバス１０の使用権を調
停し、その調停結果から、Ｎｏｒｔｈブリッジ１００に
よる「ＡＧＰデバイス３をマスタとするコマンドによる
ＰＣＩバス使用およびＮｏｒｔｈブリッジ１００以外の
ＰＣＩデバイス５（Ｓｏｕｔｈブリッジ２００を含む）
によるＰＣＩバス使用」を事前に検出し、その検出結果
を第２バス使用予告信号でＣＬＫＲＵＮ制御部１０８に
伝達する。
部ＰＣＩデバイス（各ＰＣＩデバイス５およびＳｏｕｔ
ｈブリッジ２００）からのバス要求信号およびＮｏｒｔ
ｈブリッジ１００の内部のＰＣＩバス１０をアクセス対
象とするコマンドを基に、ＰＣＩバス１０の使用権を調
停し、その調停結果から、Ｎｏｒｔｈブリッジ１００に
よる「ＡＧＰデバイス３をマスタとするコマンドによる
ＰＣＩバス使用およびＮｏｒｔｈブリッジ１００以外の
ＰＣＩデバイス５（Ｓｏｕｔｈブリッジ２００を含む）
によるＰＣＩバス使用」を事前に検出し、その検出結果
を第２バス使用予告信号でＣＬＫＲＵＮ制御部１０８に
伝達する。
【００８７】また、ＰＣＩ制御部１０９内のＰＣＩバス
アイドル検出部１１１では、ＰＣＩバス１０のＦＲＡＭ
Ｅ＃信号およびＩＲＤＹ＃信号を監視し、当該両信号が
共にＨｉｇｈレベルであれば、「ＰＣＩバス１０はアイ
ドル状態である」と判断し、ＣＬＫＲＵＮ制御部１０８
へのアイドル検出信号をアクティブにする。
アイドル検出部１１１では、ＰＣＩバス１０のＦＲＡＭ
Ｅ＃信号およびＩＲＤＹ＃信号を監視し、当該両信号が
共にＨｉｇｈレベルであれば、「ＰＣＩバス１０はアイ
ドル状態である」と判断し、ＣＬＫＲＵＮ制御部１０８
へのアイドル検出信号をアクティブにする。
【００８８】ＣＬＫＲＵＮ制御部１０８は、ＣＬＫＲＵ
Ｎプロトコルのセントラルリソースとして、ＣＬＫＲＵ
Ｎ＃信号を用いてＰＣＩクロックの停止／周波数低減の
可否に関する調停を行い、その調停結果を基にＰＣＩク
ロック制御信号を出力する。
Ｎプロトコルのセントラルリソースとして、ＣＬＫＲＵ
Ｎ＃信号を用いてＰＣＩクロックの停止／周波数低減の
可否に関する調停を行い、その調停結果を基にＰＣＩク
ロック制御信号を出力する。
【００８９】この調停に際して、ＣＬＫＲＵＮ制御部１
０８は、上記のアイドル検出信号がアクティブであり、
かつ第１バス使用予告信号および第２バス使用予告信号
がいずれもインアクティブならば、「調停開始」と判断
する。
０８は、上記のアイドル検出信号がアクティブであり、
かつ第１バス使用予告信号および第２バス使用予告信号
がいずれもインアクティブならば、「調停開始」と判断
する。
【００９０】また、ＣＬＫＲＵＮ制御部１０８は、ＰＣ
Ｉクロックが停止／低速動作中に（クロック停止／低速
状態において）第１バス使用予告信号および第２バス使
用予告信号のいずれかがアクティブになった場合には、
ＣＬＫＲＵＮ＃信号をＬｏｗドライブし、ＰＣＩクロッ
クの再開制御を行うとともに、各ＰＣＩデバイス５（Ｓ
ｏｕｔｈブリッジ２００を含む）に対してＰＣＩクロッ
クの再開を通知する。
Ｉクロックが停止／低速動作中に（クロック停止／低速
状態において）第１バス使用予告信号および第２バス使
用予告信号のいずれかがアクティブになった場合には、
ＣＬＫＲＵＮ＃信号をＬｏｗドライブし、ＰＣＩクロッ
クの再開制御を行うとともに、各ＰＣＩデバイス５（Ｓ
ｏｕｔｈブリッジ２００を含む）に対してＰＣＩクロッ
クの再開を通知する。
【００９１】なお、ＣＬＫＲＵＮ制御部１０８は、ＰＣ
Ｉクロック停止中における自己のセントラルリソースと
しての動作を保障するため、フリーランＰＣＩクロック
をベースに動作する。
Ｉクロック停止中における自己のセントラルリソースと
しての動作を保障するため、フリーランＰＣＩクロック
をベースに動作する。
【００９２】第３に、ＣＬＫＲＵＮ制御部１０８におけ
るＰＣＩクロックの停止／周波数低減の可否に関する調
停開始判断の具体例について、図３〜図５のタイミング
チャートを参照して説明する。
るＰＣＩクロックの停止／周波数低減の可否に関する調
停開始判断の具体例について、図３〜図５のタイミング
チャートを参照して説明する。
【００９３】図３は、調停開始を行う場合のタイミング
を示している。
を示している。
【００９４】外部ＰＣＩデバイスのサイクル終了後、Ｐ
ＣＩバス１０はアイドル状態（ＦＲＡＭＥ＃信号および
ＩＲＤＹ＃信号が共にＨｉｇｈレベルの状態）となり、
かつ２つのバス使用予告信号（第１バス使用予告信号お
よび第２バス使用予告信号）が共にインアクティブとな
る（図３中の〇印参照）。
ＣＩバス１０はアイドル状態（ＦＲＡＭＥ＃信号および
ＩＲＤＹ＃信号が共にＨｉｇｈレベルの状態）となり、
かつ２つのバス使用予告信号（第１バス使用予告信号お
よび第２バス使用予告信号）が共にインアクティブとな
る（図３中の〇印参照）。
【００９５】このため、ＣＬＫＲＵＮ制御部１０８は、
当面はＰＣＩクロックの停止／周波数低減を実行できる
可能性ありと判断し、ＣＬＫＲＵＮプロトコルに基づき
ＣＬＫＲＵＮ＃信号をＨｉｇｈドライブすることによっ
て、即時に調停を開始する。なお、この調停開始に際し
ては、従来のコンピュータシステムのようにＰＣＩバス
１０のアイドル状態を一定時間監視することはない。
当面はＰＣＩクロックの停止／周波数低減を実行できる
可能性ありと判断し、ＣＬＫＲＵＮプロトコルに基づき
ＣＬＫＲＵＮ＃信号をＨｉｇｈドライブすることによっ
て、即時に調停を開始する。なお、この調停開始に際し
ては、従来のコンピュータシステムのようにＰＣＩバス
１０のアイドル状態を一定時間監視することはない。
【００９６】これにより、以降長時間ＰＣＩバス１０が
アイドル状態を継続する場合には、従来のコンピュータ
システムに比べて早い段階でＰＣＩクロックを停止／周
波数低減できることになり、ＰＣＩデバイス群への無駄
なクロック供給を抑えて、コンピュータシステムにおけ
る消費電力を低減することが可能となる。
アイドル状態を継続する場合には、従来のコンピュータ
システムに比べて早い段階でＰＣＩクロックを停止／周
波数低減できることになり、ＰＣＩデバイス群への無駄
なクロック供給を抑えて、コンピュータシステムにおけ
る消費電力を低減することが可能となる。
【００９７】図４は、第１バス使用予告信号により調停
開始不可と判断する場合のタイミングを示している。
開始不可と判断する場合のタイミングを示している。
【００９８】図４の場合が図３の場合と違うのは、外部
ＰＣＩデバイスのサイクル終了後、Ｎｏｒｔｈブリッジ
１００が、ホストバスデバイス（ＣＰＵ１）をマスタと
するコマンドによるＰＣＩバス使用を予定している点で
ある。
ＰＣＩデバイスのサイクル終了後、Ｎｏｒｔｈブリッジ
１００が、ホストバスデバイス（ＣＰＵ１）をマスタと
するコマンドによるＰＣＩバス使用を予定している点で
ある。
【００９９】すなわち、外部ＰＣＩデバイスのサイクル
が終了した時点で、一旦ＰＣＩバス１０はアイドル状態
になるが、外部ＰＣＩデバイスのサイクル実行中に、Ｐ
ＣＩデバイス５をアクセス対象とするコマンドがコマン
ドキュー１０５にエントリし、第１バス使用予告信号が
アクティブとなっている。
が終了した時点で、一旦ＰＣＩバス１０はアイドル状態
になるが、外部ＰＣＩデバイスのサイクル実行中に、Ｐ
ＣＩデバイス５をアクセス対象とするコマンドがコマン
ドキュー１０５にエントリし、第１バス使用予告信号が
アクティブとなっている。
【０１００】このため、ＣＬＫＲＵＮ制御部１０８は、
続いてＮｏｒｔｈブリッジ１００がサイクルを起動する
ことを認識し、ＰＣＩクロックの停止／周波数低減は不
可と判断し、調停を開始しない。
続いてＮｏｒｔｈブリッジ１００がサイクルを起動する
ことを認識し、ＰＣＩクロックの停止／周波数低減は不
可と判断し、調停を開始しない。
【０１０１】図５は、第２バス使用予告信号により調停
開始不可と判断する場合のタイミングを示している。
開始不可と判断する場合のタイミングを示している。
【０１０２】図５の場合は、図４の場合とは逆に、Ｎｏ
ｒｔｈブリッジ１００のサイクル終了後に外部ＰＣＩデ
バイスがサイクルを起動するケースである。
ｒｔｈブリッジ１００のサイクル終了後に外部ＰＣＩデ
バイスがサイクルを起動するケースである。
【０１０３】Ｎｏｒｔｈブリッジ１００のサイクルが終
了した時点で、一旦ＰＣＩバス１０はアイドル状態にな
るが、Ｎｏｒｔｈブリッジ１００のサイクル実行中に外
部ＰＣＩデバイスがバス使用要求を出し、第２バス使用
予告信号がアクティブとなっている。
了した時点で、一旦ＰＣＩバス１０はアイドル状態にな
るが、Ｎｏｒｔｈブリッジ１００のサイクル実行中に外
部ＰＣＩデバイスがバス使用要求を出し、第２バス使用
予告信号がアクティブとなっている。
【０１０４】このため、ＣＬＫＲＵＮ制御部１０８は、
続いて外部ＰＣＩデバイスがサイクルを起動することを
認識し、図４の場合と同様にＰＣＩクロックの停止／周
波数低減は不可と判断し、調停を開始しない。
続いて外部ＰＣＩデバイスがサイクルを起動することを
認識し、図４の場合と同様にＰＣＩクロックの停止／周
波数低減は不可と判断し、調停を開始しない。
【０１０５】最後に、上記の図４および図５の場合にお
ける「調停開始不可」の判断の妥当性（本発明の効果に
結びつく有効性）について言及しておく。
ける「調停開始不可」の判断の妥当性（本発明の効果に
結びつく有効性）について言及しておく。
【０１０６】前述の通り、ＣＬＫＲＵＮプロトコルでは
調停開始から実際にＰＣＩクロックの停止／周波数低減
が可能となるまでには最低５クロックを必要とする。
調停開始から実際にＰＣＩクロックの停止／周波数低減
が可能となるまでには最低５クロックを必要とする。
【０１０７】ここで、図４および図５の場合は、共に、
一旦ＰＣＩバス１０がアイドル状態になってから、続く
サイクルが起動するまでは３クロックしかない。
一旦ＰＣＩバス１０がアイドル状態になってから、続く
サイクルが起動するまでは３クロックしかない。
【０１０８】このような場合に、仮に調停を開始したと
すると、後続のサイクルを起動するＰＣＩデバイス（図
４の場合にはＮｏｒｔｈブリッジ１００自身、図５の場
合には外部ＰＣＩデバイス）によってＰＣＩクロックの
停止／周波数低減は拒絶（ＣＬＫＲＵＮ＃信号のＬｏｗ
ドライブ）され、当該調停は無駄に終わる。そればかり
か（調停が無駄になるだけでなく）、当該ＰＣＩデバイ
スの回路構成によっては、ＣＬＫＲＵＮプロトコルへの
対応により、ＰＣＩバス１０へのサイクル起動までに余
計なウェイトが入り、システム性能が悪化する可能性も
あるという問題が生じる。
すると、後続のサイクルを起動するＰＣＩデバイス（図
４の場合にはＮｏｒｔｈブリッジ１００自身、図５の場
合には外部ＰＣＩデバイス）によってＰＣＩクロックの
停止／周波数低減は拒絶（ＣＬＫＲＵＮ＃信号のＬｏｗ
ドライブ）され、当該調停は無駄に終わる。そればかり
か（調停が無駄になるだけでなく）、当該ＰＣＩデバイ
スの回路構成によっては、ＣＬＫＲＵＮプロトコルへの
対応により、ＰＣＩバス１０へのサイクル起動までに余
計なウェイトが入り、システム性能が悪化する可能性も
あるという問題が生じる。
【０１０９】従来のコンピュータシステムでは、調停開
始はＰＣＩバスのアイドル状態が一定時間継続したこと
のみで判断されているため、調停開始と後続のサイクル
起動とが近接し、本問題が発生する可能性を常にはらん
でいる。
始はＰＣＩバスのアイドル状態が一定時間継続したこと
のみで判断されているため、調停開始と後続のサイクル
起動とが近接し、本問題が発生する可能性を常にはらん
でいる。
【０１１０】このことから、このような問題を回避でき
る本発明におけるＣＬＫＲＵＮ制御部１０８の判断（図
４および図５の場合等における「調停開始不可」の判
断）は妥当といえる（システム性能の低下を防止するた
めに当該判断は有効であるといえる）。
る本発明におけるＣＬＫＲＵＮ制御部１０８の判断（図
４および図５の場合等における「調停開始不可」の判
断）は妥当といえる（システム性能の低下を防止するた
めに当該判断は有効であるといえる）。
【０１１１】
【発明の効果】以上説明したように、本発明によると、
ＮｏｒｔｈブリッジにＣＬＫＲＵＮプロトコルのセント
ラルリソース機能を包含させ、当該セントラルリソース
において各ＰＣＩデバイスのＰＣＩバス使用を事前に検
知し、ＰＣＩクロック停止／周波数低減の可否に関する
調停の開始判断に当該検知情報を活用すること等によ
り、コンピュータシステムにおけるＰＣＩデバイスの正
常動作およびシステム性能の確保を保障した上で、シス
テム動作中のＰＣＩクロックをダイナミックかつ効率的
に制御することができ、当該コンピュータシステム全体
の消費電力を低減させること（さらなる消費電力の低減
を達成できる低消費電力コンピュータシステムを実現す
ること）が可能になるという効果が生じる。
ＮｏｒｔｈブリッジにＣＬＫＲＵＮプロトコルのセント
ラルリソース機能を包含させ、当該セントラルリソース
において各ＰＣＩデバイスのＰＣＩバス使用を事前に検
知し、ＰＣＩクロック停止／周波数低減の可否に関する
調停の開始判断に当該検知情報を活用すること等によ
り、コンピュータシステムにおけるＰＣＩデバイスの正
常動作およびシステム性能の確保を保障した上で、シス
テム動作中のＰＣＩクロックをダイナミックかつ効率的
に制御することができ、当該コンピュータシステム全体
の消費電力を低減させること（さらなる消費電力の低減
を達成できる低消費電力コンピュータシステムを実現す
ること）が可能になるという効果が生じる。
【図１】本発明の実施の形態に係る低消費電力コンピュ
ータシステムの構成を示すブロック図である。
ータシステムの構成を示すブロック図である。
【図２】図１中のＮｏｒｔｈブリッジの内部構成を示し
たブロック図である。
たブロック図である。
【図３】図２中のＣＬＫＲＵＮ制御部がＰＣＩクロック
の停止／周波数低減の可否に関する調停を開始する場合
のタイミングチャートを示す図である。
の停止／周波数低減の可否に関する調停を開始する場合
のタイミングチャートを示す図である。
【図４】図２中のＣＬＫＲＵＮ制御部が第１バス使用予
告信号がアクティブになっていることによりＰＣＩクロ
ックの停止／周波数低減の可否に関する調停の開始を不
可と判断する場合のタイミングチャートを示す図であ
る。
告信号がアクティブになっていることによりＰＣＩクロ
ックの停止／周波数低減の可否に関する調停の開始を不
可と判断する場合のタイミングチャートを示す図であ
る。
【図５】図２中のＣＬＫＲＵＮ制御部が第２バス使用予
告信号がアクティブになっていることによりＰＣＩクロ
ックの停止／周波数低減の可否に関する調停の開始を不
可と判断する場合のタイミングチャートを示す図であ
る。
告信号がアクティブになっていることによりＰＣＩクロ
ックの停止／周波数低減の可否に関する調停の開始を不
可と判断する場合のタイミングチャートを示す図であ
る。
【図６】ＣＬＫＲＵＮプロトコルシステムの概略を示す
ブロック図である。
ブロック図である。
【図７】ＣＬＫＲＵＮプロトコルを表す状態遷移図であ
る。
る。
【図８】ＣＬＫＲＵＮ＃信号による調停の結果によりＰ
ＣＩクロックが維持される場合のタイミングチャートを
示す図である。
ＣＩクロックが維持される場合のタイミングチャートを
示す図である。
【図９】ＣＬＫＲＵＮ＃信号による調停の結果によりＰ
ＣＩクロックの停止／周波数低減が行われる場合のタイ
ミングチャートを示す図である。
ＣＩクロックの停止／周波数低減が行われる場合のタイ
ミングチャートを示す図である。
【図１０】ＰＣＩクロックがクロック停止／低速状態か
らクロック通常動作状態に復帰する場合のタイミングチ
ャートを示す図である。
らクロック通常動作状態に復帰する場合のタイミングチ
ャートを示す図である。
【図１１】ＣＬＫＲＵＮプロトコルを適用した従来のパ
ーソナルコンピュータシステム（従来の低消費電力コン
ピュータシステム）の一例の構成を示すブロック図であ
る。
ーソナルコンピュータシステム（従来の低消費電力コン
ピュータシステム）の一例の構成を示すブロック図であ
る。
【図１２】ＣＬＫＲＵＮプロトコルシステムで使用され
るクロックドライバの動作を表すタイミングチャートを
示す図である。
るクロックドライバの動作を表すタイミングチャートを
示す図である。
１ ＣＰＵ ２ メモリ ３ ＡＧＰデバイス ４ クロックドライバ ５ ＰＣＩデバイス ６ ＩＳＡデバイス ７ ホストバス ８ メモリバス ９ ＡＧＰバス １０ ＰＣＩバス １１ ＩＳＡバス １００，３００ Ｎｏｒｔｈブリッジ １０１ ホストバス制御部 １０２ メモリ制御部 １０３ ＡＧＰ制御部 １０４ コマンド解析部 １０５ コマンドキュー １０６ コマンドキュー制御部 １０７ コマンド実行制御部 １０８ ＣＬＫＲＵＮ制御部 １０９ ＰＣＩ制御部 １１０ ＰＣＩバスアービタ １１１ ＰＣＩバスアイドル検出部 ２００，４００ Ｓｏｕｔｈブリッジ
Claims (9)
- 【請求項１】 バスに接続される複数のデバイスが存在
するコンピュータシステムにおいて、前記複数のデバイ
スの動作の基本となるバスクロックを供給するバスクロ
ック生成手段と、前記バスを監視し、前記バスがアイド
ル状態であるかどうかを検出するバスアイドル検出手段
と、前記複数のデバイスの各々によるバス使用要求およ
びコマンド実行要求を監視し、今後のバス使用見込みの
有無を事前に検出するバス使用予告手段と、前記バスア
イドル検出手段および前記バス使用予告手段の検出結果
に基づき、「バスがアイドル状態であり、かつ当面はど
のデバイスもバスを使用する見込みがない」と判断した
場合に、バスクロックの停止／周波数低減の制御を行う
バスクロック制御手段とを具備することを特徴とする低
消費電力コンピュータシステム。 - 【請求項２】 ＰＣＩバスに接続される複数のＰＣＩデ
バイスが存在するコンピュータシステムにおいて、前記
複数のＰＣＩデバイスの動作の基本となるＰＣＩクロッ
クを供給するクロックドライバと、前記ＰＣＩバスを監
視して前記ＰＣＩバスがアイドル状態であるかどうかを
検出し、前記複数のＰＣＩデバイスの各々によるバス使
用要求およびコマンド実行要求を監視して今後のＰＣＩ
バス使用見込みの有無を事前に検出し、上記の検出結果
に基づいて「ＰＣＩバスがアイドル状態であり、かつ当
面はどのＰＣＩデバイスもＰＣＩバスを使用する見込み
がない」と判断した場合にＰＣＩクロックの停止／周波
数低減の制御を行う機能を有するＮｏｒｔｈブリッジと
を具備することを特徴とする低消費電力コンピュータシ
ステム。 - 【請求項３】 ＰＣＩバスを監視して前記ＰＣＩバスが
アイドル状態であるかどうかを検出するバスアイドル検
出手段と、複数のＰＣＩデバイスの各々によるバス使用
要求およびコマンド実行要求を監視し、当該監視に基づ
いて今後のＰＣＩバス使用見込みの有無を事前に検出す
るバス使用予告手段と、前記バスアイドル検出手段およ
び前記バス使用予告手段による検出結果に基づいて「Ｐ
ＣＩバスがアイドル状態であり、かつ当面はどのＰＣＩ
デバイスもＰＣＩバスを使用する見込みがない」と判断
した場合に、ＰＣＩクロックの停止／周波数低減の制御
を行うバスクロック制御手段とを含むＮｏｒｔｈブリッ
ジを具備することを特徴とする請求項２記載の低消費電
力コンピュータシステム。 - 【請求項４】 「ＰＣＩバスがアイドル状態であり、か
つ当面はどのＰＣＩデバイスもＰＣＩバスを使用する見
込みがない」と判断した場合に、ＰＣＩクロックの停止
／周波数低減を実行できる可能性があると判断し、各Ｐ
ＣＩデバイスに対してその「停止／周波数低減」の可否
についての調停を即時に開始し、全てのＰＣＩデバイス
がその「停止／周波数低減」を許可したときにＰＣＩク
ロックの停止／周波数低減の制御を実行する機能と、Ｐ
ＣＩクロックの停止／周波数低減の制御の実行中に、い
ずれかのＰＣＩデバイスがＰＣＩバスを使用する見込み
となった場合に、ＰＣＩクロックの再開制御を実行する
機能とを有するバスクロック制御手段を具備することを
特徴とする請求項３記載の低消費電力コンピュータシス
テム。 - 【請求項５】 Ｎｏｒｔｈブリッジの内部のコマンドキ
ューに蓄積されたコマンドを当該コマンドの実行に先立
って解析して当該コマンドのアクセス対象を明らかにす
ることによって、今後のＰＣＩバス使用見込みの有無を
事前に検出し、その検出結果に基づきバスクロック制御
手段に対して第１のバス使用予告を行うコマンド解析手
段と、各ＰＣＩデバイスのバス使用要求信号を監視する
ことにより、当該各ＰＣＩデバイスによる今後のＰＣＩ
バス使用見込みの有無を事前に検出し、その検出結果に
基づきバスクロック制御手段に対して第２のバス使用予
告を行うバス使用見込み検出手段とを含むバス使用予告
手段を具備することを特徴とする請求項３または請求項
４記載の低消費電力コンピュータシステム。 - 【請求項６】 バスアイドル検出手段がＰＣＩバスアイ
ドル検出部によって実現され、コマンド解析手段がコマ
ンド解析部によって実現され、バス使用見込み検出手段
がＰＣＩバスアービタによって実現され、バスクロック
制御手段がＣＬＫＲＵＮ制御部によって実現されること
を特徴とする請求項５記載の低消費電力コンピュータシ
ステム。 - 【請求項７】 バスクロックの停止が許容されるバスク
ロック生成手段を有するコンピュータシステムにおい
て、「バスクロックの停止／周波数低減」が「バスクロ
ックの停止」を意味することを特徴とする請求項１記載
の低消費電力コンピュータシステム。 - 【請求項８】 ＰＣＩクロックの停止が許容されるクロ
ックドライバを有するコンピュータシステムにおいて、
「ＰＣＩクロックの停止／周波数低減」が「ＰＣＩクロ
ックの停止」を意味することを特徴とする請求項２，請
求項３，請求項４，請求項５，または請求項６記載の低
消費電力コンピュータシステム。 - 【請求項９】 適用対象のコンピュータシステムがパー
ソナルコンピュータシステムであることを特徴とする請
求項１，請求項２，請求項３，請求項４，請求項５，請
求項６，請求項７，または請求項８記載の低消費電力コ
ンピュータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182810A JP2002007316A (ja) | 2000-06-19 | 2000-06-19 | 低消費電力コンピュータシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000182810A JP2002007316A (ja) | 2000-06-19 | 2000-06-19 | 低消費電力コンピュータシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002007316A true JP2002007316A (ja) | 2002-01-11 |
Family
ID=18683500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182810A Withdrawn JP2002007316A (ja) | 2000-06-19 | 2000-06-19 | 低消費電力コンピュータシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002007316A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155631B2 (en) | 2002-02-19 | 2006-12-26 | Nec Electronics Corporation | Information processing unit with a clock control circuit having access to the system bus during system clock changes |
| WO2007046448A1 (ja) * | 2005-10-18 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| JP2007148977A (ja) * | 2005-11-30 | 2007-06-14 | Toshiba Corp | 入出力処理装置及び同入出力処理装置を有するコンピュータシステム |
| JP2008021040A (ja) * | 2006-07-11 | 2008-01-31 | Canon Inc | バスマスタ回路、バス制御方法、及びコンピュータプログラム |
| JP2009176294A (ja) * | 2007-12-27 | 2009-08-06 | Ricoh Co Ltd | 画像処理装置及びその省電力制御方法、半導体集積回路及びその省電力制御方法、並びに半導体装置 |
| US7594129B2 (en) | 2004-08-31 | 2009-09-22 | Canon Kabushiki Kaisha | Method and apparatus for reducing current flow in bus in nonoperating state |
| CN100561456C (zh) * | 2007-06-22 | 2009-11-18 | 中兴通讯股份有限公司 | 主备***及主备***间实现外部部件互连设备切换的方法 |
| JP2010257471A (ja) * | 2010-05-28 | 2010-11-11 | Toshiba Corp | 情報処理装置およびその制御方法 |
| JP2011028781A (ja) * | 2010-10-26 | 2011-02-10 | Toshiba Corp | 情報処理装置およびその制御方法 |
| JP2011028782A (ja) * | 2010-10-26 | 2011-02-10 | Toshiba Corp | 情報処理装置およびその制御方法 |
| JP2013045348A (ja) * | 2011-08-25 | 2013-03-04 | Renesas Electronics Corp | 半導体集積回路装置 |
-
2000
- 2000-06-19 JP JP2000182810A patent/JP2002007316A/ja not_active Withdrawn
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155631B2 (en) | 2002-02-19 | 2006-12-26 | Nec Electronics Corporation | Information processing unit with a clock control circuit having access to the system bus during system clock changes |
| US7594129B2 (en) | 2004-08-31 | 2009-09-22 | Canon Kabushiki Kaisha | Method and apparatus for reducing current flow in bus in nonoperating state |
| WO2007046448A1 (ja) * | 2005-10-18 | 2007-04-26 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| JP2007148977A (ja) * | 2005-11-30 | 2007-06-14 | Toshiba Corp | 入出力処理装置及び同入出力処理装置を有するコンピュータシステム |
| JP2008021040A (ja) * | 2006-07-11 | 2008-01-31 | Canon Inc | バスマスタ回路、バス制御方法、及びコンピュータプログラム |
| CN100561456C (zh) * | 2007-06-22 | 2009-11-18 | 中兴通讯股份有限公司 | 主备***及主备***间实现外部部件互连设备切换的方法 |
| JP2009176294A (ja) * | 2007-12-27 | 2009-08-06 | Ricoh Co Ltd | 画像処理装置及びその省電力制御方法、半導体集積回路及びその省電力制御方法、並びに半導体装置 |
| JP2010257471A (ja) * | 2010-05-28 | 2010-11-11 | Toshiba Corp | 情報処理装置およびその制御方法 |
| JP2011028781A (ja) * | 2010-10-26 | 2011-02-10 | Toshiba Corp | 情報処理装置およびその制御方法 |
| JP2011028782A (ja) * | 2010-10-26 | 2011-02-10 | Toshiba Corp | 情報処理装置およびその制御方法 |
| JP2013045348A (ja) * | 2011-08-25 | 2013-03-04 | Renesas Electronics Corp | 半導体集積回路装置 |
| US9003217B2 (en) | 2011-08-25 | 2015-04-07 | Renesas Electronics Corporation | Semiconductor integrated circuit apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100329344B1 (ko) | 전원관리장치및방법 | |
| US6820209B1 (en) | Power managed graphics controller | |
| US7174467B1 (en) | Message based power management in a multi-processor system | |
| JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
| US7051218B1 (en) | Message based power management | |
| US6092209A (en) | Method and apparatus for managing power consumption of peripheral devices of personal computers | |
| US5590341A (en) | Method and apparatus for reducing power consumption in a computer system using ready delay | |
| US6363439B1 (en) | System and method for point-to-point serial communication between a system interface device and a bus interface device in a computer system | |
| JP3633998B2 (ja) | コンピュータシステム | |
| JP2838375B2 (ja) | Ｓｃｓｉディスクドライブパワーダウン装置 | |
| US7529955B2 (en) | Dynamic bus parking | |
| US20070038829A1 (en) | Wait aware memory arbiter | |
| US7065663B2 (en) | Methods and apparatus to control power state transitions | |
| JP2013117981A (ja) | インテリジェント・パワー・マネジメントを提供するための方法および装置 | |
| EP0706110A2 (en) | System and method for enabling and disabling a peripheral clock signal generator | |
| JP2002215597A (ja) | マルチプロセッサ装置 | |
| US5768604A (en) | Power saving computer system and method with power saving state inhibiting | |
| JP2002007316A (ja) | 低消費電力コンピュータシステム | |
| US6240522B1 (en) | Clock run controller | |
| EP1383032A2 (en) | Method and apparatus for the conditional enablement of PCI power management | |
| CN116225995B (zh) | 一种总线***及芯片 | |
| JP3568592B2 (ja) | 周辺バスクロック信号を制御するためのコンピュータシステムおよびその方法 | |
| US6205507B1 (en) | Memory coherency in a processor-to-bus cycle in a multi-processor system | |
| JP2006511897A (ja) | アドレスバス出力制御用の装置及び方法 | |
| JP2003122335A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050124 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050314 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070118 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070904 |