JP4761872B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP4761872B2 JP4761872B2 JP2005222698A JP2005222698A JP4761872B2 JP 4761872 B2 JP4761872 B2 JP 4761872B2 JP 2005222698 A JP2005222698 A JP 2005222698A JP 2005222698 A JP2005222698 A JP 2005222698A JP 4761872 B2 JP4761872 B2 JP 4761872B2
- Authority
- JP
- Japan
- Prior art keywords
- word line
- potential
- selected word
- memory cell
- unselected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
- G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Description
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記選択ワード線を除いた複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に第1の電位を供給すると同時に、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給し、
その後、前記第1の非選択ワード線及び前記第2の非選択ワード線をフローティングとし且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給したまま、前記選択ワード線に第2の電位(前記第1の電位<前記第2の電位)を供給することを特徴とする。
選択ワード線に対してソース線側に少なくとも2本以上離れて存在する非選択ワード線WL6に電位V1を供給し、且つ選択ワード線WL2に対してソース線側のワード線であり、選択ワード線WL2とV1電位を供給する非選択ワード線WL6の間にある非選択ワード線WL3〜WL5の電位をフローティングとしが、これに限定されるわけではない。本実施形態のバイアス関係は、一例であり、フローティングとする非選択ワード線、電位V1を供給する非選択ワード線の位置および本数は、本実施例に係る発明の開示の範囲内で任意に変更できる。電位V1を供給する非選択ワード線の位置を変更した場合は、当該V1を供給する非選択ワード線と選択ワード線との間にある非選択ワード線をフローティングにすればよい。なお、本実施例の駆動方法は、EASB2方式の変形であるので、如何なる場合であっても、電位V1を供給する非選択ワード線に対してソース線側にある非選択ワード線には、Vpassが供給されるのは言うまでもない。
において、Vpass以下の電位である電位V4を供給するようにしてもよい。この場合、非選択ワード線WL7からWL4に向かってワード線電位が徐々に低くなり、WL6に電位V4を供給することで、その制御性が高くなり、GIDLが抑制できることになる。
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記選択ワード線を除いた複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に第1の電位を供給すると同時に、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給し、
その後、前記第1の非選択ワード線に第3の電位を、前記第2の非選択ワード線に第4の電位(第4の電位、第3の電位≦第1の電位)を供給し且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給したまま、前記選択ワード線に書き込み電位である第2の電位(前記第1の電位<前記第2の電位)を供給することを特徴とする。
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、
前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記選択ワード線を除いた複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、前記選択ワード線に対して前記ソース線側にある1つの第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、
その後、前記第1の非選択ワード線及び前記第2の非選択ワード線をフローティングとし、
前記第3の非選択ワード線に前記第2の電位を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給し、
前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することを特徴とする不揮発性半導体記憶装置。
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、
前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記選択ワード線を除いた複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、前記選択ワード線に対して前記ソース線側にある1つの第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、
その後、前記第1の非選択ワード線に第4の電位(第4の電位≦第1の電位)を供給し前記第3の非選択ワード線に前記第2の電位を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に
前記第1の電位を供給し、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することを特徴としている。
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記選択ワード線を除いた複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、
前記選択ワード線に対して前記ソース線側にある1つの第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、
その後、前記第1の非選択ワード線に第4の電位を、前記第2の非選択ワード線に第5の電位(第4の電位、第5の電位≦第1の電位)を供給し、前記第3の非選択ワード線に前記第2の電位を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給し、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することを特徴としている。
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、
前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記選択ワード線を除いた複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線をフローティングとし、前記選択ワード線に対して前記ソース線側にある1つの第2の非選択ワード線及び前記第2の非選択ワード線に対してビット線側にある第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、
その後、前記第1の非選択ワード線をフローティングとし、前記第2の非選択ワード線に前記第2の電位を供給し、前記第3の非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給し、且つ前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することを特徴としている。
電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、
前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記選択ワード線を除いた複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線をフローティングとし、前記選択ワード線に対して前記ソース線側にある1つの第2の非選択ワード線及び前記第2の非選択ワード線に対してビット線側にある第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、
その後、前記第1の非選択ワード線をフローティングとし、前記第2の非選択ワード線に前記第2の電位を供給し、前記第3の非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給し、前記第3の非選択ワード線のビット線側にある第4の非選択ワード線に第4の電位(第4の電位≦第1の電位)を供給し、且つ前記第4の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することを特徴としている。
前記選択メモリセルにデータを書き込むとき、前記第5の非選択ワード線はフローティングとするようにしてもよい。
2 メモリセルアレイ
3 ブロックデコーダ
4 センスアンプ
5 周辺回路
6 パッド部
Claims (5)
- 電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記複数のメモリセルのうち前記選択メモリセル以外の 複数の非選択メモリセルの制御ゲートに接続された複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に前記非選択メモリセルをオンするチャネル電位を与える第1の電位を供給すると同時に、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、前記選択ワード線との容量カップリングによって前記第1の非選択ワード線及び 第2の非選択ワード線の電位を上昇させ、且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給し、
その後、前記第1の非選択ワード線及び前記第2の非選択ワード線をフローティングとし且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給したまま、前記選択ワード線に第2の電位(前記第1の電位<前記第2の電位)を供給することにより、前記選択ワード線との容量カップリングによって 前記第1の非選択ワード線及び第2の非選択ワード線の電位を上昇させることを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記複数のメモリセルのうち前記選択メモリセル以外の 複数の非選択メモリセルの制御ゲートに接続された複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に前記非選択メモリセルをオンするチャネル電位を与える第1の電位を供給すると同時に、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、前記選択ワード線との容量カップリングによって前記第1の非選択ワード線及び 第2の非選択ワード線の電位を上昇させ、且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給し、
その後、前記第1の非選択ワード線に第3の電位を、前記第2の非選択ワード線に第4の電位(第4の電位、第3の電位≦第1の電位)を供給し且つ前記第1の非選択ワード線及び前記第2の非選択ワード線以外の前記非選択ワード線に前記第1の電位を供給したまま、前記選択ワード線に書き込み電位である第2の電位(前記第1の電位<前記第2の電位)を供給することを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、
前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記複数のメモリセルのうち前記選択メモリセル以 外の複数の非選択メモリセルの制御ゲートに接続された複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に前記非選択メモリセルをオンするチャネル電位を与える第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、前 記選択ワード線との容量カップリングによって前記第1の非選択ワード線及び第2の非選 択ワード線の電位を上昇させ、前記選択ワード線に対して前記ソース線側にある1つの第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、前記選択ワード線との容量カップリングによ って前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワー ド線の電位を上昇させ、
その後、前記第1の非選択ワード線及び前記第2の非選択ワード線をフローティングとし、
前記第3の非選択ワード線に前記第2の電位を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給し、
前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することによって前記第1の非選択ワード線、第2の非選択ワード線、 及び前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワー ド線の電位を上昇させることを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、
前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記複数のメモリセルのうち前記選択メモリセル以 外の複数の非選択メモリセルの制御ゲートに接続された複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に前記非選択メモリセルをオンするチャネル電位を与える第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、前 記選択ワード線との容量カップリングによって前記第1の非選択ワード線及び第2の非選 択ワード線の電位を上昇させ、前記選択ワード線に対して前記ソース線側にある1つの第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、前記選択ワード線との容量カップリングによ って前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワー ド線の電位を上昇させ、
その後、前記第1の非選択ワード線に第4の電位(第4の電位≦第1の電位)を供給し前記第3の非選択ワード線に前記第2の電位を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に
前記第1の電位を供給し、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することによって前記選択ワード線との容量 カップリングによって前記第2の非選択ワード線と前記第3の非選択ワード線との間にあ る前記非選択ワード線の電位を上昇させることを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリセルが直列に接続されたメモリセルユニットを複数有するメモリセルアレイと、
前記複数のメモリセルの制御ゲートにそれぞれ接続された複数のワード線であって、前記複数のメモリセルのうちデータを書き込む対象となる選択メモリセルの制御ゲートに接続された1つの選択ワード線、及び前記複数のメモリセルのうち前記選択メモリセル以外の 複数の非選択メモリセルの制御ゲートに接続された複数の非選択ワード線を含む複数のワード線と、
前記メモリセルユニットの一端に接続されたビット線と、
前記メモリセルユニットの他端に接続されたソース線と、
を有する不揮発性半導体記憶装置であって、
前記選択メモリセルにデータを書き込むとき、
前記選択ワード線に前記非選択メモリセルをオンするチャネル電位を与える第1の電位を供給し、前記選択ワード線の前記ビット線側に隣接する第1の非選択ワード線及び前記選択ワード線の前記ソース線側に隣接する第2の非選択ワード線をフローティングとし、前 記選択ワード線との容量カップリングによって前記第1の非選択ワード線及び第2の非選 択ワード線の電位を上昇させ、
前記選択ワード線に対して前記ソース線側にある1つの第3の非選択ワード線に第2の電位(前記第2の電位<前記第1の電位)を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給すると同時に、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとし、前記選択ワード線との容量カップリングによって前記第2の非選択ワード線 と前記第3の非選択ワード線との間にある前記非選択ワード線の電位を上昇させ、
その後、前記第1の非選択ワード線に第4の電位を、前記第2の非選択ワード線に第5の電位(第4の電位、第5の電位≦第1の電位)を供給し、前記第3の非選択ワード線に前記第2の電位を供給し、且つ前記第3の非選択ワード線に対して前記ソース線側にある前記非選択ワード線及び前記第1の非選択ワード線に対して前記ビット線側にある前記非選択ワード線に前記第1の電位を供給し、前記第2の非選択ワード線と前記第3の非選択ワード線との間にある前記非選択ワード線をフローティングとしたまま、前記選択ワード線に第3の電位(前記第1の電位<前記第3の電位)を供給することによって前記選択ワー ド線との容量カップリングによって前記第2の非選択ワード線と前記第3の非選択ワード 線との間にある前記非選択ワード線の電位を上昇させることを特徴とする不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222698A JP4761872B2 (ja) | 2005-08-01 | 2005-08-01 | 不揮発性半導体記憶装置 |
US11/495,463 US7379335B2 (en) | 2005-08-01 | 2006-07-31 | Nonvolatile semiconductor memory device and a method for programming NAND type flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005222698A JP4761872B2 (ja) | 2005-08-01 | 2005-08-01 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007042165A JP2007042165A (ja) | 2007-02-15 |
JP4761872B2 true JP4761872B2 (ja) | 2011-08-31 |
Family
ID=37694105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005222698A Active JP4761872B2 (ja) | 2005-08-01 | 2005-08-01 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7379335B2 (ja) |
JP (1) | JP4761872B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7583542B2 (en) * | 2006-03-28 | 2009-09-01 | Freescale Semiconductor Inc. | Memory with charge storage locations |
WO2008136826A1 (en) | 2007-05-04 | 2008-11-13 | Micron Technology, Inc. | Word line voltage boost system and method for non-volatile memory devices and memory devices and processor-based system using same |
KR101569894B1 (ko) | 2008-11-12 | 2015-11-17 | 삼성전자주식회사 | 불 휘발성 메모리 장치의 프로그램 방법 |
KR101552211B1 (ko) | 2009-03-25 | 2015-09-10 | 삼성전자주식회사 | 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템 |
JP2011014817A (ja) * | 2009-07-06 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5284909B2 (ja) * | 2009-08-26 | 2013-09-11 | 力晶科技股▲ふん▼有限公司 | Nand型フラッシュメモリとその消去方法 |
JP2011060377A (ja) * | 2009-09-10 | 2011-03-24 | Toshiba Corp | 半導体記憶装置及びその書き込み制御方法 |
KR101682666B1 (ko) * | 2010-08-11 | 2016-12-07 | 삼성전자주식회사 | 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템 |
KR101849176B1 (ko) * | 2012-01-06 | 2018-04-17 | 삼성전자주식회사 | 2-트랜지스터 플래시 메모리 및 2-트랜지스터 플래시 메모리의 프로그램 방법 |
US8792283B2 (en) * | 2012-06-21 | 2014-07-29 | Intel Corporation | Extended select gate lifetime |
KR20150033129A (ko) | 2013-09-23 | 2015-04-01 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
KR20150042041A (ko) | 2013-10-10 | 2015-04-20 | 에스케이하이닉스 주식회사 | 전압발생기, 집적회로 및 전압 발생 방법 |
KR102396116B1 (ko) * | 2015-09-25 | 2022-05-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
US10269435B1 (en) * | 2017-11-16 | 2019-04-23 | Sandisk Technologies Llc | Reducing program disturb by modifying word line voltages at interface in two-tier stack after program-verify |
KR20220104518A (ko) * | 2021-01-18 | 2022-07-26 | 에스케이하이닉스 주식회사 | 메모리 장치 및 이의 동작 방법 |
WO2022256956A1 (en) * | 2021-06-07 | 2022-12-15 | Yangtze Memory Technologies Co., Ltd. | Methods of reducing program disturb by array source coupling in 3d nand memory devices |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190800A (ja) * | 1995-01-10 | 1996-07-23 | Hitachi Ltd | 不揮発性記憶装置 |
KR100252476B1 (ko) * | 1997-05-19 | 2000-04-15 | 윤종용 | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 |
JP2000049245A (ja) | 1998-07-31 | 2000-02-18 | Sony Corp | 不揮発性半導体メモリセル、及び不揮発性半導体メモリセルにおけるデータ書き込み制御方法 |
JP2000090679A (ja) | 1998-09-14 | 2000-03-31 | Sony Corp | 不揮発性半導体記憶装置 |
JP2000149577A (ja) | 1998-11-10 | 2000-05-30 | Sony Corp | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
JP2000228097A (ja) | 1999-02-05 | 2000-08-15 | Sony Corp | 不揮発性半導体記憶装置およびそのデータ書き込み方法 |
JP2001101880A (ja) | 1999-09-30 | 2001-04-13 | Sony Corp | 不揮発性半導体記憶装置の書き込み方法 |
JP3908432B2 (ja) * | 2000-02-17 | 2007-04-25 | 株式会社東芝 | 不揮発性半導体記憶装置及びその書き込み方法 |
JP4157269B2 (ja) * | 2000-06-09 | 2008-10-01 | 株式会社東芝 | 半導体記憶装置 |
JP3957985B2 (ja) * | 2001-03-06 | 2007-08-15 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2004241558A (ja) * | 2003-02-05 | 2004-08-26 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法、半導体集積回路及び不揮発性半導体記憶装置システム |
JP2005039016A (ja) * | 2003-07-18 | 2005-02-10 | Toshiba Corp | 不揮発性半導体記憶装置、電子カード及び電子装置 |
US7099193B2 (en) | 2003-09-08 | 2006-08-29 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device, electronic card and electronic apparatus |
US6977842B2 (en) * | 2003-09-16 | 2005-12-20 | Micron Technology, Inc. | Boosted substrate/tub programming for flash memories |
JP4157065B2 (ja) * | 2004-03-29 | 2008-09-24 | 株式会社東芝 | 半導体記憶装置 |
JP4417813B2 (ja) | 2004-10-01 | 2010-02-17 | 株式会社東芝 | 半導体記憶装置及びメモリカード |
-
2005
- 2005-08-01 JP JP2005222698A patent/JP4761872B2/ja active Active
-
2006
- 2006-07-31 US US11/495,463 patent/US7379335B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007042165A (ja) | 2007-02-15 |
US7379335B2 (en) | 2008-05-27 |
US20070025152A1 (en) | 2007-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4761872B2 (ja) | 不揮発性半導体記憶装置 | |
JP4907925B2 (ja) | 不揮発性半導体記憶装置 | |
JP4398750B2 (ja) | Nand型フラッシュメモリ | |
JP5420567B2 (ja) | 複数セル基板を有するnandフラッシュメモリ | |
US6330189B1 (en) | Nonvolatile semiconductor memory device | |
US7843733B2 (en) | Flash memory devices having three dimensional stack structures and methods of driving same | |
KR101371983B1 (ko) | 플래시 메모리 프로그램 금지 스킴 | |
JP4828901B2 (ja) | 半導体集積回路装置 | |
US20160314833A1 (en) | Partial/full array/block erase for 2d/3d hierarchical nand | |
WO2014107796A1 (en) | Nonvolatile memory with split substrate select gates and heirarchical bitline configuration | |
US20070076487A1 (en) | Semiconductor integrated circuit device | |
US7672169B2 (en) | Nonvolatile semiconductor memory and driving method thereof | |
JP2007066440A (ja) | 不揮発性半導体記憶装置 | |
US10026484B2 (en) | High-speed readable semiconductor storage device | |
JP2007305204A (ja) | 不揮発性半導体記憶装置 | |
US20130051147A1 (en) | Nonvolatile semiconductor memory device | |
US20070076494A1 (en) | Semiconductor integrated circuit device | |
TW202101464A (zh) | 快閃記憶體及其操作方法 | |
JP2008300019A (ja) | 不揮発性半導体記憶装置 | |
US8605509B2 (en) | Data line management in a memory device | |
JP2007226897A (ja) | 半導体集積回路装置 | |
JP7297977B1 (ja) | フラッシュメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050926 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4761872 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |