JP4729881B2 - 薄膜半導体装置の製造方法および薄膜半導体装置 - Google Patents
薄膜半導体装置の製造方法および薄膜半導体装置 Download PDFInfo
- Publication number
- JP4729881B2 JP4729881B2 JP2004227470A JP2004227470A JP4729881B2 JP 4729881 B2 JP4729881 B2 JP 4729881B2 JP 2004227470 A JP2004227470 A JP 2004227470A JP 2004227470 A JP2004227470 A JP 2004227470A JP 4729881 B2 JP4729881 B2 JP 4729881B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- insulating film
- interlayer insulating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 137
- 239000004065 semiconductor Substances 0.000 title claims description 92
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000010408 film Substances 0.000 claims description 226
- 238000000034 method Methods 0.000 claims description 75
- 239000011229 interlayer Substances 0.000 claims description 70
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 35
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 32
- 230000008569 process Effects 0.000 claims description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 229910052760 oxygen Inorganic materials 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000001257 hydrogen Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- 239000012298 atmosphere Substances 0.000 claims description 16
- 239000010410 layer Substances 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- 238000010438 heat treatment Methods 0.000 claims description 11
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 9
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 description 67
- 239000007789 gas Substances 0.000 description 21
- 229910008051 Si-OH Inorganic materials 0.000 description 13
- 229910006358 Si—OH Inorganic materials 0.000 description 13
- 230000007547 defect Effects 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 12
- 239000012535 impurity Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 9
- 230000001133 acceleration Effects 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000000926 separation method Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000004913 activation Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 230000005611 electricity Effects 0.000 description 5
- 238000005984 hydrogenation reaction Methods 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 239000012299 nitrogen atmosphere Substances 0.000 description 5
- 239000001272 nitrous oxide Substances 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910000077 silane Inorganic materials 0.000 description 3
- 238000004566 IR spectroscopy Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 238000001157 Fourier transform infrared spectrum Methods 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910007264 Si2H6 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004286 SiNxOy Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000000862 absorption spectrum Methods 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005090 crystal field Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
- HGCGQDMQKGRJNO-UHFFFAOYSA-N xenon monochloride Chemical compound [Xe]Cl HGCGQDMQKGRJNO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は薄膜半導体装置の製造方法および薄膜半導体装置に関し、特にはフラットパネルディルプレイにおける表示用駆動パネルの製造に適する薄膜半導体装置の製造方法および薄膜半導体装置に関する。
液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイには、画素電極の駆動用素子として薄膜トランジスタ（ＴＦＴ：thin film transistor）が設けられている。このうち、半導体薄膜として多結晶シリコン（poly-Ｓｉ）を用いたpoly-Ｓｉ・ＴＦＴは、駆動回路を形成できること、高機能な回路をパネルに内蔵することによりいわゆるシステム−オン−グラス化が可能になることなどの理由から注目されている。ところで、石英基板上ではなく、低コストのガラス基板上へのpoly-Ｓｉ・ＴＦＴの形成を実現するために、製造プロセスの温度を６００℃以下に抑えた、いわゆる低温poly-Ｓｉプロセスの開発が行われてきた。
低温poly-Ｓｉプロセスによるpoly-Ｓｉ・ＴＦＴの製造においては、ガラスなどの絶縁基板上に、プラズマＣＶＤ法によって非晶質シリコン（ａ−Ｓｉ）を半導体薄膜として成膜し、この膜にエキシマレーザーなどの強光を照射してアニール（レーザーアニール）処理することにより多結晶化する方法が用いられている。しかしながら、このようにして得られるpoly-Ｓｉは、結晶粒界や結晶粒内にシリコンの未結合手（ダングリングボンド）を一因とする欠陥準位を多数含むため、欠陥準位にトラップされた電荷により結晶内部を走行する電子、ホール等のキャリアに対して粒界ポテンシャル障壁が形成されることはよく知られている。このポテンシャル障壁が高い場合はキャリア移動度が低くなり、その結果高性能なＴＦＴを形成することができない。
このようなＴＦＴの性能劣化を防止するため、このダングリングボンドに水素などを結合させて終端化させ、欠陥準位を減少させる、いわゆる水素化アニールは従来からよく知られていた。水素化アニールとしては、多結晶シリコン膜上に酸化シリコン膜、窒化シリコン膜等を堆積させ、熱アニールすることで酸化シリコンや窒化シリコン膜中の水素を多結晶シリコン中に拡散させる方法や、水素プラズマ中に基板をさらすことにより水素化させる方法が知られている。しかしながらこのような方法で膜中に導入した水素の内、ダングリングボンドの終端化に寄与している水素原子はごく一部に過ぎず、多くのダングリングボンドは終端化されずに残る。またＳｉ−Ｈ結合エネルギーも約３．０ｅＶ程度であり４００〜５００℃の熱アニールで水素結合は失われてしまう。
そこで、水分雰囲気下での熱処理（水蒸気アニール）を行うことによりダングリングボンドに酸素を結合させ、欠陥準位を低下させる工程が提案されている。Ｓｉ−Ｏ結合の結合エネルギーは約４．７ｅＶとＳｉ−Ｈ結合に比較し高いので、より高温のプロセスやホットキャリアに対しても安定なのである。また特に、水蒸気アニールは、バッチ処理が可能であるため酸素プラズマ法と比較して量産に適し、また酸素アニール法と比較して酸化レートが大きいと言った利点もある。
このような水蒸気アニールを適用したＴＦＴの製造は、次のように行われる。先ず、多結晶化させた半導体薄膜を覆う状態で酸化シリコン膜を形成する。次に、水蒸気アニールを行うことにより、ＴＦＴを構成する半導体薄膜のダングリングボンドに酸素を結合させ当該ダングリングボンドを終端させる。その後、酸化シリコン膜および半導体薄膜をパターニングして素子分離を行い、これらのパターンを覆う状態でゲート絶縁膜を形成し、さらにゲート電極を形成する。このような製造手順において形成されたＴＦＴにおいては、水蒸気アニールにさらされた酸化シリコン膜もゲート絶縁膜の一部として用いられる（以上、下記特許文献１，２参照）。
さらに、低温プロセスで形成した酸化シリコン膜は膜密度が疎であり、膜を構成する原子がダングリングボンドを持つ状態で存在し易く、これが膜中電荷となることがある。また、酸化シリコン膜、窒化シリコン膜などでは、未反応のＳｉが膜中に残留するため、これが固定電荷となる場合もある。さらに素子形成中、あるいは素子形成後に突発的に発生する静電気放電に起因するダメージが膜中に入り易く、これがやはり固定電荷として絶縁膜中に残留し易い。ＴＦＴのゲート絶縁膜や層間絶縁膜中に固定電荷が残留しているとＴＦＴのしきい値電圧（Ｖｔｈ）のシフトを引き起こし、これがＴＦＴのリーク電流の増大を招くため画素ＴＦＴに置いては輝点不良、周辺駆動回路用のＴＦＴにおいては回路動作不良となって現れる。最悪の場合は、静電気放電により絶縁破壊が起きることで、例えば入力端子間での絶縁不良などを引き起こす、という問題点があった。液晶ディスプレイ、有機ＥＬディスプレイ等では絶縁体であるガラス基板上に素子を形成することから、Ｓｉウェハ上に素子を形成する半導体素子に比較して静電気を帯び易いことに加えて上述したような絶縁膜の耐静電気特性が弱いことから、静電気起因の不良が多発するという問題点もあった。
そこで、以上を防止するために、半導体薄膜上に酸化シリコン膜を成膜した後、水蒸気アニールを加圧雰囲気で行うことにより、プラズマＣＶＤ法のような緻密化を図る方法が提案されている（以上、下記特許文献３参照）。
しかしながら、上述したような水蒸気アニールを行う製造方法を適用して形成された薄膜トランジスタは、半導体薄膜中におけるキャリア移動度は確保されるものの、特にｎチャネルＴＦＴは、しきい値電圧（Ｖｔｈ）が異常にマイナス方向にシフトする現象があり、問題となっていた。
また同様に、従来の水素化アニールと同様のタイミングで水蒸気アニールを行った場合であっても、しきい値電圧（Ｖｔｈ）の異常シフトが発生している。つまり、図１４に示すように、基板１０１上にＴＦＴ１０２を形成した後、酸化シリコン膜１０３とその上部の窒化シリコン膜１０４とからなる層間絶縁膜１０５を形成し、その後、水分雰囲気Ｈでの水蒸気アニールを施した場合であっても、上述と同様にｎチャネルＴＦＴにおいて、しきい値電圧（Ｖｔｈ）が異常にマイナス方向にシフトする現象が発生するのである。
図１５（１）には、このような手順で水蒸気アニールを行った場合のＴＦＴのＶｇｓ（ゲート電圧）−Ｉｄｓ（ドレイン電流）曲線を示す。また、図１５（２）には、比較として、正常に機能するｎチャンネルＴＦＴにおけるＶｇｓ−Ｉｄｓ曲線を示す。これらの図を比較し、上述した手順で水蒸気アニールを施したｎチャンネルＴＦＴにおいては、しきい値電圧（Ｖｔｈ）が異常にシフトしていることが確認される。
またさらに、低温プロセスによる薄膜半導体装置の製造においては、薄膜トランジスタを覆う層間絶縁膜も低温で成膜する必要があるが、上述したように低温プロセスで成膜した層間絶縁膜は膜密度が疎である。このため、上述したように、層間絶縁膜中に固定電荷が残留して様々な不良を引き起こし、薄膜半導体装置の信頼性を低下させる要因となっていた。
そこで本発明は、導電型によらずにＴＦＴのしきい値電圧を確保できる薄膜トランジスタを備えた信頼性の高い薄膜半導体装置の製造方法および薄膜半導体装置を提供することを目的とする。
このような目的を達成するための本発明の薄膜トランジスタの製造方法は、次の手順を
有することを特徴としている。先ず第１工程では、基板上に半導体薄膜を設け、半導体薄
膜上にゲート絶縁膜を設け、ゲート絶縁膜上にゲート電極を設け、ゲート絶縁膜をゲート
電極をマスクにパターニングして薄膜トランジスタを形成する。次に第２工程では、薄膜
トランジスタを覆う状態で、少なくとも最下層を構成する膜中に水酸基（−ＯＨ基）が含
有されない層間絶縁膜をマグネトロンスパッタ法により基板上に形成する。その後第３工
程では、水分雰囲気中において熱処理を行うことにより半導体薄膜のダングリングボンド
に酸素を結合させると共に、前記層間絶縁膜を緻密化する。
有することを特徴としている。先ず第１工程では、基板上に半導体薄膜を設け、半導体薄
膜上にゲート絶縁膜を設け、ゲート絶縁膜上にゲート電極を設け、ゲート絶縁膜をゲート
電極をマスクにパターニングして薄膜トランジスタを形成する。次に第２工程では、薄膜
トランジスタを覆う状態で、少なくとも最下層を構成する膜中に水酸基（−ＯＨ基）が含
有されない層間絶縁膜をマグネトロンスパッタ法により基板上に形成する。その後第３工
程では、水分雰囲気中において熱処理を行うことにより半導体薄膜のダングリングボンド
に酸素を結合させると共に、前記層間絶縁膜を緻密化する。
このような製造方法によれば、薄膜トランジスタ（ＴＦＴ）を覆う状態で、最下層の膜中に−ＯＨ基が含有されない層間絶縁膜が形成される。このため、次に水分雰囲気中での熱処理（水蒸気アニール）においては、薄膜トランジスタに対して層間絶縁膜中の−ＯＨ基の影響を及ぼすことなく、薄膜トランジスタを構成する半導体薄膜のダングリングボンドに酸素が結合されて、ダングリングボンドが酸素または水素で終端される。しかも、層間絶縁膜に対しても水蒸気アニールが施されるため、層間絶縁膜の緻密化が図られる。
ここで、図１には、水蒸気アニール後においての、ＴＦＴを覆う絶縁膜（酸化シリコン膜）中におけるＳｉ−ＯＨ結合濃度と、ｎチャンネルＴＦＴのしきい値電圧（Ｖｔｈ）との関係を示す。また、図２には、ｎチャネルＴＦＴの伝達特性（ゲート電圧−ドレイン電流特性）を、ゲート絶縁膜（酸化シリコン膜）中におけるＳｉ−ＯＨ結合濃度毎に測定した図を示す。尚、Ｓｉ−ＯＨ結合濃度は、薄膜トランジスタの製造工程と同時に同一のチャンバで、Ｓｉウェハ上に成膜した酸化シリコンに対して水蒸気アニールを施した各サンプルについて、フーリエ赤外分光法を用いて測定した。
図１から明らかなように、Ｓｉ−ＯＨ結合濃度とｎチャンネルＴＦＴのＶｔｈはほぼ直線関係にある。すなわち、Ｓｉ−ＯＨ結合濃度が高いほどＶｔｈはマイナス方向にシフトしていることが確認された。これは、図２からも明らかである。
このため、上述した本発明の製造方法のように、薄膜トランジスタ（ＴＦＴ）を覆う状態で、少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜を形成することで、その後に、安定的に確実にダングリングボンドを酸素（一部水素）で終端させるための水蒸気アニールを行った場合であっても、ｎチャンネルにおいてもＶｔｈがマイナス側にシフトすることのない薄膜トランジスタが得られることがわかる。
尚、図１および図２を用いて説明したようなＳｉ−ＯＨ結合濃度に依存したＶｔｈシフトは、ｐチャネルの薄膜トランジスタでは観察されない。このため、このようなｎチャンネルＴＦＴのＶｔｈのシフトは、水蒸気アニールの膜中固定電荷への影響というようなモデルでは現象を説明できない。
ｎチャネルのＴＦＴ素子のみにＶｔｈの大きなマイナスシフトが観察される理由については以下のように考えられる。シリコン中の水素原子の振る舞いについては例えばＰｈｙｓｉｃａｌ Ｒｅｖｉｅｗ Ｂ，Ｖｏｌｕｍｅ４１，（１９９０）、ｐ．１２３５４等に示すように、シリコン中の結晶場下でＰ−Ｈ誘導体がＰ-Ｈ→Ｐ+＋Ｈ-…（１）のように解離して安定なＨ-イオンが発生し、これが電場の存在によりシリコン中を移動することが報告されている。一方、Ｓｉ−ＯＨ結合は単独では水素原子が結合する相手がいないため、ＯＨ結合から水素を完全に解離させるには１０００℃以上の高温でアニールする必要があるが、Ｈが結合する相手としてｎチャネルの薄膜トランジスタにおいてはソース/ドレイン中にＰ原子が存在するため、容易にＰ−Ｈ誘導体を作り得る。一旦Ｐ−Ｈ結合ができるとシリコン中で上記（１）式に従いＨ-イオンが発生し、これが薄膜トランジスタのドレイン電界でチャネル中に移動するため負電荷がチャネル中に蓄積し、この結果、Ｖｔｈがマイナス方向にシフトするためと考えられる。一方、ｐチャネルの薄膜トランジスタではソース／ドレイン中に含まれる不純物原子は硼素（Ｂ）で、Ｈと安定的に結合するＶ族の元素（例えばＰ）が存在しない（しても少ない）ため、Ｖｔｈシフトへの影響は殆どないのである。
そして、本発明の薄膜半導体装置は、基板上の半導体薄膜と、半導体薄膜上のゲート絶
縁膜と、ゲート絶縁膜上のゲート電極とを有する薄膜トランジスタと、この薄膜トランジ
スタを覆う状態でマグネトロンスパッタ法により基板上に設けられ、少なくとも最下層を
構成する膜中に水酸基が含有されない層間絶縁膜とを備えている。ゲート絶縁膜は、ゲー
ト電極をマスクにパターニングされている。水分雰囲気中における熱処理によって半導体
薄膜のダングリングボンドに酸素または水素を結合させると共に、層間絶縁膜は緻密化さ
れる。
縁膜と、ゲート絶縁膜上のゲート電極とを有する薄膜トランジスタと、この薄膜トランジ
スタを覆う状態でマグネトロンスパッタ法により基板上に設けられ、少なくとも最下層を
構成する膜中に水酸基が含有されない層間絶縁膜とを備えている。ゲート絶縁膜は、ゲー
ト電極をマスクにパターニングされている。水分雰囲気中における熱処理によって半導体
薄膜のダングリングボンドに酸素または水素を結合させると共に、層間絶縁膜は緻密化さ
れる。
以上説明したように、本発明の薄膜半導体装置の製造方法によれば、水分雰囲気下の熱処理を行った場合であっても、ｎチャンネルの薄膜トランジスタのＶｔｈが異常シフトを起こすことがなく、導電型によらずに安定したＶｔｈの薄膜トランジスタを得ることが可能であり、しかもこの薄膜トランジスタを覆う層間絶縁膜の緻密化を図ることができるため、層間絶縁膜の耐性電気特性を向上させ静電気起因の不良を防止することができる。この結果、薄膜半導体装置の信頼性の向上を図ることが可能になる。
また、本発明の第１の薄膜半導体装置によれば、薄膜トランジスタを覆う層間絶縁膜の少なくとも最下層を窒化シリコン膜で構成したことにより、ｎチャンネルＴＦＴのしきい値（Ｖｔｈ）を安定化させ信頼性の向上を図ることができる。
そして、本発明の第２の薄膜半導体装置によれば、薄膜トランジスタを覆う層間絶縁膜が水分雰囲気中における熱処理によって緻密化された層間絶縁膜によって薄膜トランジスタを覆う構成としたことにより、層間絶縁膜中の固定電荷の影響による不具合の発生が防止され、信頼性の向上を図ることができる。
以下、本発明の実施の形態を、図面に基づいて詳細に説明する。尚、ここでは、製造方法に関する各実施形態を説明するのに先立ち、各実施形態で用いる処理装置の構成を説明し、その後、各実施形態１〜４を説明する。
＜処理装置＞
図３は、下記実施形態において使用される処理装置の一例を示す構成図である。この図に示す処理装置１は、気密にシールされた圧力容器２と、圧力容器２内で気密にシールされた処理室３と、処理室３を加熱するヒータ４と、圧力容器２に接続された昇圧ライン５および減圧ライン６と、処理室３に接続されたガス供給ライン７及び排気ライン８とから構成されている。
図３は、下記実施形態において使用される処理装置の一例を示す構成図である。この図に示す処理装置１は、気密にシールされた圧力容器２と、圧力容器２内で気密にシールされた処理室３と、処理室３を加熱するヒータ４と、圧力容器２に接続された昇圧ライン５および減圧ライン６と、処理室３に接続されたガス供給ライン７及び排気ライン８とから構成されている。
処理室３は内壁が石英で構成された石英管であり、金属の混入を防ぐ構成となっている。この処理室３内には、ガラス基板やシリコン基板などの被処理基板（図示省略）を複数枚搭載可能なステージ３ａが配置され、被処理基板をバッチ処理できる構成となっている。
ヒータ４は処理室３の外周を囲むように設けられ、処理室３内を３００〜７００℃に維持できるようになっている。
昇圧ライン５は空気（Ａｉｒ）供給源に接続され、減圧弁ＲＶ、フローメータＦＭ、バルブＶを有し、バルブＶの開閉により圧力容器２に空気（Ａｉｒ）を導入する。一方、減圧ライン６は減圧弁Ｖを備え、圧力容器２内を排気し減圧できるようになっている。
ガス供給ライン７は、処理室３側を下流とした場合の上流部において、窒素ガス（Ｎ2）等の不活性ガス供給ライン７ａ、水供給ライン７ｂ、さらにここでの図示を省略した処理ガス（酸素または亜酸化窒素等）を供給するための処理ガス供給ラインに分枝している。また、このガス供給ライン７には、処理室３内に処理ガスを放出する下流部に、処理ガスを処理室３内と同等の温度に加熱するヒータ７ｃが設けられている。
そして、不活性ガス供給ライン７ａは、窒素（Ｎ2）等の不活性ガスの供給源、減圧弁ＲＶ、フローメータＦＭ、バルブＶを有し、バルブＶの開閉により処理室３内に不活性ガスを供給し、処理室３を所定の処理ガス雰囲気にするとともに処理室３を０．１〜５ＭＰａまで昇圧できるようになっている。水供給ライン７ｂは、ポンプＰおよびバルブＶを有し、水源から水をくみ上げてバルブＶの開閉によりヒータ７ｃに水を供給し、そのヒータ７ｃで水を蒸発させ処理室３内に供給する。また、ここでの図示を省略した処理ガス供給ラインは、酸素または亜酸化窒素等の処理ガスの圧力シリンダーから、各処理ガスを処理室３内に供給する。
このような構成の処理装置１においては、処理室３内を高圧水蒸気の雰囲気に保つことが可能であり、処理室３内に収納した処理基板に対して高圧水蒸気雰囲気下での熱処理（すなわち高圧水蒸気アニール）を施すことができる。これにより、例えば基板表面にプラズマＣＶＤ法等で成膜した酸化シリコン膜に対して高圧水蒸気アニールを行うと、酸化シリコン中に残留する未酸化のシリコンを酸化することができ、酸化膜の緻密化、膜中固定電荷の減少をはかることができるので、酸化膜の膜質の向上を図ることができる。一方、水蒸気アニールにより酸化膜中のＳｉ−ＯＨ結合濃度は増加する。尚、Ｓｉ−ＯＨ結合濃度は水蒸気アニール温度が低いほど高くなる傾向がある。
＜第１実施形態＞
図４〜図６の断面工程図は、第１実施形態の薄膜半導体装置の製造方法を説明するための図である。ここでは、これらの図を用いて薄膜トランジスタとしてトップゲート型のＴＦＴを有する表示用駆動パネル（薄膜半導体装置）の製造方法を説明する。
図４〜図６の断面工程図は、第１実施形態の薄膜半導体装置の製造方法を説明するための図である。ここでは、これらの図を用いて薄膜トランジスタとしてトップゲート型のＴＦＴを有する表示用駆動パネル（薄膜半導体装置）の製造方法を説明する。
先ず、図４（ａ）に示すように、絶縁性の基板３１を用意する。この基板３１には、例えば旭ガラス社製ＡＮ６３５、ＡＮ１００、コーニング社製Ｃｏｄｅ１７３７、Ｅａｇｌｅ２０００等が適宜用いられる。
そして、プラズマＣＶＤ法またはＬＰＣＶＤ法等の成膜方法によって、この基板３１上に、バッファ層となる窒化シリコン（ＳｉＮｘ）膜３２を成膜し、さらに酸化シリコン（ＳｉＯｘ）膜３３を約５０ｎｍ〜４００ｎｍの膜厚で成膜する。この際、窒化シリコン膜３２および酸化シリコン膜３３の成膜にプラズマＣＶＤ法を用いる場合には、先ず窒化シリコン膜３２の成膜においては、無機系シランガス（ＳｉＨ4、Ｓｉ2Ｈ6等）とアンモニアガス（ＮＨ3）とを成膜ガスに用いる。また、酸化シリコン膜３３の成膜においては、上記無機系シランガスと酸素（Ｏ2）または亜酸化窒素（Ｎ2Ｏ）とを成膜ガスに用いる。尚、成膜の際の基板温度は４５０℃程度に保つこととする。
以上の後、プラズマＣＶＤ法、反応性熱ＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法によって、酸化シリコン膜３３上に、シリコンまたはシリコンゲルマニウム、またはこれらの積層体からなる半導体薄膜３４を成膜する。ここでは、膜厚が１０〜１００ｎｍ、好ましくは４０ｎｍの半導体薄膜３４を成膜することとする。
その後、必要に応じて、半導体薄膜３４中の残留水素を脱離される脱水素アニールを行う。
次に、図４（ｂ）に示すように、必要に応じて、半導体薄膜３４に対して結晶化を助長させる工程を行う。この際、パルスエキシマレーザー、Ｘｅ（キセノン）アークランプ、高圧ガスの噴き付けなどのエネルギーの照射を行う。これにより、半導体薄膜３４を構成する多結晶中の欠陥を消去するとともに、溶融再結晶化等の方法で結晶粒径を大きくし、または溶融させず結晶欠陥のみを消去し、半導体薄膜３４を構成する材料の結晶性を助長させる。この際、例えば、エキシマレーザーはＸｅＣｌ（塩化キセノン）の波長３０８ｎｍのラインビームレーザーを用い、パルス繰り返し周波数は２００Ｈｚ程度に設定して行われる。また、レーザー照射エネルギーを２００〜４００ｍＪ／ｃｍ2で照射する。
次いで、図４（ｃ）に示すように、半導体薄膜３４をパターンエッチングすることによってアイランド状に分離する。
その後、図４（ｄ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるゲート絶縁膜３５を、約１００ｎｍの膜厚で成膜する。その後、必要に応じて、ここで形成する薄膜トランジスタのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜３４にイオン注入する。この際、イオンビームの加速電圧は２０〜２００ｋｅＶ程度に設定される。
次に、図４（ｅ）に示すように、パターニングされた半導体薄膜３４上にゲート絶縁膜３５を介してゲート電極３６を形成する。この場合、先ず、ゲート絶縁膜３５上にアルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、不純物が添加されたポリシリコン（Doped poly-Si）、あるいはこれらの合金を２００〜８００ｎｍの膜厚に成膜し、これをパターニングすることによってゲート電極３６を形成する。
その後、図５（ｆ）に示すように、ゲート電極３６をマスクにしたイオン注入法によって、ｎ型のＭＯＳトランジスタのＬＤＤ拡散層３７を半導体薄膜３４中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：６Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
次に、図５（ｇ）に示すように、ｎチャンネル領域ａにおけるゲート電極３６の側壁を覆い、かつｐチャンネル領域ｂを覆うレジストパターン３８を形成し、これをマスクにしたイオン注入によって、ｎチャンネルの薄膜トランジスタのソース・ドレイン３９を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜３Ｅ１５／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）４０を形成する。イオン注入後には、レジストパターン３８を剥離する。
さらに、図５（ｈ）に示すように、ｎチャンネル領域ａを覆うレジストパターン４１を形成し、これとｐチェンネル領域ｂのゲート電極３６をマスクにしたイオン注入法によって、ｐチャンネルの薄膜トランジスタのソース・ドレイン４２を形成するための不純物導入を行う。この際、例えば、Ｂ+イオンを用い、注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）４３を形成する。イオン注入後には、レジストパターン４１を剥離する。
以上の後、図６（ｉ）に示すように、ゲート電極３６をマスクとしたエッチングにより、ゲート絶縁膜３５を除去する。これにより、ゲート電極３６に積層された形状にゲート絶縁膜３５をパターニングし、これ以外の半導体薄膜３４に重なるゲート絶縁膜３５部分を除去する。
次に、図６（ｊ）に示すように、ｎＴＦＴ４０およびｐＴＦＴ４３を覆うように、基板３１上に少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４を成膜する。ここでは、膜中に−ＯＨ基が含有されない層間絶縁膜４４の一例として、窒化シリコンからなる層間絶縁膜４４を２００〜４００ｎｍの膜厚で成膜することとする。窒化シリコンは、膜中の酸素含有量が少ないため、膜中における−ＯＨ基濃度は極めて小さい。ただし、膜中に−ＯＨ基が含有されないとは、膜中における−ＯＨ結合濃度が１×１０21ｃｍ-3未満であることとする。
尚、層間絶縁膜４４は、窒化シリコン膜上にさらに酸化シリコン膜を１００〜２００ｎｍの膜厚で形成した積層膜であっても良い。このような積層構造であれば、層間絶縁膜４４の最下層が、膜中に−ＯＨ基が含有されない窒化シリコン膜で構成されることになる。ただしこの場合、上層の酸化シリコン膜の形成を、膜中に水酸基が含有されない成膜方法にて行うことが好ましい。ここで、膜中に水酸基が含有されない成膜方法とは、例えば電子サイクロトロン共鳴プラズマ（electron cyclotron resonance：ＥＣＲ）ＣＶＤ法、またはマグネトロンスパッタ法であることとする。
また、層間絶縁膜４４は、酸窒化シリコン（ＳｉＮｘＯｙ）からなる層であっても良い。この酸窒化シリコンは、無機系シランガス（SiH4、Si2H6、等）と亜酸化窒素を所望の流量比で混合し、プラズマ分解することで得られ、膜中の−ＯＨ結合の量が極めて少なく上述した値の範囲となり得る。
尚、層間絶縁膜４４として酸化シリコン膜を形成した場合、酸化シリコン膜中のＳｉ−ＯＨ結合量（−ＯＨ基濃度）は、例えばフーリエ赤外分光法（ＦＴ−ＩＲ）によって求めることができ、この方法でＯＨ結合量が検出限界以下であれば膜中にＳｉ−ＯＨ結合は無いとみなせる。
以上のようにして、最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４を成膜した後、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で活性化アニール処理を行う。
次いで、図６（ｋ）に示すように、水分雰囲気Ｈ中でのアニール処理、いわゆる水蒸気アニールを行うことにより、ｎＴＦＴ４０およびｐＴＦＴ４３を構成する半導体薄膜３４のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜４４の緻密化を図る。この際の処理条件は、例えば２００〜６００℃、大気圧〜２ＭＰａ、１〜２時間であり、いわゆる「高圧水蒸気アニール」を行う。また、アニール温度については、シリコンに対する水素結合の解離温度が４５０℃付近にあることから４５０℃を超える温度では水素が脱離してするため、４５０℃以下であることが好ましい。さらに、この高圧水蒸気アニールにおける水蒸気雰囲気には、酸素ガス、窒素ガス、不活性ガス、オゾンガス、または亜酸化窒素ガスが含有されていても良い。
ここで、層間絶縁膜４４が緻密化されているかどうかは，ＦＴ−ＩＲの特定波長領域での吸収スペクトルに現れるピークの半値幅が水蒸気アニールをしない膜に比べて狭いことから確認できる。例えば酸化シリコンの場合はＦＴ−ＩＲのスペクトルが１０５０〜１０９０ｃｍ-1付近に吸収ピークを持つが、このピーク半値幅の大小により、酸化シリコン膜の緻密性を判断できる。そして、酸化シリコン膜の場合、１０５０〜１０９０ｃｍ-1付近に現れる吸収ピークの半値幅が９０ｃｍ-1よりも大きい場合は比較的疎な膜であり、８０ｃｍ-1よりも小さい場合は緻密な膜であると判断される。
次いで、図６（ｌ）に示すように、層間絶縁膜４４に、半導体薄膜３４に達するコンタクトホール４６を形成する。そして、このコンタクトホール４６を介して半導体薄膜３４に接続される配線電極４７を形成する。この配線電極４７の形成は、Ａｌ−Ｓｉ等の配線用電極材料をスパッタ成膜し、これをパターニングすることによって行う。
その後、例えばアクリル系有機樹脂からなる平坦化絶縁膜４８を約１μｍの膜厚で塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成する。画素電極５０は、例えば透明導電性材料であるＩＴＯ（Indium Tin Oxide）をスパッタ成膜し、これをパターニングすることによって形成する。また、画素電極５０がＩＴＯからなる場合には、画素電極５０を窒素雰囲気中において約２２０℃で３０分間アニールする。以上により、表示用駆動パネルとなる薄膜半導体装置５１の完成となる。
以上のようにして形成された薄膜半導体装置５１においては、図６（ｊ）を用いて説明したように、ＴＦＴ４０，４３を覆う状態で、最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４が形成される。このため、次に図６（ｋ）を用いて説明した工程で、高圧水蒸気アニールを行う際には、ＴＦＴ４０，４３に対して層間絶縁膜４４中の−ＯＨ基の影響を及ぼすことなく、ＴＦＴ４０，４３を構成する半導体薄膜３４のダングリングボンドに酸素が結合されて、ダングリングボンドが酸素（一部水素）で終端される。
そして特には、上述したように、ＴＦＴ４０，４３に対して層間絶縁膜４４中の−ＯＨ基の影響を及ぼすことなく高圧水蒸気アニールを行うことが可能になるため、ｎＴＦＴ４０のしきい値（Ｖｔｈ）が異常シフトを起こすことがなく、導電型によらずに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になる。また、図６（ｉ）を用いて説明したように、ゲート電極３６に積層される形状にゲート絶縁膜３５をパターニングし、これ以外の半導体薄膜３４に重なるゲート絶縁膜３５部分を除去したことにより、ゲート絶縁膜３５に含有される−ＯＨ基が、ＴＦＴ４０，４３の半導体薄膜３４に影響を及ぼすことを最小限に抑えることができ、さらに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になる。
また、上述したように、層間絶縁膜４４に対しても高圧水蒸気アニールが施されるため、層間絶縁膜４４の緻密化を図ることができる。これにより、層間絶縁膜４４の耐性電気特性を向上させ静電気起因の不良を防止することができる。
以上の結果、薄膜半導体装置５１の信頼性の向上を図ることが可能になる。またこの薄膜半導体装置５１を表示用駆動パネルとして用いることにより、基板３１内のＴＦＴ素子特性ばらつきが少なくなり、ディスプレイパネル上に高機能回路を集積化するシステムディスプレイ液晶パネル、有機ELパネル等への実現に大きく寄与できる。
また、半導体薄膜３４中のダングリングボンドを酸素または水素でターミネートする方法において、水蒸気アニールを行うためスループットも高い。
＜第２実施形態＞
次に、図７の断面工程図を用いて第２実施形態の半導体薄膜の製造方法を説明する。
次に、図７の断面工程図を用いて第２実施形態の半導体薄膜の製造方法を説明する。
先ず、先の第１実施形態において図４（ａ）〜図５（ｈ）を用いて説明したと同様の手順で、基板３１上に、ｎＴＦＴ４０とｐＴＦＴ４３とを形成し、レジストパターン４１を剥離するまでを行う。
尚、図４（ｄ）に示す工程では、膜中に水酸基が含有されない成膜方法にてゲート絶縁膜３５の形成を行うことが好ましい。ここで、膜中に水酸基が含有されない成膜方法とは、上述した電子サイクロトロン共鳴プラズマ（electron cyclotron resonance：ＥＣＲ）ＣＶＤ法、またはマグネトロンスパッタ法であることとする。
次に、図７（ｉ）に示すように、ゲート絶縁膜３５を除去することなく、ｎＴＦＴ４０およびｐＴＦＴ４３を覆うように、基板３１上に窒化シリコン膜４４ａを２００〜４００ｎｍの膜厚で形成し、さらに窒化シリコン膜４４ａ膜上に酸化シリコン膜４４ｂを１００〜２００ｎｍの膜厚で形成する。これにより、積層構造の層間絶縁膜４４’を得る。この際、酸化シリコン膜４４ｂの形成は、上述したＥＣＲ−ＣＶＤ法、またはマグネトロンスパッタ法によって行うことが好ましいが、プラズマ−ＣＶＤ法であっても良い。
その後、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で活性化アニール処理を行う。
その後、図７（ｊ）に示す工程は、第１実施形態において図６（ｋ）を用いて説明したと同様の「高圧水蒸気アニール」を行うことにより、ｎＴＦＴ４０およびｐＴＦＴ４３を構成する半導体薄膜３４のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜４４’の緻密化を図る。
次いで、図７（ｋ）に示す工程を、第１実施形態において図６（ｌ）を用いて説明したと同様に行うことにより、配線電極４７、平坦化絶縁膜４８、および画素電極５０を形成し、表示用駆動パネル（薄膜半導体装置）５１’の完成となる。
このうような製造方法であっても、上述した第１実施形態の製造方法と同様に、図７（ｉ），（ｊ）を用いて説明したように、ＴＦＴ４０，４３を覆う状態で、最下層が窒化シリコンからなることでの膜中に−ＯＨ基が含有されない層間絶縁膜４４’が形成され、その後、高圧水蒸気アニールが行われる。したがって、第１実施形態と同様に、導電型によらずに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になると共に、層間絶縁膜４４’の緻密化を図り層間絶縁膜４４’の耐性電気特性を向上させ静電気起因の不良を防止することができるため、薄膜半導体装置５１’の信頼性の向上を図ることが可能になる。
そして特に、ゲート絶縁膜３５を構成する酸化シリコン膜の成膜と、層間絶縁膜４４’の上層を構成する酸化シリコン膜の成膜とを、ＥＣＲ−ＣＶＤ法またはマグネトロンスパッタ法を用いることにより、これらの膜も−ＯＨ基が殆ど含まれない膜となるため、さらにｎＴＦＴ４０のしきい値（Ｖｔｈ）シフトを確実に抑えられる。
＜第３実施形態＞
次に、図８の断面工程図を用いて第３実施形態の半導体薄膜の製造方法を説明する。この図に示す第３実施形態の製造方法が、図７を用いて説明した第２実施形態の製造方法とことなるところは、層間絶縁膜４４”の構成にある、
次に、図８の断面工程図を用いて第３実施形態の半導体薄膜の製造方法を説明する。この図に示す第３実施形態の製造方法が、図７を用いて説明した第２実施形態の製造方法とことなるところは、層間絶縁膜４４”の構成にある、
すなわち、第２実施形態と同様にしてｎＴＦＴ４０およびｐＴＦＴ４３を形成した後、図８（ｉ）に示すように、ゲート絶縁膜３５の除去を行うことなく、ｎＴＦＴ４０およびｐＴＦＴ４３を覆うように、基板３１上に少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜４４”を成膜する。層間絶縁膜４４”を形成する。この際、第２実施形態とは逆の順に、酸化シリコン膜４４ｂを形成した後、窒化シリコン膜４４ａを形成する。これにより、積層構造の層間絶縁膜４４”を得る。ただし、酸化シリコン膜４４ｂの形成は、ＥＣＲ−ＣＶＤ法またはマグネトロンスパッタ法等の、膜中に−ＯＨ基を含有しない成膜方法によって行うことする。
その後、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で活性化アニール処理を行う。
その後、図８（ｊ）に示す工程は、第１実施形態において図６（ｋ）を用いて説明したと同様の「高圧水蒸気アニール」を行うことにより、ｎＴＦＴ４０およびｐＴＦＴ４３を構成する半導体薄膜３４のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜４４’の緻密化を図る。
次いで、図８（ｋ）に示す工程を、第１実施形態において図６（ｌ）を用いて説明したと同様に行うことにより、配線電極４７、平坦化絶縁膜４８、および画素電極５０を形成し、表示用駆動パネル（薄膜半導体装置）５１”の完成となる。
このうような製造方法では、図８（ｉ），（ｊ）を用いて説明したように、ＴＦＴ４０，４３を覆う状態で、最下層が−ＯＨ基を含有しない酸化シリコン膜４４ｂからなる層間絶縁膜４４’が形成され、その後、高圧水蒸気アニールが行われる。したがって、第１実施形態および第２実施形態と同様に、導電型によらずに安定したＶｔｈのＴＦＴ４０，４３を得ることが可能になると共に、層間絶縁膜４４’の緻密化を図り層間絶縁膜４４”の耐性電気特性を向上させ静電気起因の不良を防止することができるため、薄膜半導体装置５１”の信頼性の向上を図ることが可能になる。
＜第４実施形態＞
次に、図９，１０の断面工程図を用いて第４実施形態の半導体薄膜の製造方法を説明する。ここでは、これらの図を用いて薄膜トランジスタとしてボトムゲート型のＴＦＴの製造方法を説明し、さらにはこれを用いた表示用駆動パネル（薄膜半導体装置）の製造方法を説明する。
次に、図９，１０の断面工程図を用いて第４実施形態の半導体薄膜の製造方法を説明する。ここでは、これらの図を用いて薄膜トランジスタとしてボトムゲート型のＴＦＴの製造方法を説明し、さらにはこれを用いた表示用駆動パネル（薄膜半導体装置）の製造方法を説明する。
先ず、図９（ａ）に示すように、第１実施形態と同様の絶縁性の基板７１上にゲート電極７２を形成する。この場合、先ず、基板７１上に、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）またはこれらの合金等を２０〜２５０ｎｍの膜厚で形成し、これをパターニングすることによってゲート電極７２を形成する。
次に、図９（ｂ）に示すように、プラズマＣＶＤ法、常圧ＣＶＤ法、または減圧ＣＶＤ法によって、基板７１上にゲート電極７２を覆う状態で、窒化シリコン膜７３を３０〜５０ｎｍの膜厚で成膜し、さらに続けて酸化シリコン膜７４を５０〜２００ｎｍの膜厚で成膜し、ゲート絶縁膜７５を得る。その後、さらに続けて、ゲート絶縁膜７５上に、第１実施形態と同様の半導体薄膜７６を成膜する。以上の成膜工程は、同一チャンバ内において連続して行われることとする。
次いで、必要に応じて、半導体薄膜７６の形成に続けて、半導体薄膜７６に対して、パルスエキシマレーザー、ＸｅアークランプなどのエネルギーＥの照射、または高温のＮ2ガスなどを吹き付けることによる急速昇温を行い、半導体薄膜７６の結晶性を助長させる。この工程は、第１実施形態で図４（ｂ）を用いて説明したと同様に行われる。
その後、図９（ｃ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるキャップ絶縁膜７７を１００〜２００ｎｍの膜厚で成膜する。その後、必要に応じてＴＦＴのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜７６にイオン注入する。この際、イオンビームの加速電圧は１０〜１００ｋｅＶ程度に設定される。
次いで図９（ｄ）に示すように、基板７１側からの裏面露光によって、ゲート電極７２をマスクとしてキャップ絶縁膜７７上にレジストパターン７８を形成する。そして、レジストパターン７８をマスクにしたエッチングにより、ゲート電極７２上を残して他の部分のキャップ絶縁膜７７を除去する。
次に、図９（ｅ）に示すように、レジストパターン７８をマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）のＬＤＤ拡散層７９を半導体薄膜７６中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：４Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
その後、図１０（ｆ）に示すように、ｎチャンネル領域ａにおけるゲート電極７２上およびＬＤＤ拡散層７９上、さらにｐチャンネル領域ｂ全体を覆うレジストパターン８０を形成し、これをマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）のソース・ドレイン８１を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜１Ｅ１５／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した、質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ｎＴＦＴ８２を形成する。イオン注入後には、レジストパターン８０を剥離する。
次いで、図１０（ｇ）に示すように、ｎチャンネル領域ａ全体と、ｐチャンネル領域ｂのゲート電極７２上を覆うレジストパターン８３を形成し、これをマスクにしたイオン注入法によって、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）８５のソース・ドレイン８４を形成するための不純物導入を行う。この際、例えば、Ｈ2希釈のＢ2Ｈ6ガスを用い、Ｂ+イオンを注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ＰチャンネルＴＦＴ８５を形成する。イオン注入後には、レジストパターン８３を剥離する。
次いで、半導体薄膜７６中に導入した不純物の活性化アニール処理を行う。この活性化アニール処理は、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で行われる。
その後、図１０（ｈ）に示すように、半導体薄膜７６をパターニングしてアイランドに分離することにより、各ｎＴＦＴ８２、ｐＴＦＴ８５を素子分離する。次いで、キャップ絶縁膜７７、ｎＴＦＴ８２、ｐＴＦＴ８５を覆う状態で、少なくとも最下層の膜中に−ＯＨ基が含有されない層間絶縁膜８６を成膜する。ここでは、膜中に−ＯＨ基が含有されない層間絶縁膜８６の一例として、窒化シリコンからなる層間絶縁膜８６を１００〜４００ｎｍの膜厚で成膜する。尚、この層間絶縁膜８６は、第１実施形態において図６（ｊ）を用いて説明した層間絶縁膜８６と同様のものであって良い。
次いで、図１０（ｉ）に示す工程は、第１実施形態において図６（ｋ）を用いて説明したと同様の「高圧水蒸気アニール」を行うことにより、ｎＴＦＴ８２およびｐＴＦＴ８５を構成する半導体薄膜７６のダングリングボンドに酸素または水素を結合させ、また層間絶縁膜８６の緻密化を図る。
以上の後には、第１実施形態において図６（ｌ）を用いて説明したと同様に行われる。すなわち、図１１（ｊ）に示すように、層間絶縁膜８６に、半導体薄膜７６に達するコンタクトホール８７を形成する。そして、このコンタクトホール８７を介して半導体薄膜７６に接続される配線電極４７を形成する。その後、平坦化絶縁膜４８を塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成し、表示用駆動パネルとなる薄膜半導体装置８８の完成となる。
以上の製造方法であっても、上述した第１実施形態の製造方法と同様に、図１０（ｈ），（ｉ）を用いて説明したように、ＴＦＴ８２，８５を覆う状態で、窒化シリコンからなることでの膜中に−ＯＨ基が含有されない層間絶縁膜８６が形成され、その後、高圧水蒸気アニールが行われる。したがって、第１実施形態と同様に、導電型によらずに安定したＶｔｈのＴＦＴ８２，８５を得ることが可能になると共に、層間絶縁膜８６の緻密化を図り層間絶縁膜８６の耐性電気特性を向上させ静電気起因の不良を防止することができるため、薄膜半導体装置８８の信頼性の向上を図ることが可能になる。
ガラス基板上にマトリックス状に形成した２８個の独立したＴＦＴの特性を測定した結果を図１２，１３に示す。図１２，１３の（１）には、上述した第３実施形態の方法により製造した薄膜トランジスタの伝達特性を示す。また各図１２，１３の（２）には、比較として従来の窒素雰囲気中アニールで水素化した薄膜トランジスタの伝達特性を示す。尚、図１２はｎＴＦＴの伝達特性であり、図１３はｐＴＦＴの伝達特性である。また、従来の窒素雰囲気中アニールは、第３実施形態における高圧水蒸気アニールと同じタイミングで行った。
図１２（２）から明らかなように、従来の窒素雰囲気中アニールで水素化して得たｎＴＦＴでは、スパッタ工程による層間絶縁膜に静電気ダメージが入り、これが膜中電荷になるため、Ｎチャネルではサブスレショルド領域に「こぶ」状のばらつき特性（図中Ａ部）となって現れる。また、図１３（２）から明らかなように、従来の窒素雰囲気中アニールで水素化して得たｐＴＦＴでは、上記膜中電荷によりリーク電流の増大として現れる。このような特性ばらつきを抑えるために従来は配線電極のスパッタ工程後に更に２００℃程度で熱アニール工程を行い、スパッタによるダメージを低減する工程が必須だった。しかしこのような熱アニールでも一部のダメージは回復せずに残るため、従来は特性ばらつきの原因になっていた。
これに対し、図１２（１）および図１３（１）から明らかなように、第３実施形態の製造方法ではｎＴＦＴ、ｐＴＦＴともに、層間絶縁膜を形成した後に高圧水蒸気アニールを行うことにより層間絶縁膜が緻密化されている。これにより、高圧スパッタ工程によるダメージは殆ど無く、特性ばらつきも極めて小さく抑えられていることがわかる。
また、図１２（１）に示したように、第３実施形態の方法では、水蒸気アニールを行った場合であっても、ｎＴＦＴのしきい値（Ｖｔｈ）シフトが抑えられていることが確認された。また、図１２（２）の従来例と比較しても、しきい値（Ｖｔｈ）のばらつき自体が小さく抑えられていることが確認された。
３１，７１…基板、３４，７６…半導体薄膜、３５，７５…ゲート絶縁膜、３６，７２…ゲート電極、３９，８１…ソース・ドレイン、４０，８２…ｎＴＦＴ（薄膜トランジスタ）、４３，８５…ｐＴＦＴ（薄膜トランジスタ）、４４，４４’，４４”，８６…層間絶縁膜、５１，５１’，５１”，８８…薄膜半導体装置
Claims (6)
- 基板上に半導体薄膜を設け、前記半導体薄膜上にゲート絶縁膜を設け、前記ゲート絶縁 膜上にゲート電極を設け、前記ゲート絶縁膜を前記ゲート電極をマスクにパターニングして薄膜トランジスタを形成する第１工程と、
前記薄膜トランジスタを覆う状態で、少なくとも最下層を構成する膜中に水酸基が含有
されない層間絶縁膜をマグネトロンスパッタ法により前記基板上に形成する第２工程と、
前記層間絶縁膜を形成した後、水分雰囲気中での熱処理により前記半導体薄膜のダング
リングボンドに酸素または水素を結合させると共に、前記層間絶縁膜を緻密化する第３工
程とを行う薄膜半導体装置の製造方法。 - 前記第２工程では、窒化シリコンからなる前記層間絶縁膜を形成する
請求項１記載の薄膜半導体装置の製造方法。 - 前記第２工程では、窒化シリコン膜と酸化シリコン膜との積層構造からなる前記層間絶
縁膜を形成する
請求項１記載の薄膜半導体装置の製造方法。 - 前記第３工程の熱処理は加圧雰囲気で行われる
請求項１記載の薄膜半導体装置の製造方法。 - 前記第１工程では、前記薄膜トランジスタのゲート絶縁膜として膜中に水酸基が含有されない絶縁膜を形成する
請求項１記載の薄膜半導体装置の製造方法。 - 基板上の半導体薄膜と、前記半導体薄膜上のゲート絶縁膜と、前記ゲート絶縁膜上のゲート電極とを有する薄膜トランジスタと、
前記薄膜トランジスタを覆う状態でマグネトロンスパッタ法により前記基板上に設けら
れ、少なくとも最下層を構成する膜中に水酸基が含有されない層間絶縁膜とを備え、
前記ゲート絶縁膜は、前記ゲート電極をマスクにパターニングされており、
水分雰囲気中における熱処理によって、前記半導体薄膜のダングリングボンドに酸素ま
たは水素を結合させると共に、前記層間絶縁膜は緻密化されている
薄膜半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004227470A JP4729881B2 (ja) | 2004-08-04 | 2004-08-04 | 薄膜半導体装置の製造方法および薄膜半導体装置 |
| TW094126431A TW200618305A (en) | 2004-08-04 | 2005-08-03 | Method of manufacturing thin film semiconductor device and thin film semiconductor device |
| US11/196,109 US20060051903A1 (en) | 2004-08-04 | 2005-08-03 | Method of manufacturing thin film semiconductor device, and thin film semiconductor device |
| KR1020050071211A KR20060049275A (ko) | 2004-08-04 | 2005-08-04 | 박막 반도체 장치의 제조 방법 및 박막 반도체 장치 |
| US12/327,939 US20090142912A1 (en) | 2004-08-04 | 2008-12-04 | Method of Manufacturing Thin Film Semiconductor Device and Thin Film Semiconductor Device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004227470A JP4729881B2 (ja) | 2004-08-04 | 2004-08-04 | 薄膜半導体装置の製造方法および薄膜半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006049535A JP2006049535A (ja) | 2006-02-16 |
| JP4729881B2 true JP4729881B2 (ja) | 2011-07-20 |
Family
ID=35996783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004227470A Expired - Fee Related JP4729881B2 (ja) | 2004-08-04 | 2004-08-04 | 薄膜半導体装置の製造方法および薄膜半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20060051903A1 (ja) |
| JP (1) | JP4729881B2 (ja) |
| KR (1) | KR20060049275A (ja) |
| TW (1) | TW200618305A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3917698B2 (ja) * | 1996-12-12 | 2007-05-23 | 株式会社半導体エネルギー研究所 | レーザーアニール方法およびレーザーアニール装置 |
| JP2008078166A (ja) * | 2006-09-19 | 2008-04-03 | Sony Corp | 薄膜半導体装置の製造方法および薄膜半導体装置 |
| KR100810639B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| TWI345836B (en) | 2007-06-12 | 2011-07-21 | Au Optronics Corp | Dielectric layer and thin film transistor,display planel,and electro-optical apparatus |
| KR101015847B1 (ko) * | 2008-01-18 | 2011-02-23 | 삼성모바일디스플레이주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR101340098B1 (ko) * | 2009-09-17 | 2014-01-02 | 가부시끼가이샤 도시바 | 반도체 장치의 제조 방법 |
| JP6489942B2 (ja) * | 2015-05-29 | 2019-03-27 | 東芝メモリ株式会社 | 半導体デバイスの製造方法 |
| US9627484B1 (en) * | 2015-10-12 | 2017-04-18 | International Business Machines Corporation | Devices with multiple threshold voltages formed on a single wafer using strain in the high-K layer |
| CN108630605B (zh) * | 2017-03-22 | 2020-12-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN109523912B (zh) * | 2018-12-13 | 2021-03-16 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714849A (ja) * | 1993-06-18 | 1995-01-17 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH0855858A (ja) * | 1994-08-15 | 1996-02-27 | Sony Corp | 半導体装置の製法 |
| JP2001006090A (ja) * | 1999-06-21 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 交通流量管理方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2814009B2 (ja) * | 1990-06-05 | 1998-10-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| US6136728A (en) * | 1996-01-05 | 2000-10-24 | Yale University | Water vapor annealing process |
| US5815226A (en) * | 1996-02-29 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of fabricating same |
| TW333671B (en) * | 1996-03-25 | 1998-06-11 | Sanyo Electric Co | The semiconductor device and its producing method |
| TW332320B (en) * | 1997-01-03 | 1998-05-21 | Nat Science Council | A low temperature deposited hydrogenated amorphous silicon nitride and amorphous silicon hydrogen composite passivation layer, the deposition method and the semiconductor |
| US6274887B1 (en) * | 1998-11-02 | 2001-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
| US6346730B1 (en) * | 1999-04-06 | 2002-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate |
| JP3437843B2 (ja) * | 2001-07-06 | 2003-08-18 | 沖電気工業株式会社 | 絶縁膜の形成方法及び集積回路の製造方法 |
-
2004
- 2004-08-04 JP JP2004227470A patent/JP4729881B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-03 US US11/196,109 patent/US20060051903A1/en not_active Abandoned
- 2005-08-03 TW TW094126431A patent/TW200618305A/zh not_active IP Right Cessation
- 2005-08-04 KR KR1020050071211A patent/KR20060049275A/ko not_active Application Discontinuation
-
2008
- 2008-12-04 US US12/327,939 patent/US20090142912A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714849A (ja) * | 1993-06-18 | 1995-01-17 | Fujitsu Ltd | 薄膜トランジスタの製造方法 |
| JPH0855858A (ja) * | 1994-08-15 | 1996-02-27 | Sony Corp | 半導体装置の製法 |
| JP2001006090A (ja) * | 1999-06-21 | 2001-01-12 | Matsushita Electric Ind Co Ltd | 交通流量管理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090142912A1 (en) | 2009-06-04 |
| TWI312577B (ja) | 2009-07-21 |
| US20060051903A1 (en) | 2006-03-09 |
| JP2006049535A (ja) | 2006-02-16 |
| KR20060049275A (ko) | 2006-05-18 |
| TW200618305A (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7416907B2 (en) | Semiconductor device and method for forming the same | |
| KR100309627B1 (ko) | 반도체장치제조방법 | |
| US6210997B1 (en) | Semiconductor device and method for manufacturing the same | |
| US20090142912A1 (en) | Method of Manufacturing Thin Film Semiconductor Device and Thin Film Semiconductor Device | |
| CN100594586C (zh) | 薄膜半导体装置的制造方法 | |
| JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20020197785A1 (en) | Process for manufacturing a semiconductor device | |
| US7871872B2 (en) | Method of manufacturing thin film transistor having lightly doped drain regions | |
| US7091110B2 (en) | Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer | |
| JP2008010801A (ja) | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JP2003068757A (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP3359794B2 (ja) | 半導体装置の作製方法 | |
| JP2002198364A (ja) | 半導体装置の作製方法 | |
| JP4461731B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4006990B2 (ja) | 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法 | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3461348B2 (ja) | 薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| US20070004112A1 (en) | Method of forming thin film transistor and method of repairing defects in polysilicon layer | |
| JP2008270637A (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JP2009016862A (ja) | ソース−ドレイン電極、薄膜トランジスタ基板およびその製造方法、並びに表示デバイス | |
| JP2006332107A (ja) | 半導体装置およびその製造方法ならびに画像表示装置 | |
| JP2005057098A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
| JP2008109077A (ja) | 薄膜トランジスタの製造方法、電気光学装置および電子機器 | |
| JP2002043330A (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070723 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091026 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100902 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110301 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110404 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4729881 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |