CN108630605B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN108630605B
CN108630605B CN201710171545.2A CN201710171545A CN108630605B CN 108630605 B CN108630605 B CN 108630605B CN 201710171545 A CN201710171545 A CN 201710171545A CN 108630605 B CN108630605 B CN 108630605B
Authority
CN
China
Prior art keywords
oxide layer
device region
layer
thickness
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710171545.2A
Other languages
English (en)
Other versions
CN108630605A (zh
Inventor
禹国宾
徐小平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710171545.2A priority Critical patent/CN108630605B/zh
Priority to US15/926,759 priority patent/US11562932B2/en
Publication of CN108630605A publication Critical patent/CN108630605A/zh
Application granted granted Critical
Publication of CN108630605B publication Critical patent/CN108630605B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体装置及其制造方法，涉及半导体技术领域。其中，所述方法包括：提供衬底，所述衬底包括彼此间隔开的第一器件区和第二器件区；在所述第一器件区和所述第二器件区的表面上形成第一氧化物层；在所述第一氧化物层下的所述第一器件区和所述第二器件区中形成第二氧化物层；在所述第一器件区的第一氧化物层上形成掩模层；以所述掩模层为掩模去除所述第二器件区的第一氧化物层和第二氧化物层，所述第一器件区的第一氧化物层和第二氧化物层作为用于所述第一器件区的栅极氧化物层；去除所述掩模层；在所述第二器件区的表面上形成用于所述第二器件区的栅极氧化物层。本发明实施例可以提高栅极氧化物层的可靠性。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体装置及其制造方法。
背景技术
在集成电路的制造工艺中，可能需要同时制造不同类型的器件，例如，输入/输出(I/O)器件与内核(Core)器件需要同时制造。
随着器件的关键尺寸的减小，传统利用炉管氧化等方式形成的栅极氧化物由于漏电等问题导致其可靠性较差，不再能满足器件的要求。而利用现场水汽生成(ISSG)方式形成的氧化物的可靠性比较好，可以替代传统的栅极氧化物。
然而，发明人发现，在同时制造I/O器件与内核器件的栅极氧化物层时，利用现场水汽生成(in-situ steam generation，ISSG)方式形成的栅极氧化物会存在以下问题：当需要光刻工艺去除内核器件区上的栅极氧化物时，栅极氧化物会与其上的光致抗蚀剂反应生成不易去除的层，该不易去除的层会影响I/O器件区的栅极氧化物的性能，降低了I/O器件区的栅极氧化物的可靠性。
对于同时制造的其他的两种类型的器件来说，在通过ISSG之外的其他方式形成栅极氧化物时可能也存在上面的问题。
发明内容
本发明的一个目的在于提高栅极氧化物层的可靠性。
根据本发明的一方面，提供了一种半导体装置的制造方法，包括：提供衬底，所述衬底包括彼此间隔开的第一器件区和第二器件区；在所述第一器件区和所述第二器件区的表面上形成第一氧化物层；在所述第一氧化物层下的所述第一器件区和所述第二器件区中形成第二氧化物层；在所述第一器件区的第一氧化物层上形成掩模层；以所述掩模层为掩模去除所述第二器件区的第一氧化物层和第二氧化物层，所述第一器件区的第一氧化物层和第二氧化物层作为用于所述第一器件区的栅极氧化物层；去除所述掩模层；在所述第二器件区的表面上形成用于所述第二器件区的栅极氧化物层。
在一个实施例中，所述方法还包括：在所述第二氧化物层下的所述第一器件区和所述第二器件区中形成第三氧化物层；其中，以所述掩模层为掩模去除所述第二器件区的第一氧化物层、第二氧化物层和第三氧化物层，所述第一器件区的第一氧化物层、第二氧化物层和第三氧化物层作为用于所述第一器件区的栅极氧化物层。
在一个实施例中，所述方法还包括：在所述第一器件区和所述第二器件区的第一氧化物层上形成第四氧化物层。
在一个实施例中，通过炉管氧化工艺形成所述第一氧化物层。
在一个实施例中，通过炉管氧化工艺形成所述第三氧化物层。
在一个实施例中，所述炉管氧化工艺的工艺条件为：温度为700-1000℃；压力为0.5-760torr；反应气体为O2，或O2和H2的混合气体，或O2和N2的混合气体；时间为5min-2h。
在一个实施例中，通过现场水汽生成工艺形成所述第二氧化物层。
在一个实施例中，所述现场水汽生成工艺的工艺条件为：温度为700-1100℃；压力为0.5-20torr；反应气体为O2和H2的混合物，或N2O和H2的混合物；时间为8s-120s。
在一个实施例中，所述方法还包括：在形成所述第一氧化物层之前，对所述第一器件区和所述第二器件区的表面进行预清洗。
在一个实施例中，所述第一氧化物层的厚度为5-50埃；所述第二氧化物层的厚度为5-100埃。
在一个实施例中，所述第三氧化物层的厚度为5-50埃。
在一个实施例中，所述第一器件区为输入/输出器件区，所述第二器件区为内核器件区。
在一个实施例中，用于所述第二器件区的栅极氧化物层的厚度小于用于所述第一器件区的栅极氧化物层。
根据本发明的另一方面，提供了一种半导体装置，包括：衬底，所述衬底包括彼此间隔开的第一器件区和第二器件区；用于所述第一器件区的栅极氧化物层，位于所述第一器件区的表面上，包括：在所述第一器件区的表面之上的第二氧化物层和在所述第二氧化物层上的第一氧化物层；以及用于所述第二器件区的栅极氧化物层，位于所述第二器件区的表面上。
在一个实施例中，用于所述第一器件区的栅极氧化物层还包括：在所述第一器件区的表面上的第三氧化物层，所述第二氧化物层位于所述第三氧化物层上。
在一个实施例中，用于所述第一器件区的栅极氧化物层还包括：在所述第一氧化物层上的第四氧化物层。
在一个实施例中，所述第一氧化物层是通过炉管氧化工艺形成的。
在一个实施例中，所述第三氧化物层是通过炉管氧化工艺形成的。
在一个实施例中，所述第二氧化物层是通过现场水汽生成工艺形成的。
在一个实施例中，所述第一氧化物层的厚度为5-50埃；所述第二氧化物层的厚度为5-100埃。
在一个实施例中，所述第三氧化物层的厚度为5-50埃。
在一个实施例中，所述第一器件区为输入/输出器件区，所述第二器件区为内核器件区。
在一个实施例中，用于所述第二器件区的栅极氧化物层的厚度小于用于所述第一器件区的栅极氧化物层。
本发明实施例在第二氧化物层上形成了第一氧化物层作为保护层，该第一氧化物层与掩模层不发生反应，从而避免掩模层与第二氧化物层反应形成不易去除的层，提高了栅极氧化物层的可靠性。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征、方面及其优点将会变得清楚。
附图说明
附图构成本说明书的一部分，其描述了本发明的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：
图1是根据本发明一个实施例的半导体装置的制造方法的流程示意图；
图2A-图2F示出了根据本发明一个实施例的半导体装置的制造方法的各个阶段的示意图；
图3A-图3G示出了根据本发明另一个实施例的半导体装置的制造方法的各个阶段的示意图；
具体实施方式
现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。
此外，应当理解，为了便于描述，附图中所示出的各个部件的尺寸并不必然按照实际的比例关系绘制，例如某些层的厚度或宽度可以相对于其他层有所夸大。
以下对示例性实施例的描述仅仅是说明性的，在任何意义上都不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。
应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义或说明，则在随后的附图的说明中将不需要对其进行进一步讨论。
图1是根据本发明一个实施例的半导体装置的制造方法的流程示意图。图2A-图2F示出了根据本发明一个实施例的半导体装置的制造方法的各个阶段的示意图。
下面结合图1、图2A-图2F对根据本发明一个实施例的半导体装置的制造方法进行详细说明。
如图1所示，在步骤102，提供衬底201，如图2A所示，衬底201包括彼此间隔开的第一器件区211和第二器件区221，第一器件区211和第二器件区221之间可以通过隔离结构202(例如浅沟槽隔离结构)隔离开。在一个实施例中，第一器件区211可以是I/O器件区，第二器件区221可以是内核器件区。然而，本发明并不限于此。
接下来，在步骤104，在第一器件区211和第二器件区221的表面上形成第一氧化物层203，如图2B所示。优选地，在形成第一氧化物层203之前，可以对第一器件区211和第二器件区221的表面进行预清洗，以去除表面固有的氧化层。
在一个实施例中，可以通过炉管氧化工艺或快速热氧化(RTO)工艺等氧化的方式形成第一氧化物层203。在另一个实施例中，也可以通过化学气相沉积(CVD)或原子层沉积(ALD)等沉积的方式形成第一氧化物层203。第一氧化物层203的厚度优选为5-50埃，例如10埃、20埃、40埃等。
优选地，形成第一氧化物层203的炉管氧化工艺可以采用以下工艺条件：温度为700-1000℃，例如800℃、900℃等；压力为0.5-760torr，例如50torr、100torr、300torr、500torr等；反应气体为O2，或者，反应气体为O2和H2的混合气体，或者，反应气体为O2和N2的混合气体；时间为5min-2h，例如30min、1h等。
然后，在步骤106，在第一氧化物层203下的第一器件区211和第二器件区221中形成第二氧化物层204，如图2C所示。
在一个实施例中，通过现场水汽生成工艺形成第二氧化物层204。优选地，现场水汽生成工艺的工艺条件为：温度为700-1100℃，例如800℃、900℃等；压力为0.5-20torr，例如5torr、10torr、15torr等；反应气体为O2和H2的混合物，或者，反应气体为N2O和H2的混合物；时间为8s-120s，例如20s、50s、80s等。第二氧化物层204的厚度优选大于第一氧化物层203的厚度，例如可以为5-100埃，例如10埃、30埃、40埃、50埃、60埃、80埃等。
之后，在步骤108，在第一器件区211的第一氧化物层203上形成掩模层205，例如光致抗蚀剂，如图2D所示。
之后，在步骤110，以掩模层205为掩模去除第二器件区221的第一氧化物层203和第二氧化物层204，如图2E所示。这里，第一器件区211的第一氧化物层203和第二氧化物层204作为用于第一器件区211的栅极氧化物层。
之后，在步骤112，去除掩模层205，如图2F所示。
之后，在步骤114，参见图2F，在第二器件区221的表面上形成用于第二器件区221的栅极氧化物层206。在一个实施例中，用于第二器件区的栅极氧化物层206的厚度小于用于第一器件区的栅极氧化物层(第一氧化物层203与第二氧化物层204之和)。例如，用于内核器件区的栅极氧化物层的厚度小于用于I/O器件区的栅极氧化物层的厚度。
如上描述了根据本发明一个实施例的半导体装置的制造方法。本实施例中，在第二氧化物层上形成了第一氧化物层作为保护层，该第一氧化物层与掩模层不发生反应，从而避免掩模层与第二氧化物层反应形成不易去除的层，提高了栅极氧化物层的可靠性。
以通过炉管工艺形成第一氧化物层203、现场水汽生成第二氧化物层204为例，如果直接在第二氧化物层204上形成光致抗蚀剂，发明人发现，第二氧化物层204中的-OH键会与光致抗蚀剂反应，而如果通过炉管工艺形成第一氧化物层203，该第一氧化物层203不含-OH键，从而可以避免这种情况的发生。
图3A-图3G示出了根据本发明另一个实施例的半导体装置的制造方法的各个阶段的示意图。该实施例与图2A-图2F所示实施例相比，在第二氧化物层下还形成了第三氧化物层。下面仅重点介绍本实施例的方法与图2A-图2F所示实施例的不同之处，类似的地方可以参照上面的描述。
如图3A所示，提供衬底201，衬底201包括彼此间隔开的第一器件区211和第二器件区221。
如图3B所示，在第一器件区211和第二器件区221的表面上形成第一氧化物层203。
如图3C所示，在第一氧化物层203下的第一器件区211和第二器件区221中形成第二氧化物层204。
如图3D所示，在第二氧化物层204下的第一器件区211和第二器件区221中形成第三氧化物层207。
在一个实施例中，通过炉管氧化工艺来形成第三氧化物层207。优选地，形成第三氧化物层207的炉管氧化工艺可以采用以下工艺条件：温度为700-1000℃，例如800℃、900℃等；压力为0.5-760torr，例如50torr、100torr、300torr、500torr等；反应气体为O2，或者，反应气体为O2和H2的混合气体，或者，反应气体为O2和N2的混合气体；时间为5min-2h，例如30min、1h等。
优选地，第三氧化物层207的厚度为5-50埃，例如10埃、20埃、40埃等。
如图3E所示，在第一器件区211的第一氧化物层203上形成掩模层205，例如光致抗蚀剂。
如图3F所示，以掩模层205为掩模去除第二器件区221的第一氧化物层203、第二氧化物层204和第三氧化物层207，如图2E所示。这里，第一器件区211的第一氧化物层203、第二氧化物层204和第三氧化物层207作为用于第一器件区211的栅极氧化物层。
如图3G所示，去除掩模层205，在第二器件区221的表面上形成用于第二器件区221的栅极氧化物层206。
本实施例中形成了由第一氧化物层203、第二氧化物层204和第三氧化物层207组成的夹层结构，第二氧化物层204主要用于防止漏电，第一氧化物层203用于防止第二氧化物层204与掩模层205反应，第三氧化物层207用于改善第二氧化物层204与衬底211之间的界面性能，如减小界面的氢含量。本实施例可以进一步提高栅极氧化物层的可靠性。
另外，在其他的实施例中，还可以在第一器件区211和第二器件区221的第一氧化物层203上形成第四氧化物层，进一步防止第二氧化物层204与掩模层205的反应，可以起到更好地效果。
基于上述各制造方法，本发明还提供了不同的半导体装置。
在一个实施例中，参见图2F，半导体装置包括：
衬底201，衬底201包括彼此间隔开的第一器件区211(例如I/O器件区)和第二器件区221(例如内核器件区)；
用于第一器件区211的栅极氧化物层，位于第一器件区211的表面上，包括：
在第一器件区211的表面之上的第二氧化物层204；和
在第二氧化物层上的第一氧化物层203；以及
用于第二器件区221的栅极氧化物层206，位于第二器件区221的表面上。在一个实施例中，用于第二器件区221的栅极氧化物层206的厚度小于用于第一器件区211的栅极氧化物层的厚度。
在另一个实施例中，参见图3G，用于第一器件区211的栅极氧化物层还包括：在第一器件区211的表面上的第三氧化物层207，第二氧化物层204位于第三氧化物层207上。
优选地，用于第一器件区211的栅极氧化物层还包括在第一氧化物层204上的第四氧化物层(图中未示出)。
优选地，上述第一氧化物层203是通过炉管氧化工艺形成的，厚度为5-50埃，例如10埃、20埃、40埃等。优选地，上述第二氧化物层204是通过现场水汽生成工艺形成的，厚度为5-100埃，例如10埃、30埃、40埃、50埃、60埃、80埃等。优选地，上述第三氧化物层207是通过炉管氧化工艺形成的，厚度为5-50埃，例如10埃、20埃、40埃等。
至此，已经详细描述了根据本发明实施例的半导体装置及其制造方法。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本说明书公开所教导的各实施例可以自由组合。本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。

Claims (22)

1.一种半导体装置的制造方法，其特征在于，包括：
提供衬底，所述衬底包括彼此间隔开的第一器件区和第二器件区；
在所述第一器件区和所述第二器件区的表面上形成第一氧化物层；
在所述第一氧化物层下的所述第一器件区和所述第二器件区中形成第二氧化物层；
在所述第一器件区的第一氧化物层上形成掩模层；
以所述掩模层为掩模去除所述第二器件区的第一氧化物层和第二氧化物层，所述第一器件区的第一氧化物层和第二氧化物层作为用于所述第一器件区的栅极氧化物层；
去除所述掩模层；
在所述第二器件区的表面上形成用于所述第二器件区的栅极氧化物层。
2.根据权利要求1所述的方法，其特征在于，还包括：
在所述第二氧化物层下的所述第一器件区和所述第二器件区中形成第三氧化物层；
其中，以所述掩模层为掩模去除所述第二器件区的第一氧化物层、第二氧化物层和第三氧化物层，所述第一器件区的第一氧化物层、第二氧化物层和第三氧化物层作为用于所述第一器件区的栅极氧化物层。
3.根据权利要求1所述的方法，其特征在于，还包括：
在所述第一器件区和所述第二器件区的第一氧化物层上形成第四氧化物层。
4.根据权利要求1所述的方法，其特征在于，通过炉管氧化工艺形成所述第一氧化物层。
5.根据权利要求2所述的方法，其特征在于，通过炉管氧化工艺形成所述第三氧化物层。
6.根据权利要求4或5所述的方法，其特征在于，所述炉管氧化工艺的工艺条件为：
温度为700-1000℃；
压力为0.5-760torr；
反应气体为O2，或O2和H2的混合气体，或O2和N2的混合气体；
时间为5min-2h。
7.根据权利要求1所述的方法，其特征在于，通过现场水汽生成工艺形成所述第二氧化物层。
8.根据权利要求7所述的方法，其特征在于，所述现场水汽生成工艺的工艺条件为：
温度为700-1100℃；
压力为0.5-20torr；
反应气体为O2和H2的混合物，或N2O和H2的混合物；
时间为8s-120s。
9.根据权利要求1所述的方法，其特征在于，还包括：
在形成所述第一氧化物层之前，对所述第一器件区和所述第二器件区的表面进行预清洗。
10.根据权利要求1所述的方法，其特征在于，
所述第一氧化物层的厚度为5-50埃；
所述第二氧化物层的厚度为5-100埃。
11.根据权利要求2所述的方法，其特征在于，所述第三氧化物层的厚度为5-50埃。
12.根据权利要求1所述的方法，其特征在于，所述第一器件区为输入/输出器件区，所述第二器件区为内核器件区。
13.根据权利要求1所述的方法，其特征在于，用于所述第二器件区的栅极氧化物层的厚度小于用于所述第一器件区的栅极氧化物层。
14.一种半导体装置，其特征在于，包括：
衬底，所述衬底包括彼此间隔开的第一器件区和第二器件区；
用于所述第一器件区的栅极氧化物层，位于所述第一器件区的表面上，包括：
在所述第一器件区的表面之上的第二氧化物层；和
在所述第二氧化物层上的第一氧化物层，所述第一氧化物层是通过炉管氧化工艺形成的；以及
用于所述第二器件区的栅极氧化物层，位于所述第二器件区的表面上。
15.根据权利要求14所述的装置，其特征在于，用于所述第一器件区的栅极氧化物层还包括：
在所述第一器件区的表面上的第三氧化物层，所述第二氧化物层位于所述第三氧化物层上。
16.根据权利要求14所述的装置，其特征在于，用于所述第一器件区的栅极氧化物层还包括：
在所述第一氧化物层上的第四氧化物层。
17.根据权利要求15所述的装置，其特征在于，所述第三氧化物层是通过炉管氧化工艺形成的。
18.根据权利要求14所述的装置，其特征在于，所述第二氧化物层是通过现场水汽生成工艺形成的。
19.根据权利要求14所述的装置，其特征在于，
所述第一氧化物层的厚度为5-50埃；
所述第二氧化物层的厚度为5-100埃。
20.根据权利要求15所述的装置，其特征在于，所述第三氧化物层的厚度为5-50埃。
21.根据权利要求14所述的装置，其特征在于，所述第一器件区为输入/输出器件区，所述第二器件区为内核器件区。
22.根据权利要求14所述的装置，其特征在于，用于所述第二器件区的栅极氧化物层的厚度小于用于所述第一器件区的栅极氧化物层。
CN201710171545.2A 2017-03-22 2017-03-22 半导体装置及其制造方法 Active CN108630605B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710171545.2A CN108630605B (zh) 2017-03-22 2017-03-22 半导体装置及其制造方法
US15/926,759 US11562932B2 (en) 2017-03-22 2018-03-20 Method to improve CMOS device performance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710171545.2A CN108630605B (zh) 2017-03-22 2017-03-22 半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN108630605A CN108630605A (zh) 2018-10-09
CN108630605B true CN108630605B (zh) 2020-12-18

Family

ID=63581176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710171545.2A Active CN108630605B (zh) 2017-03-22 2017-03-22 半导体装置及其制造方法

Country Status (2)

Country Link
US (1) US11562932B2 (zh)
CN (1) CN108630605B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946349B1 (en) * 2004-08-09 2005-09-20 Chartered Semiconductor Manufacturing Ltd. Method for integrating a SONOS gate oxide transistor into a logic/analog integrated circuit having several gate oxide thicknesses
CN101292353A (zh) * 2005-08-24 2008-10-22 美光科技公司 具有氮化栅极氧化物的cmos成像器和制造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6110842A (en) * 1996-06-07 2000-08-29 Texas Instruments Incorporated Method of forming multiple gate oxide thicknesses using high density plasma nitridation
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
US6797323B1 (en) * 1996-11-29 2004-09-28 Sony Corporation Method of forming silicon oxide layer
US6080682A (en) * 1997-12-18 2000-06-27 Advanced Micro Devices, Inc. Methodology for achieving dual gate oxide thicknesses
US6124171A (en) * 1998-09-24 2000-09-26 Intel Corporation Method of forming gate oxide having dual thickness by oxidation process
US6339001B1 (en) * 2000-06-16 2002-01-15 International Business Machines Corporation Formulation of multiple gate oxides thicknesses without exposing gate oxide or silicon surface to photoresist
US20030008526A1 (en) * 2001-01-16 2003-01-09 International Business Machines Corporation Method of forming variable oxide thicknesses across semiconductor chips
US20020197784A1 (en) * 2001-05-22 2002-12-26 Tuung Luoh Method for forming a gate dielectric layer by a single wafer process
JP2002368122A (ja) * 2001-06-12 2002-12-20 Nec Corp 半導体装置及びその製造方法
US6759302B1 (en) * 2002-07-30 2004-07-06 Taiwan Semiconductor Manufacturing Company Method of generating multiple oxides by plasma nitridation on oxide
US6787421B2 (en) * 2002-08-15 2004-09-07 Freescale Semiconductor, Inc. Method for forming a dual gate oxide device using a metal oxide and resulting device
JP4190940B2 (ja) * 2003-05-13 2008-12-03 エルピーダメモリ株式会社 半導体装置の製造方法
JP4729881B2 (ja) * 2004-08-04 2011-07-20 ソニー株式会社 薄膜半導体装置の製造方法および薄膜半導体装置
KR100611784B1 (ko) * 2004-12-29 2006-08-10 주식회사 하이닉스반도체 다중 게이트절연막을 갖는 반도체장치 및 그의 제조 방법
CN1937208A (zh) * 2005-09-20 2007-03-28 力晶半导体股份有限公司 元件隔离结构的制造方法
KR100678473B1 (ko) * 2005-11-28 2007-02-02 삼성전자주식회사 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
US7829447B2 (en) * 2006-05-19 2010-11-09 Freescale Semiconductor, Inc. Semiconductor structure pattern formation
CN101123252B (zh) * 2006-08-10 2011-03-16 松下电器产业株式会社 半导体装置及其制造方法
US8460996B2 (en) * 2007-10-31 2013-06-11 Freescale Semiconductor, Inc. Semiconductor devices with different dielectric thicknesses
US7968441B2 (en) * 2008-10-08 2011-06-28 Applied Materials, Inc. Dopant activation anneal to achieve less dopant diffusion (better USJ profile) and higher activation percentage
WO2013149669A1 (en) * 2012-04-05 2013-10-10 X-Fab Semiconductor Foundries Ag A method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
US10622449B2 (en) * 2012-04-05 2020-04-14 X-Fab Semiconductor Foundries Gmbh Method of fabricating a tunnel oxide layer and a tunnel oxide layer for a semiconductor device
US9257554B2 (en) * 2013-08-13 2016-02-09 Globalfoundries Singapore Pte. Ltd. Split gate embedded memory technology and method of manufacturing thereof
US9142566B2 (en) * 2013-09-09 2015-09-22 Freescale Semiconductor, Inc. Method of forming different voltage devices with high-K metal gate
CN104867874B (zh) * 2014-02-21 2018-09-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US9466480B2 (en) * 2014-11-04 2016-10-11 United Microelectronics Corp. Cleaning process for oxide
US9218978B1 (en) * 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation
CN104952734B (zh) * 2015-07-16 2020-01-24 矽力杰半导体技术(杭州)有限公司 半导体结构及其制造方法
CN106653675B (zh) * 2015-08-28 2020-07-10 中芯国际集成电路制造(北京)有限公司 浅沟槽隔离结构的形成方法
CN105184356B (zh) * 2015-09-28 2018-09-14 华南理工大学 一种基于薄膜工艺的射频识别标签制备方法
US9824895B1 (en) * 2016-09-27 2017-11-21 Cypress Semiconductor Corporation Method of integration of ONO stack formation into thick gate oxide CMOS flow

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6946349B1 (en) * 2004-08-09 2005-09-20 Chartered Semiconductor Manufacturing Ltd. Method for integrating a SONOS gate oxide transistor into a logic/analog integrated circuit having several gate oxide thicknesses
CN101292353A (zh) * 2005-08-24 2008-10-22 美光科技公司 具有氮化栅极氧化物的cmos成像器和制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于原位水汽生成的超薄栅氧膜电学特性研究(英文);孙凌等;《半导体技术》;20081103(第11期);995-999页 *

Also Published As

Publication number Publication date
CN108630605A (zh) 2018-10-09
US20180277441A1 (en) 2018-09-27
US11562932B2 (en) 2023-01-24

Similar Documents

Publication Publication Date Title
CN102737974B (zh) 制造多个栅极结构的方法
US9263546B2 (en) Method of fabricating a gate dielectric layer
TWI429025B (zh) 製造半導體元件的方法與半導體元件
US9478637B2 (en) Scaling EOT by eliminating interfacial layers from high-K/metal gates of MOS devices
EP3159926B1 (en) Method and structure for cmos metal gate stack
CN108807532B (zh) 半导体装置及其制造方法
JP2008300779A (ja) 半導体装置及びその製造方法
US20130043545A1 (en) Semiconductor device having high-k gate dielectric layer and manufacturing method thereof
US7276417B2 (en) Hybrid STI stressor with selective re-oxidation anneal
DE102021104073A1 (de) Selbstausgerichtetes metall-gate für multigate-vorrichtung
US20100012991A1 (en) Semiconductor device and method for fabricating semiconductor device
US20160233132A9 (en) Integrated circuit having chemically modified spacer surface
US20150179439A1 (en) Method for processing gate dielectric layer deposited on germanium-based or group iii-v compound-based substrate
JP2007158065A (ja) 半導体装置の製造方法および半導体装置
CN104733388B (zh) 高介电常数绝缘层金属栅半导体器件制造方法
CN101840881A (zh) 制造集成电路元件的方法
US20070138573A1 (en) Semiconductor device and manufacturing method of the same
CN108630605B (zh) 半导体装置及其制造方法
US8722483B2 (en) Method for manufacturing double-layer polysilicon gate
CN108878421B (zh) 半导体装置及其制造方法
US20120104503A1 (en) Transistor structure with silicided source and drain extensions and process for fabrication
CN108109900B (zh) 半导体装置及其制造方法
JP2009252842A (ja) 半導体装置及びその製造方法
JP2006339327A (ja) 半導体装置及びその製造方法
US11569385B2 (en) FDSOI device structure and preparation method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant