JPH0855858A - 半導体装置の製法 - Google Patents
半導体装置の製法Info
- Publication number
- JPH0855858A JPH0855858A JP6191628A JP19162894A JPH0855858A JP H0855858 A JPH0855858 A JP H0855858A JP 6191628 A JP6191628 A JP 6191628A JP 19162894 A JP19162894 A JP 19162894A JP H0855858 A JPH0855858 A JP H0855858A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- semiconductor
- insulating film
- atmosphere
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 106
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 55
- 238000010438 heat treatment Methods 0.000 claims abstract description 63
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000007789 gas Substances 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims abstract description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000005669 field effect Effects 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 8
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001257 hydrogen Substances 0.000 claims abstract description 8
- 229920006395 saturated elastomer Polymers 0.000 claims abstract description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 5
- 229960001730 nitrous oxide Drugs 0.000 claims abstract description 4
- 235000013842 nitrous oxide Nutrition 0.000 claims abstract description 4
- 229910004541 SiN Inorganic materials 0.000 claims abstract 2
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 238000004093 laser heating Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 99
- 239000000758 substrate Substances 0.000 description 57
- 238000000137 annealing Methods 0.000 description 38
- 239000010410 layer Substances 0.000 description 23
- 230000000694 effects Effects 0.000 description 20
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 230000000051 modifying effect Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 238000002407 reforming Methods 0.000 description 5
- 239000006185 dispersion Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 101100493705 Caenorhabditis elegans bath-36 gene Proteins 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000012159 carrier gas Substances 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000001932 seasonal effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 238000004566 IR spectroscopy Methods 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
- H01L31/1864—Annealing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 絶縁膜、半導体の改質をはかって安定して目
的とする半導体装置を得ることができるようする。 【構成】 半導体装置の製法において、２０℃〜４００
℃、分圧１Torr以上飽和蒸気圧以下の水（Ｈ2 Ｏ）の気
体を含む雰囲気中で１５秒以上２０時間以下の加熱工程
を経て、上記半導体または絶縁膜の少なくとも一方の改
質を行う。
的とする半導体装置を得ることができるようする。 【構成】 半導体装置の製法において、２０℃〜４００
℃、分圧１Torr以上飽和蒸気圧以下の水（Ｈ2 Ｏ）の気
体を含む雰囲気中で１５秒以上２０時間以下の加熱工程
を経て、上記半導体または絶縁膜の少なくとも一方の改
質を行う。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製法に係
わる。
わる。
【０００２】
【従来の技術】例えば、アクティブ・マトリックス型の
液晶ディスプレイ装置においては、そのスイッチング素
子としての絶縁ゲート型電界効果トランジスタ（ＭＩＳ
トランジスタ）を薄膜半導体層に形成したいわゆる薄膜
トランジスタＴＦＴによって構成するものが広く用いら
れている。この場合、一般に硼珪酸ガラスあるいはプラ
スチック基板等の低融点もしくは耐熱性の低い基板上に
ＴＦＴが形成されるものであることから、このＴＦＴの
形成、したがってそのゲート絶縁膜の形成は低温でなさ
れる。このゲート絶縁膜の形成方法としては、その成膜
に当たっての基板温度を６００℃〜３００℃とする例え
ばプラズマＣＶＤ（化学的気相成長）法によるものの提
案がなされている。
液晶ディスプレイ装置においては、そのスイッチング素
子としての絶縁ゲート型電界効果トランジスタ（ＭＩＳ
トランジスタ）を薄膜半導体層に形成したいわゆる薄膜
トランジスタＴＦＴによって構成するものが広く用いら
れている。この場合、一般に硼珪酸ガラスあるいはプラ
スチック基板等の低融点もしくは耐熱性の低い基板上に
ＴＦＴが形成されるものであることから、このＴＦＴの
形成、したがってそのゲート絶縁膜の形成は低温でなさ
れる。このゲート絶縁膜の形成方法としては、その成膜
に当たっての基板温度を６００℃〜３００℃とする例え
ばプラズマＣＶＤ（化学的気相成長）法によるものの提
案がなされている。
【０００３】しかしながら、従前の知見によれば、この
ゲート絶縁膜の成膜においてその成膜温度すなわち基板
温度を低くするとこれに伴って目的とする特性のＭＩＳ
トランジスタを得にくくなってくる。例えば、ｎチャネ
ルＭＩＳトランジスタにおいては、これがディプリーシ
ョン型動作となり、ｐチャネルＭＩＳトランジスタにお
いては、所定の負の電圧印加によってもオンしないとい
うしきい値電圧Ｖthの増大化現象が生じることから、両
トランジスタを用いた回路の集積回路化に問題がある。
ゲート絶縁膜の成膜においてその成膜温度すなわち基板
温度を低くするとこれに伴って目的とする特性のＭＩＳ
トランジスタを得にくくなってくる。例えば、ｎチャネ
ルＭＩＳトランジスタにおいては、これがディプリーシ
ョン型動作となり、ｐチャネルＭＩＳトランジスタにお
いては、所定の負の電圧印加によってもオンしないとい
うしきい値電圧Ｖthの増大化現象が生じることから、両
トランジスタを用いた回路の集積回路化に問題がある。
【０００４】この現象は、ゲート絶縁膜中の結晶欠陥や
不純物に起因する正電荷によるものと考えられ、この正
電荷は、ゲート絶縁膜の例えばＳｉＯ2 中のＳｉのダン
クリングボンド（未結合手）によるものと考えられてい
る。そして、この正電荷がゲート絶縁膜と半導体との界
面近傍に存在するときに、フラットバンド電圧のシフト
（移動）を来たし、これが上述したｎチャネルＭＩＳト
ランジスタのディプリーション化、ｐチャネルＭＩＳト
ランジスタのオン電圧の増大化を来すと考えられる。
不純物に起因する正電荷によるものと考えられ、この正
電荷は、ゲート絶縁膜の例えばＳｉＯ2 中のＳｉのダン
クリングボンド（未結合手）によるものと考えられてい
る。そして、この正電荷がゲート絶縁膜と半導体との界
面近傍に存在するときに、フラットバンド電圧のシフト
（移動）を来たし、これが上述したｎチャネルＭＩＳト
ランジスタのディプリーション化、ｐチャネルＭＩＳト
ランジスタのオン電圧の増大化を来すと考えられる。
【０００５】このような、フラットバンド電圧のシフト
は、ＭＩＳトランジスタの動作電圧が比較的大である場
合、例えば±２０Ｖ程度である場合、例えばフラットバ
ンド電圧の＋４Ｖ程度のシフトは、許容できるものであ
るが、昨今ますます要求が高まっている低電圧駆動例え
ば±５Ｖへの移行においては、この程度のフラットバン
ド電圧のシフトが致命的となる。
は、ＭＩＳトランジスタの動作電圧が比較的大である場
合、例えば±２０Ｖ程度である場合、例えばフラットバ
ンド電圧の＋４Ｖ程度のシフトは、許容できるものであ
るが、昨今ますます要求が高まっている低電圧駆動例え
ば±５Ｖへの移行においては、この程度のフラットバン
ド電圧のシフトが致命的となる。
【０００６】この問題を解決する方法として、ゲート絶
縁膜の成膜後に、大気等の酸素雰囲気中での熱処理を行
って欠陥の補償を行うポストアニール法の提案がある。
このポストアニールとしては水素ガスを含む還元性アニ
ール（水素プラズマ処理を含む。）、大気アニール等が
ある。ところが、還元性アニールによる場合は、一般に
４００℃を超える高温度加熱が必要となる。そして、こ
れらポストアニールによる場合絶縁膜の膜質によって
は、かえってフラットバンド電圧のシフトを増大させて
しまう。そして大気中アニールでは、その効果に季節的
な変動があり、実用上問題がある。
縁膜の成膜後に、大気等の酸素雰囲気中での熱処理を行
って欠陥の補償を行うポストアニール法の提案がある。
このポストアニールとしては水素ガスを含む還元性アニ
ール（水素プラズマ処理を含む。）、大気アニール等が
ある。ところが、還元性アニールによる場合は、一般に
４００℃を超える高温度加熱が必要となる。そして、こ
れらポストアニールによる場合絶縁膜の膜質によって
は、かえってフラットバンド電圧のシフトを増大させて
しまう。そして大気中アニールでは、その効果に季節的
な変動があり、実用上問題がある。
【０００７】
【発明が解決しようとする課題】本発明は、ゲート絶縁
膜等の絶縁膜、半導体の改質をはかって安定して目的と
する半導体装置を得ることができるようし、また例えば
上述のフラットバンド電圧のシフトの改善をはかる。
膜等の絶縁膜、半導体の改質をはかって安定して目的と
する半導体装置を得ることができるようし、また例えば
上述のフラットバンド電圧のシフトの改善をはかる。
【０００８】
【課題を解決するための手段】第１の本発明は、半導体
装置の製法において、２０℃〜４００℃、分圧１Torr以
上飽和蒸気圧以下の水（Ｈ2 Ｏ）の気体を含む雰囲気中
で１５秒以上２０時間以下の加熱工程を経て、上記半導
体または絶縁膜の少なくとも一方の改質を行う。
装置の製法において、２０℃〜４００℃、分圧１Torr以
上飽和蒸気圧以下の水（Ｈ2 Ｏ）の気体を含む雰囲気中
で１５秒以上２０時間以下の加熱工程を経て、上記半導
体または絶縁膜の少なくとも一方の改質を行う。
【０００９】第２の本発明は、上述の雰囲気が、酸素，
窒素，水素，または一酸化二窒素のうちのいづれか１種
類以上をその分圧が、１Torr以上１０気圧以下含む雰囲
気とする。
窒素，水素，または一酸化二窒素のうちのいづれか１種
類以上をその分圧が、１Torr以上１０気圧以下含む雰囲
気とする。
【００１０】第３の本発明は、上述の本発明製法におい
て、目的とする半導体装置が、６００℃以下で作製され
た絶縁ゲート型電界効果トランジスタとする。
て、目的とする半導体装置が、６００℃以下で作製され
た絶縁ゲート型電界効果トランジスタとする。
【００１１】第４の本発明は、上述の本発明製法におい
て、目的とする半導体装置が、絶縁ゲート型電界効果ト
ランジスタであり、この絶縁ゲート型電界効果トランジ
スタのゲート形成後に上述の水の気体を含む雰囲気中で
の加熱処理を行うものである。
て、目的とする半導体装置が、絶縁ゲート型電界効果ト
ランジスタであり、この絶縁ゲート型電界効果トランジ
スタのゲート形成後に上述の水の気体を含む雰囲気中で
の加熱処理を行うものである。
【００１２】第５の本発明は、上述の絶縁膜が、ＳｉＯ
2 ，ＳｉＮ，およびＳｉＯＮのいづれか１種以上とす
る。
2 ，ＳｉＮ，およびＳｉＯＮのいづれか１種以上とす
る。
【００１３】第６の本発明は、上記半導体が、単結晶半
導体、アモルファス半導体、多結晶半導体より成る構成
をとる。
導体、アモルファス半導体、多結晶半導体より成る構成
をとる。
【００１４】第７の本発明は、上記半導体が、レーザ加
熱によって多結晶化された多結晶シリコンより成る構成
をとる。
熱によって多結晶化された多結晶シリコンより成る構成
をとる。
【００１５】第８の本発明は、上記水の気体を含む雰囲
気をプラズマ状態とする。
気をプラズマ状態とする。
【００１６】第９の本発明は、半導体装置が、太陽電池
である構成とする。
である構成とする。
【００１７】第１０の本発明は、上記半導体装置が、太
陽電池であり、この太陽電池の保護膜の形成後に上述の
水の気体を含む雰囲気中の加熱処理を行う。
陽電池であり、この太陽電池の保護膜の形成後に上述の
水の気体を含む雰囲気中の加熱処理を行う。
【００１８】
【作用】本発明製法による水の気体を含む雰囲気内にお
ける加熱処理（以下水蒸気中アニールという）によっ
て、半導体および絶縁膜の改質が効果的に行われる。例
えばこの半導体上に電極ないしは配線がオーミックコン
タクトされた構造がとられている場合において、そのオ
ーミックコンタクトが必ずしも良好なオーミックコンタ
クトがなされていない状態にある場合においても、半導
体の改質によって、良好なオーミックコンタクトがなさ
れる。また、例えばＭＩＳトランジスタの作製におい
て、そのゲート絶縁膜中の欠陥や不純物に起因する正電
荷を中性化し、負に寄ったフラットバンド電圧を０Ｖ側
に近づけることができるという絶縁膜の改質を行うこと
ができることが確認された。
ける加熱処理（以下水蒸気中アニールという）によっ
て、半導体および絶縁膜の改質が効果的に行われる。例
えばこの半導体上に電極ないしは配線がオーミックコン
タクトされた構造がとられている場合において、そのオ
ーミックコンタクトが必ずしも良好なオーミックコンタ
クトがなされていない状態にある場合においても、半導
体の改質によって、良好なオーミックコンタクトがなさ
れる。また、例えばＭＩＳトランジスタの作製におい
て、そのゲート絶縁膜中の欠陥や不純物に起因する正電
荷を中性化し、負に寄ったフラットバンド電圧を０Ｖ側
に近づけることができるという絶縁膜の改質を行うこと
ができることが確認された。
【００１９】これら半導体や絶縁膜の改質が何故行われ
るのかについては、未だ明らかではないものの、例えば
上述のＭＩＳトランジスタのゲート絶縁膜を構成する例
えばＳｉＯ2 についての上述の本発明製法、水蒸気中ア
ニールを施す前と後において酸素ＯとシリコンＳｉとの
ボンディングアングルを比較すると、水蒸気中アニール
後は、このボンディングアングルが大きくなっているこ
とが観察された。
るのかについては、未だ明らかではないものの、例えば
上述のＭＩＳトランジスタのゲート絶縁膜を構成する例
えばＳｉＯ2 についての上述の本発明製法、水蒸気中ア
ニールを施す前と後において酸素ＯとシリコンＳｉとの
ボンディングアングルを比較すると、水蒸気中アニール
後は、このボンディングアングルが大きくなっているこ
とが観察された。
【００２０】
【実施例】本発明製法においては、半導体基板上に目的
とする半導体装置例えばＭＩＳトランジスタを構成する
望ましくは電極等の全ての構成部分を形成した半導体素
子、例えばＭＩＳトランジスタ素子を形成して後に、２
０℃から４００℃、分圧１Torr以上飽和蒸気圧以下の水
の気体を含む雰囲気で１５秒以上２０時間以下の加熱工
程いわば水蒸気中アニールを行う。
とする半導体装置例えばＭＩＳトランジスタを構成する
望ましくは電極等の全ての構成部分を形成した半導体素
子、例えばＭＩＳトランジスタ素子を形成して後に、２
０℃から４００℃、分圧１Torr以上飽和蒸気圧以下の水
の気体を含む雰囲気で１５秒以上２０時間以下の加熱工
程いわば水蒸気中アニールを行う。
【００２１】ここで、半導体基板とはその全体が半導体
によって構成されるバルク型構成はもとより、例えば絶
縁ないしは半絶縁基板上に単結晶半導体層、多結晶半導
体層、非晶質半導体層が形成された構成による基板をも
含んで指称するものである。
によって構成されるバルク型構成はもとより、例えば絶
縁ないしは半絶縁基板上に単結晶半導体層、多結晶半導
体層、非晶質半導体層が形成された構成による基板をも
含んで指称するものである。
【００２２】上述の水蒸気中アニールは、全工程を６０
０℃以下で作製したＭＩＳトランジスタに対して行うこ
とが有効である。すなわち、前述したように、このよう
に６００℃以下、例えば６００℃〜３００℃の基板温度
で例えばゲート絶縁膜を形成したＭＩＳトランジスタは
その特性に劣るものであり、また例えばこのゲート絶縁
膜の成膜後において６００℃を超える熱処理を経る場合
には、水を含まない高温アニールで絶縁膜改質、オーミ
ックコンタクトの向上をはかることができるからであ
る。
０℃以下で作製したＭＩＳトランジスタに対して行うこ
とが有効である。すなわち、前述したように、このよう
に６００℃以下、例えば６００℃〜３００℃の基板温度
で例えばゲート絶縁膜を形成したＭＩＳトランジスタは
その特性に劣るものであり、また例えばこのゲート絶縁
膜の成膜後において６００℃を超える熱処理を経る場合
には、水を含まない高温アニールで絶縁膜改質、オーミ
ックコンタクトの向上をはかることができるからであ
る。
【００２３】図１は、上述の水蒸気中アニール処理を行
う装置の一例の構成図を示すもので、この場合、基板加
熱処理容器３１内に、半導体基板２が配置される基板ホ
ルダー３２が配置される。この基板ホルダー３２には、
通電ヒーター等の加熱手段３９が設けられ、ホルダー３
２に保持した基板２を所定の温度に加熱することができ
るようになされている。
う装置の一例の構成図を示すもので、この場合、基板加
熱処理容器３１内に、半導体基板２が配置される基板ホ
ルダー３２が配置される。この基板ホルダー３２には、
通電ヒーター等の加熱手段３９が設けられ、ホルダー３
２に保持した基板２を所定の温度に加熱することができ
るようになされている。
【００２４】この基板加熱処理容器３１には、排気口３
３が設けられ、これが排気手段（図示せず）にバルブＶ
1 を介して連結される。また、この容器３１にはその内
部の圧力を観察する圧力計３４が設けられる。
３が設けられ、これが排気手段（図示せず）にバルブＶ
1 を介して連結される。また、この容器３１にはその内
部の圧力を観察する圧力計３４が設けられる。
【００２５】一方、水（Ｈ2 Ｏ）の収容部３５を有する
恒温槽３６が設けられ、収容部３５が、バルブＶ2 およ
びＶ3 が設けられた連結管３７によって連結される。ま
た、キャリアガスが供給されるキャリアガス供給管３７
が、バルブＶ4 を介して上述の連結管３７のバルブＶ2
およびＶ3 との間に連結されると共にバルブＶ5 を介し
て恒温槽３６内の水の収容部に連結された構成とされ
る。
恒温槽３６が設けられ、収容部３５が、バルブＶ2 およ
びＶ3 が設けられた連結管３７によって連結される。ま
た、キャリアガスが供給されるキャリアガス供給管３７
が、バルブＶ4 を介して上述の連結管３７のバルブＶ2
およびＶ3 との間に連結されると共にバルブＶ5 を介し
て恒温槽３６内の水の収容部に連結された構成とされ
る。
【００２６】このようにして、予め高真空度に排気した
基板加熱処理容器３１に、例えばバルブＶ4 およびＶ5
を閉じた状態で、バルブＶ3 およびＶ4 を開け、恒温槽
３６によって設定された加熱温度下での飽和蒸気圧によ
って設定される蒸気量を、バルブＶ3 およびＶ4 の開閉
調節によって圧力計３４でモニターしながら、処理容器
３１に真空吸引によって所定量送り込む。そして、この
場合加熱処理容器３１には、図示しないが、この加熱処
理容器３１全体を加熱する加熱手段を設けておくことに
よって、この容器３１内に送り込まれた水蒸気が結露す
ることがないように、導入した水蒸気量に対する露点以
上に加熱処理容器３１全体を加熱しておくことが望まれ
る。
基板加熱処理容器３１に、例えばバルブＶ4 およびＶ5
を閉じた状態で、バルブＶ3 およびＶ4 を開け、恒温槽
３６によって設定された加熱温度下での飽和蒸気圧によ
って設定される蒸気量を、バルブＶ3 およびＶ4 の開閉
調節によって圧力計３４でモニターしながら、処理容器
３１に真空吸引によって所定量送り込む。そして、この
場合加熱処理容器３１には、図示しないが、この加熱処
理容器３１全体を加熱する加熱手段を設けておくことに
よって、この容器３１内に送り込まれた水蒸気が結露す
ることがないように、導入した水蒸気量に対する露点以
上に加熱処理容器３１全体を加熱しておくことが望まれ
る。
【００２７】半導体基板２における半導体素子例えばＭ
ＩＳダイオード，ＭＩＳトランジスタ素子等を形成する
に当たっての絶縁膜特にゲート絶縁膜の形成は、プラズ
マプロセス、特にリモートプラズマＣＶＤ法によること
が望ましく、これを実施する装置としては、例えば本出
願人によって提案された特開平５−２１３９３号公報に
開示されたように、プラズマ発生部と半導体基板の配置
部とが分離され両者間にメッシュ状電極が配置され、こ
れによってプラズマを遮蔽して半導体基板に対して電気
的に中性の励起された原子種もしくは分子種を照射する
ようにしたリモートプラズマＣＶＤ装置を用いることが
できる。
ＩＳダイオード，ＭＩＳトランジスタ素子等を形成する
に当たっての絶縁膜特にゲート絶縁膜の形成は、プラズ
マプロセス、特にリモートプラズマＣＶＤ法によること
が望ましく、これを実施する装置としては、例えば本出
願人によって提案された特開平５−２１３９３号公報に
開示されたように、プラズマ発生部と半導体基板の配置
部とが分離され両者間にメッシュ状電極が配置され、こ
れによってプラズマを遮蔽して半導体基板に対して電気
的に中性の励起された原子種もしくは分子種を照射する
ようにしたリモートプラズマＣＶＤ装置を用いることが
できる。
【００２８】このリモートプラズマＣＶＤ装置によれ
ば、半導体基板表面、したがってこれの上に成膜される
ゲート絶縁膜との界面にプラズマによるダメージを減少
させることができて、界面準位が小でまた前述した欠陥
による正電荷の発生を小さく抑えることができる。
ば、半導体基板表面、したがってこれの上に成膜される
ゲート絶縁膜との界面にプラズマによるダメージを減少
させることができて、界面準位が小でまた前述した欠陥
による正電荷の発生を小さく抑えることができる。
【００２９】まずこのリモートプラズマＣＶＤ装置を、
図２の概略構成図を参照して説明する。この例において
は、平行平板型の電極構成とした場合であるが、この構
成に限られるものではない。
図２の概略構成図を参照して説明する。この例において
は、平行平板型の電極構成とした場合であるが、この構
成に限られるものではない。
【００３０】この例では、チェンバー１内に、ゲート絶
縁膜の成膜がなされる半導体基板２が配置される基板配
置部３とこれに対向してプラズマ発生部４が構成され
る。このプラズマ発生部４は、高周波（ＲＦ）発生器５
からの例えば１３．５６ＭＨｚの高周波電力が印加され
る平板状のＲＦ電極６を有し、これに対向して第１およ
び第２のメッシュ状電極Ｇ1 およびＧ2 が配置される。
電極Ｇ1 は平板状メッシュ電極によって構成され、電極
Ｇ2 は平板状の袋状メッシュ電極によって構成され、各
電極Ｇ1 およびＧ2 には所定の電圧ＶG1およびＶG2が印
加される。
縁膜の成膜がなされる半導体基板２が配置される基板配
置部３とこれに対向してプラズマ発生部４が構成され
る。このプラズマ発生部４は、高周波（ＲＦ）発生器５
からの例えば１３．５６ＭＨｚの高周波電力が印加され
る平板状のＲＦ電極６を有し、これに対向して第１およ
び第２のメッシュ状電極Ｇ1 およびＧ2 が配置される。
電極Ｇ1 は平板状メッシュ電極によって構成され、電極
Ｇ2 は平板状の袋状メッシュ電極によって構成され、各
電極Ｇ1 およびＧ2 には所定の電圧ＶG1およびＶG2が印
加される。
【００３１】半導体基板２の配置部３は加熱手段７を具
備し、半導体基板２を所要の基板温度に設定することが
できるようになされる。
備し、半導体基板２を所要の基板温度に設定することが
できるようになされる。
【００３２】チェンバー１には、そのプラズマ発生部４
の近傍に、ガス導入口８が形成され、例えば基板配置部
３の近傍に排出口９が形成される。また、メッシュ電極
Ｇ2にガス導入口１０が設けられる。そして、ガス導入
口８から、酸素Ｏ2 およびヘリウムＨｅが供給され、ガ
ス導入口１０からモノシランＳｉＨ4 およびＨｅが供給
される。
の近傍に、ガス導入口８が形成され、例えば基板配置部
３の近傍に排出口９が形成される。また、メッシュ電極
Ｇ2にガス導入口１０が設けられる。そして、ガス導入
口８から、酸素Ｏ2 およびヘリウムＨｅが供給され、ガ
ス導入口１０からモノシランＳｉＨ4 およびＨｅが供給
される。
【００３３】この構成において、ＲＦ電極６と基板配置
部３の間に、ＲＦ電力を印加するこのによって放電を発
生させるが、この場合両者間にメッシュ電極Ｇ1 および
Ｇ2が存在することによって、これらに基板配置部３に
対して正の所定の電圧ＶG1およびＶG2を印加することに
よる放電によって発生するプラズマを、メッシュ電極Ｇ
1 およびＧ2 によって、ＲＦ電極６側に制限する。すな
わち、電子，正負イオンの荷電粒子を基板配置部３に対
して遮断する。このようにして、基板配置部３に配置さ
れた半導体基板２に中性ラジカルすなわちそれぞれ電気
的に中性の励起原子種もしくは励起分子種のみが照射さ
れて、半導体基板２の成膜面およびこれの上の成膜が荷
電粒子によってダメージを受けることなくこの例ではＳ
ｉＯ2 によるゲート絶縁膜が成膜される。
部３の間に、ＲＦ電力を印加するこのによって放電を発
生させるが、この場合両者間にメッシュ電極Ｇ1 および
Ｇ2が存在することによって、これらに基板配置部３に
対して正の所定の電圧ＶG1およびＶG2を印加することに
よる放電によって発生するプラズマを、メッシュ電極Ｇ
1 およびＧ2 によって、ＲＦ電極６側に制限する。すな
わち、電子，正負イオンの荷電粒子を基板配置部３に対
して遮断する。このようにして、基板配置部３に配置さ
れた半導体基板２に中性ラジカルすなわちそれぞれ電気
的に中性の励起原子種もしくは励起分子種のみが照射さ
れて、半導体基板２の成膜面およびこれの上の成膜が荷
電粒子によってダメージを受けることなくこの例ではＳ
ｉＯ2 によるゲート絶縁膜が成膜される。
【００３４】また、プラズマ中の電子密度は高周波電力
にほぼ比例するので、更に基板面へのプラズマダメージ
を抑制するには、その高周波電力を放電を維持できる範
囲において最も低い電力に印加することが望ましい。
にほぼ比例するので、更に基板面へのプラズマダメージ
を抑制するには、その高周波電力を放電を維持できる範
囲において最も低い電力に印加することが望ましい。
【００３５】成膜速度は、基本的には気相中で生成され
た電気的に中性なプリカーサーＳｉＯX ＊（反応前駆
体）が基板２の成膜面に堆積すれば良いので、メッシュ
電極Ｇ 1 およびＧ2 により荷電粒子をブロックしてもリ
モートプラズマＣＶＤによらない通常のプラズマＣＶＤ
の場合と変わることがない。
た電気的に中性なプリカーサーＳｉＯX ＊（反応前駆
体）が基板２の成膜面に堆積すれば良いので、メッシュ
電極Ｇ 1 およびＧ2 により荷電粒子をブロックしてもリ
モートプラズマＣＶＤによらない通常のプラズマＣＶＤ
の場合と変わることがない。
【００３６】次に、本発明製法を、具体的に説明する。
この場合、半導体基板２として、ボロンＢが１０15atom
s/cm3 ドープされたｐ型の単結晶Ｓｉ基板が用意され、
その一主面上に基板温度２７０℃として図２のリモート
プラズマＣＶＤ装置によって、ＳｉＯ2 ゲート絶縁膜を
厚さ１００ｎｍに成膜した。そして、これの上にＡｌの
蒸着膜によってゲート電極を形成し、ＭＩＳキャパシタ
（ＭＩＳダイオード）を作製した。図３は、このように
して形成したＭＩＳダイオードの、Ｃ−Ｖ（容量−電
圧）特性である。
この場合、半導体基板２として、ボロンＢが１０15atom
s/cm3 ドープされたｐ型の単結晶Ｓｉ基板が用意され、
その一主面上に基板温度２７０℃として図２のリモート
プラズマＣＶＤ装置によって、ＳｉＯ2 ゲート絶縁膜を
厚さ１００ｎｍに成膜した。そして、これの上にＡｌの
蒸着膜によってゲート電極を形成し、ＭＩＳキャパシタ
（ＭＩＳダイオード）を作製した。図３は、このように
して形成したＭＩＳダイオードの、Ｃ−Ｖ（容量−電
圧）特性である。
【００３７】そして、このようして形成したＭＩＳダイ
オードを、図１で説明した加熱処理装置の高真空度に排
気した基板加熱処理容器３１内の基板ホルダー３２上に
配置し、バルブＶ2 およびＶ4 を開け、５０Torrの水蒸
気を導入して基板温度２７０℃で、３０分の加熱処理す
なわち水蒸気中アニールを行った。このアニール後の同
様のＣ−Ｖ（容量−電圧）特性は、図４となった。
オードを、図１で説明した加熱処理装置の高真空度に排
気した基板加熱処理容器３１内の基板ホルダー３２上に
配置し、バルブＶ2 およびＶ4 を開け、５０Torrの水蒸
気を導入して基板温度２７０℃で、３０分の加熱処理す
なわち水蒸気中アニールを行った。このアニール後の同
様のＣ−Ｖ（容量−電圧）特性は、図４となった。
【００３８】上述のバルク型ＭＩＳ（ＭＯＳ）ダイオー
ドにおいて、そのアニール前のゲート絶縁膜を構成する
ＳｉＯ2 の電気容量は１４０１．８ｐＦであり、アニー
ル後は８００．０ｐＦであった。すなわちアニール前は
誘電分散のある誘電率の高いＳｉＯ2 膜であったもの
が、アニールにより原子結合の緩和した、より安定した
膜となって熱酸化によりＳｉＯ2 膜に近い誘電率を持つ
ようになる。すなわち絶縁性が高まる。そして、そのフ
ラットバンド電圧ＶFBは、アニールにより、−２．３Ｖ
から−０．９Ｖに変化し改善効果がみられる。因みに、
ｐ型の１０15atoms/cm3 の基板濃度を有するＡｌゲート
のＭＩＳ構造（この例ではＭＯＳ構造）での理想的すな
わち酸化膜電荷を持たないときのフラットバンド電圧Ｖ
FBは−０．８９Ｖであるので、その効果が大きいことが
わかる。
ドにおいて、そのアニール前のゲート絶縁膜を構成する
ＳｉＯ2 の電気容量は１４０１．８ｐＦであり、アニー
ル後は８００．０ｐＦであった。すなわちアニール前は
誘電分散のある誘電率の高いＳｉＯ2 膜であったもの
が、アニールにより原子結合の緩和した、より安定した
膜となって熱酸化によりＳｉＯ2 膜に近い誘電率を持つ
ようになる。すなわち絶縁性が高まる。そして、そのフ
ラットバンド電圧ＶFBは、アニールにより、−２．３Ｖ
から−０．９Ｖに変化し改善効果がみられる。因みに、
ｐ型の１０15atoms/cm3 の基板濃度を有するＡｌゲート
のＭＩＳ構造（この例ではＭＯＳ構造）での理想的すな
わち酸化膜電荷を持たないときのフラットバンド電圧Ｖ
FBは−０．８９Ｖであるので、その効果が大きいことが
わかる。
【００３９】この酸化膜電荷密度Ｎeff の定義として、
次式（数１）を用いた。
次式（数１）を用いた。
【００４０】
【数１】Ｎeff ＝ＣOX・( φMS−ＶFB）／ｅＳ
【００４１】ここに、ＣOXはＭＯＳダイオードの容量−
電圧特性（Ｃ−Ｖ特性）より求めた酸化膜のキャパシタ
ンス、ＶFBはフラットバンド電圧、φMSはゲート電極の
仕事関数とＳｉの電子親和力の差、ｅは電気素量、Ｓは
ゲート電極の面積である。
電圧特性（Ｃ−Ｖ特性）より求めた酸化膜のキャパシタ
ンス、ＶFBはフラットバンド電圧、φMSはゲート電極の
仕事関数とＳｉの電子親和力の差、ｅは電気素量、Ｓは
ゲート電極の面積である。
【００４２】アニールによって、Ｎeff は、１．２４×
１０12ｃｍ-2から、５．０×１０ 9ｃｍ-2に低減してい
ることがわかる。
１０12ｃｍ-2から、５．０×１０ 9ｃｍ-2に低減してい
ることがわかる。
【００４３】図３においては、０．１Ｈｚでの特性が示
されていないが、これはアニール前の状態では、誘電分
散が大きいために、このモードでの測定ができなかった
ことによる。そして、水蒸気中のアニールによって図４
に示すように、高周波−準静（quasi-static）測定結果
よりＳｉの中間ギャップ（mid-gap)における界面準位密
度が求められ、２．０×１０10ｃｍ-2ｅＶ-1と低温絶縁
膜を用いたＭＯＳ（ＭＩＳ）としては極めて良好な値が
得られた。
されていないが、これはアニール前の状態では、誘電分
散が大きいために、このモードでの測定ができなかった
ことによる。そして、水蒸気中のアニールによって図４
に示すように、高周波−準静（quasi-static）測定結果
よりＳｉの中間ギャップ（mid-gap)における界面準位密
度が求められ、２．０×１０10ｃｍ-2ｅＶ-1と低温絶縁
膜を用いたＭＯＳ（ＭＩＳ）としては極めて良好な値が
得られた。
【００４４】ところで、本発明方法による水蒸気中アニ
ールによる場合、ホットキャリアの劣化の原因となる絶
縁膜中の水分を増大させるのではないかという懸念があ
るが、実際には、このアニールは逆にＳｉＯ2 膜中の水
分、またはＯＨ基の低減効果があることを確認した。図
５は、赤外分光により求めた膜中のＨ2 Ｏ＋ＯＨ量（任
意単位）のアニール温度依存性を示したもので、この場
合１００ｎｍの膜厚のＳｉＯ2 膜を成膜温度２７０℃に
て形成し、５０Torrの水蒸気中で、基板温度２７０℃の
水蒸気中アニールを行った。長時間加熱するほど、膜中
のＨ2 Ｏ＋ＯＨ量が減少しているとがわかる。
ールによる場合、ホットキャリアの劣化の原因となる絶
縁膜中の水分を増大させるのではないかという懸念があ
るが、実際には、このアニールは逆にＳｉＯ2 膜中の水
分、またはＯＨ基の低減効果があることを確認した。図
５は、赤外分光により求めた膜中のＨ2 Ｏ＋ＯＨ量（任
意単位）のアニール温度依存性を示したもので、この場
合１００ｎｍの膜厚のＳｉＯ2 膜を成膜温度２７０℃に
て形成し、５０Torrの水蒸気中で、基板温度２７０℃の
水蒸気中アニールを行った。長時間加熱するほど、膜中
のＨ2 Ｏ＋ＯＨ量が減少しているとがわかる。
【００４５】この膜においては、約１０分以上の加熱処
理によって吸湿性のない膜に改質されることがわかる。
この改質は、加熱温度が高くなるほど改質に要する時間
の短縮化をはかることができ、加熱温度４００℃では、
２０秒間の加熱時間で改質が可能であった。また、上述
の水蒸気中アニールにおいて、その雰囲気をＲＦ（高周
波）プラズマ化することによってこの加熱時間の短縮を
はかることができた。しかし、２０時間を超えると改質
効果の変化は殆ど生じないことから、これ以上の加熱は
工業的に不利益となる。
理によって吸湿性のない膜に改質されることがわかる。
この改質は、加熱温度が高くなるほど改質に要する時間
の短縮化をはかることができ、加熱温度４００℃では、
２０秒間の加熱時間で改質が可能であった。また、上述
の水蒸気中アニールにおいて、その雰囲気をＲＦ（高周
波）プラズマ化することによってこの加熱時間の短縮を
はかることができた。しかし、２０時間を超えると改質
効果の変化は殆ど生じないことから、これ以上の加熱は
工業的に不利益となる。
【００４６】尚、絶縁膜中に水分があっても、この膜を
真空中アニールしてフラットバンドシフトの改善、誘電
率安定化、吸湿性解消等の効果は生じなかった。
真空中アニールしてフラットバンドシフトの改善、誘電
率安定化、吸湿性解消等の効果は生じなかった。
【００４７】上述したように、本発明において水蒸気中
アニールを、２０℃〜４００℃で行うのは、２０℃未満
では絶縁膜の改質効果が殆ど生じないものであり、４０
０℃を超えると、金属電極ないしは配線が水との反応に
よってこれに変質を生じることによる。例えば廉価で広
く電極ないしは配線として用いられているＡｌの場合、
４００℃を超える水蒸気中加熱によってＡｌ（ＯＨ）3
・ｎＨ2 Ｏという水酸化物の含水塩になる。
アニールを、２０℃〜４００℃で行うのは、２０℃未満
では絶縁膜の改質効果が殆ど生じないものであり、４０
０℃を超えると、金属電極ないしは配線が水との反応に
よってこれに変質を生じることによる。例えば廉価で広
く電極ないしは配線として用いられているＡｌの場合、
４００℃を超える水蒸気中加熱によってＡｌ（ＯＨ）3
・ｎＨ2 Ｏという水酸化物の含水塩になる。
【００４８】そして、加熱時間を１５秒〜２０時間とす
るのは、１５秒未満では改質効果がなく、また前述した
ように２０時間を超えても改質効果が飽和することから
２０時間以上とすることは製造上実用的でないことによ
る。
るのは、１５秒未満では改質効果がなく、また前述した
ように２０時間を超えても改質効果が飽和することから
２０時間以上とすることは製造上実用的でないことによ
る。
【００４９】また、水蒸気中加熱における水蒸気分圧
を、１Torr以上１気圧以下とするのは、分圧１Torr以下
となると、おおよそ大気中に含まれる水蒸気の量という
ことになり、季節変動の影響が生じて来ることにより、
１気圧以下が実用的であることによる。
を、１Torr以上１気圧以下とするのは、分圧１Torr以下
となると、おおよそ大気中に含まれる水蒸気の量という
ことになり、季節変動の影響が生じて来ることにより、
１気圧以下が実用的であることによる。
【００５０】上述したところは、本発明をＭＩＳダイオ
ード（ＭＩＳキャパシタ）に適用した場合であるが、Ｔ
ＦＴをはじめとするＭＩＳトランジスタに適用して同様
の効果を有することは言うまでもない。
ード（ＭＩＳキャパシタ）に適用した場合であるが、Ｔ
ＦＴをはじめとするＭＩＳトランジスタに適用して同様
の効果を有することは言うまでもない。
【００５１】図６〜図１０の工程図を参照して本発明製
法によってＴＦＴを作製する場合の一実施例を説明す
る。この場合、多結晶シリコンによるＴＦＴを構成する
場合で、まず図６に示すように、ガラス基板２１上にＢ
（ボロン）ドープの水素含有のアモルファスＳｉ（ａ−
Ｓｉ：Ｈ，Ｂ）もしくはＰ（りん）ドープの水素含有の
アモルファスＳｉ（ａ−Ｓｉ：Ｈ，Ｐ）の第１の半導体
層２２をＣＶＤ法によって成膜した。この第１の半導体
層２２を、フォトリソグラフィによって最終的に得るＴ
ＦＴのソース領域およびドレイン領域となる部分を残し
て他部をエッチング除去する。
法によってＴＦＴを作製する場合の一実施例を説明す
る。この場合、多結晶シリコンによるＴＦＴを構成する
場合で、まず図６に示すように、ガラス基板２１上にＢ
（ボロン）ドープの水素含有のアモルファスＳｉ（ａ−
Ｓｉ：Ｈ，Ｂ）もしくはＰ（りん）ドープの水素含有の
アモルファスＳｉ（ａ−Ｓｉ：Ｈ，Ｐ）の第１の半導体
層２２をＣＶＤ法によって成膜した。この第１の半導体
層２２を、フォトリソグラフィによって最終的に得るＴ
ＦＴのソース領域およびドレイン領域となる部分を残し
て他部をエッチング除去する。
【００５２】図７に示すように、第１の半導体層２２上
にそのソース領域およびドレイン領域の形成部間の半導
体層２２が除去された部分を埋込んで全面的に最終的に
ＴＦＴのチャネル形成領域を構成する例えばノンドープ
の水素含有のアモルファスＳｉ（ａ−Ｓｉ：Ｈ）の第２
の半導体層２３を成膜する。このようにして半導体基板
２を構成する。
にそのソース領域およびドレイン領域の形成部間の半導
体層２２が除去された部分を埋込んで全面的に最終的に
ＴＦＴのチャネル形成領域を構成する例えばノンドープ
の水素含有のアモルファスＳｉ（ａ−Ｓｉ：Ｈ）の第２
の半導体層２３を成膜する。このようにして半導体基板
２を構成する。
【００５３】そして、この第２の半導体層２３にエキシ
マレーザ光を照射するエキシマレーザアニールによって
この第２の半導体層２３を結晶化するとともに、図８に
示すように、第１の半導体層２２から第２の半導体層２
３への不純物の拡散を行って、第１の半導体層２２とこ
の上の第２の半導体層２３によってソースおよびドレイ
ン各領域２４Ｓおよび２４Ｄを形成する。そして、この
ようにして形成した各領域２４Ｓおよび２４Ｄ間に、ノ
ンドープの第２の半導体層２３によるチャネル形成領域
２５が形成される。
マレーザ光を照射するエキシマレーザアニールによって
この第２の半導体層２３を結晶化するとともに、図８に
示すように、第１の半導体層２２から第２の半導体層２
３への不純物の拡散を行って、第１の半導体層２２とこ
の上の第２の半導体層２３によってソースおよびドレイ
ン各領域２４Ｓおよび２４Ｄを形成する。そして、この
ようにして形成した各領域２４Ｓおよび２４Ｄ間に、ノ
ンドープの第２の半導体層２３によるチャネル形成領域
２５が形成される。
【００５４】図９に示すように、本発明方法にるゲート
絶縁膜２６を成膜する。このゲート絶縁膜２６の成膜
は、図２のリモートプラズマＣＶＤ装置によって、その
基板温度を１２０℃を超え２５０℃未満の温度範囲下で
形成する。
絶縁膜２６を成膜する。このゲート絶縁膜２６の成膜
は、図２のリモートプラズマＣＶＤ装置によって、その
基板温度を１２０℃を超え２５０℃未満の温度範囲下で
形成する。
【００５５】図１０に示すように、ゲート絶縁膜２６に
対してフォトリソグラフィによって各ソースおよびドレ
イン領域２４Ｓおよび２４Ｄ上に電極コンタクト窓明け
を行いこれら電極コンタクト窓を通じてソースおよびド
レイン領域２４Ｓおよび２４Ｄ上にそれぞれソースおよ
びドレイン各電極２７Ｓおよび２７Ｄをオーミックにコ
ンタクトし、これらソース領域およびドレイン領域２４
Ｓおよび２４Ｄ間のゲート絶縁膜２６上にゲート電極２
７Ｇを被着形成する。これら各電極２７Ｓ，２７Ｄおよ
び２７Ｇの形成は、例えばＡｌを全面的に被着形成し、
フォトリソグラフィによってパターン化することによっ
て同時に形成することができる。
対してフォトリソグラフィによって各ソースおよびドレ
イン領域２４Ｓおよび２４Ｄ上に電極コンタクト窓明け
を行いこれら電極コンタクト窓を通じてソースおよびド
レイン領域２４Ｓおよび２４Ｄ上にそれぞれソースおよ
びドレイン各電極２７Ｓおよび２７Ｄをオーミックにコ
ンタクトし、これらソース領域およびドレイン領域２４
Ｓおよび２４Ｄ間のゲート絶縁膜２６上にゲート電極２
７Ｇを被着形成する。これら各電極２７Ｓ，２７Ｄおよ
び２７Ｇの形成は、例えばＡｌを全面的に被着形成し、
フォトリソグラフィによってパターン化することによっ
て同時に形成することができる。
【００５６】本発明製法においては、このようにして形
成したＴＦＴを、水蒸気中加熱すなわちアニールする。
この水蒸気中アニールは、例えば２７０℃で３０分間、
５０Torrの水蒸気中加熱処理を行った。このようにして
得たゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１０μｍＴＦ
Ｔの、ドレイン電圧ＶD ＝−１Ｖにおけるドレイン電流
Ｉｄ−ゲート電圧ＶG 特性を図１１に示す。図１１にお
いて、曲線１１Ａは本発明製法によって得たＴＦＴのＩ
D −ＶG 特性曲線、曲線１１Ｂは上述の水蒸気中加熱処
理前における同様のＴＦＴのＩD −ＶG 特性曲線であ
る。曲線１１Ａおよび１１Ｂを比較して明らかなよう
に、本発明製法によるＴＦＴすなわち水蒸気中アニール
を行ったものは、フラットバンド電圧、すなわちオフ電
圧が、−３．６Ｖから−１．０Ｖへと改善されている。
成したＴＦＴを、水蒸気中加熱すなわちアニールする。
この水蒸気中アニールは、例えば２７０℃で３０分間、
５０Torrの水蒸気中加熱処理を行った。このようにして
得たゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１０μｍＴＦ
Ｔの、ドレイン電圧ＶD ＝−１Ｖにおけるドレイン電流
Ｉｄ−ゲート電圧ＶG 特性を図１１に示す。図１１にお
いて、曲線１１Ａは本発明製法によって得たＴＦＴのＩ
D −ＶG 特性曲線、曲線１１Ｂは上述の水蒸気中加熱処
理前における同様のＴＦＴのＩD −ＶG 特性曲線であ
る。曲線１１Ａおよび１１Ｂを比較して明らかなよう
に、本発明製法によるＴＦＴすなわち水蒸気中アニール
を行ったものは、フラットバンド電圧、すなわちオフ電
圧が、−３．６Ｖから−１．０Ｖへと改善されている。
【００５７】同様に図１１の曲線１１Ａおよび１１Ｂを
比較して明らかなように、加熱処理前のＶG ＝−１０Ｖ
におけるオン電流の６．４２μＡから加熱処理後のＶG
＝−５Ｖにおけるオン電流の１８．８３μＡへと約３倍
増加している。
比較して明らかなように、加熱処理前のＶG ＝−１０Ｖ
におけるオン電流の６．４２μＡから加熱処理後のＶG
＝−５Ｖにおけるオン電流の１８．８３μＡへと約３倍
増加している。
【００５８】また、電界効果移動度は６０ｃｍ2 ／Ｖｓ
から４００ｃｍ2 ／Ｖｓへと増大した。サブスレッショ
ールドスイング値は、０．３８Ｖ／decadeから０．１５
／decadeへと改善された。すなわち、本発明製法によれ
ば、上述のバルク型ＭＩＳ構造に限らず薄膜型構成にお
いても、酸化膜電荷の低減、界面準位密度の低減がある
ことが示されている。
から４００ｃｍ2 ／Ｖｓへと増大した。サブスレッショ
ールドスイング値は、０．３８Ｖ／decadeから０．１５
／decadeへと改善された。すなわち、本発明製法によれ
ば、上述のバルク型ＭＩＳ構造に限らず薄膜型構成にお
いても、酸化膜電荷の低減、界面準位密度の低減がある
ことが示されている。
【００５９】このような界面準位密度の低下は、絶縁膜
の下地である上述の第１および第２の半導体層２２およ
び２３によるＳｉ膜にも改質効果が及んでいることを意
味する。すなわちシリコンの欠陥つまり結晶粒界のダン
グリングボンドや絶縁膜との界面に多く存在する欠陥の
パッシベーション効果があることを意味する。
の下地である上述の第１および第２の半導体層２２およ
び２３によるＳｉ膜にも改質効果が及んでいることを意
味する。すなわちシリコンの欠陥つまり結晶粒界のダン
グリングボンドや絶縁膜との界面に多く存在する欠陥の
パッシベーション効果があることを意味する。
【００６０】更に、本発明製法において、その半導体の
改質がなされることによってこれにコンタクトされる電
極ないしは配線のオーミックコンタクトが良好に行われ
る。すなわち、ゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１
０μｍであって、水蒸気中アニールを行う前のドレイン
電流ＩD −ドレイン電圧ＶD 特性が図１２に示す特性を
有するすなわちソース領域およびドレイン領域に対する
電極のオーミックコンタクトが不良のＴＦＴに対し、そ
の後２７０℃、３０分間の、５０Torrの水蒸気アニール
を行った本発明製法によるＴＦＴの同様のドレイン電流
ＩD −ドレイン電圧ＶD 特性は図１３となり、本発明製
法によるときは、そのオーミックコンタクトが改善され
ていること、すなわち半導体の改質がなされることがわ
かる。
改質がなされることによってこれにコンタクトされる電
極ないしは配線のオーミックコンタクトが良好に行われ
る。すなわち、ゲート幅Ｗ＝１０μｍ，ゲート長Ｌ＝１
０μｍであって、水蒸気中アニールを行う前のドレイン
電流ＩD −ドレイン電圧ＶD 特性が図１２に示す特性を
有するすなわちソース領域およびドレイン領域に対する
電極のオーミックコンタクトが不良のＴＦＴに対し、そ
の後２７０℃、３０分間の、５０Torrの水蒸気アニール
を行った本発明製法によるＴＦＴの同様のドレイン電流
ＩD −ドレイン電圧ＶD 特性は図１３となり、本発明製
法によるときは、そのオーミックコンタクトが改善され
ていること、すなわち半導体の改質がなされることがわ
かる。
【００６１】尚、上述したＳｉＯ2 絶縁膜を形成するプ
ラズマＣＶＤにおいて、用いるガス種は、シリコンの原
料としての上述のモノシランＳｉＨ4 のほかジシランＳ
ｉ2Ｈ8 をはじめとする高次シランガスのいづれでも良
い。また、酸化性のガスは、上述のＯ2 の他にＮ2 Ｏな
どの酸化窒素ガスを用いることができる。
ラズマＣＶＤにおいて、用いるガス種は、シリコンの原
料としての上述のモノシランＳｉＨ4 のほかジシランＳ
ｉ2Ｈ8 をはじめとする高次シランガスのいづれでも良
い。また、酸化性のガスは、上述のＯ2 の他にＮ2 Ｏな
どの酸化窒素ガスを用いることができる。
【００６２】絶縁膜の形成方法は、上述のリモートプラ
ズマ法に限られるものではなく、各種プラズマＣＶＤに
よる絶縁膜の形成方法によって形成することができる。
すなわち通常のプラズマＣＶＤ法の例えば直流（ＤＣプ
ラズマ、ＲＦプラズマ、マイクロ波プラズマ、ＥＣＲ
（電子サイクロトロン共鳴）プラズマ、ヘリコンプラズ
マなど）、ＲＦスパッタ法等を用いることができる。
ズマ法に限られるものではなく、各種プラズマＣＶＤに
よる絶縁膜の形成方法によって形成することができる。
すなわち通常のプラズマＣＶＤ法の例えば直流（ＤＣプ
ラズマ、ＲＦプラズマ、マイクロ波プラズマ、ＥＣＲ
（電子サイクロトロン共鳴）プラズマ、ヘリコンプラズ
マなど）、ＲＦスパッタ法等を用いることができる。
【００６３】更に、本発明製法は、６００℃以下で形成
される例えばＳｉの熱酸化膜や、減圧および常圧熱ＣＶ
Ｄによって形成した絶縁膜、エレクトロンビーム、また
は抵抗加熱による真空蒸着によって成膜した絶縁膜を有
する半導体装置を得る場合に適用できる。
される例えばＳｉの熱酸化膜や、減圧および常圧熱ＣＶ
Ｄによって形成した絶縁膜、エレクトロンビーム、また
は抵抗加熱による真空蒸着によって成膜した絶縁膜を有
する半導体装置を得る場合に適用できる。
【００６４】また、図１および２における加熱手段３９
および７は、例えば抵抗型ヒーターによることも、基板
２の構成、基板配置部３の構成によっては高周波誘導加
熱、あるいは赤外線ランプ等による輻射型加熱によるこ
ともできる。
および７は、例えば抵抗型ヒーターによることも、基板
２の構成、基板配置部３の構成によっては高周波誘導加
熱、あるいは赤外線ランプ等による輻射型加熱によるこ
ともできる。
【００６５】また、水蒸気アニールを行うための水蒸気
導入法は、上述した真空吸引に限られるものではなく、
各種ガスを予め充填した加熱処理容器３１に、水蒸気を
導入することもできる。このように、水蒸気以外のガス
を混入させる場合、容器３１内の熱伝導が向上し、温度
分布が小さくなるので、折角導入した水蒸気が局所的に
温度が低い部分に結露してアニール効果を低下させる不
都合を回避できる効果がある。
導入法は、上述した真空吸引に限られるものではなく、
各種ガスを予め充填した加熱処理容器３１に、水蒸気を
導入することもできる。このように、水蒸気以外のガス
を混入させる場合、容器３１内の熱伝導が向上し、温度
分布が小さくなるので、折角導入した水蒸気が局所的に
温度が低い部分に結露してアニール効果を低下させる不
都合を回避できる効果がある。
【００６６】また、水蒸気の供給方法は、図１で示され
るように、収容部３５水中に各種キャリアガスをくぐら
せて水分を含んだキャリアガスを基板加熱処理容器３１
内に供給するバブリング方法を採ることもできる。
るように、収容部３５水中に各種キャリアガスをくぐら
せて水分を含んだキャリアガスを基板加熱処理容器３１
内に供給するバブリング方法を採ることもできる。
【００６７】基板加熱処理容器３１内での加熱処理すな
わち水蒸気中アニールは、容器３１を封じた状態で行う
こともできるし、キャリアガスの気流中で行うこともで
きる。
わち水蒸気中アニールは、容器３１を封じた状態で行う
こともできるし、キャリアガスの気流中で行うこともで
きる。
【００６８】さらに、この水蒸気中加熱処理のための基
板加熱処理容器３１内への水蒸気すなわち水の気体の導
入は、噴霧器による導入方法とか、超音波振動を与え、
これによって発生させるパルスジェット水による噴霧態
様を採ることができる。この方法によるときは、水滴粒
子が極めて小さく容易に容器３１中でガス化できるとい
う利点がある。
板加熱処理容器３１内への水蒸気すなわち水の気体の導
入は、噴霧器による導入方法とか、超音波振動を与え、
これによって発生させるパルスジェット水による噴霧態
様を採ることができる。この方法によるときは、水滴粒
子が極めて小さく容易に容器３１中でガス化できるとい
う利点がある。
【００６９】また、水蒸気と混合させるガスについて
も、酸素、窒素、水素、一酸化二窒素等各種のガスを用
いても水蒸気中加熱処理の効果を損なうものではない。
特に、酸素を用いるときは、これ単独のガス中の加熱処
理でも誘電分散の大きい絶縁膜の改質効果があるのでこ
れを混合のガスとして用いることにより、より効果的に
改質効果をあげることができる。
も、酸素、窒素、水素、一酸化二窒素等各種のガスを用
いても水蒸気中加熱処理の効果を損なうものではない。
特に、酸素を用いるときは、これ単独のガス中の加熱処
理でも誘電分散の大きい絶縁膜の改質効果があるのでこ
れを混合のガスとして用いることにより、より効果的に
改質効果をあげることができる。
【００７０】この場合、その分圧を１Torr以上１０気圧
以下とするものである。１Torr以上とするのは、酸素に
よる絶縁膜の誘電分散改善には、１Torr以上が必要であ
り、また、これら窒素等を水蒸気と混合させるのは熱処
理容器内の低い温度分布をもっている部分に結露が生じ
ることを防ぐ効果も生じるものであるが、１Torr以下
（水蒸気圧と同圧程度以下）ではその効果が小さくなる
ことによる。１０気圧以下とするのは、これを超えると
熱処理容器の耐圧を確保する上で装置の複雑化を来し、
大掛かりな装置を必要とし実用的ではないことによる。
また、水蒸気の分圧が１気圧以下の領域では圧力を高く
することによりアニールの短時間化を可能とするが、こ
れを越えると、次第に圧力を高めることの効果は小さく
なる。
以下とするものである。１Torr以上とするのは、酸素に
よる絶縁膜の誘電分散改善には、１Torr以上が必要であ
り、また、これら窒素等を水蒸気と混合させるのは熱処
理容器内の低い温度分布をもっている部分に結露が生じ
ることを防ぐ効果も生じるものであるが、１Torr以下
（水蒸気圧と同圧程度以下）ではその効果が小さくなる
ことによる。１０気圧以下とするのは、これを超えると
熱処理容器の耐圧を確保する上で装置の複雑化を来し、
大掛かりな装置を必要とし実用的ではないことによる。
また、水蒸気の分圧が１気圧以下の領域では圧力を高く
することによりアニールの短時間化を可能とするが、こ
れを越えると、次第に圧力を高めることの効果は小さく
なる。
【００７１】また、ＴＦＴにおいて、図１０で示すチャ
ネル形成領域２５の上層にゲート絶縁膜およびゲート電
極を形成するいわゆるトップゲート型構成に限られるも
のではなく、ゲート電極上にゲート絶縁膜およびチャネ
ル形成領域を形成するいわゆるボトムゲート型構成に本
発明を適用することもできる。
ネル形成領域２５の上層にゲート絶縁膜およびゲート電
極を形成するいわゆるトップゲート型構成に限られるも
のではなく、ゲート電極上にゲート絶縁膜およびチャネ
ル形成領域を形成するいわゆるボトムゲート型構成に本
発明を適用することもできる。
【００７２】更に、本発明製法は、上述したＭＩＳ構造
を有する半導体装置を得る場合に限られるものではな
く、他の各種半導体装置に適用することもできるもので
あり、その改質される半導体は上述のＳｉに限られるも
のではなくＧｅ，ＳｉＧｅ固溶体、あるいはＳｉＧｅ系
超格子等の積層薄膜である場合、更に単結晶，非晶質，
多結晶等の半導体である場合等を得る場合に適用して同
様の効果を得ることができる。また絶縁膜は上述のゲー
ト絶縁膜に限られるものではなく、層間絶縁膜、表面保
護絶縁膜、平坦化絶縁膜等を有する半導体層装置を得る
場合に適用することができる。そして、この絶縁膜は、
ＳｉＯ2 限られるものではなく、例えばその成膜時の基
板温度が６００℃以下で形成されるＳｉＯＮ，ＳｉＮ、
あるいはこれらや上述のＳｉＯ2 等の２種以上の積層構
造による半導体装置を得る場合に本発明を適用して同様
の効果が得られる。更に、層間絶縁膜等においてＳＯＧ
（spin on glass)等による絶縁膜を有する半導体装置を
得る場合においても適用することができる。すなわち、
これら各絶縁膜においても、膜中の欠陥や、すなわち水
分によっても素子の特性の安定化が損なわれることがあ
るが、これら構造による半導体装置を得る場合におい
て、本発明製法を適用して特性の安定化がはかられた半
導体装置を得ることができる。
を有する半導体装置を得る場合に限られるものではな
く、他の各種半導体装置に適用することもできるもので
あり、その改質される半導体は上述のＳｉに限られるも
のではなくＧｅ，ＳｉＧｅ固溶体、あるいはＳｉＧｅ系
超格子等の積層薄膜である場合、更に単結晶，非晶質，
多結晶等の半導体である場合等を得る場合に適用して同
様の効果を得ることができる。また絶縁膜は上述のゲー
ト絶縁膜に限られるものではなく、層間絶縁膜、表面保
護絶縁膜、平坦化絶縁膜等を有する半導体層装置を得る
場合に適用することができる。そして、この絶縁膜は、
ＳｉＯ2 限られるものではなく、例えばその成膜時の基
板温度が６００℃以下で形成されるＳｉＯＮ，ＳｉＮ、
あるいはこれらや上述のＳｉＯ2 等の２種以上の積層構
造による半導体装置を得る場合に本発明を適用して同様
の効果が得られる。更に、層間絶縁膜等においてＳＯＧ
（spin on glass)等による絶縁膜を有する半導体装置を
得る場合においても適用することができる。すなわち、
これら各絶縁膜においても、膜中の欠陥や、すなわち水
分によっても素子の特性の安定化が損なわれることがあ
るが、これら構造による半導体装置を得る場合におい
て、本発明製法を適用して特性の安定化がはかられた半
導体装置を得ることができる。
【００７３】例えば図１４にその一例の断面図を示すよ
うに、図１０で示したＴＦＴ半導体装置において、その
水蒸気中アニール前に、例えばＳｉＮあるいはＳＯＧに
よる層間絶縁膜５１を全面的に形成し、これに形成した
コンタクト開口を通じて層間絶縁膜５１上に形成した上
層配線５２を、下層配線ないしは電極図示の例ではソー
ス電極２７Ｓおよびドレイン電極２７Ｄ等に電気的にコ
ンタクトした多重配線構造とし、さらにこれの上に同様
のＳｉＮあるいはＳＯＧ等の絶縁膜による表面保護ない
しは平坦化の絶縁膜５３を形成し、その後上述した水
（気体）を含む雰囲気中での加熱処理を行う。図１４に
おいて、図１０と対応する部分には同一符号を付して重
複説明を省略する。
うに、図１０で示したＴＦＴ半導体装置において、その
水蒸気中アニール前に、例えばＳｉＮあるいはＳＯＧに
よる層間絶縁膜５１を全面的に形成し、これに形成した
コンタクト開口を通じて層間絶縁膜５１上に形成した上
層配線５２を、下層配線ないしは電極図示の例ではソー
ス電極２７Ｓおよびドレイン電極２７Ｄ等に電気的にコ
ンタクトした多重配線構造とし、さらにこれの上に同様
のＳｉＮあるいはＳＯＧ等の絶縁膜による表面保護ない
しは平坦化の絶縁膜５３を形成し、その後上述した水
（気体）を含む雰囲気中での加熱処理を行う。図１４に
おいて、図１０と対応する部分には同一符号を付して重
複説明を省略する。
【００７４】この場合においても、ゲート絶縁膜２６は
もとより層間絶縁膜５１および平坦化絶縁膜５３の安定
化がはかられた半導体装置を得ることができる。
もとより層間絶縁膜５１および平坦化絶縁膜５３の安定
化がはかられた半導体装置を得ることができる。
【００７５】また、例えば非晶質、多結晶、単結晶のい
づれかによる太陽電池を得る場合に本発明を適用するこ
ともできる。図１５はその太陽電池の一例の断面図を示
し、この例においては、例えばガラス基板６０上に一方
の電極６１が形成され、これの上にｎ型のアモルファス
Ｓｉ（ａ−Ｓｉ）による第１の半導体層６２、ノンドー
プすなわち真性のａ−Ｓｉによる第２の半導体層６３、
ｐ型のａ−Ｓｉによる第３の半導体層６４を順次例えば
プラズマＣＶＤ法によって成膜され、これの上に例えば
ＩＴＯ（ＩｎとＳｎとの複合酸化物）による透明電極６
５が被着形成され、更にこれの上に例えばＳｉＮによる
表面保護膜６６が形成される。本発明においては、この
構成において、その表面保護膜６６の形成の後に、上述
した水蒸気を含む雰囲気での加熱処理を行う。このよう
にすれば、上述した半導体の改質と絶縁膜の改質が行わ
れて、電極６５のオーミックコンタクトを良好に行うこ
とができると共に、表面保護膜６６の安定化をはかるこ
とができる。
づれかによる太陽電池を得る場合に本発明を適用するこ
ともできる。図１５はその太陽電池の一例の断面図を示
し、この例においては、例えばガラス基板６０上に一方
の電極６１が形成され、これの上にｎ型のアモルファス
Ｓｉ（ａ−Ｓｉ）による第１の半導体層６２、ノンドー
プすなわち真性のａ−Ｓｉによる第２の半導体層６３、
ｐ型のａ−Ｓｉによる第３の半導体層６４を順次例えば
プラズマＣＶＤ法によって成膜され、これの上に例えば
ＩＴＯ（ＩｎとＳｎとの複合酸化物）による透明電極６
５が被着形成され、更にこれの上に例えばＳｉＮによる
表面保護膜６６が形成される。本発明においては、この
構成において、その表面保護膜６６の形成の後に、上述
した水蒸気を含む雰囲気での加熱処理を行う。このよう
にすれば、上述した半導体の改質と絶縁膜の改質が行わ
れて、電極６５のオーミックコンタクトを良好に行うこ
とができると共に、表面保護膜６６の安定化をはかるこ
とができる。
【００７６】
【発明の効果】上述したように、本発明製法において
は、水の気体を含む雰囲気内におけるアニールによっ
て、４００℃以下の低温の加熱処理で効果的に半導体お
よび絶縁膜の改質がはかられる。例えば半導体の改質に
よってこの半導体上に電極ないしは配線がオーミックコ
ンタクトされた構造がとられ、そのオーミックコンタク
トが必ずしも良好に行われない場合においても、良好な
オーミックコンタクトに改変することができる。
は、水の気体を含む雰囲気内におけるアニールによっ
て、４００℃以下の低温の加熱処理で効果的に半導体お
よび絶縁膜の改質がはかられる。例えば半導体の改質に
よってこの半導体上に電極ないしは配線がオーミックコ
ンタクトされた構造がとられ、そのオーミックコンタク
トが必ずしも良好に行われない場合においても、良好な
オーミックコンタクトに改変することができる。
【００７７】また、絶縁膜の改質によって、すなわちこ
の絶縁膜中の水およびＯＨ基の低減化によって例えばゲ
ート絶縁膜において、ホットエレクトロン劣化を抑制す
る効果を得ることができる。
の絶縁膜中の水およびＯＨ基の低減化によって例えばゲ
ート絶縁膜において、ホットエレクトロン劣化を抑制す
る効果を得ることができる。
【００７８】更にゲート絶縁膜中の欠陥や不純物に起因
する静電荷を中性化し、負に寄ったフラットバンド電圧
を０Ｖ側に近づけることができることから、ｎチャネル
ＭＩＳトランジスタにおけるディプリーション型への移
行を回避してエンハンスメント型とし、ｐチャネルＭＩ
Ｓトランジスタにおいてはしきい値電圧Ｖthの増大化を
回避して確実な動作を行わしめることができるので、両
導電型チャネルのＭＩＳトランジスタによるＣＭＯＳ等
の集積回路化を容易に行うことができる。
する静電荷を中性化し、負に寄ったフラットバンド電圧
を０Ｖ側に近づけることができることから、ｎチャネル
ＭＩＳトランジスタにおけるディプリーション型への移
行を回避してエンハンスメント型とし、ｐチャネルＭＩ
Ｓトランジスタにおいてはしきい値電圧Ｖthの増大化を
回避して確実な動作を行わしめることができるので、両
導電型チャネルのＭＩＳトランジスタによるＣＭＯＳ等
の集積回路化を容易に行うことができる。
【００７９】また、同一半導体基板における素子特性の
ばらつき小さくできることから、回路の集積化が容易と
なる。
ばらつき小さくできることから、回路の集積化が容易と
なる。
【００８０】また、半導体と絶縁膜の界面特性の向上、
すなわちスレッショールドスイング値を下げ、オン電流
を増大させ、オフ電流を低下させ、しきい値電圧Ｖthを
低下させる効果を奏することができるものであり、集積
回路の高速動作化が実現できるものである。
すなわちスレッショールドスイング値を下げ、オン電流
を増大させ、オフ電流を低下させ、しきい値電圧Ｖthを
低下させる効果を奏することができるものであり、集積
回路の高速動作化が実現できるものである。
【図１】本発明製法製法を実施する加熱処理（アニー
ル）に用いる装置の一例の構成図である。
ル）に用いる装置の一例の構成図である。
【図２】本発明製法を実施するリモートプラズマＣＶＤ
装置の一例の構成図である。
装置の一例の構成図である。
【図３】アニール前のＭＩＳダイオードの容量−ゲート
電圧特性曲線図である。
電圧特性曲線図である。
【図４】アニール後のＭＩＳダイオードの容量−ゲート
電圧特性曲線図である。
電圧特性曲線図である。
【図５】ＯＨ＋Ｈ2 Ｏ量のアニール時間依存性を示す図
である。
である。
【図６】本発明製法をＴＦＴの作製に適用した場合の一
例の一製造方法の一工程の断面図である。
例の一製造方法の一工程の断面図である。
【図７】本発明製法をＴＦＴの作製に適用した場合の一
例の一製造方法の一工程の断面図である。
例の一製造方法の一工程の断面図である。
【図８】本発明製法をＴＦＴの作製に適用した場合の一
例の一製造方法の一工程の断面図である。
例の一製造方法の一工程の断面図である。
【図９】本発明製法をＴＦＴの作製に適用した場合の一
例の一製造方法の一工程の断面図である。
例の一製造方法の一工程の断面図である。
【図１０】本発明製法をＴＦＴの作製に適用した場合の
一例の断面図である。
一例の断面図である。
【図１１】本発明製法によるＴＦＴのドレイン電流ＩD
−ゲート電圧ＶG 特性図である。
−ゲート電圧ＶG 特性図である。
【図１２】本発明製法によって得るＴＦＴの水の気体を
含む雰囲気中での熱処理前のドレイン電流ＩD −ドレイ
ン電圧ＶD 特性図である。
含む雰囲気中での熱処理前のドレイン電流ＩD −ドレイ
ン電圧ＶD 特性図である。
【図１３】本発明製法によって得たＴＦＴのドレイン電
流ＩD −ドレイン電圧ＶD 特性図である。
流ＩD −ドレイン電圧ＶD 特性図である。
【図１４】本発明製法によって得るＴＦＴの一例の断面
図である。
図である。
【図１５】本発明製法によって得る太陽電池の一例の断
面図である。
面図である。
２ 半導体基板 ２５ チャネル形成領域 ２６ ゲート絶縁膜 ３１ 基板加熱処理容器 ３２ 基板ホルダー ３９ 加熱手段 ３４ 圧力計 ３５ 水の収容部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鮫島 俊之 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内
Claims (10)
- 【請求項１】 半導体装置の製法において、２０℃〜４
００℃、分圧１Torr以上飽和蒸気圧以下の水の気体を含
む雰囲気中で１５秒以上２０時間以下の加熱工程を経
て、上記半導体または絶縁膜の少なくとも一方の改質を
行うことを特徴とする半導体装置の製法。 - 【請求項２】 上記雰囲気が、酸素，窒素，水素，また
は一酸化二窒素のうちのいづれか１種類以上をその分圧
が、１Torr以上１０気圧以下含むことを特徴とする請求
項１に記載の半導体装置の製法。 - 【請求項３】 上記半導体装置が、６００℃以下で作製
された絶縁ゲート型電界効果トランジスタであることを
特徴とする請求項１または２に記載の半導体装置の製
法。 - 【請求項４】 上記半導体装置が、絶縁ゲート型電界効
果トランジスタであり、該絶縁ゲート型電界効果トラン
ジスタのゲート形成後に上記水の気体を含む雰囲気中で
の加熱処理を行うことを特徴とする請求項１、２または
３に記載の半導体装置の製法。 - 【請求項５】 上記絶縁膜が、ＳｉＯ2 ，ＳｉＮ，およ
びＳｉＯＮのいづれか１種以上であることを特徴とする
請求項１、２、３、または４に記載の半導体装置の製
法。 - 【請求項６】 上記半導体が単結晶半導体，アモルファ
ス半導体，多結晶半導体であることを特徴とする請求項
１、３、または４に記載の半導体装置の製法。 - 【請求項７】 上記半導体がレーザ加熱によって多結晶
化された多結晶シリコンであることを特徴とする請求項
１、２、３、または４に記載の半導体装置の製法。 - 【請求項８】 上記水の気体を含む雰囲気がプラズマ状
態であることを特徴とする請求項１に記載の半導体装置
の製法。 - 【請求項９】 上記半導体装置が、太陽電池であること
を特徴とする請求項１、２、５、６、７または８に記載
の半導体装置の製法。 - 【請求項１０】 上記半導体装置が、太陽電池であり、
該太陽電池の保護膜の形成後に上記加熱処理を行うこと
を特徴とする請求項１、２、５、６、７、８または９に
記載の半導体装置の製法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19162894A JP3417072B2 (ja) | 1994-08-15 | 1994-08-15 | 半導体装置の製法 |
| US08/515,068 US6291366B1 (en) | 1994-08-15 | 1995-08-14 | Process of manufacturing semiconductor devices |
| US09/779,766 US6458715B2 (en) | 1994-08-15 | 2001-02-08 | Process of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19162894A JP3417072B2 (ja) | 1994-08-15 | 1994-08-15 | 半導体装置の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0855858A true JPH0855858A (ja) | 1996-02-27 |
| JP3417072B2 JP3417072B2 (ja) | 2003-06-16 |
Family
ID=16277814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19162894A Expired - Lifetime JP3417072B2 (ja) | 1994-08-15 | 1994-08-15 | 半導体装置の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6291366B1 (ja) |
| JP (1) | JP3417072B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997025738A3 (en) * | 1996-01-05 | 1997-09-18 | Univ Yale | A water vapor annealing process |
| EP0996148A1 (en) * | 1998-10-19 | 2000-04-26 | Matsushita Electronics Corporation | Method for fabricating semiconductor devices comprising a heat treatment step |
| US6331474B1 (en) * | 1999-08-03 | 2001-12-18 | Canon Kabushiki Kaisha | Defect compensation method for semiconductor element |
| JP2003197632A (ja) * | 2001-12-25 | 2003-07-11 | Seiko Epson Corp | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
| JP2005285380A (ja) * | 2004-03-26 | 2005-10-13 | Quantum 14:Kk | ダイオード素子およびそれを用いた装置 |
| JP2006049535A (ja) * | 2004-08-04 | 2006-02-16 | Sony Corp | 薄膜半導体装置の製造方法および薄膜半導体装置 |
| JP2008010727A (ja) * | 2006-06-30 | 2008-01-17 | Dainippon Printing Co Ltd | 蒸気処理装置及び蒸気処理方法 |
| JP2008166840A (ja) * | 2008-03-10 | 2008-07-17 | Tokyo Electron Ltd | 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット |
| US7709383B2 (en) | 2004-01-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Film forming method, and substrate-processing apparatus |
| US7998801B2 (en) | 2008-04-25 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor having altered semiconductor layer |
| US8030223B2 (en) | 2003-05-09 | 2011-10-04 | Shin-Etsu Chemical Co., Ltd. | Solar cell and method of fabricating the same |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3164019B2 (ja) * | 1997-05-21 | 2001-05-08 | 日本電気株式会社 | 酸化シリコン膜およびその形成方法と成膜装置 |
| JP3384714B2 (ja) * | 1997-07-16 | 2003-03-10 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP3818561B2 (ja) * | 1998-10-29 | 2006-09-06 | エルジー フィリップス エルシーディー カンパニー リミテッド | シリコン酸化膜の成膜方法および薄膜トランジスタの製造方法 |
| JP4095326B2 (ja) * | 2002-03-29 | 2008-06-04 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| KR101017657B1 (ko) | 2002-04-30 | 2011-02-25 | 크리 인코포레이티드 | 고 전압 스위칭 디바이스 및 이의 제조 방법 |
| KR20040021758A (ko) * | 2002-09-04 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| US6982230B2 (en) * | 2002-11-08 | 2006-01-03 | International Business Machines Corporation | Deposition of hafnium oxide and/or zirconium oxide and fabrication of passivated electronic structures |
| JP3946130B2 (ja) * | 2002-11-20 | 2007-07-18 | 東京エレクトロン株式会社 | プラズマ処理装置およびプラズマ処理方法 |
| CN1577796A (zh) * | 2003-07-10 | 2005-02-09 | 精工爱普生株式会社 | 电子器件的制造方法和半导体器件的制造方法 |
| US7695567B2 (en) * | 2006-02-10 | 2010-04-13 | Applied Materials, Inc. | Water vapor passivation of a wall facing a plasma |
| US7235736B1 (en) | 2006-03-18 | 2007-06-26 | Solyndra, Inc. | Monolithic integration of cylindrical solar cells |
| US7718513B2 (en) * | 2007-04-13 | 2010-05-18 | International Business Machines Corporation | Forming silicided gate and contacts from polysilicon germanium and structure formed |
| JP5264197B2 (ja) | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
| CN102002560A (zh) * | 2010-11-29 | 2011-04-06 | 苏州市南方欣达双金属材料有限公司 | 一种退火方法 |
| DE102011112043A1 (de) * | 2011-09-01 | 2013-03-07 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zur Herstellung einer photovoltaischen Solarzelle |
| WO2014131043A1 (en) | 2013-02-25 | 2014-08-28 | Solan, LLC | Methods for fabricating graphite-based structures and devices made therefrom |
| JP6267987B2 (ja) * | 2014-02-13 | 2018-01-24 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5522863A (en) * | 1978-08-07 | 1980-02-18 | Nec Corp | Manufacturing method for semiconductor device |
| JPS5522862A (en) * | 1978-08-07 | 1980-02-18 | Nec Corp | Manufacturing method for silicon oxidized film |
| US4525593A (en) * | 1984-04-16 | 1985-06-25 | Exxon Research And Engineering Co. | Inverted, optically enhanced solar cell |
| US4725560A (en) * | 1986-09-08 | 1988-02-16 | International Business Machines Corp. | Silicon oxynitride storage node dielectric |
| US4784975A (en) | 1986-10-23 | 1988-11-15 | International Business Machines Corporation | Post-oxidation anneal of silicon dioxide |
| US4783975A (en) * | 1986-12-17 | 1988-11-15 | Catalysts & Chemicals Industries Co., Ltd. | Colored pearl |
| JP2502789B2 (ja) * | 1990-05-17 | 1996-05-29 | 松下電器産業株式会社 | 薄膜トランジスタの製造方法 |
| US5262360A (en) * | 1990-12-31 | 1993-11-16 | The Board Of Trustees Of The University Of Illinois | AlGaAs native oxide |
| JPH05275419A (ja) * | 1992-03-27 | 1993-10-22 | Mitsubishi Materials Corp | 半導体基板の酸化装置及びその方法 |
| JPH0661323A (ja) * | 1992-08-04 | 1994-03-04 | Hitachi Ltd | 半導体の熱処理方法及び熱処理装置並びに半導体の評価方法 |
| JP3042659B2 (ja) * | 1993-07-06 | 2000-05-15 | 信越半導体株式会社 | 半導体ウエーハの酸化方法 |
-
1994
- 1994-08-15 JP JP19162894A patent/JP3417072B2/ja not_active Expired - Lifetime
-
1995
- 1995-08-14 US US08/515,068 patent/US6291366B1/en not_active Expired - Lifetime
-
2001
- 2001-02-08 US US09/779,766 patent/US6458715B2/en not_active Expired - Lifetime
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136728A (en) * | 1996-01-05 | 2000-10-24 | Yale University | Water vapor annealing process |
| WO1997025738A3 (en) * | 1996-01-05 | 1997-09-18 | Univ Yale | A water vapor annealing process |
| EP0996148A1 (en) * | 1998-10-19 | 2000-04-26 | Matsushita Electronics Corporation | Method for fabricating semiconductor devices comprising a heat treatment step |
| US6316335B1 (en) | 1998-10-19 | 2001-11-13 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| US6331474B1 (en) * | 1999-08-03 | 2001-12-18 | Canon Kabushiki Kaisha | Defect compensation method for semiconductor element |
| JP2003197632A (ja) * | 2001-12-25 | 2003-07-11 | Seiko Epson Corp | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
| US8030223B2 (en) | 2003-05-09 | 2011-10-04 | Shin-Etsu Chemical Co., Ltd. | Solar cell and method of fabricating the same |
| US7709383B2 (en) | 2004-01-15 | 2010-05-04 | Kabushiki Kaisha Toshiba | Film forming method, and substrate-processing apparatus |
| JP2005285380A (ja) * | 2004-03-26 | 2005-10-13 | Quantum 14:Kk | ダイオード素子およびそれを用いた装置 |
| JP4729881B2 (ja) * | 2004-08-04 | 2011-07-20 | ソニー株式会社 | 薄膜半導体装置の製造方法および薄膜半導体装置 |
| JP2006049535A (ja) * | 2004-08-04 | 2006-02-16 | Sony Corp | 薄膜半導体装置の製造方法および薄膜半導体装置 |
| JP2008010727A (ja) * | 2006-06-30 | 2008-01-17 | Dainippon Printing Co Ltd | 蒸気処理装置及び蒸気処理方法 |
| JP2008166840A (ja) * | 2008-03-10 | 2008-07-17 | Tokyo Electron Ltd | 絶縁膜形成方法、絶縁膜形成装置及びプラズマ処理ユニット |
| US7998801B2 (en) | 2008-04-25 | 2011-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of thin film transistor having altered semiconductor layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3417072B2 (ja) | 2003-06-16 |
| US20010019901A1 (en) | 2001-09-06 |
| US6458715B2 (en) | 2002-10-01 |
| US6291366B1 (en) | 2001-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3417072B2 (ja) | 半導体装置の製法 | |
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US5817549A (en) | Method for manufacturing a semiconductor device | |
| US6905920B2 (en) | Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature | |
| KR100453311B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20050054788A (ko) | 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법 | |
| US20090142912A1 (en) | Method of Manufacturing Thin Film Semiconductor Device and Thin Film Semiconductor Device | |
| Hsieh et al. | Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2 | |
| KR101184232B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
| Lee et al. | High performance low temperature polysilicon thin film transistor using ECR plasma thermal oxide as gate insulator | |
| JP2001189275A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| US7446023B2 (en) | High-density plasma hydrogenation | |
| JP3596188B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001168029A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP3359794B2 (ja) | 半導体装置の作製方法 | |
| JP4299393B2 (ja) | 半導体装置の製造方法 | |
| JP2000106439A (ja) | 薄膜半導体装置の製造方法 | |
| JP3837937B2 (ja) | 薄膜半導体装置の製造方法 | |
| WO2019087784A1 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| JP4023367B2 (ja) | 半導体膜形成方法、及び半導体膜製造方法 | |
| JP2004241784A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0855995A (ja) | 半導体装置およびその作製方法 | |
| JP2002237598A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |