CN100594586C - 薄膜半导体装置的制造方法 - Google Patents

薄膜半导体装置的制造方法 Download PDF

Info

Publication number
CN100594586C
CN100594586C CN200810000259A CN200810000259A CN100594586C CN 100594586 C CN100594586 C CN 100594586C CN 200810000259 A CN200810000259 A CN 200810000259A CN 200810000259 A CN200810000259 A CN 200810000259A CN 100594586 C CN100594586 C CN 100594586C
Authority
CN
China
Prior art keywords
thin film
film
gate electrode
gate insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200810000259A
Other languages
English (en)
Other versions
CN101236900A (zh
Inventor
国井正文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display West Inc
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101236900A publication Critical patent/CN101236900A/zh
Application granted granted Critical
Publication of CN100594586C publication Critical patent/CN100594586C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种薄膜半导体装置的制造方法，该方法包括：第一步骤，在基板上形成栅电极；第二步骤，以覆盖栅电极的方式，在基板上形成氮氧化硅的栅极绝缘膜；第三步骤，在栅极绝缘膜上形成半导体薄膜；以及第四步骤，在含氧的氧化性气氛中进行热处理，从而通过使氧与构成栅极绝缘膜的氮氧化硅膜中的缺氧部分相结合来进行改性。

Description

薄膜半导体装置的制造方法
相关申请的交叉参考
本发明包含于2007年1月31日向日本专利局提交的日本专利申请JP 2007-020614的主题，其全部内容结合于此作为参考。
技术领域
本发明涉及一种薄膜半导体装置的制造方法，更具体地，涉及一种底栅型薄膜半导体装置的制造方法。
背景技术
诸如液晶显示器和有机EL显示器的平板显示器具有作为用于驱动像素电极的元件的薄膜晶体管(TFT)，在这些TFT中，其中构成有源层的半导体薄膜由多晶硅制成的多晶硅TFT正逐渐引起关注，这是因为它们形成了驱动电路并能够在面板中嵌入高性能电路，从而提供了所谓的玻璃上***(system-on-glass)的结构。已尝试通过在600℃以下执行所谓的低温多晶硅处理来在低成本的玻璃基板上形成多晶硅TFT。
通过低温多晶硅处理制造多晶硅TFT会受到包含在绝缘基板(例如，玻璃)中的杂质(例如，金属离子)的污染。通常，通过氮化硅膜来避免这种杂质污染，从而排除介于基板和多晶硅膜之间的杂质的扩散。然而，与氮化硅膜直接接触的多晶硅膜会由于氮化硅膜中的固定电荷和由多晶硅膜的界面带来的界面态而使元件的特性退化。一般通过将氧化硅膜加到位于多晶硅膜下的氮化硅膜上来克服这种状况(参考第2003-124469号的日本专利公开)。
然而，上述的两层结构并不适用于底栅型TFT(在底栅型TFT中，栅电极作为有源层形成在多晶硅膜下)，其中，在多晶硅膜下的绝缘膜用作栅极绝缘膜。两层的栅极绝缘膜不可避免的变厚，这对高性能的底栅型TFT来说是不利的。
目前提出的解决这个问题的一种方式是将氮氧化硅(SiON)膜用作栅极绝缘膜或多晶硅膜的下绝缘膜。由于氮氧化硅(SiON)具有比氧化硅(SiO2)更大的相对介电常数，所以氮氧化硅(SiON)膜能够使较大的导通电流(ON current)流过相同的栅电极。另外，氮氧化硅(SiON)还阻止流动离子(例如，Na+)，这有助于提高TFT的可靠性。(参看第2003-209261号日本专利公开)
以以下方式制造底栅型TFT。首先，在基板上形成栅电极，用氮氧化硅的栅极绝缘膜覆盖栅电极，并且用半导体薄膜覆盖栅极绝缘膜。接下来，通过用于保护背栅侧的界面的氧化硅保护膜来覆盖半导体薄膜。最后，通过保护膜来处理半导体薄膜。
发明内容
如上所述，具有氮氧化硅(SiON)膜(作为多晶硅膜的下栅极绝缘膜)的底栅型TFT的缺点在于，虽然氮氧化硅(SiON)膜具有比氮化硅(SiN)膜更少的界面态，但氮氧化硅(SiON)膜仍具有比氧化硅(SiO2)膜更多的固定电荷和界面态。因此，氮氧化硅(SiON)膜中的固定电荷使得TFT的Vth极大地移向负侧，同时导通电流随时间而退化。
本发明的实施例提供了一种薄膜半导体装置或高可靠性的底栅型TFT的制造方法，在无需增加作为有源层的硅膜的下栅极绝缘膜的厚度、也无需增加处理步骤数的情况下，不但减少了栅极绝缘膜中的固定电荷，还减少了界面态。
为了达到上述目的，根据本发明的实施例，一种薄膜半导体装置的制造方法包括以下的步骤。第一步，在基板上形成栅电极。第二步，在基板上形成覆盖栅电极的氮氧化硅膜或氧化硅膜中的至少一个。第三步，在栅极绝缘膜上形成半导体膜。第四步，在含氧的氧化性气氛中执行热处理，从而将氧与构成栅极绝缘膜的氮氧化硅膜或氮化硅膜中的缺氧部分相结合来执行改性。
根据本发明的实施例，上述方法包括用于在半导体薄膜覆盖栅极绝缘膜时在含氧的气氛中执行热处理的第四步骤。这个步骤使氧化性气氛中的氧通过半导体薄膜到达栅极绝缘膜，从而将氧提供给栅极绝缘膜中的缺氧部分。这个过程使氮氧化硅的栅极绝缘膜中的固定电荷和半导体膜与栅极绝缘膜之间的界面态得以消减。
另外，上述的热处理使氧化膜随着半导体薄膜表面的氧化而生长。所得到的热氧化膜保护了半导体薄膜的表面(或背栅面)。
如上所述，本发明实施例的方法带来了对在作为有源层的半导体薄膜下的氮氧化硅膜的改性。在无需使栅极绝缘膜变厚的情况下，这种改性减少了氮氧化硅的栅极绝缘膜中的固定电荷并且也减少了界面态。此外，这种改性还在半导体薄膜的表面上形成保护膜。在没有额外步骤的情况下，实现了栅极绝缘膜中的固定电荷的减少和界面态的减少。从而，得到了高可靠性的底栅型TFT。
附图说明
图1A～图1C是示出了薄膜半导体装置的制造方法的第一实施例中的步骤的截面图(部分1)；
图1D～图1G是示出了薄膜半导体装置的制造方法的第一实施例中的步骤的截面图(部分2)；
图1H～图1J是示出了薄膜半导体装置的制造方法的第一实施例中的步骤的截面图(部分3)；
图2是示出了第一实施例在随时间退化的TFT特性方面的效果的曲线图；
图3A～图3C是示出了薄膜半导体装置的制造方法的第二实施例的步骤的截面图(部分1)；
图3D～图3F是示出了薄膜半导体装置的制造方法的第二实施例的步骤的截面图(部分2)；
图4A和图4B是示出了薄膜半导体装置的制造方法的第三实施例的步骤的截面图(部分1)；以及
图4C～图4E是示出了薄膜半导体装置的制造方法的第三实施例的步骤的截面图(部分2)。
具体实施方式
下面，将参考附图详细描述本发明的实施例。
<第一实施例>
图1A～图1J是示出了根据本发明实施例的薄膜半导体装置的制造方法的第一实施例中的步骤的截面图。下述实施例适合于配置有CMOS形式的平面底栅型TFT的显示单元的驱动面板。
图1A所示的第一步骤从准备绝缘基板1开始。例如，该绝缘基板可以是来自Asahi Glass CO.LMT.的“AN100”或者来自CorningIncorporated的“Code 1737”。
在基板1上通过图样化形成有栅电极3。通过溅射然后图样化，用Mo、W、Ta、或Cu膜形成栅电极3。
另外，栅电极(金属膜)的厚度应为30～200nm。
图1B所示的下一步骤意欲通过等离子体CVD或LPCVD来在栅电极3上形成氮氧化硅(SiOxNy)的栅极绝缘膜5(下文中称为SiON栅极绝缘膜)。利用等离子体CVD形成SiON栅极绝缘膜5可以采用无机硅烷气、一氧化二氮(N2O)、以及氮气(N2)来进行膜沉积。另外，在膜沉积期间，基板应优选地保持约350℃～450℃。
下一步骤意欲通过等离子体CVD、反应性热CVD、或者减压CVD，用厚度为10nm～100nm(优选地，厚度为40nm)的硅或硅锗的半导体薄膜7涂覆SiON栅极绝缘膜。半导体薄膜7可以是非晶相、微晶相、或多晶相的。
在下一步骤中，用脉冲准分子激光或光束、或氙弧光灯辐射非晶相的半导体薄膜7，或者用等离子体射流来喷镀非晶相的半导体薄膜7，从而使无晶相结晶。同样，也可以根据需要以与上面相同的方式用能量辐射晶相、或微晶或多晶相的半导体薄膜7。通过融化然后用于增大晶粒的再结晶、或者无需进行融化的情况下，该步骤消除了构成半导体薄膜7的多晶体的缺陷，并提升了构成半导体薄膜7的材料的结晶度。
可以通过使用发出具有波长为308nm和脉冲重复频率约为200Hz的直线光束的氯化氙(XeCl)准分子激光器来实现能量辐射。辐射的能量密度应该为200～400mJ/cm2。
上述步骤之后是图1C所示的步骤，其为本发明实施例的特征。这个步骤在含氧的氧化性气氛中进行热处理，旨在使SiON栅极绝缘膜5改性以及在半导体薄膜7的表面上生长热氧化膜9。这个热处理采用以2MPa以上加压的蒸汽，从而它产生“加压蒸汽退火”的效果。
应在温度为200℃～600℃(优选地，450℃以上且600℃以下)以及压力大于1MPa的条件下进行加压蒸汽退火。对于在半导体薄膜7下面的SiON栅极绝缘膜5的改性来说，必需使温度高于450℃且压力大于1MPa。对于玻璃基板1，加热温度应低于600℃。
加压蒸汽退火的目的是使氧与在半导体薄膜7下面的SiON栅极绝缘膜5中的缺氧部分相结合，从而消除由于氧缺乏而产生的固定电荷。另一个目的是在半导体薄膜7的表面上生长热氧化膜9(具有0.5纳米至几纳米的厚度)。
在蒸汽退火后，用B+离子(约0.1E12-4E12/cm2剂量)进行任意离子注入，从而所得到的薄膜晶体管具有完全受控的Vth。应以约20～200keV的电压来加速离子束。
图1D所示的下一步骤意欲通过基板1的背面曝光来在热氧化膜9上形成抗蚀图(resist pattern)201，其中，栅电极3用作掩膜的。然后，执行用于通过作为掩膜的抗蚀图201导入杂质的离子注入，以在半导体薄膜7中形成用于n型MOS晶体管的LDD扩散层7-1。应以约为20～200keV的加速电压、6E12-5E13/cm2的P+离子剂量来进行离子注入，该离子注入可以是质量分离型或非质量分离型的。在进行离子注入后，剥离抗蚀图201。
图1E所示的下一步骤意欲形成覆盖p沟道区1p中的栅电极3的顶部还完全覆盖n沟道区1n的抗蚀图203。然后，执行用于通过作为掩膜的抗蚀图203导入杂质的离子注入，以形成p沟道薄膜晶体管的源-漏极7-2。应以约为5～100keV的加速电压、1E14-3E15/cm2的B+离子剂量来进行离子注入，该离子注入可以是质量分离型或非质量分离型。在进行离子注入之后，剥离抗蚀图203。
图1F所示的下一步骤意欲形成完全覆盖p沟道区1p还覆盖n沟道区域1n中的栅电极3的顶部的抗蚀图205。然后，执行用于通过作为掩膜的抗蚀图205导入杂质的离子注入，以形成n沟道薄膜晶体管的源-漏极7-3。应以约10～200keV的加速电压、1E15-3E15/cm2的P+离子剂量来进行离子注入。因此，形成了n沟道薄膜晶体管(nTFF)。在离子注入后，剥离抗蚀图205。
在离子注入后，活化导入半导体薄膜7中的杂质。通过在600℃以下的N2气氛中进行红外灯加热、RTA(燃炉中的快速热退火)、激光退火、或炉内退火来实现活化。
图1G所示的下一步骤意欲同时热氧化膜9和半导体薄膜7执行图样蚀刻。该图样化形成了分隔的薄膜晶体管(pTFT和nTFT)。
在图1D～1G所示的上述步骤中，热氧化膜9用作半导体薄膜7的表面(背栅面)上的保护膜。保护膜保护半导体薄膜7的背栅面在处理期间不被损坏。
图1H所示的下一步骤意欲形成覆盖单独分隔的薄膜晶体管pTFT和nTFT的层间绝缘膜11。层间绝缘层11应是由以上述顺序向上排列的氧化硅薄膜以及含氢的氮化硅薄膜构成的分层结构。例如，该处理可以通过等离子体CVD实现。
在这个阶段，可选地，中间产品在惰性气体或合成气体中进行退火处理。为进行氢化，该退火处理使层间绝缘膜11中的氢气(具体地，氮化硅中的氢气)扩散到半导体薄膜7中。优选的退火条件是400℃和2小时。该氢化处理除去了微晶硅的半导体薄膜7中的自由键，从而提高了TFT特征。如果图1C所示的加压蒸汽退火产生了令人满意的氢化效果，则可以省略该退火处理。
图1I所示的下一步骤意欲形成分别接触层间绝缘膜11和热氧化膜9中的半导体薄膜7的源-漏极7-2和7-3的接触孔13。然后，在层间绝缘膜11上形成通过接触孔13连接至源-漏极7-2和7-3的配线电极15。通过溅射形成配线电极的Al-Si膜然后图样化因而形成的膜来实现该处理。
图1J所示的下一步骤意欲用丙烯酸有机树脂来形成平坦绝缘膜17(约1μm厚)。在该平坦绝缘膜17中形成接触配线电极15的接触孔19。在该平坦绝缘膜17上形成通过接触孔19连接至配线电极15的像素电极21。通过由透明导电材料的ITO(氧化铟锡)进行溅射来形成像素电极21，然后进行图样化。在氮气氛中，以约220℃使由ITO形成的像素电极21退火30分钟。因此，得到了用于显示的驱动面板。
如图1J所示，显示单元的驱动面板具有作为像素晶体管来驱动像素电极的n沟道薄膜晶体管nTFT、CMOS结构的***电路、和构成一部分***电路的p沟道薄膜晶体管pTFT。
上述步骤得到了驱动面板。随后的步骤视将形成的显示单元的类型而变化。对于液晶显示单元，用对准层覆盖像素电极21。在对准层之上，放置具有电极和以与如上所述相同的方式形成的对准层的另一个基板，其中，对准层彼此面对，并且它们之间的间隙填充有液晶。对于具有有机电致发光元件的有机EL显示单元，用包含发光层的有机层覆盖像素电极21，然后，在有机层上形成电极。最后，如果必要，用保护膜覆盖电极，从而得到了显示单元。
上述制造方法的特征在于，如图1C所示，在SiON栅极绝缘膜5上形成半导体薄膜7之后进行加压蒸汽退火。以这种方式的退火使蒸汽透过半导体薄膜7并到达下层的SiON栅极绝缘膜5，使得氧与SiON栅极绝缘膜5中的缺氧部分相结合。氧的结合消除了SiON栅极绝缘膜5中的固定电荷以及半导体薄膜与栅极绝缘膜之间的界面态。这防止了阈值电压的偏移。
另外，以这种方式的加压蒸汽退火还氧化了半导体薄膜7的表面，从而形成了用作半导体薄膜7的顶部(背栅面)的保护膜的热氧化膜9。
在栅极绝缘膜没有变厚的情况下，上述处理在作为有源层的半导体薄膜7下面形成了栅极绝缘膜，并且还在使SiON栅极绝缘膜改性的同时，在半导体薄膜7的表面上形成了用作保护膜的热氧化膜9。因此，在无需增加步骤数的情况下，得到了高可靠性的底栅型TFT。
因此，底栅型TFT(相对介电常数大于SiO2的SiON栅极绝缘膜)提供了良好的可靠性、稳定特性、以及增大的导通电流。
图2是示出了在根据第一实施例制造的n沟道型薄膜晶体管的情况下和在省略了栅极绝缘膜的改性的比较实例中制造的薄膜晶体管(n沟道型)的情况下，特性如何随着时间退化的曲线图。前者用“Ref”表示，而后者用“本发明的实施例”表示。在图2中，横轴表示时间，以及纵轴表示比率Ids/I0方面的电流，其中，I0是横轴上的时间0秒处的初始电流。通过使栅极电压和漏极电压保持15V来施压。在这种条件下的压力的施加使n沟道型(pTFT)薄膜晶体管由于注入到栅极绝缘膜中的热电子而退化。
从图2中显而易见，比较实例在施压之后的一秒内就开始退化，但是根据本发明实施例的实例在施压后1000秒的时期内电流都几乎没有变化。这就证明根据第一实施例的步骤使氧与SiON栅极绝缘膜中的缺氧部分相结合，从而形成了紧密层(compact layer)并使SiON栅极绝缘膜对正被注入的热电子有抵抗力。
也可以确信，就标准偏差来说，根据本发明实施例的实例的在基板表面中的阈值(Vth)变化上比比较实例少30％以上。还可以进一步确信，当受到具有大电流的压力作用时，如上所述准备的实例不容易退化。
<第二实施例>
图3A～图3F是示出了根据本发明实施例的薄膜半导体装置的制造方法的第二实施例中的步骤的截面图。下述实施例适用于设置有仅具有n沟道的沟道截止(channel stop)型的底栅TFT的显示单元的驱动面板。
重复如上所述与参考图1A～1C的第一实施例相同的过程，从而在绝缘基板1上覆盖栅电极3，然后再以SiON栅极绝缘膜5及半导体薄膜7覆盖，然后执行加压蒸汽退火，以使SiON栅极绝缘膜5改性并在半导体薄膜7的表面上生长热氧化膜9。
图3A所示的下一步骤意欲形成通过穿过基板1的背面曝光来重叠热氧化膜9上的栅电极3的抗蚀图207，其中，栅电极3用作掩膜。然后，通过作为掩膜的抗蚀图207蚀刻热氧化膜9，从而图样化与栅电极3重叠的热氧化膜9。在蚀刻后，剥离抗蚀图207。
图3B所示的下一步骤意欲通过将硅烷(SiH4)和磷化氢(PH3)用作掺杂剂的等离子体CVD或热反应CVD形成包含活化n型杂质的硅的n型半导体薄膜23(厚度为10～500nm)。如果用乙硼烷(B2H6)代替掺杂剂，则所得到的n型半导体薄膜将包含p型杂质。
现在，将之前形成的半导体薄膜7用作沟道层7，以及将已在该步骤中形成的含杂质的n型半导体薄膜23用作源-漏极层23。
图3C所示的下一步骤意欲根据源-漏极层23上的图样来对源-漏极层23和沟道层7进行蚀刻，从而将薄膜晶体管分成单独的区域。源-漏极层23的蚀刻将热氧化膜9用作蚀刻阻挡层(etchingstopper)来保护沟道层(半导体薄膜)7，从而在热氧化膜9上分割源-漏极层23。以这种方式，形成与沟道层(半导体薄膜)7接触的源-漏极23a以使其开口与栅电极3一致。在上述步骤之后，形成沟道截止型的n型薄膜晶体管nTFT，其中，热氧化膜9保护在沟道层7中和在栅电极3之上的沟道部分。
图3D～图3F所示的后续步骤与以上参照图1H～图1J所述的第一实施例中的步骤相同。
图3D所示的步骤意欲形成覆盖前一步骤中形成的薄膜晶体管nTFT的层间绝缘膜11。在这个步骤之后进行氢化。
图3E所示的下一步骤意欲对层间绝缘膜11进行处理以在其中形成接触源-漏极23a的接触孔13。然后，用配线电极15***接触孔13，从而接触源-漏极23a。
图3F所示的下一步骤是用平坦绝缘膜17进行涂覆，接着，对其进行处理以在其中形成接触作为像素晶体管的薄膜晶体管nTFT的配线电极15的接触孔19。然后，用像素电极21***接触孔19，以连接至配线电极15。
因此，上述步骤得到了驱动面板。然后，以与第一实施例中所使用的方式相同的方式，在驱动面板上形成显示单元。
第二实施例与第一实施例一样有效，这是因为如后面第一实施例中的图1C所示，第二实施例也包括在SiON栅极绝缘膜5上形成半导体薄膜7的情况下执行的加压蒸汽退火。
虽然第二实施例示出了只具有一个n沟道的沟道截止型底部栅极TFT，但是如果对于n型和p型两次形成微晶硅薄膜23，仍然可以得到CMOS结构的晶体管。此外，可以使该晶体管与任何其他类型的p沟道薄膜晶体管相结合。
<第三实施例>
图4A～图4E是示出了根据本发明实施例的薄膜半导体装置的制造方法的第三实施例中的步骤的截面图。以下所述的实施例适用于设置有CMOS型的双栅TFT的显示单元的驱动面板。
重复如上所述与参考图1A至图1C的于第一实施例相同的过程，从而在绝缘基板1上覆盖栅电极3，然后再以SiON栅极绝缘膜5及半导体薄膜7覆盖，然后执行用于使SiON栅极绝缘膜5改性并在半导体薄膜7的表面上生长热氧化膜9的加压蒸汽退火。杂技上述步骤后，在与如上参考图1D～1G所述相同的过程，通过该过程来使热氧化膜9和半导体薄膜7经过图样蚀刻，从而将它们分成单独的薄膜晶体管pTFT和nTFT。
图4A所示的下一步骤意欲通过等离子体CVD形成氧化硅、氮氧化硅、或氮化硅的绝缘膜31。绝缘膜31结合先前形成的热氧化膜9构成了上绝缘膜33。
图4B所示的下一步骤意欲在上栅极绝缘膜33上形成上栅电极35，从而使其叠盖栅电极3。上栅电极35是通过溅射以及随后图样化而由Mo、W、Ta或Cu形成的金属膜(30nm～200nm厚)。
上述步骤得到了双栅结构的薄膜晶体管pTFT和nTFT，其中，在栅电极3和35之间保持具有半导体薄膜7。
图4C～图4E所示的后续步骤与已参考图1H～图1J所述的第一实施例中的步骤相同。
图4C所示的步骤意欲形成覆盖已在之前步骤中形成的双栅结构的薄膜晶体管pTFT和nTFT的层间绝缘膜11。
图4D所示下一步骤意欲对层间绝缘膜11进行处理以在其中形成接触源-漏极7-2和7-3或半导体薄膜7的接触孔13。然后，用配线电极15***接触孔13，该配线电极15接触源-漏极7-2和7-3。
图4E所示的下一步骤为用平坦绝缘膜17进行涂覆，随后对其进行处理以在其中形成接触作为像素晶体管的薄膜晶体管nTFT的配线电极15的接触孔19。然后，用像素电极21***接触孔19，从而使其连接至配线电极15。
因此，上述步骤得到了驱动面板。随后以与第一实施例中所使用的相同方式，在驱动面板上形成显示单元。
第三实施例与第一实施例一样有效，这是因为如第一实施例中的图1C所示，它包括在SiON栅极绝缘膜5上形成半导体薄膜7的情况下进行的加压蒸汽退火。
由于第三实施例中所述的双栅结构的pTFT和nTFT在沟道层7的两侧上都具有沟道，所以在相同的栅极电压下，它们产生比单栅结构的TFT更大的导通电流。另外，它们具有与由热氧化膜9形成的半导体薄膜7接触的上绝缘膜33部分，从而即使作为上栅极绝缘膜33的组分的上绝缘膜31由易于引起缺陷能级的氮氧化硅或氮化硅形成，它们仍能使上层栅极绝缘膜33和半导体薄膜7之间的界面态保持较低。
上述的所有实施例都是关于其中在半导体薄膜7下面的栅极绝缘膜是单层结构的SiON栅极绝缘膜5的TFT的。然而，本发明的实施例并不限于这种结构的那些TFT，而是包括SiON栅极绝缘膜5为层压结构的那些TFT。甚至在这种情况下，本发明的实施例的方法包括在使构成一部分栅极绝缘膜的SiON膜改性的同时在半导体薄膜的表面上生长热氧化膜作为保护膜的步骤，因此，本发明实施例的方法提供了无需增加步骤数的高可靠性的底栅型薄膜半导体装置。
本领域的技术人员应了解，根据设计要求和其他因素，可以有多种修改、组合、子组合和改进，均应包含在本发明的权利要求或等同物的范围之内。

Claims (8)

1.一种薄膜半导体装置的制造方法，包括：
第一步骤，在基板上形成栅电极；
第二步骤，以覆盖所述栅电极的方式，在所述基板上形成氮氧化硅的栅极绝缘膜；
第三步骤，在所述栅极绝缘膜上形成半导体薄膜；以及
第四步骤，在含氧的氧化性气氛中执行热处理，从而通过使氧与构成所述栅极绝缘膜的氮氧化硅膜中的缺氧部分相结合来进行改性。
2.根据权利要求1所述的薄膜半导体装置的制造方法，其中，所述第四步骤是在加压的蒸汽气氛中执行的热处理。
3.根据权利要求1所述的薄膜半导体装置的制造方法，其中，在所述第四步骤之后执行另外的步骤，通过形成抗蚀图作为掩模然后执行用于通过所述抗蚀图导入杂质的离子注入来形成源-漏极，所述源-漏极与所述半导体薄膜接触，并且在所述半导体薄膜上其下存在有所述栅电极的位置处执行所述抗蚀图的形成，即图样化。
4.根据权利要求1所述的薄膜半导体装置的制造方法，其中，在所述第四步骤之后执行另外的步骤，在所述半导体薄膜上形成上栅极绝缘膜，然后在所述栅电极之上形成上栅电极，其中，所述上栅极绝缘膜介于所述上栅电极和所述栅电极之间。
5.根据权利要求1所述的薄膜半导体装置的制造方法，其中，所述第四步骤在已通过所述热处理在所述第三步骤中形成的所述半导体薄膜的表面上生长热氧化膜。
6.根据权利要求5所述的薄膜半导体装置的制造方法，其中，在所述第四步骤之后执行另外的步骤，通过将所述热氧化膜作为保护膜，对所述半导体薄膜执行图样化。
7.根据权利要求5所述的薄膜半导体装置的制造方法，其中，在所述第四步骤之后执行另外的步骤，通过以与所述栅电极重叠的形状对所述热氧化膜进行图样化、并通过进一步对在所述热氧化膜上形成的含有杂质的半导体薄膜进行图样化来形成源-漏极，所述源-漏极与在所述第三步骤中形成的所述半导体薄膜接触，并且在所述半导体薄膜上其下存在有所述栅电极的位置处执行所述图样化。
8.根据权利要求5所述的薄膜半导体装置的制造方法，其中，在所述第四步骤之后执行另外的步骤，在所述栅电极之上以及在作为上栅极绝缘膜的所述热氧化膜上形成上栅电极。
CN200810000259A 2007-01-31 2008-01-30 薄膜半导体装置的制造方法 Expired - Fee Related CN100594586C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007020614A JP4420032B2 (ja) 2007-01-31 2007-01-31 薄膜半導体装置の製造方法
JP2007020614 2007-01-31

Publications (2)

Publication Number Publication Date
CN101236900A CN101236900A (zh) 2008-08-06
CN100594586C true CN100594586C (zh) 2010-03-17

Family

ID=39668455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810000259A Expired - Fee Related CN100594586C (zh) 2007-01-31 2008-01-30 薄膜半导体装置的制造方法

Country Status (5)

Country Link
US (2) US7550328B2 (zh)
JP (1) JP4420032B2 (zh)
KR (1) KR101451103B1 (zh)
CN (1) CN100594586C (zh)
TW (1) TWI399814B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219038B1 (ko) * 2004-10-26 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9176353B2 (en) * 2007-06-29 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2009049384A (ja) 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8101444B2 (en) 2007-08-17 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5595003B2 (ja) * 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置
KR102163686B1 (ko) 2008-11-21 2020-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2010064590A1 (en) * 2008-12-01 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP2515337B1 (en) * 2008-12-24 2016-02-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and semiconductor device
TWI746064B (zh) * 2009-08-07 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101340098B1 (ko) * 2009-09-17 2014-01-02 가부시끼가이샤 도시바 반도체 장치의 제조 방법
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
WO2011074338A1 (ja) * 2009-12-17 2011-06-23 シャープ株式会社 半導体装置、アクティブマトリクス基板、及び表示装置
JP5688223B2 (ja) * 2010-02-03 2015-03-25 三菱電機株式会社 薄膜トランジスタ、半導体装置、及び薄膜トランジスタの製造方法
KR20120010043A (ko) * 2010-07-23 2012-02-02 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법 및 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법
CN101937875B (zh) * 2010-08-17 2012-07-04 友达光电股份有限公司 互补金氧半晶体管及其制作方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
TWI584383B (zh) * 2011-12-27 2017-05-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2015023079A (ja) * 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
CN103579115B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
US9627445B2 (en) * 2013-12-05 2017-04-18 Infineon Technologies Dresden Gmbh Optoelectronic component and a method for manufacturing an optoelectronic component
KR102302802B1 (ko) * 2014-02-24 2021-09-16 엘지디스플레이 주식회사 박막 트랜지스터 기판을 포함하는 표시장치
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04283967A (ja) 1991-03-13 1992-10-08 Hitachi Ltd 半導体装置およびその製造方法
JP3598121B2 (ja) * 1993-03-19 2004-12-08 ソニー株式会社 薄膜トランジスタの製造方法
JPH08293607A (ja) 1995-04-21 1996-11-05 Citizen Watch Co Ltd 半導体集積回路装置およびその製造方法
US6218219B1 (en) * 1997-09-29 2001-04-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP4214561B2 (ja) 1998-05-19 2009-01-28 株式会社Ｉｈｉ 薄膜トランジスタの製造方法
KR100333375B1 (ko) * 2000-06-30 2002-04-18 박종섭 반도체 소자의 게이트 제조방법
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP4843158B2 (ja) 2001-07-05 2011-12-21 共栄化学工業株式会社 化粧料
JP2003124469A (ja) 2001-10-09 2003-04-25 Hitachi Ltd 薄膜トランジスタおよびその製造方法
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法
JP2003209261A (ja) 2002-11-27 2003-07-25 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP1445802A1 (en) * 2003-02-06 2004-08-11 Centre National De La Recherche Scientifique (Cnrs) Transistor for active matrix display, a display unit comprising the said transistor and a method for producing said transistor
US20050170643A1 (en) * 2004-01-29 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Forming method of contact hole, and manufacturing method of semiconductor device, liquid crystal display device and EL display device
JPWO2006009025A1 (ja) * 2004-07-20 2008-05-01 日本電気株式会社 半導体装置及び半導体装置の製造方法
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
TWI249251B (en) * 2004-11-22 2006-02-11 Au Optronics Corp Fabrication method of thin film transistor
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices

Also Published As

Publication number Publication date
JP2008187077A (ja) 2008-08-14
KR101451103B1 (ko) 2014-10-15
JP4420032B2 (ja) 2010-02-24
US7550328B2 (en) 2009-06-23
TWI399814B (zh) 2013-06-21
CN101236900A (zh) 2008-08-06
KR20080071898A (ko) 2008-08-05
TW200847297A (en) 2008-12-01
US20080182368A1 (en) 2008-07-31
US7700418B2 (en) 2010-04-20
US20090191672A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
CN100594586C (zh) 薄膜半导体装置的制造方法
CN101743629B (zh) 具备薄膜晶体管的半导体装置及其制造方法
KR20090004587A (ko) 발광 장치
US7696030B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
US7871872B2 (en) Method of manufacturing thin film transistor having lightly doped drain regions
US7465614B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
US7544550B2 (en) Method of fabricating semiconductor device and semiconductor fabricated by the same method
KR20050004758A (ko) 박막 트랜지스터 및 그 제조 방법
US8044576B2 (en) Organic light emitting display and method of fabricating the same
JP4729881B2 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
US7982272B2 (en) Thin-film semiconductor device and method for manufacturing the same
JP4830189B2 (ja) 薄膜トランジスタの製造方法、液晶表示装置の製造方法及びエレクトロルミネッセンス表示装置の製造方法
JP3361670B2 (ja) 半導体装置およびその製造方法
JP2001332734A (ja) 薄膜トランジスタの製造方法
JP4006990B2 (ja) 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法
JP4461731B2 (ja) 薄膜トランジスタの製造方法
KR100623687B1 (ko) 반도체 소자 형성 방법
JP2006032630A (ja) 半導体装置およびその製造方法
JP3417182B2 (ja) 薄膜半導体装置の製造方法及び電子機器の製造方法
JP2022042894A (ja) 画素回路及びその製造方法
JP3473614B2 (ja) 薄膜半導体装置及び電子機器
JP2006332107A (ja) 半導体装置およびその製造方法ならびに画像表示装置
JP2008270637A (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ
JP2000082821A (ja) 半導体装置の製造方法及び液晶ディスプレイ
JP2000082822A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NIPPON DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORPORATION

Effective date: 20121123

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121123

Address after: Aichi

Patentee after: Japan display West Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Sony Corporation

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100317

Termination date: 20190130

CF01 Termination of patent right due to non-payment of annual fee