JP4483918B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4483918B2
JP4483918B2 JP2007240595A JP2007240595A JP4483918B2 JP 4483918 B2 JP4483918 B2 JP 4483918B2 JP 2007240595 A JP2007240595 A JP 2007240595A JP 2007240595 A JP2007240595 A JP 2007240595A JP 4483918 B2 JP4483918 B2 JP 4483918B2
Authority
JP
Japan
Prior art keywords
region
conductivity type
diode
layer
igbt
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007240595A
Other languages
English (en)
Other versions
JP2009071217A (ja
Inventor
幸夫 都築
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007240595A priority Critical patent/JP4483918B2/ja
Priority to DE102008040892.1A priority patent/DE102008040892B4/de
Priority to US12/222,557 priority patent/US7728382B2/en
Priority to CN2008101492084A priority patent/CN101393914B/zh
Publication of JP2009071217A publication Critical patent/JP2009071217A/ja
Application granted granted Critical
Publication of JP4483918B2 publication Critical patent/JP4483918B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、ダイオード内蔵ＩＧＢＴ素子を備えた半導体装置に関する。
従来より、ダイオード内蔵ＩＧＢＴを備えた半導体装置が、例えば特許文献１で提案されている。具体的には、以下の構造の半導体装置が提案されている。
Ｎ−基板の上に、Ｎ層、Ｐベース層が形成され、Ｐベース層の表面からＮ−基板に達するように１対の溝が形成されている。１対の溝に挟まれたＰベース層にのみ、ｎ型のエミッタ領域が設けられている。
また、溝の内壁にゲート酸化膜が形成され、ゲート酸化膜の内部にゲート電極が形成されている。ゲート酸化膜を介してゲート電極と接するＰベース層がＩＧＢＴのチャネル領域となる。ゲート電極の上に、エミッタ領域の一部を覆うように層間絶縁膜が形成されている。
さらに、エミッタ領域の一部の上およびＰベース層の上に、エミッタ電極が形成されている。エミッタ電極はアノード電極と共通になっている。Ｎ−基板の裏面にＰ＋コレクタ層とＮ＋カソード層とが別々に形成されている。また、Ｐ＋コレクタ層とＮ＋カソード層との双方に接続されたコレクタ電極が設けられている。コレクタ電極はカソード電極と共通になっている。
このようなダイオードとＩＧＢＴとが一体的に形成された構造では、Ｎ−基板の裏面にＰ＋コレクタ層が設けられたＩＧＢＴ領域がＩＧＢＴとして動作し、Ｎ−基板の裏面にＮ＋カソード層が設けられたダイオード領域がダイオードとして動作する。上記半導体装置は、複数が組み合わされてインバータに用いられる。
特開２００７−１３４６２５号公報
しかしながら、上記従来の技術では、以下の問題が生じることが発明者らの検討により明らかになった。
まず、エミッタ電極とコレクタ電極との間にダイオードの順方向バイアスが与えられると、Ｎ＋カソード層からＮ−基板に電子が供給されると共に、Ｐベース層からＮ−基板にホールが供給され、Ｎ−基板の電子が過剰となって電子がカソード（コレクタ電極）からアノード（エミッタ電極）に流れ、ダイオードに順方向電流が流れる。
このような状態で急に電極間に逆方向の電圧が印加されると一瞬逆方向に電流が流れる。すなわち、Ｐベース層からＮ−基板に供給されていたホールが移動する方向が順方向時とは逆方向、すなわちエミッタ電極側になると共に、Ｎ−基板に残されたホールの再結合や拡散によって逆方向電流が流れる逆回復（リカバリ）が生じる。これにより、Ｎ−基板に蓄積されたホールがリカバリ時にＰベース層を介してアノード（エミッタ電極）に流れる。
他方、ＩＧＢＴがオンすると、ＩＧＢＴのチャネル領域の抵抗は非常に小さいため、エミッタ電極とＮ−基板とがショートする。つまり、ダイオードリカバリ動作時にＩＧＢＴがオンすると、ダイオードがショートし、ダイオード領域からＩＧＢＴ領域に電流が流れてしまう。
したがって、従来の半導体装置の構造では、ダイオードリカバリ動作時にダイオード領域とＩＧＢＴ領域との境界部に電流が集中しやすく、素子破壊が発生しやすいという問題があった。
本発明は、上記点に鑑み、ダイオード内蔵ＩＧＢＴ素子を備えた半導体装置において、ダイオードリカバリ動作時にＩＧＢＴとダイオードとの境界部に電流が集中しにくい構造を提供することを目的とする。
上記目的を達成するため、本発明は、第１導電型の層（１１）を含む半導体基板にＩＧＢＴ素子として動作するＩＧＢＴ領域（１）とダイオード素子として動作するダイオード領域（２）とが交互に繰り返しレイアウトされてなる半導体装置であって、第１導電型の層（１１）の表層部に第２導電型の層（１４）が形成され、第２導電型の層（１４）の表層部に第１導電型のエミッタ領域（１６）が形成されており、第１導電型のエミッタ領域（１６）の一部の上および第２導電型の層（１４）の上にエミッタ電極が形成され、エミッタ電極はアノード電極と共通になっており、第１導電型の層（１１）の裏面に第２導電型のコレクタ層（１２）と第１導電型のカソード層（１３）とが別々に形成され、第２導電型のコレクタ層（１２）と第１導電型のカソード層（１３）との双方に接続されたコレクタ電極が設けられ、コレクタ電極はカソード電極と共通になっているダイオード内蔵縦型ＩＧＢＴ素子として構成されており、ダイオード領域（２）は、当該ダイオード領域（２）のうち当該ダイオード領域（２）とＩＧＢＴ領域（１）との境界領域であって、第１導電型の層（１１）の表層部に、アノード電極に接続されていると共に第１導電型の層（１１）から少数キャリアを引き抜く第２導電型のショットキーコンタクト領域（２４）を有している。
これによると、ショットキーコンタクト領域（２４）がＩＧＢＴ領域（１）とダイオード領域（２）との境界部に配置されているため、このショットキーコンタクト領域（２４）によって、上記境界部の少数キャリアが引き抜かれる。このため、上記境界部に残された少数キャリアが非常に少なく、ダイオード素子のリカバリ時にＩＧＢＴ素子がオンしたとしても、少数キャリアの再結合や拡散によるリカバリ電流がダイオード領域（２）からＩＧＢＴ領域（１）に流れにくくすることができる。したがって、ダイオードリカバリ動作時に上記境界部に電流が集中しにくくすることができ、ひいては素子破壊を防止することができる。
この場合、ダイオード領域（２）は、ショットキーコンタクト領域（２４）を四角形状に囲むと共に、ショットキーコンタクト領域（２４）を貫通して第１導電型の層（１１）に達するトレンチ（１７）を有する構成とすることができる。
これによると、ショットキーコンタクト領域（２４）が設けられたダイオード領域（２）は、トレンチ（１７）で囲まれていて分断されている。これにより、ダイオードリカバリ動作時に周辺領域から少数キャリア電流の回り込みを無くすことができ、電流集中による破壊を防止することができる。
また、ＩＧＢＴ領域（１）がトレンチゲート構造を有するものであるならば、ＩＧＢＴ領域（１）の端のトレンチに電界が集中するが、ダイオード領域（２）にショットキーコンタクト領域（２４）を囲むトレンチ（１７）を設けることで、電界強度の均一化を図ることができ、ひいては耐圧を向上させることができる。
他方、ダイオード領域（２）は、ショットキーコンタクト領域（２４）よりも前記ダイオード領域（２）の内側に、第１導電型の層（１１）の表層部にドット状に複数形成された第２導電型のオーミックコンタクト領域（２８）を備えている。
このように、ダイオード領域（２）をＰＩＮダイオードとショットキーダイオードとが混在したＭＰＳ構造とすることもできる。
ダイオード領域（２）は、ショットキーコンタクト領域（２４）よりも前記ダイオード領域（２）の内側に、第１導電型の層（１１）の表層部に形成された第２導電型の領域（２３）と、第２導電型の領域（２３）の表層部に形成され、第２導電型の領域（２３）よりも不純物濃度が高い第２導電型のオーミックコンタクト領域（２５）とを備えて構成されている。
これにより、ダイオード素子の順方向動作時にオーミックコンタクト領域（２５）を少数キャリアの供給源とすることができ、第１導電型の層（１１）に少数キャリアを注入することができる。これにより、ダイオード素子の順方向電圧Ｖｆを小さくすることができ、ひいては順方向特性を向上させることができる。
ダイオード領域（２）は、第２導電型の領域（２３）を四角形状に囲むと共に、第２導電型の領域（２３）を貫通して第１導電型の層（１１）に達するトレンチ（１７）を有し、オーミックコンタクト領域（２５）は、トレンチ（１７）に囲まれた第２導電型の領域（２３）の表層部に形成されている。
これにより、ダイオード領域（２）における第１導電型の層（１１）の電界強度の均一化を図ることができ、耐圧を向上させることができる。
オーミックコンタクト領域（２５）は、ＩＧＢＴ領域（１）とダイオード領域（２）とが繰り返される方向に垂直な方向に延びる直線状にレイアウトされている。
これにより、ダイオード領域（２）において、オーミックコンタクト領域（２５）によって少数キャリアが第１導電型の層（１１）に注入される領域を均一に動作させることができる。
他方、オーミックコンタクト領域（２５）は、ショットキーコンタクト領域（２４）の表層部であって、ダイオード領域（２）の内側に形成されている。
これによると、ダイオード領域（２）において、オーミックコンタクト領域（２５）の面積を大きくすることができる。これにより、オーミックコンタクト領域（２５）による少数キャリアの注入を多くすることができ、ダイオード素子の順方向電圧Ｖｆをさらに小さくすることができる。
ＩＧＢＴ領域（１）は、第１導電型の層（１１）の表層部に形成された第２導電型の層（１４）と、第２導電型の層（１４）を四角形状に囲うと共に、第２導電型の層（１４）を貫通して第１導電型の層（１１）に達するものであり、ＩＧＢＴ領域（１）とダイオード領域（２）とが繰り返される方向に複数並べられたトレンチ（１７）と、隣り合う各トレンチ（１７）の間に設けられ、前記第２導電型の層（１４）を含んだ素子領域と、隣り合う各トレンチ（１７）の間に設けられると共に、トレンチ（１７）の一辺に平行に延設されるコンタクト部（２２）とを有しており、ダイオード領域（２）は、ＩＧＢＴ領域（１）とダイオード領域（２）とが繰り返される方向に垂直な方向に形成された素子領域の端まで設けられたショットキーコンタクト領域（２４）および第２導電型の領域（２３）を有している。
これにより、ダイオードリカバリ動作時に電流集中して破壊しやすいＩＧＢＴ領域（１）の終端部、特にコンタクト部（２２）の周辺に少数キャリア注入領域を無くすことができ、リカバリ電流を低減することができる。
ＩＧＢＴ領域（１）は、第１導電型の層（１１）の表層部に形成された第２導電型の層（１４）と、第２導電型の層（１４）を四角形状に囲うと共に、第２導電型の層（１４）を貫通して第１導電型の層（１１）に達するものであり、ＩＧＢＴ領域（１）とダイオード領域（２）とが繰り返される方向に複数並べられたトレンチ（１７）と、隣り合う各トレンチ（１７）の間に設けられ、前記第２導電型の層（１４）を含んだ素子領域と、隣り合う各トレンチ（１７）の間に設けられると共に、トレンチ（１７）の一辺に平行に延設されるコンタクト部（２２）とを有しており、ダイオード領域（２）は、ＩＧＢＴ領域（１）とダイオード領域（２）とが繰り返される方向に垂直な方向に形成されたコンタクト部（２２）の端まで設けられたショットキーコンタクト領域（２４）と、ＩＧＢＴ領域（１）とダイオード領域（２）とが繰り返される方向に垂直な方向に形成された素子領域の端まで設けられた第２導電型の領域（２３）とを有している。
このように、ＩＧＢＴ領域（１）の終端部、特にコンタクト部（２２）の周辺に少数キャリアを引き抜くショットキーコンタクト領域（２４）を配置することで、ＩＧＢＴ領域（１）のコンタクト部（２２）における電流集中を防止することができる。
素子領域は、隣り合う各トレンチ（１７）の間にトレンチ（１７）よりも浅い溝部（２１）を有している。
この溝部（２１）内にエミッタ電極が形成されると、チャネル領域からエミッタコンタクトまでの距離を小さくすることができる。つまり、トレンチ（１７）から溝部（２１）までの抵抗を小さくすることができる。すなわち、ＰＮ接合の少数キャリアの注入を抑えることができ、リカバリ耐量を向上させることができる。そして、ショットキーコンタクト領域（２４）は、１×１０ １７ ｃｍ −３ 以下の濃度であることが好ましい。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。また、以下の各実施形態で示されるＮ−型は本発明の第１導電型に対応し、Ｐ型、Ｐ＋型は本発明の第２導電型に対応している。
（第１実施形態）
以下、本発明の第１実施形態について図を参照して説明する。本実施形態に係るダイオード内蔵ＩＧＢＴ素子を備えた半導体装置は、例えばインバータ回路に用いられるものである。
図１は、本実施形態に係る半導体装置の平面図である。図２は図１のＡ−Ａ断面図である。以下、図１および図２を参照して説明する。
図１および図２に示されるように、半導体装置はＩＧＢＴ素子として動作するＩＧＢＴ領域１とダイオード素子として動作するダイオード領域２とを備えている。これらＩＧＢＴ領域１およびダイオード領域２は交互に繰り返しレイアウトされている。
これらＩＧＢＴ領域１およびダイオード領域２は、Ｎ型シリコン基板１０上に形成されたＮ−型ドリフト層１１の表層部にそれぞれ設けられている。また、Ｎ型シリコン基板１０の裏面にはＩＧＢＴ領域１に対応する領域にＰ＋型領域１２が形成されており、ダイオード領域２に対応する領域にＮ＋型領域１３が形成されている。本実施形態ではＰ＋型領域１２およびＮ＋型領域１３はコレクタ接地されている。
このうち、ＩＧＢＴ領域１においては、Ｎ−型ドリフト層１１の表層部にチャネル領域を設定するＰ型ベース領域１４が形成されている。このＰ型ベース領域１４の表層部にＰ＋型ボディ領域１５が形成され、このＰ＋型ボディ領域１５の表層部にＮ＋型ソース領域１６が形成されている。なお、Ｐ型ベース領域１４は、本発明の第２導電型の層に相当する。
以下では、Ｎ型シリコン基板１０、Ｎ−型ドリフト層１１によって構成される基板を半導体基板と定義する。
また、図２に示されるように、半導体基板には、Ｎ＋型ソース領域１６、Ｐ＋型ボディ領域１５、およびＰ型ベース領域１４を貫通してＮ−型ドリフト層１１に達するようにトレンチ１７が形成されている。そして、このトレンチ１７の内壁にＳｉＯ２で構成されたゲート絶縁膜１８とＰｏｌｙＳｉで構成されたゲート電極１９とが順に形成され、これらトレンチ１７、ゲート絶縁膜１８、ゲート電極１９からなるトレンチゲート構造が構成されている。さらに、ゲート電極１９上を含み、Ｎ＋型ソース領域１６の上にはＢＰＳＧ等からなる層間絶縁膜２０が形成されている。
さらに、各トレンチ１７の間にＮ＋型ソース領域１６およびＰ＋型ボディ領域１５を貫通してＰ型ベース領域１４に達するトレンチ１７よりも浅い溝部２１が設けられている。以下では、Ｐ型ベース領域１４、Ｐ＋型ボディ領域１５、Ｎ＋型ソース領域１６、トレンチゲート構造、溝部２１を素子領域と定義する。なお、図１では素子領域を斜線で示してある。
図１に示されるように、上記トレンチ１７は四角形状に形成され、Ｐ型ベース領域１４を囲むと共に、ＩＧＢＴ領域１とダイオード領域２とが交互に繰り返し配置される方向と同じ方向に複数並べられている。
そして、隣り合う各トレンチ１７の間に素子領域が配置されている。すなわち、素子領域は、ＩＧＢＴ領域１とダイオード領域２とが繰り返される方向に垂直な方向に延設されている。また、この素子領域の端部よりも外側に溝部２１およびコンタクト部２２が延設されている。コンタクト部２２は、Ｐ型ベース領域１４の表層部に設けられたコンタクト領域であり、コンタクト部２２の上部に図示しないメタル電極が形成されることで、当該メタル電極と半導体基板とが電気的に接続される部分である。
他方、ダイオード領域２においては、半導体基板の表層部にＩＧＢＴ領域１と同様のトレンチゲート構造が多数形成されている。具体的には、半導体基板の表層部にＰ型領域２３が形成され、このＰ型領域２３を貫通してＮ−型ドリフト層１１に達するトレンチ１７が複数形成されている。このトレンチ１７は、ＩＧＢＴ領域１に形成されたものと同じ四角形状になっている。
また、ダイオード領域２には、当該ダイオード領域２のうちもっともＩＧＢＴ領域１側であって、Ｎ−型ドリフト層１１の表層部に、Ｎ−型ドリフト層１１から少数キャリア（以下、ホールという）を引き抜くＰ型のショットキーコンタクト領域２４が設けられている。このショットキーコンタクト領域２４は、上述の四角形状のトレンチ１７によって囲まれている。ショットキーコンタクト領域２４の不純物濃度は、例えば１×１０１６〜１×１０１７ｃｍ−３である。
なお、ショットキーコンタクト領域２４は、Ｐ型領域２３のうちもっともＩＧＢＴ領域１側の領域とも言える。
さらに、ダイオード領域２には、当該ダイオード領域２のうちショットキーコンタクト領域２４よりも内側であって、Ｐ型領域２３の表層部に形成されたＰ型領域２３よりも不純物濃度が高いＰ＋型のオーミックコンタクト領域２５が設けられている。このオーミックコンタクト領域２５は、トレンチ１７に囲まれたＰ型領域２３の表層部に形成され、Ｎ−型ドリフト層１１へのホールの供給源として機能する。
本実施形態では、オーミックコンタクト領域２５は、ＩＧＢＴ領域１とダイオード領域２とが繰り返される方向に垂直な方向に延びる直線状にレイアウトされている。これにより、ダイオード領域２において、オーミックコンタクト領域２５によってホールがＮ−型ドリフト層１１に注入される領域を均一に動作させることが可能となる。オーミックコンタクト領域２５の不純物濃度は、例えば１×１０１９ｃｍ−３である。
ダイオード領域２において、トレンチ１７で囲まれた領域にオーミックコンタクト領域２５が設けられた領域のうち、Ｐ型領域２３の表層部にオーミックコンタクト領域２５が形成された部分、すなわちＮ−型ドリフト層１１、Ｐ型領域２３、およびオーミックコンタクト領域２５によってＰＩＮダイオードが構成されている。他方、Ｐ型領域２３の表層部のうちオーミックコンタクト領域２５が形成されていない領域がショットキーダイオードとして機能する。このように、トレンチ１７で囲まれた領域内に高不純物濃度Ｐ型領域（ＰＩＮダイオード）と低不純物濃度Ｐ型領域（ショットキーダイオード）とが混在している。
また、ダイオード領域２において、オーミックコンタクト領域２５が設けられたＰ型領域２３およびショットキーコンタクト領域２４は、ＩＧＢＴ領域１とダイオード領域２とが繰り返される方向に垂直な方向に形成されたＩＧＢＴ領域１のコンタクト部２２の端までそれぞれ設けられている。
そして、半導体基板上に図示しないエミッタ電極が形成されている。この場合、ＩＧＢＴ領域１では、溝部２１内にもエミッタ電極が設けられる。これにより、エミッタ電極がＰ型ベース領域１４に直接接触し、チャネル領域からエミッタコンタクトまでの距離を小さくすることができ、トレンチ１７から溝部２１までの抵抗を小さくすることができる。また、ＰＮ接合のホールの注入を抑えることができ、リカバリ耐量を向上させることができる。
また、図１に示されるように、ＩＧＢＴ領域１、ダイオード領域２にそれぞれ電気的に接続されるゲート用パッド２６とエミッタ用パッド２７とが配置されている。ゲート用パッド２６は、ＩＧＢＴ領域１のトレンチ１７のゲート構造に電気的に接続されると共に、ダイオード領域２のうちショットキーコンタクト領域２４を囲むトレンチ１７のゲート構造にも電気的に接続されている。他方、エミッタ用パッド２７は、オーミックコンタクト領域２５が設けられたＰ型領域２３を囲むトレンチ１７のゲート構造と電気的に接続されている。
これによると、ダイオード領域２のうちオーミックコンタクト領域２５を囲むトレンチ１７のゲート構造がゲート用パッド２６と電気的に分離されている。これにより、ＰＩＮダイオードやショットキーダイオードにゲート電圧依存性がない。すなわち、これらダイオード素子の順方向電圧Ｖｆを小さくすることが可能となる。以上が、本実施形態に係る半導体装置の構成である。
次に、上記構成の半導体装置の作動について説明する。まず、通常動作として、ＩＧＢＴ素子はゲートに駆動信号が入力されることオン／オフし、エミッタ−コレクタ間に電流を流す。
また、ダイオード素子は、ＩＧＢＴ素子に流れる負荷電流を転流させる。ダイオード素子の順方向動作時、ダイオード領域２のうちショットキーコンタクト領域２４が設けられた領域では、ダイオード順方向動作時に電子電流しか流れず、Ｎ−型ドリフト層１１へのホールの注入がない。さらに、ダイオード領域２において、オーミックコンタクト領域２５が設けられた領域では、オーミックコンタクト領域２５からＮ−型ドリフト層１１にホールが供給される。したがって、ダイオード素子の順方向動作時では、ダイオード素子はＩＧＢＴ領域１から遠い領域、すなわちオーミックコンタクト領域２５が設けられた領域で動作する。このように、オーミックコンタクト領域２５からホールが供給されることで、ダイオード素子の順方向電圧Ｖｆを小さくすることができ、ひいては順方向特性を向上させることができる。
他方、ダイオードリカバリ動作時には、ダイオード領域２のうちショットキーコンタクト領域２４が設けられた領域にホール電流が流れる。すなわち、ショットキーコンタクト領域２４がＮ−型ドリフト層１１のホールを抜き出す。ショットキーコンタクト領域２４は、ダイオード領域２のうちもっともＩＧＢＴ領域１側に設けられているため、ショットキーコンタクト領域２４によってＩＧＢＴ領域１とダイオード領域２との境界部のホールが吸い出される。
したがって、ダイオードリカバリ時にＩＧＢＴ素子がオンしたとしても、ダイオード領域２からＩＧＢＴ領域１に流れるリカバリ電流が低減されるので、電流集中して破壊しやすいＩＧＢＴ領域１とダイオード領域２との境界部に電流集中しにくくなり、半導体装置の破壊耐量が向上する。
また、ダイオード領域２のうちオーミックコンタクト領域２５がトレンチ１７で囲まれた領域はトレンチ１７によって周辺領域と分断されている。これにより、ダイオードリカバリ動作時に周辺領域からホール電流の回り込みを防止することができ、当該ホール電流による電流集中破壊を防ぐことができる。
以上説明したように、本実施形態では、ダイオード領域２のうちもっともＩＧＢＴ領域１側に、ダイオードリカバリ動作時にＮ−型ドリフト層１１からホールを抜き出すショットキーコンタクト領域２４を設けたことが特徴となっている。
これにより、ＩＧＢＴ領域１とダイオード領域２との境界部のホールを低減することができ、ホールの再結合や拡散によるリカバリ電流がダイオード領域２からＩＧＢＴ領域１に集中しないようにすることができる。したがって、ダイオードリカバリ動作時に上記境界部に電流が集中しにくくすることができ、ひいては素子破壊を防止することができる。
この場合、ショットキーコンタクト領域２４をトレンチ１７で囲む構造としている。これにより、ＩＧＢＴ領域１がトレンチゲート構造を有しているためにＩＧＢＴ領域１の端のトレンチ１７に電界が集中したとしても、ＩＧＢＴ領域１とダイオード領域２との電界強度の均一化を図ることができ、半導体装置の耐圧を向上させることができる。なお、本実施形態の記載と特許請求の範囲の記載との対応関係については、Ｎ−型ドリフト層１１が特許請求の範囲の「第１導電型の層」に対応する。また、Ｐ＋型領域１２が特許請求の範囲の「第２導電型のコレクタ層」に対応し、Ｎ＋型領域１３が特許請求の範囲の「第１導電型のカソード層」に対応する。
（第２実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図３は、本実施形態に係る半導体装置の平面図である。この図に示されるように、本実施形態では、ショットキーコンタクト領域２４にオーミックコンタクト領域２５が設けられている。このオーミックコンタクト領域２５は、ショットキーコンタクト領域２４の表層部であって、ダイオード領域２の内側に設けられている。また、ショットキーコンタクト領域２４に設けられたオーミックコンタクト領域２５は直線状に形成されている。
このように、ショットキーコンタクト領域２４にもオーミックコンタクト領域２５を設けることで、Ｎ−型ドリフト層１１へのホールの注入を多くすることができ、ダイオード素子の順方向電圧Ｖｆをさらに小さくすることが可能となる。
（第３実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図４は、本実施形態に係る半導体装置の平面図である。この図に示されるように、ダイオード領域２において、ショットキーコンタクト領域２４およびＰ型領域２３は、ＩＧＢＴ領域１とダイオード領域２とが繰り返される方向に垂直な方向に形成されたＩＧＢＴ領域１の素子領域の端まで設けられている。言い換えると、ダイオード領域２のうち、ＩＧＢＴ領域１のコンタクト部２２に挟まれた領域にショットキーコンタクト領域２４およびＰ型領域２３が設けられていない。
このような構造において、ダイオードリカバリ動作時では、コンタクト部２２の周辺でのホールの注入領域がないため、外周領域やダイオード領域２からコンタクト部２２への電流が集中して流れないようにすることができる。したがって、電流集中しやすいＩＧＢＴ領域１の終端部、特にコンタクト部２２への電流集中を低減することができ、リカバリ耐量を向上することができる。
（第４実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図５は、本実施形態に係る半導体装置の平面図である。この図に示されるように、ダイオード領域２において、オーミックコンタクト領域２５が設けられたＰ型領域２３は、ＩＧＢＴ領域１とダイオード領域２とが繰り返される方向に垂直な方向に形成されたＩＧＢＴ領域１の素子領域の端まで設けられている一方、ショットキーコンタクト領域２４は、ＩＧＢＴ領域１とダイオード領域２とが繰り返される方向に垂直な方向に形成されたコンタクト部２２の端まで設けられている。
このように、Ｎ−型ドリフト層１１のホールを抜き出すショットキーコンタクト領域２４をコンタクト部２２の端まで延設しておくことで、ダイオードリカバリ動作時にショットキーコンタクト領域２４によってコンタクト部２２の周辺からホールを抜き出すことができる。これにより、ＩＧＢＴ領域１のコンタクト部２２における電流集中を防止することができ、リカバリ耐量を向上することができる。
（第５実施形態）
本実施形態では、第１実施形態と異なる部分についてのみ説明する。図６は、本実施形態に係る半導体装置の平面図であり、図７は図６のＢ−Ｂ断面図である。
図６に示されるように、本実施形態では、ダイオード領域２のうちショットキーコンタクト領域２４は四角形状のトレンチ１７に囲まれている。また、ショットキーコンタクト領域２４が囲まれたトレンチ１７の間、すなわちショットキーコンタクト領域２４よりもダイオード領域２の内側にホールの供給源となるＰ＋型のオーミックコンタクト領域２８がドット状に複数設けられている。ドット状のオーミックコンタクト領域２８は斜線が交差する点に配置されており、１つのドットが六角形をなす６つのドットに囲まれた配置になっている。
図７に示されるように、オーミックコンタクト領域２８は、Ｎ−型ドリフト層１１の表層部に点在するように設けられている。そして、Ｎ−型ドリフト層１１の表層部のうちオーミックコンタクト領域２８が設けられていない領域がショットキーダイオードとして機能し、オーミックコンタクト領域２８がＰＩＮダイオードとして機能する。以上のように、ダイオード領域２がＰＩＮダイオードとショットキーダイオードとが混在したＭＰＳ構造とすることができる。
（他の実施形態）
上記各実施形態では、ＩＧＢＴ領域１の素子構造において、Ｐ型ベース領域１４にＰ＋型ボディ領域１５が設けられているものが示されているが、これは素子構造の一例を示したものであって、他の素子構造になっていても構わない。
図１〜図５に示されるオーミックコンタクト領域２５はトレンチ１７に囲まれた領域内に直線状に２本ずつレイアウトされているが、これは一例を示すものであって、オーミックコンタクト領域２５の本数は１本でも３本以上であっても構わない。
図６に示されるドット状のオーミックコンタクト領域２８の配置レイアウトは一例を示すものであって、他の配置レイアウトであっても良い。
本発明の第１実施形態に係る半導体装置の平面図である。 図１のＡ−Ａ断面図である。 本発明の第２実施形態に係る半導体装置の平面図である。 本発明の第３実施形態に係る半導体装置の平面図である。 本発明の第４実施形態に係る半導体装置の平面図である。 本発明の第５実施形態に係る半導体装置の平面図である。 図６のＢ−Ｂ断面図である。
符号の説明
１…ＩＧＢＴ領域、２…ダイオード領域、１１…Ｎ−型ドリフト層、１４…Ｐ型ベース領域、１７…トレンチ、２１…溝部、２２…コンタクト部、２３…Ｐ型領域、２４…ショットキーコンタクト領域、２５、２８…オーミックコンタクト領域。

Claims (11)

  1. 第１導電型の層（１１）を含む半導体基板にＩＧＢＴ素子として動作するＩＧＢＴ領域（１）とダイオード素子として動作するダイオード領域（２）とが交互に繰り返しレイアウトされてなる半導体装置であって、
    前記第１導電型の層（１１）の表層部に第２導電型の層（１４）が形成され、前記第２導電型の層（１４）の表層部に第１導電型のエミッタ領域（１６）が形成されており、前記第１導電型のエミッタ領域（１６）の一部の上および前記第２導電型の層（１４）の上にエミッタ電極が形成され、前記エミッタ電極はアノード電極と共通になっており、前記第１導電型の層（１１）の裏面に第２導電型のコレクタ層（１２）と第１導電型のカソード層（１３）とが別々に形成され、前記第２導電型のコレクタ層（１２）と前記第１導電型のカソード層（１３）との双方に接続されたコレクタ電極が設けられ、前記コレクタ電極はカソード電極と共通になっているダイオード内蔵縦型ＩＧＢＴ素子として構成されており、
    前記ダイオード領域（２）は、当該ダイオード領域（２）のうち当該ダイオード領域（２）と前記ＩＧＢＴ領域（１）との境界領域であって、前記第１導電型の層（１１）の表層部に、前記アノード電極に接続されていると共に前記第１導電型の層（１１）から少数キャリアを引き抜く第２導電型のショットキーコンタクト領域（２４）を有していることを特徴とする半導体装置。
  2. 前記ダイオード領域（２）は、前記ショットキーコンタクト領域（２４）を四角形状に囲むと共に、前記ショットキーコンタクト領域（２４）を貫通して前記第１導電型の層（１１）に達するトレンチ（１７）を有していることを特徴とする請求項１に記載の半導体装置。
  3. 前記ダイオード領域（２）は、前記ショットキーコンタクト領域（２４）よりも前記ダイオード領域（２）の内側に、前記第１導電型の層（１１）の表層部にドット状に複数形成された第２導電型のオーミックコンタクト領域（２８）を備えていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ダイオード領域（２）は、前記ショットキーコンタクト領域（２４）よりも前記ダイオード領域（２）の内側に、前記第１導電型の層（１１）の表層部に形成された第２導電型の領域（２３）と、前記第２導電型の領域（２３）の表層部に形成され、前記第２導電型の領域（２３）よりも不純物濃度が高い第２導電型のオーミックコンタクト領域（２５）とを備えて構成されていることを特徴とする請求項１または２に記載の半導体装置。
  5. 前記ダイオード領域（２）は、前記第２導電型の領域（２３）を四角形状に囲むと共に、前記第２導電型の領域（２３）を貫通して前記第１導電型の層（１１）に達するトレンチ（１７）を有し、
    前記オーミックコンタクト領域（２５）は、前記トレンチ（１７）に囲まれた前記第２導電型の領域（２３）の表層部に形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記オーミックコンタクト領域（２５）は、前記ＩＧＢＴ領域（１）と前記ダイオード領域（２）とが繰り返される方向に垂直な方向に延びる直線状にレイアウトされていることを特徴とする請求項５に記載の半導体装置。
  7. 前記オーミックコンタクト領域（２５）は、前記ショットキーコンタクト領域（２４）の表層部であって、前記ダイオード領域（２）の内側に形成されていることを特徴とする請求項６に記載の半導体装置。
  8. 前記ＩＧＢＴ領域（１）は、
    前記第１導電型の層（１１）の表層部に形成された第２導電型の層（１４）と、
    前記第２導電型の層（１４）を四角形状に囲うと共に、前記第２導電型の層（１４）を貫通して前記第１導電型の層（１１）に達するものであり、前記ＩＧＢＴ領域（１）と前記ダイオード領域（２）とが繰り返される方向に複数並べられたトレンチ（１７）と、
    前記隣り合う各トレンチ（１７）の間に設けられ、前記第２導電型の層（１４）を含んだ素子領域と、
    前記隣り合う各トレンチ（１７）の間に設けられると共に、前記トレンチ（１７）の一辺に平行に延設されるコンタクト部（２２）とを有しており、
    前記ダイオード領域（２）は、前記ＩＧＢＴ領域（１）と前記ダイオード領域（２）とが繰り返される方向に垂直な方向に形成された前記素子領域の端まで設けられた前記ショットキーコンタクト領域（２４）および前記第２導電型の領域（２３）を有していることを特徴とする請求項６に記載の半導体装置。
  9. 前記ＩＧＢＴ領域（１）は、
    前記第１導電型の層（１１）の表層部に形成された第２導電型の層（１４）と、
    前記第２導電型の層（１４）を四角形状に囲うと共に、前記第２導電型の層（１４）を貫通して前記第１導電型の層（１１）に達するものであり、前記ＩＧＢＴ領域（１）と前記ダイオード領域（２）とが繰り返される方向に複数並べられたトレンチ（１７）と、
    前記隣り合う各トレンチ（１７）の間に設けられ、前記第２導電型の層（１４）を含んだ素子領域と、
    前記隣り合う各トレンチ（１７）の間に設けられると共に、前記トレンチ（１７）の一辺に平行に延設されるコンタクト部（２２）とを有しており、
    前記ダイオード領域（２）は、前記ＩＧＢＴ領域（１）と前記ダイオード領域（２）とが繰り返される方向に垂直な方向に形成された前記コンタクト部（２２）の端まで設けられた前記ショットキーコンタクト領域（２４）と、前記ＩＧＢＴ領域（１）と前記ダイオード領域（２）とが繰り返される方向に垂直な方向に形成された前記素子領域の端まで設けられた前記第２導電型の領域（２３）とを有していることを特徴とする請求項６に記載の半導体装置。
  10. 前記素子領域は、前記隣り合う各トレンチ（１７）の間に前記トレンチ（１７）よりも浅い溝部（２１）を有していることを特徴とする請求項８または９に記載の半導体装置。
  11. 前記ショットキーコンタクト領域（２４）は、１×１０ １７ ｃｍ −３ 以下の濃度であることを特徴とする請求項１ないし１０のいずれか１つに記載の半導体装置。
JP2007240595A 2007-09-18 2007-09-18 半導体装置 Expired - Fee Related JP4483918B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007240595A JP4483918B2 (ja) 2007-09-18 2007-09-18 半導体装置
DE102008040892.1A DE102008040892B4 (de) 2007-09-18 2008-07-31 Halbleitervorrichtung mit einer Diode und einem IGBT
US12/222,557 US7728382B2 (en) 2007-09-18 2008-08-12 Semiconductor device having diode and IGBT
CN2008101492084A CN101393914B (zh) 2007-09-18 2008-09-17 具有二极管和igbt的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007240595A JP4483918B2 (ja) 2007-09-18 2007-09-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2009071217A JP2009071217A (ja) 2009-04-02
JP4483918B2 true JP4483918B2 (ja) 2010-06-16

Family

ID=40365542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007240595A Expired - Fee Related JP4483918B2 (ja) 2007-09-18 2007-09-18 半導体装置

Country Status (4)

Country Link
US (1) US7728382B2 (ja)
JP (1) JP4483918B2 (ja)
CN (1) CN101393914B (ja)
DE (1) DE102008040892B4 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4893609B2 (ja) * 2007-12-07 2012-03-07 トヨタ自動車株式会社 半導体装置とその半導体装置を備えている給電装置の駆動方法
WO2011027474A1 (ja) * 2009-09-07 2011-03-10 トヨタ自動車株式会社 ダイオード領域とｉｇｂｔ領域を有する半導体基板を備える半導体装置
JP5672766B2 (ja) * 2010-05-17 2015-02-18 株式会社デンソー 半導体装置
JP5560991B2 (ja) * 2010-07-23 2014-07-30 株式会社デンソー 半導体装置
WO2012056705A1 (ja) * 2010-10-29 2012-05-03 パナソニック株式会社 半導体素子およびその製造方法
US8502346B2 (en) * 2010-12-23 2013-08-06 Alpha And Omega Semiconductor Incorporated Monolithic IGBT and diode structure for quasi-resonant converters
JP4947230B2 (ja) * 2011-08-29 2012-06-06 トヨタ自動車株式会社 半導体装置
US9184255B2 (en) * 2011-09-30 2015-11-10 Infineon Technologies Austria Ag Diode with controllable breakdown voltage
JP5893471B2 (ja) * 2012-03-30 2016-03-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9018674B2 (en) * 2012-04-06 2015-04-28 Infineon Technologies Ag Reverse conducting insulated gate bipolar transistor
EP2966683B1 (en) 2013-10-04 2020-12-09 Fuji Electric Co., Ltd. Semiconductor device
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP6184352B2 (ja) * 2014-03-14 2017-08-23 株式会社東芝 半導体装置
JP6221974B2 (ja) 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
JP6550995B2 (ja) * 2015-07-16 2019-07-31 富士電機株式会社 半導体装置
US9773777B2 (en) 2016-01-08 2017-09-26 Texas Instruments Incorporated Low dynamic resistance low capacitance diodes
JP7294004B2 (ja) * 2019-09-04 2023-06-20 株式会社デンソー 半導体装置
JP7403401B2 (ja) 2020-07-10 2023-12-22 三菱電機株式会社 半導体装置
CN117293026A (zh) * 2023-10-30 2023-12-26 深圳市美浦森半导体有限公司 一种混合mps二极管的制造方法及其rc-igbt器件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196705A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
JP2002373989A (ja) * 2001-06-13 2002-12-26 Toshiba Corp 半導体装置
JP4799829B2 (ja) 2003-08-27 2011-10-26 三菱電機株式会社 絶縁ゲート型トランジスタ及びインバータ回路
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
JP2007134625A (ja) 2005-11-14 2007-05-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5034461B2 (ja) 2006-01-10 2012-09-26 株式会社デンソー 半導体装置
JP5011748B2 (ja) * 2006-02-24 2012-08-29 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN101393914A (zh) 2009-03-25
JP2009071217A (ja) 2009-04-02
US20090072339A1 (en) 2009-03-19
CN101393914B (zh) 2011-05-18
US7728382B2 (en) 2010-06-01
DE102008040892A1 (de) 2009-03-26
DE102008040892B4 (de) 2019-08-01

Similar Documents

Publication Publication Date Title
JP4483918B2 (ja) 半導体装置
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
US9478647B2 (en) Semiconductor device
JP5103830B2 (ja) 絶縁ゲート型半導体装置
JP5787853B2 (ja) 電力用半導体装置
US5510634A (en) Insulated gate bipolar transistor
JP5922886B2 (ja) ダイオードおよび半導体装置
JP5805756B2 (ja) パワー半導体デバイス
JP2007134625A (ja) 半導体装置およびその製造方法
JP2012043890A (ja) 半導体装置
JP2000277726A (ja) 高耐圧半導体素子
JPH09283754A (ja) 高耐圧半導体装置
JP5711646B2 (ja) ダイオード
JP2019054070A (ja) 半導体装置
JP5678469B2 (ja) 半導体装置
US20230037409A1 (en) Semiconductor device
KR920010675B1 (ko) 복합형 다이오드장치
JP6996461B2 (ja) 半導体装置
CN110223980B (zh) 半导体装置
JPH10135458A (ja) 半導体装置
JP7338242B2 (ja) 半導体装置
JP2019071387A (ja) 半導体装置
JP7172920B2 (ja) 半導体装置
JP7294004B2 (ja) 半導体装置
WO2024029153A1 (ja) 絶縁ゲート型バイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090408

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100302

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100315

R151 Written notification of patent or utility model registration

Ref document number: 4483918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130402

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140402

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees