JP4379413B2 - 電子部品、電子部品の製造方法、回路基板及び電子機器 - Google Patents

電子部品、電子部品の製造方法、回路基板及び電子機器 Download PDF

Info

Publication number
JP4379413B2
JP4379413B2 JP2005351631A JP2005351631A JP4379413B2 JP 4379413 B2 JP4379413 B2 JP 4379413B2 JP 2005351631 A JP2005351631 A JP 2005351631A JP 2005351631 A JP2005351631 A JP 2005351631A JP 4379413 B2 JP4379413 B2 JP 4379413B2
Authority
JP
Japan
Prior art keywords
electronic component
connection terminal
semiconductor device
plating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005351631A
Other languages
English (en)
Other versions
JP2007158043A (ja
Inventor
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005351631A priority Critical patent/JP4379413B2/ja
Priority to TW095142833A priority patent/TWI328847B/zh
Priority to US11/633,106 priority patent/US20070126109A1/en
Priority to KR1020060120342A priority patent/KR100786741B1/ko
Priority to CN2006101637192A priority patent/CN1979833B/zh
Publication of JP2007158043A publication Critical patent/JP2007158043A/ja
Application granted granted Critical
Publication of JP4379413B2 publication Critical patent/JP4379413B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Description

本発明は、電子部品、電子部品の製造方法、回路基板及び電子機器に関するものである。
半導体装置をより高密度に実装するためには、ベアチップ実装が理想的である。しかし、ベアチップは品質の保証及び取り扱いが難しいといった問題がある。
そこで、従来よりＣＳＰ（Chip Scale / Size Package）が適用された半導体装置が開発されている。また、特に近年では、ウエハレベルでＣＳＰを形成する、いわゆるウエハレベルＣＳＰ（Ｗ−ＣＳＰ）が注目されている（例えば、特許文献１、特許文献２参照）。ウエハレベルＣＳＰでは、再配線が施された複数の半導体素子（集積回路）をウエハ単位で形成し、その後、各半導体素子（集積回路）毎に切断し個片化して、半導体装置を得るようにしている。
ところで、上述した半導体装置においては、外部構造体とボンディングワイヤやハンダボールにより接続される形態が多い。このワイヤやハンダボールが接続される電極としては、回路パターンの銅箔の上にニッケル層、更にニッケル層の上に置換型メッキ法、無電解還元型メッキ法および電解メッキ法などの手法で金層を形成した多層構造を有するものがある。
このような半導体装置の製造プロセスにおいて、半導体ベアチップを回路基板に固定する接着剤の加熱硬化の工程で以下に述べるような問題が生じることが明らかになっている。それは、接着剤の加熱硬化時に加えられる熱によってニッケル層の表層部からニッケルが離脱してその上層の金層内に拡散し、ニッケル化合物（主として水酸化ニッケル）の形態となって金層の表面（大気に露出した部分）に析出されるものである。また、ニッケルメッキの代わりにニッケル−リン合金メッキを用いた場合には、金層の表面にリン濃化層が形成される場合がある（例えば、特許文献３参照）。
このような状態の金層の表面にワイヤボンディングやハンダを施した場合、ボンディングワイヤと金層との間や、ハンダボールと金層との間に上記化合物が介在して両者の接合を阻害し、接合強度の弱いものとなってしまう。
そこで、十分な接合強度を確保する方法として、金層の表層部を薄く除去して水酸化ニッケル成分等を取り除く方法が考えられる。
再表０１／０７１８０５号公報 特開２００４−１６５４１５号公報 特開２００５−２２３０８８号公報
しかしながら、上述したような従来技術には、以下のような問題が存在する。
金層をメッキ形成した後に、エッチング洗浄工程等を別途設ける必要があり、半導体基板の製造効率低下を招いてしまう。
本発明は、以上のような点を考慮してなされたもので、製造効率の低下を招くことなく充分な接合強度が得られる電極を有する半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器を提供することを目的とする。
上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の電子部品は、半導体装置と電子部品構造体とを具備し、前記半導体装置は、 半導体基板と、 前記半導体基板の能動面側に設けられた第１の電極と、前記第１の電極に電気的に接続して前記能動面側に設けられた外部接続端子と、前記半導体基板の能動面側に設けられた接続用端子とを備え、前記外部接続端子と前記接続用端子との少なくとも一方には、銅膜上に金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかが成膜され、
前記電子部品構造体は、水晶発振器、圧電振動子、圧電音叉、弾性表面波素子ＭＥＭＳ構造体、前記半導体装置とは別の半導体装置のいずれかであり、前記半導体装置における前記半導体基板の能動面側と反対の側に配設され、前記接続用端子とワイヤボンディングによって接続されることを特徴とする。
従って、本発明の電子部品では、ニッケル層等を用いた場合のように外部接続端子及び接続用端子を形成する金属が拡散することを抑制できるので、表層部を薄く除去する工程を別途設ける必要がなくなり、製造効率の低下を防止することができる。また、本発明では、外部接続端子とは別に接続用端子が設けられているので、この接続用端子を用いて例えば他の機能構造体との機械的接続や電気的接続を行うことにより、この半導体装置と機能構造体とを一体化して電子部品を形成し、その小型化を図ることが可能になる。
また、本発明では、前記金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかが無電解メッキ膜で形成される構成を好適に採用できる。
これにより、本発明では、電解メッキ用配線が不要になり、高密度の配線を実現することが可能になる。
また、前記半導体装置においては、前記第１の電極と前記外部接続端子との電気的接続が、前記能動面側に設けられた再配置配線によってなされているのが好ましい。
このようにすれば、外部接続端子の位置やその配列を自由（任意）に設計することができる。
また、前記半導体装置においては、前記接続用端子が、前記半導体基板の能動面側に設けられた第２の電極に電気的に接続しているのが好ましい。
このようにすれば、接続用端子を用いて半導体装置の電気的な処理が可能になる。また、接続用端子を用いて他の機能構造体との電気的接続を行うことにより、例えばこの半導体装置を前記機能構造体の駆動用素子として機能させることも可能になる。
また、前記半導体装置においては、前記接続用端子が、電気的な検査や調整等のメンテナンスを行うための端子であってもよい。
このようにすれば、例えば電気的検査やトリミングなどによる半導体装置の機能の保証や調整を、前記接続用端子を用いて行うことが可能になる。
また、前記半導体装置においては、前記外部接続端子が前記第１の電極に配線を介して接続され、前記半導体基板と前記外部接続端子との間に、応力緩和層が設けられているのが好ましい。
このようにすれば、配線を介して第１電極と外部接続端子とが電気的に接続されることにより、この半導体装置に再配置配線が形成され、したがって外部接続端子の大きさや形状、配置等の自由度が大となる。また、応力緩和層が設けられているので、外部接続端子を介しての半導体装置と外部機器等との接続信頼性が高められる。
また、前記半導体装置においては、前記接続用端子が、封止樹脂によって封止されてなるのが好ましい。
接続用端子を電気的な検査や調整に用いた後、これを封止樹脂で封止するようにすれば、その後この接続用端子を用いた調整等が不可能となることにより、検査や調整後の半導体装置の信頼性を高めることができる。また、接続用端子を他の部品との間の電気的接続に用いた後、封止樹脂で封止するようにすれば、この接続用端子での不測の短絡を防止することができ、さらにはこの接続用端子での接続強度を高めることもできる。
また、前記半導体装置においては、前記接続用端子が柱状に形成されていてもよい。
このようにすれば、柱状の接続用端子が例えば下層の導電部と上層の導電部とを導通させる上下導通部材として機能することにより、半導体装置全体での再配置配線についての自由度が高まる。
一方、本発明の電子部品は、先に記載の半導体装置と、前記半導体装置における前記半導体基板の能動面側と反対の側に配設され、前記接続用端子と電気的接続手段によって接続された機能構造体とを具備してなることを特徴とするものである。
この電子部品によれば、半導体装置と機能構造体とを、接続用端子を利用して電気的接続手段で接続しているので、半導体装置と機能構造体とが一体化されて電子部品となり、したがって小型化が図られたものとなる。
また、特に前記電気的接続手段については、ワイヤボンディングやハンダボールであることが好ましい。
このようにすれば、半導体装置と機能構造体との立体接続構造を簡便に得ることができる。
そして、本発明の回路基板は、先に記載の電子部品が実装されていることを特徴としている。また、本発明の電子機器は、先に記載の電子部品が実装されていることを特徴としている。
従って、本発明によれば、小型化が図られた電子部品が実装されているので、その分高密度実装が可能となり、したがって高機能化が図られた回路基板及び電子機器を得ることができる。
また、本発明の電子部品の製造方法は、半導体基板の能動面側に第１の電極を設ける工程と、 前記第１の電極に電気的に接続する外部接続端子を前記半導体基板の能動面側に設ける工程と、 前記半導体基板の能動面側に接続用端子を設ける工程と、前記外部接続端子と前記接続用端子との少なくとも一方に、銅膜上に金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかを成膜する工程と、前記半導体基板の能動面側と反対の側に配設した水晶発振器、圧電振動子、圧電音叉、弾性表面波素子ＭＥＭＳ構造体、前記半導体装置とは別の半導体装置のいずれかの電子部品構造体と、前記接続用端子とをワイヤボンディングによって接続する工程とを備えたことを特徴とするものである。
従って、本発明では、ニッケル層等を用いた場合のように外部接続端子及び接続用端子を形成する金属が拡散することを抑制できるので、表層部を薄く除去する工程を別途設ける必要がなくなり、製造効率の低下を防止することができる。

また、本発明では、前記金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかを無電解メッキで成膜することが好ましい。
これにより、本発明では、電解メッキ用配線が不要になり、高密度の配線を実現することが可能になる。
また、本発明では、前記接続用端子を、封止樹脂によって封止する工程を有することが好ましい。

以下、本発明の半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器の実施の形態を、図１ないし図７を参照して説明する。
［半導体装置］
図１、図２は本発明の半導体装置の一実施形態を示す図であり、これらの図において符号１は、ウエハレベルＣＳＰ（Ｗ−ＣＳＰ）構造の半導体装置である。なお、図１の側断面図は、図２の模式平面図における、Ａ−Ａ線矢視断面図とする。
図１に示すように半導体装置１は、トランジスタやメモリ素子などの半導体素子からなる集積回路（図示せず）を形成してなるシリコン基板（半導体基板）１０と、このシリコン基板１０の能動面１０ａ側、すなわち前記集積回路を形成した側に設けられた第１の電極１１と、該第１の電極１１に電気的に接続して前記能動面１０ａ側に設けられた外部接続端子１２と、前記能動面１０ａ側に設けられた接続用端子１３と、を備えて構成されたものである。
第１の電極１１は、シリコン基板１０の前記集積回路に直接導通して形成されたもので、例えば図２に示すように、矩形状のシリコン基板１０の周辺部に複数が配列して設けられたものである。また、前記能動面１０ａ上には、図１に示すようにパッシベーション膜となる第１絶縁層１４が形成されており、この第１絶縁層１４には、前記第１の電極１１上に開口部１４ａが形成されている。このような構成によって第１の電極１１は、前記開口部１４ａ内にて外側に露出した状態となっている。
第１絶縁層１４上には、前記第１の電極１１や後述する第２の電極を避けた位置、本実施形態ではシリコン基板１０の中央部に、絶縁樹脂からなる応力緩和層１５が形成されている。また、前記第１の電極１１には、前記絶縁層１４の開口部１４ａ内にて配線１６が接続されている。この配線１６は、前記集積回路の電極の再配置を行うためのもので、図２に示すようにシリコン基板１０の周辺部に配置された第１の電極１１から中央部側に延びて形成され、さらに図１に示すように応力緩和層１５上にまで引き回されて形成されたものである。この配線１６は、シリコン基板１０の第１の電極１１と後述する外部接続端子１２との間を配線することから一般的には再配置配線と呼ばれ、微細設計されることの多いシリコン基板１０の電極１１の位置と、客先のボード実装で使用されるラフピッチの外部接続端子１２との物理的な位置をずらして配置するための重要な手段である。
また、シリコン基板１０の能動面１０ａ側には、配線１６や応力緩和層１５、第１絶縁層１４を覆ってソルダーレジストからなる耐熱性の第２絶縁層１７が形成されている。この第２絶縁層１７には、前記応力緩和層１５上にて前記配線１６上に開口部１７ａが形成されている。このような構成によって配線１６は、前記開口部１７ａ内にて外側に露出した状態となっている。
そして、この開口部１７ａ内に露出した配線１６上には、外部接続端子１２との接続部（接続端子）１６ａが設けられている。この接続部１６ａは、銅膜の配線１６に銀メッキ膜２１が成膜された構成となっている。メッキ膜２１の種類としては、銀メッキ膜またはパラジウムメッキ膜から選択される。
外部接続端子１２は、例えばはんだボールによってバンプ形状に形成されたもので、図１中二点鎖線で示す、外部機器としてのプリント配線板（回路基板）Ｐに電気的に接続されるものである。このような構成のもとに、シリコン基板１０に形成された集積回路（半導体素子）は、第１の電極１１、再配置配線である配線１６、外部接続端子１２を介してプリント配線板Ｐに電気的に接続されるようになっているのである。
また、シリコン基板１０に形成された前記集積回路には、図２に示すように前記第１の電極１１以外に第２の電極１８が形成されている。この第２の電極１８は、例えば前記プリント配線板Ｐとは別の、他の機能構造体を駆動するための出力をなすものであったり、あるいは、前記集積回路の各種の機能検査や機能調整等のメンテナンスを電気的に行うためのものとなっている。なお、本実施形態では、前記第１の電極１１の場合と同様に、この第２の電極１８に再配置配線１９が接続され、この再配置配線１９に、外部に露出する前記の接続用端子１３が接続されている。
接続用端子１３は、電気的、あるいは機械的な接続をなすためのパッド状のものであって、特に前記第２の電極１８が機能構造体を駆動するための出力をなすものである場合に、本実施形態の半導体装置１が、前記プリント配線板Ｐとは別の、他の機能構造体との接続をなす際に好適に利用されるものである。また、前述したように、前記第２の電極１８が前記集積回路の各種の機能検査や機能調整を電気的に行うためのものとなっている場合には、接続用端子１３は、検査や調整用のプローブなどと電気的に接続（コンタクト）されるようになっている。このとき、検査や調整用のプローブは同時に外部接続端子１２にも接続し各種の機能検査や機能調整を接続用端子１３と協調して電気的に行うようにしても良い。
また、この接続用端子１３は、例えば前記集積回路の各種の機能検査や機能調整がなされた後、図１中二点鎖線で示すように、エポキシ樹脂等の封止樹脂２０によって封止されるようになっている。こうすることで、一時的に機能検査や機能調整に使用された接続用端子はそれ以降、外部環境とは遮断され、そこから半導体素子としての信頼性を低下させるような情況とは隔絶することができる。
また、前記第１の電極１１、第２の電極１８、接続用端子１３は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、あるいは、これらを含む合金等によって形成することができるが、本実施形態では電極１１、１８をＡｌで形成し、接続用端子１３をＣｕ膜に上記メッキ膜２１として銀メッキ膜を成膜して形成している。
さらに、配線１６、再配置配線１９は、金（Ａｕ）、銅（Ｃｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等によって形成することができるが、本実施形態では、Ｃｕ膜で形成している。
なお、これら配線１６、再配置配線１９としては、前記材料による単層構造としてもよく、複数種を組み合わせた積層構造としてもよい。また、これら配線１６及び再配置配線１９については、通常は同一工程で形成するため、互いに同じ材料となる。
また、第１絶縁層１４や第２絶縁層１７を形成するための樹脂としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等が用いられる。
なお、第１絶縁層１７については、酸化珪素（ＳｉＯ２）、窒化珪素（Ｓｉ３Ｎ４）等の無機絶縁材料によって形成することもできる。
［半導体装置の製造方法］
次に、前記構成の半導体装置１の製造方法について図３を参照して説明する。なお、本実施形態においては、図４に示すように同一のシリコンウエハ（基板）１００上に半導体装置１を複数一括して形成しておき、その後ダイシング（切断）して個片化することにより、半導体装置１を得るようにしているが、図３では説明を簡単にするため、単純化して１つの半導体装置１の形成のみを示している。
まず、図３（ａ）に示すように、シリコン基板１０の能動面１０ａ上の、前記集積回路の導電部となる位置に、第１の電極１１、第２の電極１８（図３（ａ）に示さず、図２参照）を形成する。
次に、第１の電極１１及び第２の電極１８を覆ってシリコン基板１０上に第１絶縁層１４を形成し、さらに、この第１絶縁層１４を覆って樹脂層（図示せず）を形成する。
次いで、周知のフォトリソグラフィ法及びエッチング法によって前記樹脂層をパターニングし、所定の形状、すなわち前記第１の電極１１や第２の電極１８の直上位置を除いたシリコン基板１０の中央部に、応力緩和層１５を形成する。
さらに、周知のフォトリソグラフィ法及びエッチング法によって第１の電極１１及び第２の電極１８を覆う位置の絶縁材料を除去し、開口部１４ａを形成する。これにより、これら開口部１４ａ内に第１の電極１１及び第２の電極１８を露出させる。
次いで、図３（ｂ）に示すように第１の電極１１に接続する配線１６を形成するとともに、第２の電極１８に接続する再配置配線１９を形成する。これら配線１６、再配置配線１９の形成については、前記開口部１４ａ内にて第１の電極１１、第２の電極１８に導通するようにして導電材料、例えばＣｕをこの順にスパッタ法で成膜し、配線形状にパターニングした後、得られたパターン上にＣｕをメッキ法で積層することなどによって行う。
また、特に再配置配線１９の先端側、すなわち図２に示したように第２の電極１８と反対の側は、パッド形状にパターニングしておくことにより、これを接続用端子部とする。
次いで、前記配線１６、再配置配線１９、及び接続用端子１３を覆って第２絶縁層１７を形成し、さらに、周知のフォトリソグラフィ法及びエッチング法によって配線１６の一部、すなわち第１の電極１１と反対の側を覆う絶縁材料を除去し、開口部１７ａを形成する。これにより、該開口部１７ａ内に配線１６を露出させて接続部１６ａを形成する。また、これと同時に、接続用端子１３を覆う絶縁材料も除去し、開口部１７ｂを形成することにより、該開口部１７ｂ内に接続用端子１３を露出させる。
次いで、所定温度に加温した無電解Ａｇメッキ浴中に基板１０を浸漬し、第２絶縁層１７をマスクとして、図３（ｃ）に示すように、開口部１７ａ、１７ｂから露出する接続部１６ａ及び接続用端子１３の銅膜上に銀メッキ膜２１をメッキ形成する。
このように、銅膜の表面に銀メッキ膜２１を成膜することにより、電気的接触性を高め、あるいはワイヤボンディングの際の接合性を高めることができる。
その後、図３（ｄ）に示すように、開口部１７ａ内に露出する配線１６（銀メッキ膜２１）上の接続部１６ａに例えば鉛フリーはんだからなるはんだボールを配設し、外部接続端子１２を形成する。なお、この外部接続端子１２については、はんだボールを配設して形成するのに代えて、はんだペーストを配線１６上に印刷することで形成するようにしてもよい。
そして、図４に示すように、ダイシング装置１１０によってシリコンウエハ（基板）１００を半導体装置１毎にダイシング（切断）し、個片化することにより、半導体装置１を得る。
ここで、このようにして得られた半導体装置１については、特に前記接続用端子１３が検査や調整用（メンテナンス用）となっている場合、すなわち、前記第２の電極１８が前記集積回路の各種の機能検査や機能調整を電気的に行うためのものとなっている場合、この接続用端子１３を利用して前記集積回路の機能検査や機能調整等のメンテナンスを行う。具体的には、ＩＣプローブ検査や、このプローブ検査と同時に行われるトリミング（ヒューズカット）などを行うことにより、集積回路の機能を保証し、またはその機能を調整する。
なお、前記接続用端子１３が、集積回路の機能検査や機能調整のみに用いられる場合には、これら機能検査や機能調整を終了した後、前述したようにこれら接続用端子１３を封止樹脂２０によって封止する。
また、本実施形態では、接続用端子１３を、集積回路の機能検査や機能調整用として構成すれば、半導体装置１の品質安定性を確保し、信頼性を高めることができる。
すなわち、外部接続端子１２はユーザー実装用として用いられるため、一般的にその端子ピッチを大きくする必要がある。したがって、設計的な制約により、集積回路（ＩＣ）の電極から全端子を外部接続端子として引き出せなくなることがある。しかし、本実施形態では、外部接続端子１２とは別に、ユーザー実装用として用いない接続用端子１３を設け、これを利用して集積回路の機能検査や機能調整を行っているので、外部接続端子１２に関する設計的な制約を少なくし、設計自由度を高めることができる。
つまり、本発明において前記接続用端子１３は、外部接続端子１２の位置に干渉せず、したがって設計自由度を損なわない位置であれば、前記したように第２の電極１８から再配置配線１９によって任意の位置にまで引き回して配置してもよく、さらには、この再配置配線１９上の任意の位置に配置してもよく、もちろん、再配置配線１９を用いることなく第２の電極１８上に直接配設してもよいのである。また、接続用端子１３の形態についても、前述したように再配置配線１９の一部を直接接続用端子１３に形成してもよく、再配置配線１９や第２の電極１８とは別に、パッドなどによって接続用端子１３を形成してもよい。
また、調整用の端子やデータ書き込み用の端子など、機能によってはユーザーに開放してはいけない場合もあるが、本実施形態の接続用端子１３では、特に機能検査や機能調整を終了した後、封止樹脂２０で封止することにより、その後この接続用端子１３を用いた調整等が行えないようにすることができる。したがって、検査や調整が終了したときの状態をそのまま保持することができ、これにより前述したように半導体装置１の品質安定性を確保し、信頼性を高めることができる。
［電子部品］
前述のようにして得られた接続用端子１３は、その全てが集積回路の機能検査や機能調整用として用いられてもよいが、一部のみが集積回路の機能検査や機能調整用として用いられ、残りは、前記プリント配線板Ｐとは別の、他の機能構造体との接続をなす際に利用されるものであってもよい。さらには、全ての接続用端子１３が、他の機能構造体との接続をなす際に利用されるようにしてもよい。
すなわち、前記半導体装置１と機能構造体とを一体化することにより、本発明の電子部品を構成することができる。以下、前記半導体装置１を用いてなる本発明の電子部品について説明する。
図５は、本発明の電子部品の一実施形態を示す図であり、図５中符号３０は電子部品である。この電子部品３０は、前記の半導体装置１と機能構造体３１とを具備して構成されたものである。
機能構造体３１としては、特に限定されることなく各種のものが用いられる。具体的には、水晶発振器や圧電振動子、圧電音叉、弾性表面波素子（ＳＡＷ（Surface Acoustic Wave）素子）、ＭＥＭＳ構造体、半導体装置１とは別の半導体装置、その他各種電子部品構造体などが用いられる。そして、半導体装置１は、特にこのような機能構造体３１を駆動するための駆動装置として用いられる。
すなわち、前記半導体装置１における第２の電極１８は、本実施形態では機能構造体３１を駆動するための出力をなすものとなっており、したがってこれに接続する接続用端子１３は、機能構造体３１側の接続端子（図示せず）と電気的に接続されるようになっている。
本発明の電子部品３０では、機能構造体３１の上面に半導体装置１が搭載され、接着剤等によって固定されている。半導体装置１は、その能動面１０ａ側が外側に向くようにして搭載され、これによって機能構造体３１は、半導体装置１における能動面１０ａと反対の側の面に接合されたものとなっている。このような構成のもとに機能構造体３１と半導体装置１とは、それぞれの上面側にて、接続用端子１３と機能構造体３１側の接続端子とが、電気的接続手段によって接続されている。電気的接続手段としては、金ワイヤ３２によるワイヤボンディングが、簡便であり好ましい。ただし、これに限ることなく、例えばワイヤのハンダ付け、ビームリード、ＴＡＢなど、他の公知の実装技術を採用することもできる。
このような金ワイヤ３２によるワイヤボンディングは、半導体装置１の能動面１０ａ側にてなされることから、図５に示したように半導体装置１における外部接続端子１２と同じ面に形成されることになる。
電子部品３０は、プリント配線板Ｐに実装される際、これら外部接続端子１２を用いて実装がなされることから、金ワイヤ３２はプリント配線板Ｐ側に向くことになる。そこで、本実施形態では、特に実装時において金ワイヤ３２がプリント配線板Ｐに当接しないよう、この金ワイヤ３２のワイヤボンディング高さ、すなわちこの金ワイヤ３２の頂点高さを、外部接続端子１２の高さより十分に低くしている。
このようにすることで、外部接続端子１２を用いて電子部品３０をプリント配線板Ｐ（外部機器）に接続する際、金ワイヤ３２によって干渉されることなく、したがって外部接続端子１２と金ワイヤ３２との短絡等を招くことなく、良好に接続を行うことができる。
なお、半導体装置１の接続用端子１３と機能構造体３１側の接続端子とをワイヤボンディングした後には、図５中二点鎖線で示すように、接続用端子１３を封止樹脂３３で封止するのが好ましい。このようにすれば、接続用端子１３に対する金ワイヤ３２の接続強度を高めることができる。さらに、接続用端子１３、金ワイヤ３２が樹脂で被覆されるので、特に後の工程による接続部構造へのダメージも低減でき、接続信頼性をも著しく向上させることができる。
また、このような電子部品３０を製造するにあたっては、前記の半導体装置１の製造方法において、特にシリコンウエハ（基板）１００を半導体装置１毎にダイシング（切断）し、個片化する前に、各半導体装置１に対してはんだボールによる外部接続端子１２を形成することなく、半導体装置１を個片化し、機能構造体３１との間でワイヤボンディングを行った後、外部接続端子１２を形成するようにしてもよい。
以上のように、接続部１６ａや接続用端子１３において、銅膜上に無電解ニッケル−リン、金のメッキ処理を施した場合には、金層の表面にリン濃化層が形成されたり、ニッケル化合物（主として水酸化ニッケル）が析出し、メッキ上にハンダを塗布した場合にニッケル−ハンダ界面で層間剥離を起こすことが知られているが、本実施形態のように、銅膜上に銀メッキ膜２１を形成することにより、このような不具合が抑制され、ワイヤボンディングやハンダを介した機能構造体の実装後の信頼性を高めることが可能になる。
また、本実施形態では、ニッケルやリンを用いた場合のように、金層の表層部を除去する工程を別途設ける必要がなくなるため、製造効率の向上にも寄与できる。
さらに、本実施形態では、メッキ膜２１を無電解メッキで成膜しているので、電解メッキを採用した場合に用いる電解メッキ用配線が不要になり、高密度の配線を実現することが可能になる。
さらに、本実施形態では、外部接続端子１２とは別に接続用端子１３が設けられているので、この接続用端子１３を用いて機能構造体３１との機械的接続や電気的接続を行うことにより、この半導体装置１と機能構造体３１とを一体化して電子部品３０を形成し、その小型化及び製造効率の向上を図ることができる。
また、シリコン基板１０と外部接続端子１２との間に応力緩和層１５を設けているので、例えば外部接続端子１２を介して半導体装置１とプリント配線板Ｐなどの外部機器とを接続した際、接続時に圧力や熱に起因する応力が外部接続端子１２に生じても、応力緩和層１５でこれを緩和し吸収することにより、断線などの不都合が生じるのを防止することができる。したがって、外部接続端子１２と外部機器との接続信頼性を高めることができる。
そして、本実施形態の電子部品３０にあっては、半導体装置１と機能構造体３１とを、接続用端子１３を利用してワイヤボンディングで接続しているので、半導体装置１と機能構造体３１とを既存の技術だけで容易に一体化し、３次元構造の電子部品を構成するので、集合体として十分な小型化を図り、しかもその低価格化を実現することができる。
本願では、接続端子との電気的な接続手段にワイヤボンディングを用いる例について説明してきたが、これに限ることはなく、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）や、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｌｅｘｉｂｌｅ）などのリードを伴う実装方式での接続としても良い。以下、どの実施の形態でも同様である。
以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、上記実施形態では、銅膜上に成膜されるメッキ膜２１として銀を例示したが、金またはパラジウム等の酸化しにくく金属接合可能な金属、もしくは他金属との複合膜であっても同様の作用・効果を得ることができる。
また、図５に示した実施形態では、接続用端子１３を電気的接続としてのワイヤボンディングに利用したが、これ以外にも、接続用端子１３を単に機械的接続のために用いてもよい。すなわち、接続用端子１３を、そのシリコン基板１０に形成した集積回路とは関係なく、電気的に独立したランドとして金属などで形成しておき、機能構造体３１との間で機械的な接続のみを目的としたワイヤボンディングに用いてもよい。具体的には、機能構造体３１に対して半導体装置１を宙づり構造にしたい場合や、接着剤の使用が困難な場合、さらには接着剤だけでは十分な接合強度が得られない場合などに、接続用端子１３を利用したワイヤボンディングによる機械的接続を採用することができる。
また、接続用端子１３の構造についても、図１に示したようなパッド状のものに代えて、図６に示すように、柱状（ポスト状）のものとすることができる。図６に示す半導体装置４０において接続用端子４１は、例えば銅によって柱状（ポスト状）に形成されており、その接続面となる上面には、表面酸化防止、ボンディング性の向上のため、銀またはパラジウムのメッキ膜２１が施されている。
なお、この半導体装置４０では、外部接続端子１２と配線１６との間にも、前記接続用端子４１と同一工程で形成されたポスト（接続部）４２が形成されている。これによって外部接続端子１２は、第２絶縁層１７の上面側にて、メッキ膜２１及びポスト４２を介して配線１６と電気的に接続したものとなっている。
このような構造にすれば、柱状の接続用端子４１が例えば下層の導電部となる第２の電極１８や再配置配線１９と、上層（第２絶縁層１７の上）に必要に応じて形成する導電部（図示せず）とを導通させる上下導通部材として機能するようになり、したがって、半導体装置４０全体での再配置配線についての自由度をより一層高めることができる。
［回路基板及び電子機器］
本発明の回路基板は、前記の電子部品３０が、例えば図１中二点鎖線で示したプリント配線板Ｐに実装されることで形成される。すなわち、電子部品３０における半導体装置１（４０）の外部接続端子１２が、プリント配線板Ｐの導電部に電気的に接続されることにより、本発明の一実施形態となる回路基板が形成されるのである。
この回路基板によれば、小型化が図られた電子部品３０が実装されているので、その分高密度実装が可能となり、したがって高機能化を図ることができる。
また、本発明の電子機器も、前記の電子部品が実装されることで形成される。具体的には、前記電子部品３０を搭載した電子機器の一例として、図７に示すような携帯電話３００を挙げることができる。
この電子機器にあっても、小型化が図られた電子部品が実装されているので、その分高密度実装が可能となり、したがって高機能化を図ることができるとともに、製造効率の向上に伴う低価格化にも寄与できる。
また、本発明が適用される電子機器としては、携帯電話以外にも、例えばＩＣカード、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクタ、ファックス装置、デジタルカメラ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳等を挙げることができる。
本発明の半導体装置の一実施形態を示す側断面図である。 図１の半導体装置を模式的に示す平面図である。 （ａ）〜（ｄ）は図１の半導体装置の製造方法を説明するための図である。 図１の半導体装置の製造方法を説明するための図である。 本発明の電子部品の一実施形態を示す斜視図である。 本発明の半導体装置の他の実施形態を示す側断面図である。 本発明の電子部品が搭載された電子機器の一例を示す図である。
符号の説明
１、４０…半導体装置、 １０…シリコン基板（半導体基板）、 １０ａ…能動面、 １１…第１の電極、 １３、４１…接続用端子（接続端子）、 １６ａ…接続部（接続端子）、 ２０…封止樹脂、 ２１…メッキ膜（銀メッキ膜、接続部）、 ３０…電子部品、 ３１…機能構造体、 ４２…ポスト（接続部）、 １００…シリコンウエハ（基板）、 ３００…携帯電話（電子機器）

Claims (13)

  1. 半導体装置と電子部品構造体とを具備し、
    前記半導体装置は、
    半導体基板と、
    前記半導体基板の能動面側に設けられた第１の電極と、
    前記第１の電極に電気的に接続して前記能動面側に設けられた外部接続端子と、
    前記半導体基板の能動面側に設けられた接続用端子とを備え、
    前記外部接続端子と前記接続用端子との少なくとも一方には、銅膜上に金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかが成膜され、
    前記電子部品構造体は、水晶発振器、圧電振動子、圧電音叉、弾性表面波素子ＭＥＭＳ構造体、前記半導体装置とは別の半導体装置のいずれかであり、前記半導体装置における前記半導体基板の能動面側と反対の側に配設され、前記接続用端子とワイヤボンディングによって接続されることを特徴とする電子部品。
  2. 請求項１記載の電子部品において、
    前記金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかが無電解メッキで形成されることを特徴とする電子部品。
  3. 請求項１または２記載の電子部品において、
    前記第１の電極と前記外部接続端子との電気的接続が、前記能動面側に設けられた再配置配線によってなされていることを特徴とする電子部品。
  4. 請求項１から３のいずれかに記載の電子部品において、
    前記接続用端子が、前記半導体基板の能動面側に設けられた第２の電極に電気的に接続されていることを特徴とする電子部品。
  5. 請求項１から４のいずれかに記載の電子部品において、
    前記接続用端子が、電気的な検査や調整を行うための端子であることを特徴とする電子部品。
  6. 請求項１から５のいずれかに記載の電子部品において、
    前記外部接続端子が前記第１の電極に配線を介して接続され、
    前記半導体基板と前記外部接続端子との間に、応力緩和層が設けられていることを特徴とする電子部品。
  7. 請求項１から６のいずれかに記載の電子部品において、
    前記接続用端子が、封止樹脂によって封止されてなることを特徴とする電子部品。
  8. 請求項１から７のいずれかに記載の電子部品において、
    前記接続用端子が、柱状に形成されていることを特徴とする電子部品。
  9. 請求項１から８のいずれか一項に記載の電子部品が実装されていることを特徴とする回路基板。
  10. 請求項１から８のいずれか一項に記載の電子部品が実装されていることを特徴とする電子機器。
  11. 半導体基板の能動面側に第１の電極を設ける工程と、
    前記第１の電極に電気的に接続する外部接続端子を前記半導体基板の能動面側に設ける工程と、
    前記半導体基板の能動面側に接続用端子を設ける工程と、
    前記外部接続端子と前記接続用端子との少なくとも一方に、銅膜上に金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかを成膜する工程と、
    前記半導体基板の能動面側と反対の側に配設した水晶発振器、圧電振動子、圧電音叉、弾性表面波素子ＭＥＭＳ構造体、前記半導体装置とは別の半導体装置のいずれかの電子部品構造体と、前記接続用端子とをワイヤボンディングによって接続する工程とを備えたことを特徴とする電子部品の製造方法。
  12. 請求項１１記載の電子部品の製造方法において、
    前記金メッキ膜、銀メッキ膜、パラジウムメッキ膜のいずれかを無電解メッキで成膜することを特徴とする電子部品の製造方法。
  13. 請求項１１または１２記載の電子部品の製造方法において、
    前記接続用端子を、封止樹脂によって封止する工程を有することを特徴とする電子部品の製造方法。
JP2005351631A 2005-12-06 2005-12-06 電子部品、電子部品の製造方法、回路基板及び電子機器 Expired - Fee Related JP4379413B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005351631A JP4379413B2 (ja) 2005-12-06 2005-12-06 電子部品、電子部品の製造方法、回路基板及び電子機器
TW095142833A TWI328847B (en) 2005-12-06 2006-11-20 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device
US11/633,106 US20070126109A1 (en) 2005-12-06 2006-12-01 Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit board, and electronic device
KR1020060120342A KR100786741B1 (ko) 2005-12-06 2006-12-01 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로기판, 및 전자 기기
CN2006101637192A CN1979833B (zh) 2005-12-06 2006-12-04 半导体装置及其制造方法、电子部件、电路基板及电子机器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351631A JP4379413B2 (ja) 2005-12-06 2005-12-06 電子部品、電子部品の製造方法、回路基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2007158043A JP2007158043A (ja) 2007-06-21
JP4379413B2 true JP4379413B2 (ja) 2009-12-09

Family

ID=38117881

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351631A Expired - Fee Related JP4379413B2 (ja) 2005-12-06 2005-12-06 電子部品、電子部品の製造方法、回路基板及び電子機器

Country Status (5)

Country Link
US (1) US20070126109A1 (ja)
JP (1) JP4379413B2 (ja)
KR (1) KR100786741B1 (ja)
CN (1) CN1979833B (ja)
TW (1) TWI328847B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006054606A1 (ja) 2004-11-16 2006-05-26 Rohm Co., Ltd. 半導体装置および半導体装置の製造方法
JP2009224212A (ja) * 2008-03-17 2009-10-01 Hosiden Corp スライド操作式スイッチ
JP5324121B2 (ja) * 2008-04-07 2013-10-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR101627574B1 (ko) * 2008-09-22 2016-06-21 쿄세라 코포레이션 배선 기판 및 그 제조 방법
US8637983B2 (en) 2008-12-19 2014-01-28 Ati Technologies Ulc Face-to-face (F2F) hybrid structure for an integrated circuit
US9607936B2 (en) * 2009-10-29 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Copper bump joint structures with improved crack resistance
TW201233280A (en) * 2011-01-25 2012-08-01 Taiwan Uyemura Co Ltd Chemical palladium-gold plating film method
JP6355541B2 (ja) 2014-12-04 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10566267B2 (en) * 2017-10-05 2020-02-18 Texas Instruments Incorporated Die attach surface copper layer with protective layer for microelectronic devices
JP2020145316A (ja) * 2019-03-06 2020-09-10 豊田合成株式会社 半導体装置
CN111755400B (zh) * 2019-03-29 2023-08-08 比亚迪股份有限公司 散热元件及其制备方法和igbt模组

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0734059B1 (en) * 1995-03-24 2005-11-09 Shinko Electric Industries Co., Ltd. Chip sized semiconductor device and a process for making it
TW515064B (en) * 2000-03-23 2002-12-21 Seiko Epson Corp Semiconductor device and its manufacturing method, circuit board and electronic machine
US6522018B1 (en) * 2000-05-16 2003-02-18 Micron Technology, Inc. Ball grid array chip packages having improved testing and stacking characteristics
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
TW577152B (en) * 2000-12-18 2004-02-21 Hitachi Ltd Semiconductor integrated circuit device
TW488052B (en) * 2001-05-16 2002-05-21 Ind Tech Res Inst Manufacture process of bumps of double layers or more
JP4007798B2 (ja) * 2001-11-15 2007-11-14 三洋電機株式会社 板状体の製造方法およびそれを用いた回路装置の製造方法
US6781239B1 (en) * 2001-12-05 2004-08-24 National Semiconductor Corporation Integrated circuit and method of forming the integrated circuit having a die with high Q inductors and capacitors attached to a die with a circuit as a flip chip
US6681640B2 (en) * 2002-02-28 2004-01-27 Nokia Corporation Test fixture and method
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
JP3693056B2 (ja) * 2003-04-21 2005-09-07 セイコーエプソン株式会社 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器
US7910471B2 (en) * 2004-02-02 2011-03-22 Texas Instruments Incorporated Bumpless wafer scale device and board assembly

Also Published As

Publication number Publication date
TWI328847B (en) 2010-08-11
US20070126109A1 (en) 2007-06-07
KR20070059970A (ko) 2007-06-12
KR100786741B1 (ko) 2007-12-18
CN1979833A (zh) 2007-06-13
JP2007158043A (ja) 2007-06-21
TW200802647A (en) 2008-01-01
CN1979833B (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
KR100626618B1 (ko) 반도체 칩 적층 패키지 및 제조 방법
JP3178881U (ja) 集積回路素子パッケージ構造
JP4289335B2 (ja) 電子部品、回路基板及び電子機器
JP4828261B2 (ja) 半導体装置及びその製造方法
JP7012489B2 (ja) 半導体装置
JP4955488B2 (ja) 半導体装置及びその製造方法
JP4932744B2 (ja) 配線基板及びその製造方法並びに電子部品装置及びその製造方法
CN111613586B (zh) 电子装置及电子装置的制造方法
JP2004014854A (ja) 半導体装置
JP2018088505A (ja) 半導体装置およびその製造方法
JP2005150578A (ja) 半導体装置及びその製造方法
JP2010092974A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2010157544A (ja) 半導体装置及びその製造方法、並びに電子機器
JP4887948B2 (ja) 半導体装置及び半導体モジュール
KR100893558B1 (ko) 반도체 장치, 반도체 장치의 제조 방법 및 전자 부품
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3943037B2 (ja) 半導体装置の製造方法
JP7245037B2 (ja) 半導体装置
JP2006191152A (ja) 半導体装置及びその製造方法
JP4215654B2 (ja) バンプ付き半導体装置およびその製造方法
JP2004048063A (ja) 半導体装置
JP2004007021A (ja) 半導体装置およびその製造方法
JP2006344850A (ja) 電子部品
JP2006128501A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080415

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090602

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090730

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090825

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090907

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees