JP6355541B2 - 半導体装置およびその製造方法 - Google Patents

Description

本発明は、半導体装置およびその製造方法に関し、特に、半導体基板の主面上に形成された複数の配線層の上部に、金属膜で構成された再配線を有する半導体装置およびその製造方法に適用して有効な技術に関するものである。

半導体装置は、例えばＣＭＩＳ(Complementary Metal Insulator Semiconductor)ＦＥＴなどの半導体素子が形成された半導体基板の上部に、例えばＣｕ（銅）またはＡｌ（アルミニウム）を主成分とする金属膜で多層配線が形成され、多層配線の上部にファイナルパッシベーション膜が形成される。

特開２００１−５３０７５号公報（特許文献１）の図３には、表面をニッケル／金、またはニッケル／パラジウムの被覆層１８で覆った配線層１７に、外部端子であるワイヤ２２が接続された構造が開示されている。

特開２００３−２１８２７８号公報（特許文献２）の要約には、再配線用導電体に略柱状で応力緩和機能を持つ外部電極６を形成した構造が開示されている。

特開２００７−１５８０４３号公報（特許文献３）の図３には、第１の電極１１に接続した配線１６を応力緩和層１５上に延在させ、応力緩和層１５上で配線１６にはんだボールからなる外部端子１２を接続した構造が開示されている。

特開２０１２−４２１０号公報（特許文献４）の図２５には、再配線１５の表面にＮｉ膜１８ａとＡｕ膜１８ｂの積層構造からなるパッド１８を設け、パッド１８にワイヤ２０を接続した構造が開示されている。

特開２００１−５３０７５号公報 特開２００３−２１８２７８号公報 特開２００７−１５８０４３号公報 特開２０１２−４２１０号公報

本願発明者の検討により判明した課題を、特許文献４を用いて説明する。

特許文献４の図２４および図２５に示されるように、ワイヤ２０は、再配線１５の上面に形成されたパッド１８に接続されており、ワイヤ２０の接続部では再配線１５は幅広の平面形状となっている。これは、一般的に、ワイヤ２０の径は細線用でも３０μｍ程度あり、ボンディング後の接着部のワイヤボール径は、６０〜８０μｍ程度になるためである。つまり、ワイヤ２０の接続部であるパッド１８は、例えば、一辺が８０〜１００μｍの正方形とする必要があり、パッド１８が搭載される再配線１５にも同様の領域（幅広部）が必要となる。

また、再配線１５は、再配線１５の下層のＡｌ配線５，７，９に比べ、より低抵抗にするのが一般的である。その為、再配線１５は、低抵抗の銅膜を用いて１０μｍ程度の厚膜で構成されている。

上記の理由により、再配線のファインピッチ化に制約があり、隣り合う再配線の間隔が大きくなる。また、幅広のワイヤ接続部を避けて、隣り合う再配線を配置する必要がある。これらの理由で、再配線を有する半導体装置の高集積化（小型化）が困難であることが判明した。

本発明の目的は、再配線を有する半導体装置において、高集積化（小型化）を実現する技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態である半導体装置は、半導体基板上に形成された複数の配線層と、複数の配線層の最上層に形成されたパッド電極と、パッド電極上に第１開口を有する絶縁膜と、パッド電極に電気的に接続され、絶縁膜上に延在する再配線と、を有する。さらに、半導体装置は、再配線の上面を覆い、再配線の上面の一部を露出する第２開口を有する保護膜と、第２開口において、再配線に電気的に接続され、保護膜上に延在する外部パッド電極と、外部パッド電極に接続されたワイヤと、を有する。そして、平面視において、外部パッド電極の一部は、再配線の外側の領域に位置する。

一実施の形態によれば、再配線を有する半導体装置の高集積化が可能となる。

一実施の形態である半導体装置の要部平面図である。 図１のＡ−Ａ線に沿う要部断面図である。 図１のＢ−Ｂ線に沿う要部断面図である。 一実施の形態の半導体装置の製造工程の一部を示すプロセスフロー図である。 一実施の形態である半導体装置の製造工程中の要部断面図である。 図５に続く半導体装置の製造工程中の要部断面図である。 図６に続く半導体装置の製造工程中の要部断面図である。 図７に続く半導体装置の製造工程中の要部断面図である。 図８に続く半導体装置の製造工程中の要部断面図である。 図９に続く半導体装置の製造工程中の要部断面図である。 変形例１である半導体装置の製造工程中の一部を示すプロセスフロー図である。 変形例１の半導体装置の製造工程中の要部断面図である。 図１２に続く半導体装置の製造工程中の要部断面図である。 図１３に続く半導体装置の製造工程中の要部断面図である。 変形例２である半導体装置の製造工程中の一部を示すプロセスフロー図である。 変形例２である半導体装置の製造工程中の要部断面図である。 図１６に続く半導体装置の製造工程中の要部断面図である。 変形例３である半導体装置の要部平面図である。 図１８のＣ−Ｃ線に沿う要部断面図である。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、平面図と断面図が対応する場合においても、各部位の大きさを変えて表示する場合がある。

（実施の形態）
本実施の形態の半導体装置（半導体集積回路装置）は、例えば複数の半導体素子と、複数の半導体素子の上部に形成された複数層の配線（多層配線）と、複数層の内の最上層の配線に接続された複数の再配線を有する半導体チップを有し、複数の半導体素子は前記多層配線または複数の再配線により接続される。本実施の形態の半導体装置１Ａについて説明する。

＜半導体装置について＞
図１は、本実施の形態である半導体装置の要部平面図である。図２は、図１のＡ−Ａ線に沿う要部断面図であり、図３は、図１のＢ−Ｂ線に沿う要部断面図である。

図１には、半導体装置１Ａに含まれる３つの外部端子ＥＸＴ１、ＥＸＴ２、ＥＸＴ３を示している。外部端子は、半導体装置１Ａに信号、電源電位、または、基準電位を印加するための端子である。３つの外部端子ＥＸＴ１、ＥＸＴ２、ＥＸＴ３は、各々、第３層Ａｌ配線９、再配線ＲＭ、および外部パッド電極１３を有する。第３層Ａｌ配線９は、再配線ＲＭを介して外部パッド電極１３に電気的に接続されている。外部端子ＥＸＴ１、ＥＸＴ２、ＥＸＴ３は、半導体装置１Ａの外部との電気的接続を取るための端子であり、外部パッド電極１３には、ワイヤ２７が接続されているが、図１には、ワイヤ２７と外部パッド電極１３の接続部分であるボール部２７ａを示している。

図１に示す外部端子ＥＸＴ１は、例えば、紙面のＸ方向（横方向）に、幅Ｗ１をもって延在する再配線ＲＭを有する。再配線ＲＭの一端は、第３層Ａｌ配線９の上面（表面）のパッド電極９ａに接続しており、他端は、外部パッド開口１２ａで外部パッド電極１３に接続している。外部パッド電極１３は、ワイヤ２７のボール部２７ａが接続するボール接続部１３ａと再配線ＲＭとの電気的接続をとるための突出部１３ｂとで構成されている。ボール接続部１３ａと突出部１３ｂとは、ともに略矩形形状を有する。突出部１３ｂは、再配線ＲＭと重なっているが、ボール接続部１３ａは、再配線ＲＭの外側に位置し、再配線ＲＭとは重なっていない。再配線ＲＭの延在方向と直交する方向である、紙面のＹ方向（縦方向）におけるボール接続部１３ａの幅Ｗ２は、突出部１３ｂの幅Ｗ３よりも大である（Ｗ２＞Ｗ３）。また、ボール接続部１３ａの幅Ｗ２は、再配線ＲＭの幅Ｗ１よりも大である（Ｗ２＞Ｗ１）。再配線ＲＭの外側とは、再配線ＲＭが形成されていない領域を意味する。

次に、外部端子ＥＸＴ２について説明する。外部端子ＥＸＴ２を構成する再配線ＲＭは、幅Ｗ１をもって紙面のＸ方向に延在し、外部端子ＥＸＴ１と同様に、再配線ＲＭの一端は、第３層Ａｌ配線９の上面（表面）のパッド電極９ａに接続しており、他端は、外部パッド開口１２ａで外部パッド電極１３に接続している。外部パッド電極１３の構造も、外部端子ＥＸＴ１と同様であるが、ボール接続部１３ａと突出部１３ｂとが、外部端子ＥＸＴ１とは、逆方向に配置されている。ボール接続部１３ａと突出部１３ｂの両方が、再配線ＲＭと重なっている。ボール接続部１３aの幅Ｗ２が再配線ＲＭの幅Ｗ１よりも大きいので、ボール接続部１３ａの一部およびボール部２７ａの一部は、再配線ＲＭの外側にはみ出している。

外部端子ＥＸＴ２の再配線ＲＭと外部端子ＥＸＴ１の再配線ＲＭとは、互いに平行に、間隔Ｇ１をもって配置されている。また、外部端子ＥＸＴ１と外部端子ＥＸＴ２の外部パッド電極１３は、Ｘ方向およびＹ方向において、間隔Ｇ２で近接配置されている。ここで、間隔Ｇ２は、間隔Ｇ１よりも小である（Ｇ２＜Ｇ１）。このように、外部端子ＥＸＴ１およびＥＸＴ２のボール接続部１３ａを外部パッド開口１２ａに対して、逆方向に配置したことで、Ｙ方向において外部端子ＥＸＴ１およびＥＸＴ２を近接配置することが可能となった。

仮に、外部端子ＥＸＴ１と外部端子ＥＸＴ２の外部パッド電極１３が、完全に再配線ＲＭ上に位置する構成（言い換えると、再配線ＲＭと外部パッド電極が同層に相当する）とした場合、外部端子ＥＸＴ１と外部端子ＥＸＴ２の外部パッド電極１３の間隔をさらに広げる必要があるため、外部端子ＥＸＴ１および外部端子ＥＸＴ２のＹ方向のサイズが大きくなってしまう。本実施の形態では、外部パッド電極１３を、再配線ＲＭとは異なる層で構成したことにより外部端子の小型化が可能となった。

また、たとえば、外部端子ＥＸＴ１の再配線ＲＭと、隣接する外部端子ＥＸＴ２の外部パッド電極１３のＹ方向の間隔Ｇ３を間隔Ｇ１よりも小さくできるので、Ｙ方向において外部端子ＥＸＴ１およびＥＸＴ２を近接配置することが可能となった。

また、外部端子ＥＸＴ３は、外部端子ＥＸＴ１と同様の構造であり、外部端子ＥＸＴ３の再配線ＲＭは、外部端子ＥＸＴ２の再配線ＲＭに対して並行で、間隔Ｇ１をもってＸ方向に延在している。外部端子ＥＸＴ２と外部端子ＥＸＴ３の外部パッド電極１３は、間隔Ｇ３で配置されている。したがって、外部端子ＥＸＴ１とＥＸＴ２の関係は、外部端子ＥＸＴ２とＥＸＴ３の関係と同様である。

図２に示すように、半導体装置１Ａは、主に、ｎチャネル型ＭＩＳＦＥＴ(Metal Insulator Semiconductor Field Effect Transistor)Ｑｎ、ｐチャネル型ＭＩＳＦＥＴＱｐ、複数層の配線５、７、９、再配線ＲＭ、および外部パッド電極１３を有する。

図２に示すように、例えばｐ型の単結晶シリコンからなる半導体基板１Ｐにはｐ型ウエル２Ｐ、ｎ型ウエル２Ｎおよび素子分離溝３が形成されており、素子分離溝３の内部には、例えば酸化シリコン膜からなる素子分離絶縁膜３ａが埋め込まれている。

上記ｐ型ウエル２Ｐ内には、半導体素子であるｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）が形成されている。ｎチャネル型ＭＩＳＦＥＴ（Ｑｐ）は、素子分離溝３で規定された活性領域に形成され、ｐ型ウエル２Ｐ内に形成されたソース領域ｎｓおよびドレイン領域ｎｄと、ｐ型ウエル２Ｐ上にゲート絶縁膜ｎｉを介して形成されたゲート電極ｎｇとを有している。また、上記ｎ型ウエル２Ｎ内には、半導体素子であるｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）が形成されており、ソース領域ｐｓおよびドレイン領域ｐｄと、ｎ型ウエル２Ｎ上にゲート絶縁膜ｐｉを介して形成されたゲート電極ｐｇとを有している。

上記ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）の上部には、半導体素子間を接続する金属膜からなる配線が形成されている。半導体素子間を接続する配線は、一般に３層〜１０層程度の多層配線構造を有しているが、図２には、多層配線の一例として、Ａｌ合金を主体とする金属膜で構成された３層の配線層（第１層Ａｌ配線５、第２層Ａｌ配線７、第３層Ａｌ配線９）が示されている。配線層とは、各配線層で形成された複数の配線を纏めて表す場合に使用する。配線層の膜厚は、第２層の配線層は第１層の配線層より厚く、第３層の配線層は第２層の配線層よりも厚い。

ｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）およびｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）と第１層Ａｌ配線５との間、第１層Ａｌ配線５と第２層Ａｌ配線７との間、および第２層Ａｌ配線７と第３層Ａｌ配線９との間には、それぞれ酸化シリコン膜などからなる層間絶縁膜４、６、８と、３層の配線間を電気的に接続するプラグｐ１、ｐ２、ｐ３が形成されている。

上記層間絶縁膜４は、例えば半導体素子を覆うように、半導体基板上１Ｐ上に形成され、第１層Ａｌ配線５はこの層間絶縁膜４上に形成される。第１層Ａｌ配線５は、例えば層間絶縁膜４に形成されたプラグｐ１を介して半導体素子であるｎチャネル型ＭＩＳＦＥＴ（Ｑｎ）のソース領域ｎｓ、ドレイン領域ｎｄ、ゲート電極ｎｇに電気的に接続される。また、第１層Ａｌ配線５は、層間絶縁膜４に形成されたプラグｐ１を介して半導体素子であるｐチャネル型ＭＩＳＦＥＴ（Ｑｐ）のソース領域ｐｓ、ドレイン領域ｐｄ、ゲート電極ｐｇに電気的に接続される。ゲート電極ｎｇ、ｐｇと第１層Ａｌ配線５との接続は図示していない。

第２層Ａｌ配線７は、例えば層間絶縁膜６に形成されたプラグｐ２を介して第１層Ａｌ配線５に電気的に接続される。第３層Ａｌ配線９は、例えば層間絶縁膜８に形成されたプラグｐ３を介して第２層Ａｌ配線７に電気的に接続される。プラグｐ１、ｐ２、ｐ３は金属膜、例えばＷ（タングステン）膜で構成される。

なお、多層配線（３層配線）を化学的機械研磨法(ＣＭＰ法)によりＣｕを主体とする金属膜で形成する場合は、配線とプラグとを一体に形成するデュアルダマシン法で形成してよいことは勿論である。また、層間絶縁膜４、６、８は、酸化シリコン膜（ＳｉＯ_２）からなるが、炭素を含む酸化シリコン膜（ＳｉＯＣ膜）、窒素と炭素を含む酸化シリコン膜（ＳｉＣＯＮ膜）、フッ素を含む酸化シリコン膜（ＳｉＯＦ膜）の単層膜または積層膜で構成してよいことは勿論である。

多層配線の最上層の配線層である上記第３層Ａｌ配線９の上部には、ファイナルパッシベーション膜として、例えば酸化シリコン膜、窒化シリコン膜などの単層膜、あるいはこれらの２層膜からなる表面保護膜（保護膜、絶縁膜）１０が形成されている。そして、この表面保護膜１０に形成されたパッド開口（開口）１０ａの底部に露出した最上層の配線層である第３層Ａｌ配線９は、Ａｌパッドであるパッド電極（電極パッド、第１電極パッド）９ａを構成している。

上記第３層Ａｌ配線９は、パッド電極９ａに限らず、例えばパッド電極９ａに一体に形成される配線、パッド電極９ａに接続されない配線などを構成する。パッド電極９ａに接続されない配線は、半導体素子間あるいは回路間を電気的に接続し、半導体集積回路を構成する配線として使用される。

上記表面保護膜１０の上には、パッド開口１０ａの上方に開口１１ａを有する絶縁膜である下地絶縁膜（有機保護膜、絶縁膜）１１が形成されている。また、下地絶縁膜１１の上には、下地絶縁膜１１の開口１１ａ、および表面保護膜１０のパッド開口１０ａを通じてパッド電極９ａに電気的に接続された再配線ＲＭが形成されている。開口１１ａはパッド開口１０ａよりも大きく、パッド開口１０ａの全周において、パッド開口１０ａを規定する表面保護膜１０の上面（表面）が開口１１ａから露出している。再配線ＲＭは、パッド開口１０ａおよび開口１１ａを完全に埋めるように、パッド開口１０ａおよび開口１１ａの内部に形成され、さらに、下地絶縁膜１１の上に延在している。

パッド電極９ａと再配線ＲＭとの間には、下地金属膜ＵＭが介在している。下地金属膜ＵＭは、パッド電極９ａに接触して電気的に接続されており、表面保護膜１０のパッド開口１０ａおよび下地絶縁膜１１の開口１１ａにおいて、表面保護膜１０の側面（側壁）および上面、ならびに下地絶縁膜１１の側面（側壁）に沿って形成され、さらに、下地絶縁膜１１の上面に延在している。下地金属膜ＵＭは、上面と下面とを有し、上面は再配線ＲＭと接しており、下面は、パッド電極９ａ、表面保護膜１０および下地絶縁膜１１に接している。下地金属膜ＵＭは、クロム（Ｃｒ）膜、チタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、窒化タングステン（ＷＮ）膜等の単層または積層膜を用いる。下地金属膜ＵＭは、再配線ＲＭを構成する銅（Ｃｕ）の拡散を防止する拡散バリア膜としても機能する。

また、再配線ＲＭは、上面、下面および側面を有しており、再配線ＲＭの下面は下地金属膜ＵＭの上面と接している。再配線ＲＭは、銅（Ｃｕ）を主成分とする銅膜であり、シード膜ＲＭ１とメッキ膜ＲＭ２との積層構造で構成されている。したがって、再配線ＲＭの下面とは、シード膜ＲＭ１の下面を意味し、上面とはメッキ膜ＲＭ２の上面を意味する。また、再配線ＲＭの側面（側壁）とは、シード膜ＲＭ１とメッキ膜ＲＭ２の積層構造の側面（側壁）を意味する。シード膜ＲＭ１およびメッキ膜ＲＭ２の膜厚は、それぞれ、２５０ｎｍおよび６μｍである。ちなみに、第３層Ａｌ配線９の膜厚は、４００ｎｍ〜６００ｎｍであるので、再配線ＲＭは、第３層Ａｌ配線９、言い換えると、パッド電極９ａが形成された配線９の１０倍以上の膜厚を有する低抵抗の配線である。つまり、再配線ＲＭの膜厚は、パッド電極９ａが形成された配線９の膜厚よりも大きい。望ましくは、再配線ＲＭの膜厚はパッド電極９ａが形成された配線９の膜厚の１０倍以上である。

再配線ＲＭの上面および側面に接して、再配線ＲＭを完全に覆うようにキャップ金属膜ＣＭが形成されている。キャップ金属膜ＣＭは、再配線ＲＭの上面の全体および側面の全体を覆っている。キャップ金属膜ＣＭは、再配線ＲＭを構成するシード膜ＲＭ１の側面（側壁）およびメッキ膜ＲＭ２の側面（側壁）を完全に覆っている。キャップ金属膜ＣＭは、上面と下面を有し、下面は再配線ＲＭの上面および再配線ＲＭの側面と接しており、再配線ＲＭの外側の領域（再配線ＲＭが形成されていない領域）において、下地絶縁膜１１の上面と直接接している。

キャップ金属膜ＣＭは、たとえば、チタン（Ｔｉ）膜、クロム（Ｃｒ）膜、ニッケル（Ｎｉ）膜、窒化チタン（ＴｉＮ）膜からなる。キャップ金属膜ＣＭは、再配線ＲＭを構成する銅（Ｃｕ）の拡散を防止する拡散バリア膜としても機能する。

再配線ＲＭを全体的に覆うように保護膜１２が形成されている。保護膜１２は、再配線ＲＭの上面（正確には、キャップ金属膜ＣＭの上面）を部分的に露出する開口１２ａを有している。ここで、下地絶縁膜１１および保護膜１２は、それぞれ、有機膜、例えば、ポリイミド系樹脂膜やベンゾシクロブテン系樹脂膜、アクリル系樹脂膜、エポキシ系樹脂膜、シリコン系樹脂膜等を用いることができる。

開口１２ａを介して、再配線ＲＭには、外部パッド電極１３が接続されており、外部パッド電極１３は、保護膜１２の上面（表面）に延在している。外部パッド電極１３は、図１に示すように（平面視において）、再配線ＲＭの外側の領域にまで延在している。外部パッド電極１３は、パラジウム（Ｐｄ）膜、チタン（Ｔｉ）膜とチタン膜上のパラジウム（Ｐｄ）膜の積層膜、金（Ａｕ）膜、白金（Ｐｔ）膜、ロジウム（Ｒｏ）膜などを用いることができる。外部パッド電極１３は、例えば、スパッタ法で形成し、膜厚５０ｎｍ〜１μｍの範囲とする。外部パッド電極１３は、微細加工が可能なように再配線ＲＭの膜厚よりも薄くすることが重要である。

さらに、外部パッド電極１３上には、例えば、銅（Ｃｕ）ワイヤ２７がワイヤボンディング法を用いて接続されている。ワイヤ２７の直径は、およそ３０μｍであるが、ワイヤ２７と外部パッド電極１３との接続領域であるボール部２７ａの直径は、６０〜８０μｍ程度となる。したがって、外部パッド電極１３のボール接続部１３ａは、一辺が８０〜１００μｍ程度の矩形（正方形）とする必要がある。図１および図２に示すように、ボール部２７ａは、完全に再配線ＲＭの外側に位置している。銅ワイヤに代えて金（Ａｕ）ワイヤまたは表面にパラジウム（Ｐｄ）を被覆した銅ワイヤ（ＰｄコートＣｕワイヤ）を用いても良い。

図３では、図２に示した表面保護膜１０より上の層を示している。表面保護膜１０の上には下地絶縁膜１１が配置されおり、下地絶縁膜１１の上面（表面）には互いに平行して延在する２本の再配線ＲＭが配置されている。さらに、保護膜１２は、下地絶縁膜１１上に配置され、再配線ＲＭの上面、側面を覆っている。保護膜１２の上面（表面）には、再配線ＲＭよりも幅広の外部パッド電極１３が配置され、外部パッド電極１３にはワイヤ２７が接続されている。

再配線ＲＭよりも幅広の外部パッド電極１３は、再配線ＲＭの上部（上空）を完全に覆い、再配線ＲＭの外側の領域にまで達している。そして、外部パッド電極１３に接続されたワイヤ２７のボール部２７ａは、再配線ＲＭの上部（上空）と再配線ＲＭの外側の領域とを覆っている。

ここで、ワイヤ２７を外部パッド電極１３に接続するワイヤボンディング工程時の応力によって、半導体基板１Ｐ、層間絶縁膜４、６、８、または、表面保護膜１０にクラックが発生するのを防止するために、下地絶縁膜１１または保護膜１２に応力緩和膜を用いることが重要である。例えば、下地絶縁膜１１または保護膜１２として、ヤング率が６ＧＰａ以下であって、膜厚が０．５μｍ〜２μｍの膜を用いる。例えば、下地絶縁膜１１にヤング率が６ＧＰａ以下であって、膜厚が０．５μｍ〜２μｍの膜を用いた場合、保護膜１２としては、隣り合う再配線ＲＭ間の絶縁性（電気的な分離）および再配線ＲＭと外部パッド電極１３間の絶縁性（電気的な分離）が確保できる膜厚とすることができる。

また、下地絶縁膜１１を省略した場合には、保護膜１２として、ヤング率が６ＧＰａ以下であって、膜厚が０．５μｍ〜２μｍの膜を用いることが必須となる。この場合、保護膜１２は、再配線ＲＭ上での膜厚が０．５μｍ〜２μｍとなることが重要である。保護膜１２の膜厚を２μｍ以下としているのは、外部パッド開口１２ａを介して再配線ＲＭ上から保護膜１２上に連続的に延在する外部パッド電極１３の段切れ（不連続、断線）の発生を防止するためである。本願発明者の検討により、ヤング率が６ＧＰａ以下であって、膜厚が０．５μｍ以上の膜であれば、ワイヤボンディング工程における、シリコンからなる半導体基板１Ｐ、層間絶縁膜４、６、８、または、表面保護膜１０のクラックを防止できることが確認されている。

また、図３を用いて説明するが、隣り合う再配線ＲＭ間の領域において、保護膜１２の上面に窪みが出来る場合があり、ボール部２７ａが窪みにかかることがある。この場合、再配線ＲＭの上部の保護膜１２の表面から窪み底部までの深さを２．０μｍ以下とすることで、ボール部２７ａと外部パッド電極１３との安定な接続が得られることを確認している。

＜半導体装置の特徴＞
以下に、本実施の形態の半導体装置１Ａの主な特徴を説明する。

再配線ＲＭと外部パッド電極１３とを別層の金属膜で構成して、外部パッド電極１３にワイヤ２７を接続する構造としたことで、外部パッド電極１３を再配線ＲＭの外側または隣に位置する再配線の上にも配置できるため、外部パッド電極１３の配置の自由度が向上し、半導体装置１Ａの高集積化が可能となる。さらに、高集積化に伴い半導体装置１Ａの低消費電力、高速動作を実現出来る。

再配線ＲＭと外部パッド電極１３とを別層の金属膜で構成して、外部パッド電極１３にワイヤ２７を接続する構造とし、外部パッド電極１３を再配線ＲＭよりも薄い膜で構成したことで、隣り合う外部パッド電極１３を近接配置できるため、再配線ＲＭにワイヤ２７を接続する場合に比べ、半導体装置１Ａの高集積化が可能となる。

再配線ＲＭと外部パッド電極１２との間にキャップ金属膜ＣＭを介在させたことにより、外部パッド開口１２ａにおける再配線ＲＭの酸化を防止でき、外部パッド電極１２が再配線ＲＭから剥離するのを防止することができる。

＜半導体装置の製造方法＞
次に、本実施の形態である半導体装置１Ａの製造方法について説明するが、本実施の形態の特徴である再配線の製造方法を中心に説明する。再配線の製造方法は、図２に示した断面に対応している。

図４は、本実施の形態である半導体装置の製造工程の一部を示すプロセスフロー図である。図５〜図１０は、本実施の形態である半導体装置の製造工程中の要部断面図である。

図５は、図４に示すプロセスフロー図の「半導体ウエハ準備工程Ｓ１」に対応している。半導体ウエハには、半導体装置１Ａの形成領域が行列状に多数配置されている。各々の半導体装置１Ａの形成領域において、半導体基板１Ｐ上に、ｎチャネル型ＭＩＳＦＥＴＱｎ、ｐチャネル型ＭＩＳＦＥＴＱｐ、複数層の配線５、７、９、層間絶縁膜４、６、８、および表面保護膜１０が形成された半導体ウエハを準備する。

図６は、図４に示すプロセスフロー図の「下地絶縁膜１１形成工程Ｓ２」、「下地金属膜ＵＭおよびシード膜ＲＭ１形成工程Ｓ３」および「メッキ膜ＲＭ２形成工程Ｓ４」に対応している。

まず、パッド電極９ａを露出するパッド開口１０ａを有する表面保護膜１０の上に、パッド電極９ａを露出し、パッド開口１０ａよりも大きい開口１１ａを有する下地絶縁膜１１を形成する。次に、パッド電極９ａに接触し、パッド電極９ａからパッド開口１０ａおよび開口１１ａを介して下地絶縁膜１１の上面（表面）に延在する下地金属膜ＵＭを形成する。下地金属膜ＵＭは、スパッタ法またはＣＶＤ(Chemical Vapor Deposition)法により形成する。次に、下地金属膜ＵＭの上面を覆うようにシード膜ＲＭ１をスパッタ法またはＣＶＤ法により形成する。シード膜ＲＭ１は、銅（Ｃｕ）膜からなるが、アルミニウム（Ａｌ）等の添加物が含まれていても良い。

次に、再配線ＲＭの形成領域を露出し、再配線ＲＭの外側の領域を覆うフォトレジスト膜ＰＲ１を形成する。次に、下地金属膜ＵＭおよびシード膜ＲＭ１を電極として用いる電解（電気）めっき法により、フォトレジスト膜ＰＲ１から露出したシード膜ＲＭ１の表面にメッキ膜ＲＭ２を形成する。

図７は、図４に示すプロセスフロー図の「シード膜ＲＭ１および下地金属膜ＵＭエッチ工程Ｓ５」に対応している。メッキ膜ＲＭ２形成後に、レジストマスクＰＲ１を除去する。次に、メッキ膜ＲＭ２から露出した領域のシード膜ＲＭ１を除去することで、メッキ膜ＲＭ２の下に、メッキ膜ＲＭ２と等しい平面パターンを有するパターニングされたシード膜ＲＭ１が残る。この工程で、第１平面パターンＰ１を有する、シード膜ＲＭ１とメッキ膜ＲＭ２との積層構造からなる再配線ＲＭが形成される。さらに、メッキ膜ＲＭ２から露出した領域の下地金属膜ＵＭも連続的に除去し、メッキ膜ＲＭ２と等しい平面パターンを有するパターニングされた下地金属膜ＵＭが残る。

図８は、図４に示すプロセスフロー図の「キャップ金属膜ＣＭ形成工程Ｓ６」に対応している。メッキ膜ＲＭ２の上面および側面、シード膜ＲＭ１の側面、下地金属膜ＵＭの側面および下地絶縁膜１１の上面を覆うように、メッキ膜ＲＭ２の上面および側面、シード膜ＲＭ１の側面、下地金属膜ＵＭの側面に接触するキャップ金属膜ＣＭを形成する。キャップ金属膜ＣＭの形成には、スパッタ法またはＣＶＤ法を用いる。つぎに、平面視において、再配線ＲＭを完全に覆い、再配線ＲＭのパターンを拡大したパターンを有するフォトレジスト膜ＰＲ２をマスクとしてキャップ金属膜ＣＭにエッチングを施し、パターニングされたキャップ金属膜ＣＭを形成する。

図９は、図４に示すプロセスフロー図の「保護膜１２形成工程Ｓ７」および「外部パッド電極１３形成工程Ｓ８」に対応している。キャップ金属膜ＣＭで被覆された再配線ＲＭの上面および側面を覆うように保護膜１２を形成する。保護膜１２は、再配線ＲＭ（再配線ＲＭを覆うキャップ金属膜ＣＭ）の上面の一部を露出する開口１２ａを有している。開口１２ａは、公知の、フォトリソグラフィ技術、または、フォトリソグラフィ技術とエッチング技術を用いて形成される。例えば、保護膜１２を感光性ポリイミド膜で形成する場合、単に、フォトリソグラフィ技術により開口１２ａを形成できる。再配線ＲＭ上に感光性ポリイミドを塗布、露光して再配線ＲＭの上面を露出させる開口１２ａを形成した後、キュア（ベーク）を行い硬化させる。次に、保護膜１２の上面に延在し、開口１２ａで再配線ＲＭと電気的に接続された外部パッド電極１３を形成する。外部パッド電極１３は、スパッタ法によって堆積した金属膜を、公知のフォトリソグラフィ技術およびエッチング技術を用いてパターニングすることにより形成できる。

図１０は、図４に示すプロセスフロー図の「ボンディング工程Ｓ９」に対応している。「外部パッド電極１３形成工程Ｓ８」が終了した後、半導体ウエハにダイシング処理を施して、半導体装置１Ａを取得する。半導体装置１Ａをダイパッド部２５Ｄ上に搭載し、外部パッド電極１３とリード２５Ｌとをワイヤ２７で接続するワイヤボンディング工程を実施した後、リード２５Ｌの一部（インナーリード部）、ダイパッド部２５Ｄ、半導体チップ１Ａおよびワイヤ２７を、封止体（封止樹脂）２６で封止して、封止された半導体装置１Ａが完成する。封止された半導体装置１Ａも、単に、半導体装置（半導体集積回路装置）と呼ぶ場合がある。

図１０に示すように、複数の外部パッド電極１３を有する半導体装置１Ａは、ダイパッド部２５Ｄに搭載され、複数のリード２５Ｌにワイヤ２７で電気的に接続されている。リード２５Ｌの一部（インナーリード部）、ダイパッド部２５Ｄ、半導体チップ１Ａおよびワイヤ２７を、例えば熱硬化性エポキシ樹脂などの封止体（封止樹脂）２６で封止されている。

＜半導体装置の製造方法の特徴＞
以下に、本実施の形態の半導体装置１Ａの製造方法の主な特徴を説明する。

図４に示す「保護膜１２形成工程Ｓ７」において、開口１２ａを有する保護膜１２を再配線ＲＭ上に形成する際、仮に、銅（Ｃｕ）膜からなる再配線ＲＭがキャップ金属膜ＣＭで覆われていなかった場合、開口１２ａから露出した銅（Ｃｕ）膜の表面が酸化してしまい、外部パッド電極１３との接着性が低下して、外部パッド電極１３が剥離するという現象が確認されている。本実施の形態の製造方法によれば、銅（Ｃｕ）膜からなる再配線ＲＭがキャップ金属膜ＣＭで覆われているため、外部パッド電極１３の剥離を防止することができ、半導体装置１Ａの製造歩留りを向上でき、製造コスト低減を実現出来る。

保護膜１２に感光性ポリイミド膜を用いた場合でも、感光性ポリイミド膜のキュア（ベーク）の際に、再配線ＲＭを構成する銅（Ｃｕ）膜の表面が酸化する心配がないので、外部パッド電極１３の剥離を防止することができる。

また、再配線ＲＭの外側の領域に延在する外部パッド電極１３の下に応力緩和膜を形成しているので、外部パッド電極１３にワイヤ２７を接続するワイヤボンディング工程において、半導体基板１Ｐ、層間絶縁膜４、６、８、または、表面保護膜１０のクラックを防止でき、半導体装置１Ａの信頼性を向上することが出来る。

また、再配線ＲＭと外部パッド電極１３に応力緩和膜を設けたことで、再配線ＲＭの下に応力緩和膜が存在しない場合でも、ワイヤボンディング工程において、半導体基板１Ｐ、層間絶縁膜４、６、８、または、表面保護膜１０のクラックを防止できる。

＜変形例１＞
図１１は、本実施の形態の変形例１である半導体装置の製造工程の一部を示すプロセスフロー図である。図１２〜１４は、変形例１の半導体装置の製造工程中の要部断面図である。本実施の形態の半導体装置１Ａと区別するために、変形例１では半導体装置１Ｂとするが、本実施の形態と共通する部分には同様の符号を付してその説明も省略する。

図１１に示すプロセスフロー図では、図４に示すプロセスフロー図と比較すると、「メッキ膜ＲＭ２形成工程Ｓ４」と「シード膜ＲＭ１および下地金属膜ＵＭ除去工程Ｓ５」との間に、「コンタクト金属膜１４形成工程Ｓ１０」が追加され、「キャップ金属膜ＣＭ形成工程Ｓ６」が削除されている。

図１２は、「メッキ膜ＲＭ２形成工程Ｓ４」に引き続き、フォトレジスト膜ＰＲ１を除去することなく、フォトレジスト膜ＰＲ１およびメッキ膜ＲＭ２の上に、開口１２ａに対応する領域を露出するフォトレジスト膜ＰＲ３を形成する。そして、下地金属膜ＵＭおよびシード膜ＲＭ１を電極として用いる電解めっき法により、フォトレジスト膜ＰＲ３から露出したメッキ膜ＲＭ２の表面にメッキ膜からなるコンタクト金属膜１４を形成する。コンタクト金属膜１４としては、チタン（Ｔｉ）膜等を用いることができる。

図１３は、図１１に示すプロセスフロー図の「シード膜ＲＭ１および下地金属膜ＵＭ除去工程Ｓ５」に対応している。この工程は、図４の「シード膜ＲＭ１および下地金属膜ＵＭエッチ工程Ｓ５」と同様であるので、説明は省略するが、再配線ＲＭの上面にはコンタクト金属膜１４が部分的に形成されている。

図１４は、図１１に示すプロセスフロー図の「保護膜１２形成工程Ｓ７」、「外部パッド電極１３形成工程Ｓ８」および「ワイヤボンディング工程Ｓ９」に対応している。これらの工程は、図４の工程Ｓ７〜Ｓ９と同様である。ただし、コンタクト金属膜１４は、開口１２ａよりも広く（大きく）形成されており、保護膜１２に開口１２ａが形成された際に、再配線ＲＭの上面が露出しない構成となっている。

したがって、変形例１の製造方法によれば、銅（Ｃｕ）膜からなる再配線ＲＭの上面にコンタクト金属膜１４が形成されているため、外部パッド電極１３の剥離を防止することができ、半導体装置１Ｂの製造歩留りを向上でき、製造コスト低減を実現出来る。

また、仮に、再配線ＲＭの上面全体にチタン（Ｔｉ）膜を形成した場合、半導体ウエハ中のチタン（Ｔｉ）膜の占有面積が増加して半導体ウエハに反りが発生するという不具合が確認されている。変形例１では、再配線ＲＭと外部パッド電極１３の接触領域にのみチタン（Ｔｉ）膜からなるコンタクト金属膜１４を形成しているので、半導体ウエハの反りを防止することが出来る。

＜変形例２＞
図１５は、本実施の形態の変形例２である半導体装置の製造工程の一部を示すプロセスフロー図である。図１６および図１７は、変形例２の半導体装置の製造工程中の要部断面図である。本実施の形態の半導体装置１Ａと区別するために、変形例２では半導体装置１Ｃとするが、本実施の形態と共通する部分には同様の符号を付してその説明も省略する。

図１５に示すプロセスフロー図では、図４に示すプロセスフロー図と比較すると、「キャップ金属膜ＣＭ形成工程Ｓ６」に代えて、「防錆膜１５形成工程Ｓ１１」が実施されている。

図１６は、図１５に示すプロセスフロー図の「防錆膜１５形成工程Ｓ１１」に対応している。シード膜ＲＭ１および下地金属膜ＵＭエッチ工程Ｓ５の後に、再配線ＲＭに対して防錆処理を施し、再配線ＲＭの上面および側面に防錆膜１５を形成する。防錆処理は、例えば、ベンゾトリアゾール系化合物からなる絶縁性の膜を再配線ＲＭの上面および側面に塗布することで、下地絶縁膜１１の上面には形成することなく、再配線ＲＭの上面および側面に選択的に防錆膜１５を形成することができる。

図１７は、図１５に示すプロセスフロー図の「保護膜１２形成工程Ｓ７」、「外部パッド電極１３形成工程Ｓ８」および「ワイヤボンディング工程Ｓ９」に対応している。これらの工程は、図４の工程Ｓ７〜Ｓ９と同様である。ただし、保護膜１２形成工程において、保護膜１２に開口１２ａを形成した後、開口１２ａから露出した防錆膜１５をウェットエッチング法などにより除去した後に、外部パッド電極１３を形成する必要がある。

保護膜１２に感光性ポリイミド膜を用いた場合でも、感光性ポリイミド膜のキュア（ベーク）の際に、再配線ＲＭが防錆膜１５で覆われているので、再配線ＲＭを構成する銅（Ｃｕ）膜の表面が酸化する心配がなく、外部パッド電極１３の剥離を防止することができる。

＜変形例３＞
図１８は、本実施の形態の変形例３である半導体装置の要部平面図である。図１９は、図１８のＣ−Ｃ線に沿う要部断面図である。本実施の形態の半導体装置１Ａと区別するために、変形例３では半導体装置１Ｄとするが、本実施の形態と共通する部分には同様の符号を付してその説明も省略する。

図１８および図１９に示すように、ワイヤ２７のボール部２７ａは、保護膜１２の開口１２ａの直上であって、開口１２ａを覆うように配置されている。図１の平面図と比較すると、外部パッド電極１３はボール接続部１３ａのみで構成され、突出部１３ｂは存在しない。

変形例３では、下地絶縁膜１１を応力緩和膜として作用させており、下地絶縁膜１１をヤング率が６ＧＰａ以下であって、膜厚が０．５μｍ以上の有機膜で構成している。つまり、開口１１ａ以外の領域には、必ず、下地絶縁膜１１が存在するので、開口１１ａと重ならなければ、外部パッド電極１３またはワイヤ２７のボール部２７ａをどこに配置して良い。つまり、外部パッド電極１３は、開口１ａの外側（開口１１ａと重ならない）領域であって、下地絶縁膜１１と重なる領域に配置すれば良い。

また、下地絶縁膜１１は、外部パッド電極１３に重なる領域に部分的に配置しても良い。その場合、下地絶縁膜１１のサイズは、平面視において、外部パッド電極１３よりも大きく、かつ、外部パッド電極１３の全体が下地絶縁膜１１の内側に位置するようにすると良い。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

例えば、変形例１〜３を含む本実施の形態では、外部パッド電極にワイヤを接続した例で説明したが、ワイヤに代えて、外部パッド電極に半田（または金）ボール等のバンプを接続した構造としても良い。

ＣＭ キャップ金属膜
ＰＲ１、ＰＲ２、ＰＲ３ フォトレジスト膜
ｐ１、ｐ２、ｐ３ プラグ
Ｑｎ ｎチャネル型ＭＩＳＦＥＴ
Ｑｐ ｐチャネル型ＭＩＳＦＥＴ
ＲＭ 再配線
ＲＭ１ シード膜
ＲＭ２ メッキ膜
ＵＭ 下地金属膜
１Ａ、１Ｂ、１Ｃ、１Ｄ 半導体装置
１Ｐ 半導体基板
２Ｐ ｐ型ウエル
２Ｎ ｎ型ウエル
３ 素子分離溝
３ａ 素子分離絶縁膜
４，６，８ 層間絶縁膜
５、７、９ Ａｌ配線
９ａ パッド電極
１０ 表面保護膜
１０ａ パッド開口
１１ 下地絶縁膜
１１ａ 開口
１２ 保護膜
１２ａ 外部パッド開口
１３ 外部パッド電極
１３ａ ボール接続部
１３ｂ 突出部
１４ コンタクト金属膜
１５ 防錆膜
２５Ｄ ダイパッド部
２５Ｌ リード
２６ 封止体
２７ ワイヤ
２７ａ ボール部

Claims (14)

1. 半導体基板と、
   前記半導体基板上に形成された複数の配線層と、
   前記複数の配線層の最上層に形成されたパッド電極と、
   前記パッド電極上に第１開口を有する絶縁膜と、
   前記パッド電極に電気的に接続され、前記絶縁膜上に延在する再配線と、
   前記再配線の上面を覆い、前記再配線の前記上面の一部を露出する第２開口を有する保護膜と、
   前記第２開口において、前記再配線に電気的に接続され、前記保護膜上に延在する外部パッド電極と、
   前記外部パッド電極に接続されたワイヤと、
   を有し、
   平面視において、前記外部パッド電極の一部は、前記再配線の外側の領域に位置し、
   前記ワイヤは、前記外部パッド電極に接続されたボール部を有し、
   平面視において、前記ボール部の一部は、前記再配線の外側の領域に位置する、半導体装置。
2. 請求項１に記載の半導体装置において、さらに、
   前記絶縁膜上に形成され、前記再配線に隣り合って配置された隣接再配線と、
   を有し、
   平面視において、前記ボール部は、前記再配線と前記隣接再配線との間の、前記絶縁膜と重なる、半導体装置。
3. 請求項１に記載の半導体装置において、
   前記絶縁膜または保護膜は有機膜からなる、半導体装置。
4. 請求項３に記載の半導体装置において、
   前記有機膜は、ヤング率が６ＧＰａ以下で、膜厚が０．５μｍ以上である、半導体装置。
5. 請求項４に記載の半導体装置において、
   前記有機膜はポリイミド樹脂膜である、半導体装置。
6. 請求項１に記載の半導体装置において、
   前記外部パッド電極の膜厚は、前記再配線の膜厚よりも薄い、半導体装置。
7. 請求項１に記載の半導体装置において、
   前記外部パッド電極は、前記ワイヤが接続されるボール接続部と、前記ボール接続部から延び、前記再配線と接続される突出部と、
   を有し、
   平面視における、前記再配線の延在方向と直交する方向において、前記ボール接続部の幅は、前記再配線の幅よりも広い、半導体装置。
8. 請求項１に記載の半導体装置において、さらに、
   前記第２開口において、前記再配線と前記外部パッド電極間に配置されたコンタクト金属膜を有する、半導体装置。
9. 請求項１に記載の半導体装置において、さらに、
   前記再配線の上面および側面を覆うキャップ金属膜を有する、半導体装置。
10. （ａ）複数の配線層と、前記複数の配線層の最上層に形成されたパッド電極とを有する半導体基板を準備する工程、
    （ｂ）前記パッド電極上に第１開口を有する第１絶縁膜を形成する工程、
    （ｃ）前記第１絶縁膜上に延在し、前記第１開口を介して前記パッド電極に電気的に接続する再配線を形成する工程、
    （ｄ）前記再配線の上面を覆い、前記再配線の前記上面の一部を露出する第２開口を有する第２絶縁膜を形成する工程、
    （ｅ）前記第２開口において、前記再配線に電気的に接続され、前記第２絶縁膜上に延在する外部パッド電極を形成する工程、
    （ｆ）前記外部パッド電極にワイヤを接続する工程、
    を有し、
    前記ワイヤは、前記外部パッド電極に接続されたボール部を有し、
    平面視において、前記ボール部の一部は、前記再配線の外側の領域に位置する、半導体装置の製造方法。
11. 請求項１０に記載の半導体装置の製造方法において、前記工程（ｃ）と（ｄ）の間に、
    （ｇ）前記再配線の上面の一部にコンタクト金属膜を形成する工程、を有する、半導体装置の製造方法。
12. 請求項１０に記載の半導体装置の製造方法において、前記工程（ｃ）と（ｄ）の間に、
    （ｈ）前記再配線の上面および側面をキャップ金属膜で被覆する工程、を有する、半導体装置の製造方法。
13. 請求項１０に記載の半導体装置の製造方法において、前記工程（ｃ）と（ｄ）の間に、
    （ｉ）前記再配線の上面および側面を絶縁性の防錆膜で被覆する工程、を有する、半導体装置の製造方法。
14. 請求項１０に記載の半導体装置の製造方法において、
    前記再配線はメッキ法で形成し、前記外部パッド電極はスパッタ法で形成する、半導体装置の製造方法。

Images