JP4955488B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4955488B2
JP4955488B2 JP2007230323A JP2007230323A JP4955488B2 JP 4955488 B2 JP4955488 B2 JP 4955488B2 JP 2007230323 A JP2007230323 A JP 2007230323A JP 2007230323 A JP2007230323 A JP 2007230323A JP 4955488 B2 JP4955488 B2 JP 4955488B2
Authority
JP
Japan
Prior art keywords
layer
protective film
conductor post
post
openings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007230323A
Other languages
English (en)
Other versions
JP2009064897A5 (ja
JP2009064897A (ja
Inventor
英次 高池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007230323A priority Critical patent/JP4955488B2/ja
Priority to US12/195,619 priority patent/US7704792B2/en
Publication of JP2009064897A publication Critical patent/JP2009064897A/ja
Publication of JP2009064897A5 publication Critical patent/JP2009064897A5/ja
Application granted granted Critical
Publication of JP4955488B2 publication Critical patent/JP4955488B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/201—Temperature ranges
    • H01L2924/20105—Temperature range 150 C=<T<200 C, 423.15 K =< T < 473.15K
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体装置及びその製造方法に関し、特に、複数のデバイスが作り込まれたウエハレベルパッケージにおいて外部接続端子の再配置を効率良く行うのに有用な技術に関する。
近年、電子機器や装置の小型化及び高機能化の要求に伴い、それに用いられるＩＣやＬＳＩ等の半導体装置（チップ）は高集積化され大容量化してきている。そして、半導体チップを実装するパッケージについても、小型化（薄型化）、多ピン化、高密度化等が図られている。また、複数の半導体チップを１つの基板上に実装するＭＣＰ（マルチチップパッケージ）が実用化され、特にスタックタイプのＭＣＰは一般的に使用されている。さらに、半導体チップの実装においては、ＣＳＰ（チップサイズパッケージ）のように更なる小型化の技術が要求されている。
複数の半導体素子（能動デバイス）を搭載するパッケージにおいては、ウエハレベルパッケージを利用することで微細な配線を形成することができ、高密度化等に寄与することができる。典型的なウエハレベルパッケージにおいては、ウエハのデバイスが作り込まれている側の表面に保護膜としてのパッシベーション膜やポリイミド樹脂等からなる絶縁膜が形成され、この絶縁膜上に、該絶縁膜の所要の箇所に形成された開口部を介して各デバイスの電極パッド（配線層）をパッケージ外部に連絡するための導体層（再配線層）が形成されており、さらにこの再配線層の端子形成部分に導体ポストが設けられ、この導体ポストが形成されている側の面全体が（ただし、導体ポストの頂上部は露出するように）封止樹脂によって封止され、さらに導体ポストの頂上部に外部接続端子（はんだボール等）が接合されている。
上記の従来技術に関連する技術としては、例えば、特許文献１に記載されるように、スタックタイプのＭＣＰ（半導体装置）において、半導体チップを封止する基板の絶縁層の表面にリード（ステッチ）あるいは配線を形成し、前記半導体チップ上のパッド電極とボンディングワイヤで接続するステッチの他に余剰のステッチを前記絶縁層の表面に設けるようにしたものがある。また、特許文献２に記載されるように、半導体基板上に形成された絶縁層上に再配線パターンを形成し、この再配線パターン上に導体ポストを介してバンプ電極を形成するとともに、前記絶縁層の開口部から露出するパッドと前記再配線パターンとをボンディングワイヤにより接続し、前記再配線パターン及びボンディングワイヤを絶縁層により封止するようにしたものがある。
特開２００２−２３７５６７号公報 特開２００６−７３８６２号公報
上述したように複数の半導体素子を搭載するパッケージにおいては、ウエハレベルパッケージを利用することで微細な配線を形成することができるが、ウエハレベル上での再配置（外部接続端子の再配置）をする場合、コスト面を考慮すると、１層の導体部で配線形成（再配線）を行うのが望ましい。
しかしながら、導体部は、各素子に所要の電源電圧を供給するための電源ライン、グランドライン、データや制御信号等を伝搬させるための信号ラインなど異なる属性の配線に分かれており、さらに、同じ属性の信号ラインでも５Ｖ用、３．３Ｖ用など供給電圧毎に異なる配線が含まれており、同様に同じ属性の信号ラインでもアナログ信号用、デジタル信号用など信号種別に応じて異なる配線が含まれている。このため、導体部（各配線）の接続情報や設計上等の制約条件（例えば、ライン／スペース等）が重なると、パッケージのピン数（外部接続端子の設置数）にかかわらず導体部の１層で再配線することができない場合が起こり得るといった課題があった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、導体部の１層で配線形成を可能とし、ひいてはコストの低減化に寄与することができる半導体装置及びその製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明の一形態によれば、デバイスが作り込まれた半導体基板と、前記半導体基板の前記デバイスが作り込まれている側の表面に形成され、前記デバイスの複数の電極パッドが露出する複数の開口部を有する絶縁層と、前記絶縁層上の、前記複数の開口部のうち一部の開口部を含む領域に形成され、前記一部の開口部から露出している電極パッドに接続された配線層と、前記絶縁層上の、ポスト形成領域に対応する部分に形成された外部端子用パッドと、前記複数の開口部のうち残りの開口部から露出している電極パッドと前記外部端子用パッドとを接続するボンディングワイヤと、
前記配線層の一部によって画定される端子形成部分と前記外部端子用パッド上にそれぞれ形成された導体ポストと、前記導体ポストが形成されていない領域において前記配線層上の一部を覆う保護膜と、前記保護膜と異なる材質からなり、前記保護膜で覆われていない残りの領域を、前記保護膜の厚さよりも厚く、かつ前記導体ポストの頂上部を露出させて覆う封止樹脂層と、前記導体ポストの頂上部に接合された外部接続端子と、を備えたことを特徴とする半導体装置が提供される。
この形態に係る半導体装置によれば、半導体基板に作り込まれたデバイスの一部の電極パッドは、ボンディングワイヤを介して導体層の一部分である外部端子用パッド（導体ポスト、外部接続端子）に接続され、残りの電極パッドは、同じ導体層である配線層を介して端子形成部分（導体ポスト、外部接続端子）に接続されている。従って、ウエハレベルパッケージであってもウエハレベル上での外部接続端子の再配置を当該導体層（配線層及び外部端子用パッド）で実現することができる。つまり、１層の導体部で配線形成（再配線）を行うことができるので、コスト面で有利となる。
また、本発明の他の形態によれば、複数のデバイスが作り込まれた半導体ウエハを用意する工程と、前記半導体ウエハのデバイスが作り込まれている側の表面に、各デバイスの複数の電極パッドが露出する複数の開口部を有するように絶縁層を形成し、さらに該絶縁層上にシード層を形成する工程と、前記シード層の、前記複数の開口部のうち一部の開口部を含む領域に配線層を形成すると共に、前記シード層の、ポスト形成領域に対応する部分に外部端子用パッドを形成する工程と、前記シード層の、前記複数の開口部のうち残りの開口部から露出している電極パッド上の部分と、前記外部端子用パッドとをボンディングワイヤで接続する工程と、前記配線層の一部によって画定される端子形成部分と前記外部端子用パッド上にそれぞれ導体ポストを形成する工程と、前記シード層の露出している部分を除去する工程と、前記導体ポストが形成されていない領域において前記配線層上の一部を覆うように保護膜を形成する工程と、前記保護膜で覆われていない残りの領域を、前記保護膜の厚さよりも厚く、かつ前記導体ポストの頂上部を露出させて覆うように、前記保護膜と異なる材質からなる封止樹脂で封止する工程と、前記導体ポストの頂上部に外部接続端子を接合し、該外部接続端子が接合された半導体ウエハを個々のデバイス単位に分割する工程とを含むことを特徴とする半導体装置の製造方法が提供される。
本発明に係る半導体装置及びその製造方法の他の構成上の特徴及びそれに基づく有利な利点等については、発明の実施の形態を参照しながら説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
（第１の実施形態…図１〜図５参照）
図１〜図３は本発明の第１の実施形態に係るＣＳＰ構造の半導体装置の製造工程を断面図の形態で示したものである。
先ず、図３（ｂ）を参照すると、１０は本実施形態に係る半導体装置（ＣＳＰ）、１１はデバイスが作り込まれた半導体基板を示し、この半導体基板１１は、後述する半導体ウエハを切断（分割）した一部分である。また、１２ａ，１２ｂ及び１２ｃはそれぞれデバイス上に形成された導体部の一部の領域によって画定された電極パッド、１３は各電極パッド１２ａ，１２ｂ，１２ｃが形成されている側の面に形成されたパッシベーション膜、１４はパッシベーション膜１３上に形成された絶縁膜、１５は絶縁膜１４上に所要の形状にパターニング形成された金属薄膜、１６は金属薄膜１５上の一部の領域に形成された再配線層、１６Ｐは再配線層１６の端子形成部分、１７は金属薄膜１５上の他の領域に画定されたパッド、１８及び１９はそれぞれ電極パッド１２ｂ及び１２ｃと金属薄膜１５上のパッド１７とを接続するボンディングワイヤ、２０は再配線層１６の端子形成部分１６Ｐとパッド１７の中央部とにそれぞれ形成された導体ポスト、２１は再配線層１６を覆って形成された保護膜、２２は導体ポスト２０が形成されている側の面において保護膜２１で覆われていない残りの部分を覆うように（但し、導体ポスト２０の頂上部を露出させて）形成された封止樹脂層、２３は露出した導体ポスト２０の頂上部に接合された外部接続端子を示す。
以下の記述において、導体ポスト２０が形成されている部分のパッド１７を、半導体基板１１に作り込まれているデバイスの各電極パッド１２ａ，１２ｂ，１２ｃと区別する意味で、便宜上、「ポスト側パッド」という。
本実施形態では、このポスト側パッド１７を電源プレーン又はグランドプレーンとして利用している。従って、各ワイヤ１８，１９を介してポスト側パッド１７に接続される各電極パッド１２ｂ，１２ｃは、基板１１に作り込まれたデバイスの電源用（又はグランド用）の端子として割り当てられている。つまり、２個の電源用（又はグランド用）電極パッド１２ｂ，１２ｃにそれぞれボンディングされた各ワイヤ１８，１９が、まとめて一つの電源プレーン（又はグランドプレーン）に接続されている。図示の例では、２本のワイヤ１８，１９を電極パッド１２ｂ，１２ｃに接続した場合を示しているが、各電源用（又はグランド用）電極パッドとポスト側パッドとの位置関係によっては、３本もしくはそれ以上のワイヤを接続することも可能である（図４参照）。一方、再配線層１６に接続される電極パッド１２ａは、基板１１に作り込まれたデバイスの信号用の端子として割り当てられている。
本実施形態に係る半導体装置１０は、図３（ｂ）に示すように、基板１１に作り込まれたデバイスの各電極パッド１２ｂ，１２ｃにそれぞれ一端が接続されたワイヤ１８，１９の各々の他端をポスト側パッド１７上で導体ポスト２０の外側にそれぞれボンディングしたことを特徴とする。また、本実施形態では、後述するように本装置１０を他の半導体装置（チップ）と共にプリント基板等に実装してＳＩＰ（システム・イン・パッケージ）を構築するよう意図している。
本実施形態の半導体装置１０を構成する各部材の材料や形態等については、ここでは省略し、以下に記述する製造方法の中で適宜説明する。
以下、本実施形態に係るＣＳＰ構造の半導体装置１０の製造方法について、図１〜図３を参照しながら説明する。
先ず最初の工程では（図１（ａ）参照）、複数のデバイス（図示せず）が作り込まれたウエハ３０を用意する。例えば、直径が８インチのシリコン（Ｓｉ）ウエハ（７２５μｍ程度の厚さ）に対し所要のデバイスプロセスを行った後、ウエハの表面（図示の例では上側の面）に窒化シリコン（ＳｉＮ）やリンガラス（ＰＳＧ）等からなる保護膜としてのパッシベーション膜１３を形成し、各デバイス上に所要のパターンで多数形成されたアルミニウム（Ａｌ）の配線層の一部分によって画定される電極パッド１２ａ，１２ｂ，１２ｃに対応する部分のパッシベーション膜１３を除去する（つまり、当該部分を開口する）。パッシベーション膜１３の開口は、例えば、ＹＡＧレーザやエキシマレーザ等のレーザ加工によって行われる。これによって、図示のように表面がパッシベーション膜１３で覆われ、かつ電極パッド１２ａ，１２ｂ，１２ｃが露出したウエハ３０が作製される。なお、場合によっては、ウエハ表面にパッシベーション膜１３を設けずに、次の工程で形成される絶縁膜にパッシベーション膜の機能を兼ねさせてもよい。
次の工程では（図１（ｂ）参照）、ウエハ３０のパッシベーション膜１３上に絶縁膜１４を形成し、絶縁膜１４が形成されている側の全面にシード層としての金属薄膜１５を形成する。
先ず、フォトリソグラフィにより、ウエハ３０の表面にレジストとしての感光性のポリイミド樹脂を塗布し、このポリイミド樹脂（レジスト）のソフトベーク（プリベーク）処理を行った後、マスク（図示せず）を用いて露光及び現像（レジストのパターニング）を行い、更にハードベーク（ポストベーク）処理を行い、図示のように所定の箇所に開口部を有する絶縁膜（ポリイミド樹脂層）１４を形成する。この際、レジストのパターニングは、各電極パッド１２ａ，１２ｂ，１２ｃの形状に従って行う。従って、露光及び現像を行うと、図示のように各電極パッド１２ａ，１２ｂ，１２ｃに対応する部分のポリイミド樹脂層１４が除去されて、それぞれ当該電極パッドに到達する開口部が形成される。
次いで、絶縁膜（ポリイミド樹脂層）１４が形成されている側の全面に、スパッタリングにより、金属薄膜（シード層）１５を形成する。この金属薄膜１５は、密着金属層を構成するクロム（Ｃｒ）層又はチタン（Ｔｉ）層と、この上に積層される銅（Ｃｕ）層又は金（Ａｕ）層の２層構造を有している。金属薄膜１５は、全面にＣｒ又はＴｉをスパッタリングにより堆積させ（密着金属層：Ｃｒ層又はＴｉ層）、更にその上にＣｕ又はＡｕをスパッタリングにより堆積させることにより（Ｃｕ層又はＡｕ層）、形成され得る。ここに、上層部分は厚さ数Å程度（Ｃｕ層の場合）又は厚さ数十Å程度（Ａｕ層の場合）に形成される。このようにして形成された金属薄膜（シード層）１５は、後の工程で再配線や導体ポスト等を形成するのに必要な電解めっき処理の際に給電層として機能する。
なお、本工程では、ウエハ３０の表面に形成する絶縁膜１４として感光性のポリイミド樹脂を用いているが、絶縁膜１４の材料は感光性樹脂に限定されないことはもちろんであり、例えば、非感光性のポリイミド樹脂やエポキシ樹脂等の樹脂を使用してもよい。但しこの場合は、フォトリソグラフィを用いることはできないため、例えば、レーザ加工により必要な開口部を形成することになる。
次の工程では（図１（ｃ）参照）、所要の形状にレジストパターンを形成し、電解めっきを施して再配線層１６及びポスト側パッド１７を形成する。
先ず、金属薄膜１５の表面の脱水ベークを行い、液状のフォトレジストを塗布して乾燥させた後、マスク（図示せず）を用いて露光及び現像（フォトレジストのパターニング）を行い、レジスト層（図示せず）を形成する。このフォトレジストのパターニングは、形成されるべき再配線層１６及びポスト側パッド１７の形状に従って行う。
次いで、金属薄膜（シード層）１５を給電層としてその表面に電解銅（Ｃｕ）めっきを施し、パターニングされたレジスト層をマスクにして、Ｃｕの再配線層１６及びポスト側パッド１７を厚さ数十μｍ程度に形成する。この後、有機溶剤を含む剥離液を用いてフォトレジスト（レジスト層）を除去する。
なお、本工程では、パターニング材料として液状のフォトレジストを用いているが、感光性のドライフィルムを用いて所要のレジストパターンを形成することもできる。この場合、金属薄膜１５の表面（Ｃｕ層又はＡｕ層表面）を清浄にした後、ドライフィルム（厚さ１００μｍ程度）を熱圧着により貼り付け、さらに所要の形状にパターニングされたマスク（図示せず）を用いて露光及び現像（ドライフィルムのパターニング）を行い、レジスト層を形成する。そして、再配線層１６及びポスト側パッド１７を形成した後、水酸化ナトリウムやモノエタノールアミン系等のアルカリ性の薬液を用いてドライフィルム（レジスト層）を剥離し、除去する。
次の工程では（図２（ａ）参照）、ウエハ３０に作り込まれたデバイスの各電極パッド１２ｂ，１２ｃ（その上の金属薄膜１５）と、この金属薄膜１５上のポスト側パッド１７とをそれぞれボンディングワイヤ１８，１９で接続する。この接続は、ボールボンディング法（超音波を併用した熱圧着法）を用いて行うことができる。先ず、ワイヤボンダーのツール先端（中空部分にボンディング用の金（Ａｕ）線又は銅（Ｃｕ）線を保持したキャピラリ）を電極パッド１２ｂ（又は１２ｃ）上の金属薄膜１５（接合対象箇所）に接触させ、そのツール先端に溶製されたＡｕボール又はＣｕボールを、あらかじめ加熱された当該接合対象箇所に熱と圧力の下で生じる拡散と超音波振動による摩擦により接合させる。このときの加熱温度は、大体１５０〜２００℃程度である。次に、ツール先端をポスト側パッド１７上の所定の箇所に接触させ、同様にしてＡｕボール又はＣｕボールを接合させる。このときの接合位置（所定の箇所）は、ポスト側パッド１７の周辺部に近い箇所に選定される。
次の工程では（図２（ｂ）参照）、所要の形状にレジストパターンを形成し、電解めっきを施して導体ポスト２０を形成する。さらに、バリヤメタル層の形成、バックグラインド処理等も行う。
先ず、ワイヤ１８，１９がボンディングされている側の表面（金属薄膜１５、再配線層１６、ポスト側パッド１７の各表面）の脱水ベークを行い、液状のフォトレジストを塗布して乾燥させた後、マスク（図示せず）を用いて露光及び現像（フォトレジストのパターニング）を行い、レジスト層（図示せず）を形成する。このフォトレジストのパターニングは、形成されるべき導体ポスト２０の形状に従って行う。
次いで、金属薄膜（シード層）１５を給電層として再配線層１６及びポスト側パッド１７の表面に電解Ｃｕめっきを施し、パターニングされたレジスト層をマスクにして、再配線層１６の端子形成部分１６Ｐとポスト側パッド１７の中央部にそれぞれ導体（Ｃｕ）ポスト２０を高さ５０〜１００μｍ程度に形成する。
さらにＣｕポスト２０の頂上部に、電解めっきによりバリヤメタル層（図示せず）を形成する。このバリヤメタル層は、例えば、シード層１５を給電層としてＣｕポスト２０の表面に密着性向上のためのニッケル（Ｎｉ）めっきを施し、さらにこのＮｉ層上に導電性向上のためのパラジウム（Ｐｄ）めっきを施した後、このＰｄ層上に金（Ａｕ）めっきを施すことにより、形成され得る（Ｎｉ／Ｐｄ／Ａｕ）。あるいは、Ｐｄ層を設けずにＮｉ層上に直接Ａｕ層を形成してもよい（Ｎｉ／Ａｕ）。この時点で、ワイヤ１８，１９がボンディングされている側の面（図示の例では上側の面）は、Ｃｕポスト２０（及びバリヤメタル層）の表面とフォトレジスト（レジスト層）の表面によってほぼ平坦な状態となっている。
さらに、特に図示はしていないが、周知の研削装置を用いてウエハ裏面（図示の例では下側の面）を研削し、ウエハ３０の厚さを２５０〜３００μｍ程度に薄くする（バックグラインド処理）。このとき、上側の面はほぼ平坦であるので、研削に先立ってその上側の面を保持（チャック）するのが容易となり、このようにチャックした状態でウエハ３０の裏面を所定の厚さに薄くすることができる。
この後、有機溶剤を含む剥離液を用いてフォトレジスト（レジスト層）を除去し、さらに、ウェットエッチングにより、露出している金属薄膜（シード層）１５を除去する。すなわち、Ｃｕを溶かすエッチング液又はＡｕを溶かすエッチング液でシード層１５の上層部分（Ｃｕ層又はＡｕ層）を除去し、次にＣｒ又はＴｉを溶かすエッチング液で下層部分の密着金属層（Ｃｒ層又はＴｉ層）を除去する。これによって、図２（ｂ）に示すように絶縁膜（ポリイミド樹脂層）１４が露出する。この後、所定の表面洗浄等を行う。
なお、Ｃｕを溶かすエッチング液を用いた時、再配線層１６及びポスト側パッド１７を構成するＣｕも同様に除去されて導体パターンが断線するように見えるが、実際にはかかる不都合は生じない。その理由は、上述したように、シード層１５の上層部分はＣｕ又はＡｕのスパッタリングにより形成されるためその膜厚は数Å程度の厚さであるのに対し、再配線層１６及びポスト側パッド１７は電解Ｃｕめっきにより形成されるためその膜厚は数十μｍ程度の厚さであるので、シード層１５のＣｕ又はＡｕは完全に除去されても、再配線層１６及びポスト側パッド１７のＣｕはその表層部分のみが除去される程度であり、導体パターンが断線することはないからである。
次の工程では（図２（ｃ）参照）、再配線層１６上に保護膜としてのポリイミド樹脂層２１を形成する。これは、図１（ｂ）の工程で行った「絶縁膜（ポリイミド樹脂層）１４の形成」処理と同様にして、フォトリソグラフィにより形成することができる。図示の例では、再配線層１６の一部の領域（Ｃｕポスト２０が形成されている部分）については、ポリイミド樹脂層２１で覆われていないが、次の工程で同様の保護膜（封止樹脂層）で覆われることになるので、支障はない。
次の工程では（図３（ａ）参照）、ウエハ３０のＣｕポスト２０が形成されている側の面においてポリイミド樹脂層２１で覆われていない残りの部分を覆うように（但し、Ｃｕポスト２０（バリヤメタル層）の頂上部を露出させて）樹脂で封止する（封止樹脂層２２の形成）。これは、例えば以下のようにして行うことができる。
先ず、上型と下型に分かれた封止金型を用意し、これを１７５℃程度に加熱する。次いで上型に樹脂フィルムを吸着させ、下型の凹部内にウエハ３０を装着し、さらにこの上に封止樹脂として密着力の高いタブレット状のエポキシ樹脂を載せる。そして、封止金型の熱とプレスによる圧力でエポキシ樹脂を溶融してウエハ全面に広げ、金型内で保持しながらエポキシ樹脂を硬化させる処理（キュア）を行う。この後、金型からウエハ３０を取り外す。この時、ウエハ３０は樹脂フィルムと一体になっているので、この樹脂フィルムをウエハ３０から引き剥がす。これによって、図示のように表面（ポリイミド樹脂層２１で覆われている部分を除く）がエポキシ樹脂層２２で覆われ、かつ、Ｃｕポスト２０（バリヤメタル層）の頂上部が露出したウエハ３０が作製される。
最後の工程では（図３（ｂ）参照）、露出したＣｕポスト２０（バリヤメタル層）の頂上部に、表面処理剤としてのフラックスを塗布した後、外部接続端子として用いられるはんだボール２３を搭載し、２４０℃〜２６０℃程度の温度でリフローして固定する。その後、表面を洗浄してフラックスを除去する。
この後、ダイサー等により、封止樹脂層２２及び保護膜２１と共にウエハ３０を切断して個々の半導体装置（チップ）に分割する。これによって、第１の実施形態に係るＣＳＰ構造の半導体装置１０が作製されたことになる。
図４は、本実施形態に係る半導体装置１０の要部の構成を平面図の形態で模式的に示したものであり、図２（ａ）の工程で行う「ワイヤボンディング」の直後の状態を表している。ウエハに作り込まれたデバイスの各電極パッド１２ａ，１２ｂ，１２ｃは、図示のように最終的に分割される当該デバイス（半導体装置１０）の周辺部に沿って配列されており、これら各電極パッドが形成されている領域の内側には、同様に周辺部に沿って端子形成部分１６Ｐ及びポスト側パッド１７が配列されている。図４には示していないが、端子形成部分１６Ｐは再配線層１６の一部の領域に画定された部分であり、この端子形成部分１６Ｐとポスト側パッド１７には、それぞれ最終的に導体ポスト２０が形成され、さらに各導体ポスト２０上に外部接続端子２３が接合されるようになっている。つまり、当該デバイス（半導体装置１０）は、その周辺部に沿って外部接続端子が配列された「ペリフェラル型」のパッケージ構造を有している。なお、図示の例では簡単化のため、外部接続端子（端子形成部分１６Ｐ、ポスト側パッド１７）を１列に配列した場合を示している。
また、各電極パッドのうち、電極パッド１２ｂ，１２ｃは、上述したように電源用又はグランド用の端子として割り当てられ、電極パッド１２ａは信号用の端子として割り当てられている。信号用の電極パッド１２ａは、再配線層１６（図示せず）を介して端子形成部分１６Ｐに接続され、電源用又はグランド用の電極パッド１２ｂ，１２ｃは、それぞれボンディングワイヤ１８，１９を介して共通のポスト側パッド１７にまとめて接続されている。同様に他の電源用又はグランド用の電極パッド４１，４２、４３，４４，４５についても、それぞれボンディングワイヤＷ１，Ｗ２，Ｗ３，Ｗ４，Ｗ５を介して、近傍のポスト側パッド（電源プレーン又はグランドプレーン）４６，４７にそれぞれまとめて接続されている。
以上説明したように、第１の実施形態に係るＣＳＰ構造の半導体装置１０及びその製造方法によれば（図１〜図４参照）、半導体基板１１に作り込まれたデバイスの各電極パッドのうち一部の電極パッド１２ｂ，１２ｃは、ボンディングワイヤ１８，１９を介して導体（Ｃｕ）層の一部分であるポスト側パッド１７（Ｃｕポスト２０、外部接続端子２３）に接続されている。また、残りの電極パッド１２ａは、同じ導体（Ｃｕ）層である配線層１６を介して端子形成部分１６Ｐ（Ｃｕポスト２０、外部接続端子２３）に接続されている。これにより、ウエハレベルパッケージであってもウエハレベル上での外部接続端子２３の再配置を当該導体層（１層の導体部）で実現することができる。つまり、１層の導体部で所要の再配線を行うことができるので、コストの低減化を図ることができる。
また、本装置（チップ）１０は、封止樹脂層２２で覆われている部分（外部接続端子が形成されている領域）と比べて保護膜２１で覆われている部分が「薄く」形成されているので、この「薄く」形成されている部分を有効に利用することができる。例えば、図５に示すようにプリント基板等の実装基板５１に他の半導体装置（チップ）５０と共に「フェイスダウン」の態様で実装する場合に、この他のチップ５０を、本装置１０の「薄く」なっている部分の直下の空所部分に配置することができる。図５の例では、本装置１０を２個用意し、各々の「薄く」なっている部分を対向させて配置し、各々の部分の直下の空所部分に他のチップ５０を配置している。このように実装に際し本装置１０の「薄く」なっている部分を有効に利用できるので、単純に３個のチップを横方向に並べて配置する場合と比べると、実装基板上に占める面積を小さくすることができる。言い換えると、実装基板５１の面積が一定であれば、本装置（チップ）１０を含めてより多くのチップを搭載できることになり、ＭＣＰ（マルチチップパッケージ）としてより一層の高機能化に寄与することができる。
また、このような実装形態（図５）とすることにより、特許文献１に記載されているような、２つのチップを積み重ねて実装するスタックタイプのＭＣＰと比べると、高さ方向のサイズを小さくすることができる。つまり、薄型化を図ることができる。
また、ＭＣＰの一つであるＳＩＰ（システム・イン・パッケージ）においては、現状、各チップ間をＡｕワイヤで接続する技術が主流であるが、このＡｕワイヤを介しての配線長は比較的長いため、高速化に適していない。これに対し、図５に示すような「フェイスダウン」の態様で実装し、各チップ１０，５０間をはんだボール（外部接続端子）を介して接続すれば、配線長は相対的に短くなるので、高速化に対応することができる。
上述した第１の実施形態では（図３（ｂ）参照）、半導体基板１１内のデバイスの各電極パッド１２ｂ，１２ｃにそれぞれ一端が接続されたワイヤ１８，１９の各々の他端をポスト側パッド１７上で導体ポスト２０の外側にそれぞれボンディングしているが、ボンディングの態様がこれに限定されないことはもちろんであり、他にも種々の接続態様が考えられる。以下、幾つかの接続態様について説明する。
（第２の実施形態…図６参照）
図６は本発明の第２の実施形態に係る半導体装置の製造工程の一部を断面図の形態で示したものである。
本実施形態に係る半導体装置１０ａは、図６（ｂ）に示すように、基板１１に作り込まれたデバイスの各電極パッド１２ｂ，１２ｃ（その上のシード層１５）にそれぞれ一端が接続されたワイヤ１８，１９の各々の他端をポスト側パッド１７ａ上で導体ポスト２０の内側にそれぞれボンディングしたことを特徴とする。本実施形態の半導体装置１０ａは、図１（ａ）〜（ｃ）の工程と同じ工程を経た後、図２（ａ）の工程で行った処理と同様の「ワイヤボンディング」を行い（図６（ａ）参照）、さらに図２（ｂ），（ｃ）及び図３（ａ）の工程で行った処理と同様の処理を経た後、図３（ｂ）の工程で行った処理と同様の「はんだボールの接合」及び「ダイシング」を行うことにより（図６（ｂ）参照）、製造される。
なお、図６（ａ）の工程において各ワイヤ１８，１９をボンディングする際、ワイヤボンダーのツール先端をポスト側パッド１７ａ上の所定の箇所に接触させてＡｕボールを接合させることになるが、このときの接合位置（所定の箇所）は、ポスト側パッド１７ａの中央部に近い箇所に選定される。これによって、図６（ｂ）に示すようにポスト側パッド１７ａの中央部に導体ポスト２０が形成されたときに各ワイヤ１８，１９の接続端部が当該ポスト２０に埋め込まれるようになる。
この第２の実施形態によれば、上述した第１の実施形態で得られた効果に加え、さらに以下の利点が得られる。すなわち、基板１１の各電極パッド１２ｂ，１２ｃにそれぞれ一端が接続されたワイヤ１８，１９の各々の他端が導体ポスト２０に埋め込まれてポスト側パッド１７ａにボンディングされているので、第１の実施形態のように「各ワイヤ１８，１９の他端が導体ポスト２０の外側でポスト側パッド１７にボンディングされた構造」と比べて、ポスト側パッド１７ａの大きさを小さく形成することができる。つまり、その小さくなった分だけスペースに余裕ができるので、隣合う導体ポスト２０間の配置間隔を狭めることができ、特に高密度化を意図したピン数の多いパッケージに適用する場合に有効である。
（第３の実施形態…図７参照）
図７は本発明の第３の実施形態に係る半導体装置の製造工程の一部を断面図の形態で示したものである。
本実施形態に係る半導体装置１０ｂは、図７（ｂ）に示すように、基板１１に作り込まれたデバイスの各電極パッド１２ｂ，１２ｃ（その上のシード層１５）にそれぞれ一端が接続されたワイヤ１８，１９の各々の他端を、シード層１５にボンディングすると共に、シード層１５上に形成したポスト側パッド１７ｂで埋め込んだことを特徴とする。本実施形態の半導体装置１０ｂは、図１（ａ），（ｂ）の工程と同じ工程を経た後、図２（ａ）の工程で行った処理と同様の「ワイヤボンディング」を行い（図７（ａ）参照）、さらに図１（ｃ）、図２（ｂ），（ｃ）及び図３（ａ）の工程で行った処理と同様の処理を経た後、図３（ｂ）の工程で行った処理と同様の「はんだボールの接合」及び「ダイシング」を行うことにより（図７（ｂ）参照）、製造される。
ただし、本実施形態では、図７（ａ）の工程において各ワイヤ１８，１９をボンディングする際、ワイヤボンダーのツール先端を絶縁膜１４上のシード層１５の所定の箇所に接触させてＡｕボール又はＣｕボールを接合させることになるが、このときの接合位置（所定の箇所）は、図７（ｂ）に示すように導体ポスト２０の内側に対応する箇所に選定される。これによって、上述した第２の実施形態の場合と同様に、ポスト側パッド１７ｂの中央部に導体ポスト２０が形成されたときに各ワイヤ１８，１９の一部が当該ポスト２０に埋め込まれ、かつ各々の接続端部がポスト側パッド１７ｂに埋め込まれるようになる。
この第３の実施形態によれば、上述した第２の実施形態の場合と同様の装置構成を有しているので、第２の実施形態で得られた効果と同様の効果が得られる。
（第４の実施形態…図８参照）
図８は本発明の第４の実施形態に係る半導体装置の製造工程の一部を断面図の形態で示したものである。
本実施形態に係る半導体装置１０ｃは、図８（ｂ）に示すように、基板１１に作り込まれたデバイスの各電極パッド１２ｂ，１２ｃ（その上のシード層１５）にそれぞれ一端が接続されたワイヤ１８，１９の各々の他端を、フローティング状態（どこにも接続しない状態）にすると共に、ポスト側パッド１７ｃ上に形成した導体ポスト２０で埋め込んだことを特徴とする。本実施形態の半導体装置１０ｃは、図１（ａ），（ｂ）の工程と同じ工程を経た後、図２（ａ）の工程で行った処理と同様の「ワイヤボンディング」を行い（図８（ａ）参照）、さらに図１（ｃ）、図２（ｂ），（ｃ）及び図３（ａ）の工程で行った処理と同様の処理を経た後、図３（ｂ）の工程で行った処理と同様の「はんだボールの接合」及び「ダイシング」を行うことにより（図８（ｂ）参照）、製造される。
ただし、本実施形態では、図８（ａ）の工程において各ワイヤ１８，１９をボンディングする際、２度目のボンディング（絶縁膜１４上のシード層１５への接続）は不要であるが、後の工程でポスト側パッド１７ｃの中央部に導体ポスト２０が形成されたときに各ワイヤ１８，１９の各々の他端が当該ポスト２０に埋め込まれるような位置に保持しておく必要がある。
この第４の実施形態によれば、上述した第２、第３の実施形態で得られた効果に加え、ワイヤボンディングを行う際に１度目のボンディング（電極パッド１２ｂ，１２ｃ上のシード層１５への接続）のみで済み、２度目のボンディングは行う必要がないので、ワイヤボンディング処理を簡素化できるというメリットがある。これは、製造コストの低減化に寄与する。
本発明の第１の実施形態に係るＣＳＰ構造の半導体装置の製造工程を示す断面図である。 図１の製造工程に続く製造工程を示す断面図である。 図２の製造工程に続く製造工程を示す断面図である。 本実施形態に係る半導体装置の要部の構成を模式的に示す平面図である。 本実施形態に係る半導体装置の実装形態の一例を示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造工程の一部を示す断面図である。 本発明の第３の実施形態に係る半導体装置の製造工程の一部を示す断面図である。 本発明の第４の実施形態に係る半導体装置の製造工程の一部を示す断面図である。
符号の説明
１０，１０ａ，１０ｂ，１０ｃ…半導体装置（ＣＳＰ／チップ）、
１１…半導体（シリコン）基板、
１２ａ，１２ｂ，１２ｃ，４１〜４５…電極パッド、
１３…パッシベーション膜、
１４…絶縁膜（ポリイミド樹脂層）、
１５…金属薄膜（シード層）、
１６…再配線層、
１６Ｐ…端子形成部分、
１７，１７ａ，１７ｂ，１７ｃ，４６，４７…ポスト側パッド（外部端子用パッド）、
１８，１９，Ｗ１〜Ｗ５…ボンディングワイヤ、
２０…導体（Ｃｕ）ポスト、
２１…保護膜（ポリイミド樹脂層）、
２２…封止樹脂層（エポキシ樹脂層）、
２３…外部接続端子（はんだボール）、
３０…半導体（シリコン）ウエハ、
５０…他の半導体装置（チップ）、
５１…実装基板。

Claims (10)

  1. デバイスが作り込まれた半導体基板と、
    前記半導体基板の前記デバイスが作り込まれている側の表面に形成され、前記デバイスの複数の電極パッドが露出する複数の開口部を有する絶縁層と、
    前記絶縁層上の、前記複数の開口部のうち一部の開口部を含む領域に形成され、前記一部の開口部から露出している電極パッドに接続された配線層と、
    前記絶縁層上の、ポスト形成領域に対応する部分に形成された外部端子用パッドと、
    前記複数の開口部のうち残りの開口部から露出している電極パッドと前記外部端子用パッドとを接続するボンディングワイヤと、
    前記配線層の一部によって画定される端子形成部分と前記外部端子用パッド上にそれぞれ形成された導体ポストと、
    前記導体ポストが形成されていない領域において前記配線層上の一部を覆う保護膜と、
    前記保護膜と異なる材質からなり、前記保護膜で覆われていない残りの領域を、前記保護膜の厚さよりも厚く、かつ前記導体ポストの頂上部を露出させて覆う封止樹脂層と、
    前記導体ポストの頂上部に接合された外部接続端子と、を備えたことを特徴とする半導体装置。
  2. 前記ボンディングワイヤの端部が、前記導体ポストに埋め込まれて前記外部端子用パッドに接続されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記外部端子用パッドを構成する導体層が下層及び上層の２層構造からなり、前記ボンディングワイヤの端部が前記下層に接続され、かつ前記上層に埋め込まれていることを特徴とする請求項１に記載の半導体装置。
  4. デバイスが作り込まれた半導体基板と、
    前記半導体基板の前記デバイスが作り込まれている側の表面に形成され、前記デバイスの複数の電極パッドが露出する複数の開口部を有する絶縁層と、
    前記絶縁層上の、前記複数の開口部のうち一部の開口部を含む領域に形成され、前記一部の開口部から露出している電極パッドに接続された配線層と、
    前記絶縁層上の、ポスト形成領域に対応する部分に形成された外部端子用パッドと、
    前記配線層の一部によって画定される端子形成部分と前記外部端子用パッド上にそれぞれ形成された導体ポストと、
    前記複数の開口部のうち残りの開口部から露出している電極パッドに一方の端部が接続され、他方の端部がフローティング状態で前記導体ポストに埋め込まれたボンディングワイヤと、
    前記導体ポストが形成されていない領域において前記配線層上の一部を覆う保護膜と、
    前記保護膜と異なる材質からなり、前記保護膜で覆われていない残りの領域を、前記保護膜の厚さよりも厚く、かつ前記導体ポストの頂上部を露出させて覆う封止樹脂層と、
    前記導体ポストの頂上部に接合された外部接続端子と、を備えたことを特徴とする半導体装置。
  5. 前記デバイスの複数の電極パッドにそれぞれ一方の端部が接続された複数のボンディングワイヤの各々の他方の端部が、前記導体ポストに電気的に接続されていることを特徴とする請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記保護膜は、ポリイミド樹脂からなることを特徴とする請求項１又は４に記載の半導体装置。
  7. 複数のデバイスが作り込まれた半導体ウエハを用意する工程と、
    前記半導体ウエハのデバイスが作り込まれている側の表面に、各デバイスの複数の電極パッドが露出する複数の開口部を有するように絶縁層を形成し、さらに該絶縁層上にシード層を形成する工程と、
    前記シード層の、前記複数の開口部のうち一部の開口部を含む領域に配線層を形成すると共に、前記シード層の、ポスト形成領域に対応する部分に外部端子用パッドを形成する工程と、
    前記シード層の、前記複数の開口部のうち残りの開口部から露出している電極パッド上の部分と、前記外部端子用パッドとをボンディングワイヤで接続する工程と、
    前記配線層の一部によって画定される端子形成部分と前記外部端子用パッド上にそれぞれ導体ポストを形成する工程と、
    前記シード層の露出している部分を除去する工程と、
    前記導体ポストが形成されていない領域において前記配線層上の一部を覆うように保護膜を形成する工程と、
    前記保護膜で覆われていない残りの領域を、前記保護膜の厚さよりも厚く、かつ前記導体ポストの頂上部を露出させて覆うように、前記保護膜と異なる材質からなる封止樹脂で封止する工程と、
    前記導体ポストの頂上部に外部接続端子を接合し、該外部接続端子が接合された半導体ウエハを個々のデバイス単位に分割する工程とを含むことを特徴とする半導体装置の製造方法。
  8. 前記ボンディングワイヤで接続する工程において、前記シード層の前記電極パッド上の部分に一方の端部が接続されたボンディングワイヤの他方の端部を、前記外部端子用パッドの中央部に近い箇所に接続し、
    前記導体ポストを形成する工程において、前記ボンディングワイヤの他方の端部が埋め込まれるように当該導体ポストを形成することを特徴とする請求項７に記載の半導体装置の製造方法。
  9. 複数のデバイスが作り込まれた半導体ウエハを用意する工程と、
    前記半導体ウエハのデバイスが作り込まれている側の表面に、各デバイスの複数の電極パッドが露出する複数の開口部を有するように絶縁層を形成し、さらに該絶縁層上にシード層を形成する工程と、
    前記シード層の、前記複数の開口部のうち一部の開口部から露出している電極パッド上の部分に、一方の端部をフローティング状態としてボンディングワイヤの他方の端部を接続する工程と、
    前記シード層の、前記複数の開口部のうち残りの開口部を含む領域に配線層を形成すると共に、前記シード層の、ポスト形成領域に対応する部分に外部端子用パッドを形成する工程と、
    前記配線層の一部によって画定される端子形成部分と前記外部端子用パッド上にそれぞれ導体ポストを形成する工程と、
    前記シード層の露出している部分を除去する工程と、
    前記導体ポストが形成されていない領域において前記配線層上の一部を覆うように保護膜を形成する工程と、
    前記保護膜で覆われていない残りの領域を、前記保護膜の厚さよりも厚く、かつ前記導体ポストの頂上部を露出させて覆うように、前記保護膜と異なる材質からなる封止樹脂で封止する工程と、
    前記導体ポストの頂上部に外部接続端子を接合し、該外部接続端子が接合された半導体ウエハを個々のデバイス単位に分割する工程とを含むことを特徴とする半導体装置の製造方法。
  10. 前記保護膜を形成する工程において、ポリイミド樹脂を用いて当該保護膜を形成することを特徴とする請求項７又は９に記載の半導体装置の製造方法。
JP2007230323A 2007-09-05 2007-09-05 半導体装置及びその製造方法 Expired - Fee Related JP4955488B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007230323A JP4955488B2 (ja) 2007-09-05 2007-09-05 半導体装置及びその製造方法
US12/195,619 US7704792B2 (en) 2007-09-05 2008-08-21 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007230323A JP4955488B2 (ja) 2007-09-05 2007-09-05 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009064897A JP2009064897A (ja) 2009-03-26
JP2009064897A5 JP2009064897A5 (ja) 2010-08-12
JP4955488B2 true JP4955488B2 (ja) 2012-06-20

Family

ID=40406153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007230323A Expired - Fee Related JP4955488B2 (ja) 2007-09-05 2007-09-05 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7704792B2 (ja)
JP (1) JP4955488B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012099648A (ja) * 2010-11-02 2012-05-24 Fujitsu Semiconductor Ltd 半導体装置とその製造方法
CN102683226A (zh) * 2011-03-14 2012-09-19 SKLink株式会社 晶圆级封装结构及其制造方法
US10224306B2 (en) * 2016-11-03 2019-03-05 Stmicroelectronics (Grenoble 2) Sas Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
CN114121466A (zh) * 2021-10-11 2022-03-01 合泰盟方电子（深圳）股份有限公司 一种磁性薄膜电感器生产制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110223A (ja) * 1991-10-14 1993-04-30 Mitsubishi Electric Corp Ｉｃ実装構造
JP2002237567A (ja) 2001-02-09 2002-08-23 Nec Corp 半導体装置
JP3918842B2 (ja) * 2004-09-03 2007-05-23 ヤマハ株式会社 半導体素子及びそれを備えたワイヤボンディング・チップサイズ・パッケージ

Also Published As

Publication number Publication date
US7704792B2 (en) 2010-04-27
US20090057898A1 (en) 2009-03-05
JP2009064897A (ja) 2009-03-26

Similar Documents

Publication Publication Date Title
US8216934B2 (en) Semiconductor device suitable for a stacked structure
JP3918681B2 (ja) 半導体装置
JP4126891B2 (ja) 半導体装置の製造方法
JP4955488B2 (ja) 半導体装置及びその製造方法
US11810849B2 (en) Connection structure and method of forming the same
JPH10313074A (ja) 半導体装置およびその製造方法
JP4379413B2 (ja) 電子部品、電子部品の製造方法、回路基板及び電子機器
JP2005175019A (ja) 半導体装置及び積層型半導体装置
JP3651346B2 (ja) 半導体装置およびその製造方法
JP4093018B2 (ja) 半導体装置及びその製造方法
JP4289335B2 (ja) 電子部品、回路基板及び電子機器
TW201931557A (zh) 堆疊式封裝結構及其製造方法
JP2002093942A (ja) 半導体装置およびその製造方法
JP2005026301A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4728079B2 (ja) 半導体装置用基板および半導体装置
JP2004014854A (ja) 半導体装置
JP2005150578A (ja) 半導体装置及びその製造方法
JP4238694B2 (ja) 半導体ウエハおよび半導体チップの製造方法
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
JP4352263B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4168494B2 (ja) 半導体装置の製造方法
JP2003273154A (ja) 半導体装置及びその製造方法
JP2017034191A (ja) 半導体装置および半導体装置の製造方法
JP2006156881A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120315

R150 Certificate of patent or registration of utility model

Ref document number: 4955488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150323

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees