JP4215654B2 - バンプ付き半導体装置およびその製造方法 - Google Patents
バンプ付き半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4215654B2 JP4215654B2 JP2004012512A JP2004012512A JP4215654B2 JP 4215654 B2 JP4215654 B2 JP 4215654B2 JP 2004012512 A JP2004012512 A JP 2004012512A JP 2004012512 A JP2004012512 A JP 2004012512A JP 4215654 B2 JP4215654 B2 JP 4215654B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bump
- semiconductor device
- bumps
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
層間膜はバンプの材料よりも硬度の小さい材料で形成することができる。また層間膜は非導電性材料で形成することができる。さらに層間膜は組立や加工の際にかかる力学的ストレス、つまりバンプを介して電極や半導体素子に伝えられるストレス、を吸収し分散させるのに十分な膜厚で形成することができる。層間膜の好ましい材料はポリイミドである。
図1は本発明の一実施形態におけるバンプ付き半導体装置およびその実装状態を示す断面図である。
まず、図2(a)に示すように、拡散工程で、半導体ウェハの半導体チップ1領域に内部回路(図示せず)や半導体素子2を形成するとともに、半導体素子2の上などの半導体チップ1領域の表面に外部接続用電極パッドたる半導体電極3を形成する。半導体素子2と半導体電極3とを互いに上下に形成する技術は周知であり、それにより半導体チップ1の集積率が向上し、加えてそれによる採れ数向上、コストダウンなどが可能となる。半導体電極3は通常はアルミニウムで形成するが、マイグレーション対策の為にCu等を混ぜる場合もある。
2 半導体素子
3 半導体電極
4 表面保護膜
6 バンプ
11 緩衝材膜(層間膜)
12 接続部
Claims (9)
- 半導体チップの外部接続用電極パッドたる電極と、前記電極と電気的に接続するバンプとの間に、前記半導体チップの表面を覆い前記電極上に開口部を有する保護膜と、前記開口部から露出した前記電極の部分も含めて前記保護膜を覆い前記バンプが加圧されることによって発生する力学的ストレスに対して緩衝材となる層間膜と、前記層間膜を貫通して前記電極と前記バンプとを電気的に接続する柱状の接続部と、前記層間膜における前記接続部の形成領域を覆い前記バンプの材料に応じたバリアメタルとを有したバンプ付き半導体装置。
- 前記電極の下に半導体素子を有した請求項1に記載のバンプ付き半導体装置。
- 前記接続部が円柱状である請求項1又は請求項2に記載のバンプ付き半導体装置。
- 前記接続部がCuで形成された請求項1乃至請求項3のいずれかに記載のバンプ付き半導体装置。
- 前記層間膜が前記バンプの材料よりも硬度の小さい材料で形成された請求項1乃至請求項4のいずれかに記載のバンプ付き半導体装置。
- 前記層間膜が非導電性材料で形成された請求項1乃至請求項5のいずれかに記載のバンプ付き半導体装置。
- 前記層間膜が組立や加工の際にかかる前記力学的ストレスを吸収し分散させるのに十分な膜厚で形成された請求項1乃至請求項6のいずれかに記載のバンプ付き半導体装置。
- 前記層間膜がポリイミドで形成された請求項1乃至請求項7のいずれかに記載のバンプ付き半導体装置。
- バンプ付き半導体装置の製造方法であって、半導体チップの外部接続用電極パッドたる電極上に、前記電極と電気的に接続するバンプを形成するまでに、前記半導体チップの表面を保護膜で覆い、前記保護膜における前記電極上の部分に開口部を形成し、前記開口部から露出した前記電極の部分も含めて前記保護膜を前記バンプの材料よりも硬度が小さい非導電性材料からなる層間膜で覆い、前記層間膜に前記電極に達する柱状の貫通穴を形成し、前記貫通穴内を導電性材料で埋めて柱状の接続部を形成し、前記バンプの材料に応じたバリアメタルで前記層間膜を覆うバンプ付き半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012512A JP4215654B2 (ja) | 2004-01-21 | 2004-01-21 | バンプ付き半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004012512A JP4215654B2 (ja) | 2004-01-21 | 2004-01-21 | バンプ付き半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209749A JP2005209749A (ja) | 2005-08-04 |
JP4215654B2 true JP4215654B2 (ja) | 2009-01-28 |
Family
ID=34898857
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004012512A Expired - Fee Related JP4215654B2 (ja) | 2004-01-21 | 2004-01-21 | バンプ付き半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4215654B2 (ja) |
-
2004
- 2004-01-21 JP JP2004012512A patent/JP4215654B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005209749A (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7719102B2 (en) | Semiconductor device | |
US7399683B2 (en) | Manufacturing method of semiconductor device | |
US7560810B2 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
KR100881199B1 (ko) | 관통전극을 구비하는 반도체 장치 및 이를 제조하는 방법 | |
US7514350B2 (en) | Electronic device and method of manufacturing the same, circuit board, and electronic instrument | |
JP4379413B2 (ja) | 電子部品、電子部品の製造方法、回路基板及び電子機器 | |
US11810849B2 (en) | Connection structure and method of forming the same | |
JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
US20040157363A1 (en) | Semiconductor device, method of manufacturing the same, circuit board, and electronic instrument | |
JP4289335B2 (ja) | 電子部品、回路基板及び電子機器 | |
JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
CN108364924B (zh) | 半导体装置以及半导体装置的制造方法 | |
KR20200035197A (ko) | 반도체 장치 및 그 제조 방법 | |
JP2009044077A (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20100130845A (ko) | 반도체 패키지 | |
JP4215654B2 (ja) | バンプ付き半導体装置およびその製造方法 | |
JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2003273154A (ja) | 半導体装置及びその製造方法 | |
US7138327B2 (en) | Method of routing an electrical connection on a semiconductor device and structure therefor | |
US20240145329A1 (en) | Semiconductor package | |
KR101054578B1 (ko) | 반도체 패키지 | |
JP2007048887A (ja) | 半導体装置およびその製造方法 | |
JPH09260389A (ja) | 半導体集積回路装置及びその製造方法 | |
KR100523298B1 (ko) | 금 범프가 형성된 반도체 칩과 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060515 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081007 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081104 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |