JP6296445B2 - ショットキーバリアダイオード - Google Patents
ショットキーバリアダイオード Download PDFInfo
- Publication number
- JP6296445B2 JP6296445B2 JP2014023571A JP2014023571A JP6296445B2 JP 6296445 B2 JP6296445 B2 JP 6296445B2 JP 2014023571 A JP2014023571 A JP 2014023571A JP 2014023571 A JP2014023571 A JP 2014023571A JP 6296445 B2 JP6296445 B2 JP 6296445B2
- Authority
- JP
- Japan
- Prior art keywords
- outer peripheral
- epitaxial layer
- trench
- schottky
- barrier diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims description 102
- 230000002093 peripheral effect Effects 0.000 claims description 151
- 229910052751 metal Inorganic materials 0.000 claims description 101
- 239000002184 metal Substances 0.000 claims description 101
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 7
- 239000010410 layer Substances 0.000 description 243
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 18
- 238000000206 photolithography Methods 0.000 description 18
- 230000001681 protective effect Effects 0.000 description 18
- 230000015556 catabolic process Effects 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 15
- 238000000034 method Methods 0.000 description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 15
- 239000002344 surface layer Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000593 degrading effect Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 102220480414 Adhesion G-protein coupled receptor D1_S13A_mutation Human genes 0.000 description 1
- 102220560218 Calcium/calmodulin-dependent protein kinase type IV_S12A_mutation Human genes 0.000 description 1
- HIVGXUNKSAJJDN-UHFFFAOYSA-N [Si].[P] Chemical compound [Si].[P] HIVGXUNKSAJJDN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 102200048773 rs2224391 Human genes 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
- H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Description
また、この構成によれば、ショットキーメタルとエピタキシャル層表面との接合面の面積を大きくすることができるので、順方向電圧を小さくすることができる。
この発明の一実施形態では、逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さ以下である(請求項3)。この構成によれば、活性領域から広がる空乏層によって耐圧が規定されるので、活性領域下の空乏層の厚みに応じた厚さまで、エピタキシャル層を薄くできる。これにより、順方向電圧を一層低くできる。見方を変えれば、或る厚みのエピタキシャル層を備えればショットキーバリアダイオードの耐圧を高くすることができる。
この発明の一実施形態では、前記導体がポリシリコンである(請求項6)。
図1は、この発明の第1実施形態に係るショットキーバリアダイオードを示す平面図である。図2は、図1のII-II線に沿う断面図である。
ショットキーバリアダイオード1は、たとえば、図1に示すように、平面視四角形のチップ状に形成されている。平面視におけるショットキーバリアダイオード1の四辺のそれぞれの長さは、たとえば、数mm程度である。
エピタキシャル層4の表面には、酸化シリコン(SiO2)からなるフィールド絶縁膜5が積層されている。フィールド絶縁膜5の厚さは、たとえば、1000Å以上、好ましくは、7000Å〜40000Åである。フィールド絶縁膜5は、窒化シリコン(SiN)など、他の絶縁物からなってもよい。
アノード電極7は、フィールド絶縁膜5の開口6内を埋め尽くし、フィールド絶縁膜5における開口6の周縁部8を上から覆うように、当該開口6の外方へフランジ状に張り出している。すなわち、フィールド絶縁膜5における開口6の周縁部8は、エピタキシャル層4およびアノード電極7により、全周にわたってその上下両側から挟まれている。
ショットキーメタル9は、n型のシリコンとの接合によりショットキー接合を形成する金属(たとえば、チタン(Ti)やモリブデン(Mo)やパラジウム(Pd)など)からなる。エピタキシャル層4に接合されるショットキーメタル9は、エピタキシャル層4を構成するシリコン半導体との間に、たとえば、0.52eV〜0.9eVのショットキーバリア(電位障壁)を形成する。ショットキーメタル9の厚さは、この実施形態では、たとえば、0.02μm〜0.20μmである。
ショットキーバリアダイオード1の最表面には、SiNからなる表面保護膜11が形成されている。表面保護膜11の中央部には、電極メタル10を露出させる開口12が形成されている。ボンディングワイヤなどは、この開口12を介して電極メタル10に接合される。
外周トレンチ13内には、ショットキーメタル9に接続され、絶縁層14を介して外周トレンチ13の内壁面(側面および底面を含む)の全域に対向するポリシリコンからなる導体15が設けられている。導体15は、絶縁層14が形成された外周トレンチ13内の空間部を埋め尽くすように設けられていてもよいし、絶縁層14の内面に沿った膜状に形成されていてもよい。
図3は、ショットキーバリアダイオード1の製造工程の一例を示す工程図である。
まず、半導体基板2の元基板としてのn+型半導体ウエハ(図示略)が用意される。半導体ウエハの表面には、複数のショットキーバリアダイオード1に対応した複数のショットキーバリアダイオード領域が、マトリクス状に配列されて設定されている。隣接するショットキーバリアダイオード領域の間には、境界領域(スクライブライン)が設けられている。境界領域は、ほぼ一定の幅を有する帯状の領域であり、直交する二方向に延びて格子状に形成されている。半導体ウエハに対して必要な工程を行った後に、境界領域に沿って半導体ウエハを切り離すことにより、複数のショットキーバリアダイオード1が得られる。このように、n+型半導体ウエハから複数のショットキーバリアダイオードが得られることは、後述する第2および第3実施形態においても同様である。 まず、n+型シリコン基板(n+型半導体ウエハ)2上に、n−型のシリコンからなるエピタキシャル層4を成長させる(ステップS1)。ここで、n型不純物としては、たとえば、P、Asを用いることができる。
次に、たとえば、CVD(Chemical Vapor Deposition:化学気相成長)法により、表面保護用熱酸化膜上にSiNおよびSiO2からなるハードマスクを形成する(ステップS3)。
次に、外周トレンチ13の内壁面(底面および側面を含む)の全域に、熱酸化によってSiO2からなる絶縁膜14を形成する(ステップS6)。なお、この絶縁膜14は、SiO2とPSG(Phosphorus Silicon Glass)とを組み合わせたものであってもよい。
次に、エピタキシャル層4上に、SiO2からなるフィールド絶縁膜5を形成する(ステップS9)。次に、フォトリソグラフィによって作成された図示しないレジストパターンをマスクとしてフィールド絶縁膜5および表面保護用熱酸化膜をエッチングすることにより、エピタキシャル層4の中央部(活性領域)および外周トレンチ13内の導体15の一部を露出させる開口6を形成する(ステップS10)。
次に、たとえば、スパッタ法により、ショッキーメタル9の上にAlを堆積し、このAl層をフォトリソグラフィによってパターニングすることによって、電極メタル10を形成する(ステップS12)。
図4Aは、第1実施形態の構造を有しかつエピタキシャル層厚が異なる3種類のサンプルに対する、逆方向バイアス時の電圧−電流特性(VR−IR特性)を示すグラフである。図4Bは、比較例の構造を有しかつエピタキシャル層厚が異なる3種類のサンプルに対する、逆方向バイアス時の電圧−電流特性(VR−IR特性)を示すグラフである。図4Aには、エピタキシャル層4の厚さ(以下、「エピタキシャル層厚(Epi厚)」という場合がある。)が2.4μm、3.1μmおよび3.8μmの3つのサンプルに対するVR−IR特性が示されている。図4Bには、エピタキシャル層厚(Epi厚)が3.2μm、3.5μmおよび3.8μmの3つのサンプルに対するVR−IR特性が示されている。図4Aから、第1実施形態においては、エピタキシャル層厚を小さくしてもリーク電流には差がでないことがわかる。
図7は、この発明の第2実施形態に係るショットキーバリアダイオードを示す図解的な平面図である。図8は、図7のVIII-VIII線に沿う断面図である。図7および図8において、前述の図1および図2に示された各部に対応する部分には同一参照符号を付して示す。
エピタキシャル層4の表面のうち、エピタキシャル層4の表面にショットキーメタル9がショットキー接触している領域が活性領域21であり、活性領域21を取り囲んでいる領域が外周領域22である。第2実施形態においても、第1実施形態と同様に、エピタキシャル層4の表層部の活性領域21と外周領域22との境界部分に、外周トレンチ13、絶縁層14および導体15からなるフィールドプレート構造が形成されている。
まず、n+型シリコン基板(n+型半導体ウエハ)2上に、n−型のシリコンからなるエピタキシャル層4を成長させる(ステップS1)。次に、エピタキシャル層4の表面にSiO2からなる表面保護用熱酸化膜を形成した後、表面保護用熱酸化膜のスクライブライン上の所定箇所にアライメントマークを形成する(ステップS2)。アライメントマークは、以下のフォトリソグラフィが使用される工程おいて、フォトマスクとウエハとの位置合わせを行うために使用される。次に、たとえば、CVD法により、表面保護用熱酸化膜上にSiNおよびSiO2からなるハードマスクを形成する(ステップS3)。
次に、外周トレンチ13の内壁面(底面および側面)の全域に、熱酸化によって酸化シリコン(SiO2)からなる絶縁膜14を形成する(ステップS6)。
次に、フォトグラフィによって内側トレンチ18のパターンに応じたマスクを作成する(ステップS21)。そして、このマスクを介してエピタキシャル層4をエッチングすることにより、内側トレンチ18を形成する(ステップS22)。
次に、たとえば、CVD法により、電極メタル10およびフィールド絶縁膜5の表面にSiN層を形成し、このSiN層をフォトリソグラフィによってパターニングすることにより、表面保護膜11を形成する(ステップS13)。最後に、n+型シリコン基板2の裏面に、カソード電極3を形成する(ステップS14)。これにより、図7および図8に示されるようなショットキーバリアダイオード1Aが得られる。
第3実施形態のショットキーバリアダイオード1Bでは、エピタキシャル層4の周縁部にフィールド絶縁膜が形成されていない点が、第1実施形態のショットキーバリアダイオード1と異なっている。
エピタキシャル層4の表面のうち、エピタキシャル層4の表面にショットキーメタル9がショットキー接触している領域が活性領域21であり、活性領域21を取り囲んでいる領域が外周領域22である。第3実施形態においても、第1実施形態と同様に、エピタキシャル層4の表層部の活性領域21と外周領域22との境界部分に、外周トレンチ13、絶縁層14および導体15からなるフィールドプレート構造が形成されている。
まず、n+型シリコン基板2上に、n−型のシリコンからなるエピタキシャル層4を成長させる(ステップS1)。次に、エピタキシャル層4の表面にSiO2からなる表面保護用熱酸化膜を形成する(ステップS2)。次に、たとえば、CVD法により、表面保護用熱酸化膜上にSiNおよびSiO2からなるハードマスクを形成する(ステップS3)。
次に、たとえば、CVD法により、外周トレンチ13を満たし、エピタキシャル層4の表面全体が覆われるまでポリシリコンを堆積させる(ステップS7)。次に、エッチバックにより、外周トレンチ13外のポリシリコンを除去する(ステップS8)。
次に、たとえば、CVD法により、電極メタル10およびエピタキシャル層4の表面にSiN層を形成し、このSiN層をフォトリソグラフィによってパターニングすることにより、表面保護膜11を形成する(ステップS13A)。最後に、n+型シリコン基板2の裏面に、カソード電極3を形成する(ステップS14)。これにより、図10および図11に示されるようなショットキーバリアダイオード1Bが得られる。
図13は、この発明の第4実施形態に係るショットキーバリアダイオードを示す平面図である。図14は、図13のXIV-XIV線に沿う断面図である。図13および図14において、前述の図1および図2に示された各部に対応する部分には同一参照符号を付して示す。
以下、第1実施形態と異なっている点についてより具体的に説明する。このショットキーバリアダイオード1Cでは、エピタキシャル層4の表層部には、エピタキシャル層4の表面の周縁部に、エピタキシャル層4の表面から掘り下げられた第1外周トレンチ13A、第2外周トレンチ13Bおよび第3外周トレンチ13Cが形成されている。各外周トレンチ13A,13B,13Cは、平面視で環状(この実施形態では、四角形の無端環状)であり、間隔を置いて配置されている。第1外周トレンチ13Aは、最も内側に配置されている。第3外周トレンチ13Cは、最も外側に配置されている。第2外周トレンチ13Bは、第1外周トレンチ13Aと第3外周トレンチ13Cとの間に配置されている。各外周トレンチ13A,13B,13Cの底面は、エピタキシャル層4の表面および半導体基板2の表面に沿った平坦面を含む。そのため、各外周トレンチ13A,13B,13Cの断面は、略矩形状である。
アノード電極7は、エピタキシャル層4の表面における第1外周トレンチ13Aによって囲まれた領域と、各外周トレンチ13A,13B,13Cの開口部に露出している絶縁層14および導体15と、隣接する外周トレンチの間領域に形成されたフィールド絶縁膜5と、第3外周トレンチ13Cの外周囲領域に形成されたフィールド絶縁膜5の内周縁部を覆うように形成されている。
エピタキシャル層4の表面のうち、エピタキシャル層4の表面にショットキーメタル9がショットキー接触している領域が活性領域21であり、活性領域21を取り囲んでいる領域が外周領域22である。第4実施形態においても、第1実施形態と同様に、エピタキシャル層4の表層部の活性領域21と外周領域22との境界部分に、第1〜第3の外周トレンチ13A,13B,13C、絶縁層14および導体15からなるフィールドプレート構造が形成されている。
図15は、この発明の第5実施形態に係るショットキーバリアダイオードを示す図解的な平面図である。図16は、図15のXVI- XVI線に沿う断面図である。図15および図16において、前述の図1および図2に示された各部に対応する部分には同一参照符号を付して示す。
アノード電極7は、フィールド絶縁膜5の開口6内を埋め尽くし、フィールド絶縁膜5における開口6の周縁部8を上から覆うように、当該開口6の外方へフランジ状に張り出している。アノード電極7は、エピタキシャル層4の表面にショットキー接触するショットキーメタル9と、このショットキーメタル9に積層された電極メタル10とからなる。ショットキーメタル9は、フィールド絶縁層5の開口6内の領域において、内側および外周トレンチ18,13外のエピタキシャル層4の表面に接合しているとともに、内側トレンチ18内のポリシリコン32および外周トレンチ13内の導体15に接続されている。電極メタル10においてショットキーメタル9に接する側とは反対側の表面は、エピタキシャル層4の表面(内側トレンチ18の内壁面を除く)に沿って平坦である。
図17は、この発明の第6実施形態に係るショットキーバリアダイオードを示す平面図である。図18は、図17のXVIII-XVIII線に沿う断面図である。図17および図18において、前述の図1および図2に示された各部に対応する部分には同一参照符号を付して示す。
第5実施形態と同様に、第1外周トレンチ13Aによって囲まれた領域において、エピタキシャル層4の表層部に複数の内側トレンチ18が形成され、これらの内側トレンチ18の内壁面(側面および底面)に酸化膜31が形成され、その酸化膜31に接するようにポリシリコン32が内側トレンチ18内に埋め込まれている。
エピタキシャル層4の表面のうち、エピタキシャル層4の表面にショットキーメタル9がショットキー接触している領域が活性領域21であり、活性領域21を取り囲んでいる領域が外周領域22である。第6実施形態においても、第1実施形態と同様に、エピタキシャル層4の表層部の活性領域21と外周領域22との境界部分に、第1〜第3の外周トレンチ13A,13B,13C、絶縁層14および導体15からなるフィールドプレート構造が形成されている。
以上、この発明の実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、前述の第1〜第6実施形態において、導体15は、ポリシリコンであるが、ショットキーメタル9として用いられる金属(たとえば、チタン(Ti)やモリブデン(Mo)やパラジウム(Pd)など)や、電極メタル10として用いられる金属(たとえば、アルミニウム(Al))であってもよい。
アノード電極7は、ショットキーメタル9と電極メタル10の2層構造であるが、1層構造または3層以上の構造であってもよい。ショットキーメタル9および電極メタル10の材料は、適宜適切な材料を選択して用いることができる。ショットキーメタル9および電極メタル10の厚さは、一例であり、適宜適切な値を選択して用いることができる。
また、前述のショットキーバリアダイオード1,1A,1B,1C,1D,1Eの各半導体部分の導電型を反転した構成が採用されてもよい。たとえば、ショットキーバリアダイオード1において、p型の部分がn型であり、n型の部分がp型であってもよい。
2 半導体基板
3 カソード電極
4 エピタキシャル層
5 フィールド絶縁膜
7 アノード電極
9 ショットキーメタル
10 電極メタル
11 表面保護膜
13,13A,13B,13C 外周トレンチ
14 絶縁層
15 導体
18 内側トレンチ
19 メサ部
21 活性領域
22 外周型領域
Claims (6)
- 第1導電型の半導体基板と、
前記半導体基板上に形成され、不純物濃度が前記半導体基板よりも低い第1導電型のエピタキシャル層と、
前記エピタキシャル層の表面に形成され、前記エピタキシャル層の中央部を露出させる開口を有するフィールド絶縁膜と、
前記フィールド絶縁膜の前記開口内において前記エピタキシャル層の表面にショットキー接触し、前記フィールド絶縁膜の前記開口の周縁部を覆うように、前記開口の外方に張り出した周縁部を有するショットキーメタルと、
前記エピタキシャル層の表面に前記ショットキーメタルがショットキー接触している活性領域とその外側の外周領域との境界部分に、前記エピタキシャル層の表面から掘り下げられることにより形成された外周トレンチと、
前記外周トレンチの内壁面の全域に形成された絶縁層と、
前記ショットキーメタルに接続され、前記絶縁層を介して前記外周トレンチの内壁面の全域に対向する導体とを含み、
平面視において、前記フィールド絶縁膜の前記開口の内周縁および前記ショットキーメタルの周縁部の外周縁は、前記外周トレンチの内周縁と外周縁との間に位置しており、
前記活性領域において、前記エピタキシャル層にその表面から掘り下げた複数の内側トレンチが形成されており、
前記ショットキーメタルが前記内側トレンチの内壁面を含む前記エピタキシャル層の表面に接するように形成されており、
前記外周トレンチの深さが、前記内側トレンチの深さよりも浅い、ショットキーバリアダイオード。 - 前記外周トレンチの内壁面が、前記外周トレンチの側面および底面を含む、請求項1に記載のショットキーバリアダイオード。
- 逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さ以下である、請求項1または2に記載のショットキーバリアダイオード。
- 逆方向電圧時に前記外周トレンチの直下に形成される空乏層の深さが、前記活性領域に形成される空乏層の深さとほぼ一致している、請求項1または2に記載のショットキーバリアダイオード。
- 前記外周トレンチの下側に前記エピタキシャル層の導電型とは異なる第2導電型の領域が形成されていない、請求項1〜4のいずれか一項に記載のショットキーバリアダイオード。
- 前記導体がポリシリコンである、請求項1〜5のいずれか一項に記載のショットキーバリアダイオード。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014023571A JP6296445B2 (ja) | 2014-02-10 | 2014-02-10 | ショットキーバリアダイオード |
US14/615,008 US9793418B2 (en) | 2014-02-10 | 2015-02-05 | Schottky barrier diode |
US15/711,655 US20180013015A1 (en) | 2014-02-10 | 2017-09-21 | Schottky barrier diode and a method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014023571A JP6296445B2 (ja) | 2014-02-10 | 2014-02-10 | ショットキーバリアダイオード |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015153769A JP2015153769A (ja) | 2015-08-24 |
JP6296445B2 true JP6296445B2 (ja) | 2018-03-20 |
Family
ID=53775698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014023571A Active JP6296445B2 (ja) | 2014-02-10 | 2014-02-10 | ショットキーバリアダイオード |
Country Status (2)
Country | Link |
---|---|
US (2) | US9793418B2 (ja) |
JP (1) | JP6296445B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6222771B2 (ja) * | 2013-11-22 | 2017-11-01 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
JP7433611B2 (ja) * | 2016-04-28 | 2024-02-20 | 株式会社タムラ製作所 | トレンチmos型ショットキーダイオード |
JP7147141B2 (ja) * | 2017-09-11 | 2022-10-05 | Tdk株式会社 | ショットキーバリアダイオード |
CN107946351B (zh) * | 2017-09-20 | 2023-09-12 | 重庆中科渝芯电子有限公司 | 一种肖特基接触超级势垒整流器及其制作方法 |
JP7045008B2 (ja) * | 2017-10-26 | 2022-03-31 | Tdk株式会社 | ショットキーバリアダイオード |
CN108336152A (zh) * | 2018-03-20 | 2018-07-27 | 重庆大学 | 具有浮动结的沟槽型碳化硅sbd器件及其制造方法 |
JP6626929B1 (ja) | 2018-06-29 | 2019-12-25 | 京セラ株式会社 | 半導体デバイス及び電気装置 |
JP2020141086A (ja) * | 2019-03-01 | 2020-09-03 | 京セラ株式会社 | 半導体装置及び半導体装置の製造方法 |
CN110047944A (zh) * | 2019-04-25 | 2019-07-23 | 江阴新顺微电子有限公司 | 一种低成本的tmbs器件结构及制造方法 |
JP7415537B2 (ja) * | 2019-12-18 | 2024-01-17 | Tdk株式会社 | ショットキーバリアダイオード |
JP7371484B2 (ja) * | 2019-12-18 | 2023-10-31 | Tdk株式会社 | ショットキーバリアダイオード |
CN113471301B (zh) * | 2020-03-31 | 2023-10-17 | 比亚迪半导体股份有限公司 | 一种沟槽肖特基二极管及其制备方法 |
CN113903813B (zh) * | 2021-09-30 | 2024-02-09 | 上海芯导电子科技股份有限公司 | 肖特基二极管及其制备方法、电子设备 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09283771A (ja) | 1996-04-12 | 1997-10-31 | Fuji Electric Co Ltd | ショットキーバリアダイオード |
US6396090B1 (en) * | 2000-09-22 | 2002-05-28 | Industrial Technology Research Institute | Trench MOS device and termination structure |
JP4375439B2 (ja) * | 2007-05-30 | 2009-12-02 | 株式会社デンソー | ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置 |
JP5541842B2 (ja) * | 2008-03-18 | 2014-07-09 | 新電元工業株式会社 | 炭化珪素ショットキダイオード |
JP5047133B2 (ja) * | 2008-11-19 | 2012-10-10 | 昭和電工株式会社 | 半導体装置の製造方法 |
JP5531620B2 (ja) * | 2010-01-05 | 2014-06-25 | 富士電機株式会社 | 半導体装置 |
US8853770B2 (en) | 2010-03-16 | 2014-10-07 | Vishay General Semiconductor Llc | Trench MOS device with improved termination structure for high voltage applications |
JP2012023199A (ja) * | 2010-07-14 | 2012-02-02 | Rohm Co Ltd | ショットキバリアダイオード |
JP5406171B2 (ja) * | 2010-12-08 | 2014-02-05 | ローム株式会社 | SiC半導体装置 |
JP5858934B2 (ja) * | 2011-02-02 | 2016-02-10 | ローム株式会社 | 半導体パワーデバイスおよびその製造方法 |
JP5928101B2 (ja) * | 2012-03-30 | 2016-06-01 | 富士電機株式会社 | SiC半導体デバイスの製造方法 |
-
2014
- 2014-02-10 JP JP2014023571A patent/JP6296445B2/ja active Active
-
2015
- 2015-02-05 US US14/615,008 patent/US9793418B2/en active Active
-
2017
- 2017-09-21 US US15/711,655 patent/US20180013015A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20150228809A1 (en) | 2015-08-13 |
JP2015153769A (ja) | 2015-08-24 |
US20180013015A1 (en) | 2018-01-11 |
US9793418B2 (en) | 2017-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6296445B2 (ja) | ショットキーバリアダイオード | |
US10559658B2 (en) | Schottky barrier diode | |
JP6164636B2 (ja) | 半導体装置 | |
US7816733B2 (en) | SiC semiconductor having junction barrier schottky device | |
JP6411258B2 (ja) | 半導体装置 | |
TW201011822A (en) | Semiconductor device and method of producing the same | |
JP6164604B2 (ja) | 半導体装置 | |
JP2010109221A (ja) | 半導体装置 | |
JP2020136472A (ja) | 半導体装置 | |
JP6418538B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2009267032A (ja) | 半導体装置とその製造方法 | |
WO2020235676A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
CN112466946A (zh) | 半导体装置及其制造方法 | |
US20140312452A1 (en) | Semiconductor device and termination region structure thereof | |
JP6484304B2 (ja) | ショットキバリアダイオード | |
CN109417089A (zh) | 碳化硅半导体装置及其制造方法 | |
JP7159949B2 (ja) | 半導体装置 | |
JP2020167178A (ja) | 半導体装置 | |
JP6554614B1 (ja) | ワイドギャップ半導体装置 | |
JP6555284B2 (ja) | 半導体装置 | |
JP2004221218A (ja) | ショットキーダイオード付きトランジスタ | |
WO2023181801A1 (ja) | 半導体装置およびその製造方法 | |
JP2009088019A (ja) | ショットキーバリアダイオード | |
JP2022130747A (ja) | 半導体装置 | |
JP2020141086A (ja) | 半導体装置及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6296445 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |