JP5987819B2

JP5987819B2 - 電源装置

Info

Publication number: JP5987819B2
Application number: JP2013267041A
Authority: JP
Inventors: 六都也本島; 森永　剛; 剛森永
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2013-12-25
Filing date: 2013-12-25
Publication date: 2016-09-07
Anticipated expiration: 2033-12-25
Also published as: US20150180326A1; US9601987B2; JP2015125450A; DE102014226960A1

Description

本発明は、出力端子に接続された容量または負荷電流の異常判定機能を備えた電源装置に関する。

一般に、電源装置の出力端子間には、出力電圧を平滑するコンデンサと、電子制御装置などの負荷が接続されている。コンデンサが出力端子から外れ、或いはコンデンサの容量値が規定値に対して不足すると、出力電圧のリプル分が増大して電子制御装置の動作に支障が生じる。また、負荷である電子制御装置に故障が生じると、その消費電流（負荷電流）が規定の範囲を超えて増大する虞がある。

特許文献１には、バッテリ電圧を昇圧してコンデンサを充電する昇圧電源回路と、制御用の定電圧を生成する定電圧電源回路と、昇圧電源回路の出力端子から定電圧電源回路の入力端子に至る通電経路に直列に設けられたスイッチ回路と電流検出抵抗とを備えた電源装置が示されている。マイコンは、スイッチ回路をオン駆動した後、昇圧電源回路の動作を停止し、スイッチ回路と電流検出抵抗との接続点の電圧変化に基づいてコンデンサの容量値を算出する。

特開平１１−９９９０４号公報

コンデンサが電源回路の出力端子から外れている場合、或いはコンデンサの容量値が極端に不足している場合に、電源回路内のスイッチング素子の動作を停止すると、出力電圧が急峻に０Ｖまで低下してラッチアップを引き起こす虞がある。また、出力電圧が急峻に０Ｖまで低下すると、監視回路例えばパワーオンリセット回路の出力動作が間に合わず、電圧低下信号が出力されないまま負荷への電源供給が停止する事態も起こり得る。この場合、負荷においてレジスタ値やデータ値を退避することができない。

本発明は上記事情に鑑みてなされたもので、その目的は、負荷の正常な動作を妨げることなく、出力端子に接続された容量または負荷電流の異常を判定可能な電源装置を提供することにある。

請求項１に記載した電源装置は、入力電源が接続される入力端子から負荷が接続される出力端子に至る向きに電力を伝送し、その伝送する電力を調整可能な電力伝送回路を備えている。検出回路は出力端子の出力電圧を所定の検出比で検出し、基準電圧生成回路は基準電圧を生成する。制御回路は、検出回路により検出された電圧が基準電圧と一致するように電力伝送回路が伝送する電力を制御し、出力電圧を定電圧に維持する。

出力端子に接続された容量または負荷電流の異常を判定するため、電源装置は、監視回路、変更回路および判定回路を備えている。監視回路は、出力電圧が所定のしきい値電圧よりも低下した場合に電圧低下信号を出力する。変更回路は、出力電圧がしきい値電圧よりも高い目標電圧としきい値電圧よりも低い中間電圧との間で遷移可能となるように、検出比および基準電圧の少なくとも一方を変更する。中間電圧は、しきい値電圧と０Ｖとの中間の電圧である。

ここで、出力端子に接続されている規定の容量をＣＬ、規定の負荷電流をＩＬ、目標電圧としきい値電圧との差電圧をΔＶ、１より小さい正の係数をＫとする。判定回路は、出力電圧が目標電圧に一致している時にＫ・（ＣＬ・ΔＶ／ＩＬ）の時間幅だけ出力電圧が目標電圧から中間電圧に遷移するように変更回路に対し変更指令を与える。これにより、電力伝送回路は、入力端子から出力端子への電力の伝送を一時的に制限し、出力電圧は目標電圧から中間電圧に向かって低下する。

上記時間幅は、出力端子に規定の容量ＣＬが接続され、規定の負荷電流ＩＬが流れているときに、出力電圧が目標電圧からしきい値電圧まで低下するのに要する時間のＫ倍の値を持つ。Ｋ（Ｋ＜１）はマージンである。容量が規定値以上で且つ負荷電流が規定値以下の場合には、出力電圧はしきい値電圧まで低下する前に目標電圧に向かって上昇し始める。これに対し、容量が規定値未満の場合または負荷電流が規定値より大きい場合には、出力電圧はしきい値電圧を超えて低下してから目標電圧に向かって上昇し始める。そこで、判定回路は、上記変更指令を与えたことに応じて監視回路が電圧低下信号を出力した場合に、出力端子に接続された容量または負荷電流の異常であると判定する。

本構成によれば、異常判定をする際の出力電圧が中間電圧よりも低下しない。このため、ラッチアップを引き起こすことがない。また、監視回路は確実に電圧低下信号を出力することができる。すなわち、負荷の正常な動作を妨げることなく、出力端子に接続された容量または負荷電流の異常を判定できる。

請求項２に記載した電源装置は、定電圧制御のため、請求項１記載の電源装置と同じ電力伝送回路、検出回路、基準電圧生成回路および制御回路を備えている。さらに、出力端子に接続された容量または負荷電流の異常を判定するため、電源装置は、監視回路、変更回路、測定回路および判定回路を備えている。監視回路と変更回路は、請求項１記載のものと同じである。測定回路は、変更回路に対し変更指令を与えた時から監視回路が電圧低下信号を出力するまでの時間を測定する。

ここで、出力端子に接続されている規定の容量をＣＬ、規定の負荷電流をＩＬ、目標電圧としきい値電圧との差電圧をΔＶ、１より小さい正の係数をＫとする。判定回路は、出力電圧が目標電圧に一致している時に出力電圧が目標電圧から中間電圧に遷移するように変更回路に対し変更指令を与える。このとき、電力伝送回路は、入力端子から出力端子への電力の伝送を一時的に制限し、出力電圧は目標電圧から中間電圧に向かって低下する。

出力端子に規定の容量ＣＬが接続され、規定の負荷電流ＩＬが流れているときに、出力電圧が目標電圧からしきい値電圧まで低下するのに要する時間はＣＬ・ΔＶ／ＩＬ（規定時間）である。容量が規定値以上で且つ負荷電流が規定値以下の場合には、上記低下に要する時間は規定時間以上となる。これに対し、容量が規定値未満の場合または負荷電流が規定値より大きい場合には、上記低下に要する時間は規定時間よりも短くなる。そこで、判定回路は、上記変更指令を与えたことに応じて測定回路により測定された時間がＫ×規定時間よりも短い場合に、出力端子に接続された容量または負荷電流の異常であると判定する。Ｋ（Ｋ＜１）はマージンである。

第１の実施形態を示す電源回路の構成図（ａ）異常時と（ｂ）正常時の波形図第２の実施形態を示す図１相当図図２相当図第３の実施形態を示す図１相当図図２相当図第４の実施形態を示す図１相当図第５の実施形態を示す図１相当図第６の実施形態を示す図１相当図

各実施形態において実質的に同一部分には同一符号を付して説明を省略する。
（第１の実施形態）
第１の実施形態について図１および図２を参照しながら説明する。電源回路１は、増幅回路や信号処理回路などのアナログ回路およびデジタル回路（以下、負荷２と称す）が形成されたＩＣ内において、負荷２の電源部として形成されている。電源回路１は、入力ノード３、４に接続された入力電源から電圧ＶDD（例えば５Ｖ）を入力し、出力ノード５、６から負荷２に対し一定の電圧Ｖout（例えば３．３Ｖ）を出力する。出力ノード５、６間には、出力電圧Ｖoutを平滑するコンデンサ７が接続されている。負荷２は、図１に示すように負荷電流を流す定電流源により等価的に表すことができる。

電源回路１は、Ｐチャネル型のＭＯＳトランジスタ８、出力電圧Ｖoutを分圧して検出電圧Ｖdetを出力する電圧検出回路９、基準電圧Ｖrefを生成する基準電圧源１０およびオペアンプ１１を備えたシリーズレギュレータである。ＭＯＳトランジスタ８は、入力ノード３から出力ノード５に至る向きに電力を伝送し、その伝送する電力をゲート電圧に応じて調整可能な電力伝送回路である。電圧検出回路９は、抵抗９ａ、９ｂ、９ｃの直列回路により構成されている。基準電圧源１０は基準電圧生成回路に相当する。オペアンプ１１は、検出電圧Ｖdetが基準電圧Ｖrefに一致するようにＭＯＳトランジスタ８のゲート電圧を制御する。

電源回路１は、コンデンサ７の容量または負荷電流の異常の有無を判定するため、電圧検出回路９の分圧比を変更する変更回路１２、出力電圧Ｖoutの低下を監視する監視回路１３、および判定回路１４を備えている。変更回路１２は、出力電圧Ｖoutがしきい値電圧Ｖthよりも高い目標電圧Ｖ１としきい値電圧Ｖthよりも低い中間電圧Ｖ２との間で遷移可能となるように、電圧検出回路９の分圧比（検出比に相当）を変更する。中間電圧Ｖ２は０Ｖよりも高い電圧である。

具体的には、変更回路１２は、抵抗９ｂ、９ｃの接続ノードとオペアンプ１１の非反転入力端子との間に接続されたスイッチ１２ａと、抵抗９ａ、９ｂの接続ノードとオペアンプ１１の非反転入力端子との間に接続されたスイッチ１２ｂとから構成されている。スイッチ１２ａ、１２ｂは相補的にオンオフ動作する。判定回路１４から出力される切替信号φＤがＨレベルのときにスイッチ１２ａがオン、スイッチ１２ｂがオフとなり、切替信号φＤがＬレベルのときにスイッチ１２ａがオフ、スイッチ１２ｂがオンとなる。

監視回路１３は、出力電圧Ｖoutがしきい値電圧Ｖth以上の時にＬレベルの電圧低下信号ＰＯＲを出力し、出力電圧Ｖoutがしきい値電圧Ｖthよりも低下している時にＨレベルの電圧低下信号ＰＯＲを出力する。本発明で言う電圧低下信号は、Ｈレベルの電圧低下信号ＰＯＲに相当する。監視回路１３は、例えばパワーオンリセット回路として構成されている。判定回路１４は、入力電源からＩＣに電圧ＶDDが印加された時、電子制御装置（図示せず）からセルフチェックの指令を受けた時などに、容量または負荷電流の異常の判定処理を実行する。

次に、図２も参照しながら本実施形態の作用を説明する。コンデンサ７が正常に形成されていれば、その容量は既知である規定値ＣＬに等しくなる。また、負荷２が正常に形成されており且つ正常に動作していれば、電源回路１が負荷２に供給する負荷電流は既知である規定値ＩＬに等しくなる。これらの規定値ＣＬ、ＩＬは代表値である。実際の容量と負荷電流は、回路定数のばらつきや回路の動作状態などに応じて、規定値ＣＬ、ＩＬを含む規定範囲内の値となる。

判定回路１４は、セルフチェックを実行しないときに切替信号φＤをＨレベルに維持する。このとき、スイッチ１２ａがオン、スイッチ１２ｂがオフとなる。オペアンプ１１は、出力電圧Ｖoutがしきい値電圧Ｖthよりも高い目標電圧Ｖ１に一致するようにゲート電圧を制御する。

判定回路１４は、出力電圧Ｖoutが目標電圧Ｖ１に整定している時にセルフチェックを開始する。判定回路１４は、図２に示すように切替信号φＤをＨレベルからΔＴの時間幅だけＬレベルに変更する。この変更指令により、スイッチ１２ａがオフ、スイッチ１２ｂがオンとなる。オペアンプ１１は、出力電圧Ｖoutが中間電圧Ｖ２よりも高い間ＭＯＳトランジスタ８をオフ状態に制御する。

これにより、出力電圧Ｖoutは、しきい値電圧Ｖthよりも低い中間電圧Ｖ２に向かって低下する。出力電圧Ｖoutが中間電圧Ｖ２付近にまで低下すると、オペアンプ１１は、出力電圧Ｖoutが中間電圧Ｖ２に一致するようにゲート電圧を制御する。時間ΔＴが経過して判定回路１４が切替信号φＤをＨレベルに戻すと、オペアンプ１１は、出力電圧Ｖoutが目標電圧Ｖ１に一致するようにゲート電圧を制御する。

図２（ａ）は、出力ノード５、６間にコンデンサ７が接続されていない場合、コンデンサ７の容量が規定値ＣＬに対し極端に小さい場合、負荷電流が規定値ＩＬに比べ極端に大きい場合などの異常状態での波形を表している。図２（ｂ）は、コンデンサ７の容量と負荷電流が規定範囲内にある正常状態での波形を表している。

容量または負荷電流に上記異常がある場合には、出力電圧Ｖoutは時間幅ΔＴの間にしきい値電圧Ｖthを超えて低下し、監視回路１３はＨレベルの電圧低下信号ＰＯＲを出力する。一方、容量および負荷電流が正常である場合には、出力電圧Ｖoutは時間幅ΔＴの間にしきい値電圧Ｖthまで低下しないので、監視回路１３は電圧低下信号ＰＯＲをＬレベルのまま維持する。従って、判定回路１４は、時間幅ΔＴ内における電圧低下信号ＰＯＲに基づいて異常の有無を判定できる。

時間幅ΔＴは、上記判定動作に適した値に設定されている。切替信号φＤがＨレベルからＬレベルに変更されるとＭＯＳトランジスタ８がオフするので、出力電圧Ｖoutはコンデンサ７の容量と負荷電流とから定まる割合で低下する。コンデンサ７の容量が規定値ＣＬに等しく、負荷電流が規定値ＩＬに等しい場合、目標電圧Ｖ１としきい値電圧Ｖthとの差電圧をΔＶとすれば、出力電圧Ｖoutが目標電圧Ｖ１からしきい値電圧Ｖthまで低下するのに要する時間はＣＬ・ΔＶ／ＩＬとなる。

上述したように容量と負荷電流は規定範囲内においてばらつくので、正常な状態を異常な状態として誤判定することがないように、上記低下に要する時間に１より小さい正の係数Ｋを乗算する。その結果、判定動作のために適した時間幅ΔＴは、Ｋ・（ＣＬ・ΔＶ／ＩＬ）となる。係数Ｋはマージンに相当するものなので、実際のばらつきの程度などに応じて適宜決定すればよい。

以上説明した本実施形態によれば、判定回路１４がコンデンサ７の容量および負荷電流の異常判定を行う場合、出力電圧Ｖoutが中間電圧Ｖ２を超えて低下することがない。このため、出力電圧Ｖoutが急峻に低下するときでも、ＩＣに形成されたＭＯＳトランジスタがラッチアップを起こすことを防止できる。

また、監視回路１３の最低動作電圧を中間電圧Ｖ２以下の電圧に設定すれば、出力電圧Ｖoutが急峻に低下するときでも、監視回路１３は出力電圧Ｖoutに応じた正確な電圧低下信号ＰＯＲを出力できる。従って、判定回路１４は、容量および負荷電流の異常判定を確実に行うことができる。また、容量および負荷電流に異常がある場合、判定動作の結果Ｈレベルになる電圧低下信号ＰＯＲを用いて、レジスタ値やデータ値の退避を確実に行うことができる。

（第２の実施形態）
第２の実施形態について図３および図４を参照しながら説明する。図３に示す電源回路２１は、図１に示した電源回路１が備える分圧比の変更回路１２に替えて、基準電圧の変更回路２２を備えている。電圧検出回路２３は抵抗２３ａと２３ｂの直列回路から構成されており、抵抗２３ａと２３ｂの接続ノードがオペアンプ１１の非反転入力端子に直接接続されている。基準電圧生成回路２４は、基準電圧源１０と、その基準電圧を分圧して新たな基準電圧Ｖrefを生成する抵抗２４ａ、２４ｂ、２４ｃから構成されている。

変更回路２２は、抵抗２４ａ、２４ｂの接続ノードとオペアンプ１１の反転入力端子との間に接続されたスイッチ２２ａと、抵抗２４ｂ、２４ｃの接続ノードとオペアンプ１１の反転入力端子との間に接続されたスイッチ２２ｂとから構成されている。スイッチ２２ａ、２２ｂは相補的にオンオフ動作する。判定回路１４から出力される切替信号φＤがＨレベルのときにスイッチ２２ａがオン、スイッチ２２ｂがオフとなり、切替信号φＤがＬレベルのときにスイッチ２２ａがオフ、スイッチ２２ｂがオンとなる。

図４（ａ）、（ｂ）は、それぞれ図２（ａ）、（ｂ）に相当する波形図である。判定回路１４は、セルフチェックを実行しないときに切替信号φＤをＨレベルに維持する。この場合、オペアンプ１１は、出力電圧Ｖoutが目標電圧Ｖ１に一致するようにゲート電圧を制御する。判定回路１４が切替信号φＤをＨレベルからΔＴの時間幅だけＬレベルに変更すると、オペアンプ１１は、出力電圧Ｖoutが中間電圧Ｖ２に一致するようにゲート電圧を制御する。本実施形態によっても、容量および負荷電流の異常判定について第１の実施形態と同じ作用および同じ効果が得られる。

（第３の実施形態）
第３の実施形態について図５および図６を参照しながら説明する。図３に示す電源回路３１は、図１に示した電源回路１に対し測定回路３２を追加し、判定回路１４を判定回路３３に置き替えた構成を備えている。測定回路３２は、判定回路３３が切替信号φＤをＨレベルからＬレベルに変更した時点（変更指令を与えた時点）から電圧低下信号ＰＯＲがＨレベルに変化するまでの時間を測定する。

判定回路３３は、出力電圧Ｖoutが目標電圧Ｖ１に整定している時にセルフチェックを開始する。判定回路３３は、図６に示すように切替信号φＤをＨレベルからＬレベルに変更する。これにより、ＭＯＳトランジスタ８がオフ状態に制御され、出力電圧Ｖoutは中間電圧Ｖ２に向かって低下する。図６（ａ）、（ｂ）は、それぞれ図２（ａ）、（ｂ）に相当する波形図である。

第１の実施形態で説明したように、コンデンサ７の容量が規定値ＣＬに等しく、負荷電流が規定値ＩＬに等しい正常状態では、出力電圧Ｖoutが目標電圧Ｖ１からしきい値電圧Ｖthまで低下するのにＣＬ・ΔＶ／ＩＬの時間を要する。これに対し、出力ノード５、６間にコンデンサ７が接続されていない場合、コンデンサ７の容量が規定値ＣＬに対し極端に小さい場合、負荷電流が規定値ＩＬに比べ極端に大きい場合などの異常状態では、上記低下に要する時間はＣＬ・ΔＶ／ＩＬよりも短くなる。

そこで、判定回路３３は、測定回路３２により測定された時間がΔＴ＝Ｋ・（ＣＬ・ΔＶ／ＩＬ）よりも短い場合に異常状態であると判定する。容量と負荷電流は規定範囲内においてばらつくので、正常な状態を異常な状態として誤判定することがないように、上記低下時間に１より小さい正の係数Ｋを乗算している。

本実施形態によっても、判定動作時の出力電圧Ｖoutが中間電圧Ｖ２を超えて低下しないので、第１の実施形態と同様にラッチアップの防止効果と、監視回路１３の動作保証効果が得られる。

（第４、第５、第６の実施形態）
図７、図８、図９は、それぞれ第４、第５、第６の実施形態の電源回路４１、５１、６１を示している。電源回路４１は、Ｐチャネル型のＭＯＳトランジスタ８をＮチャネル型のＭＯＳトランジスタ４２に置き替えたものである。電源回路５１は、ＭＯＳトランジスタ８をＰＮＰ形のバイポーラトランジスタ５２に置き替えたものである。電源回路６１は、ＭＯＳトランジスタ８をＮＰＮ形のバイポーラトランジスタ６２に置き替えたものである。何れの構成であっても、第１の実施形態と同じ作用および同じ効果が得られる。

（その他の実施形態）
以上、本発明の好適な実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、発明の要旨を逸脱しない範囲内で種々の変形、拡張を行うことができる。

第３から第６の各実施形態についても、電圧検出回路９と変更回路１２に替えて基準電圧生成回路２４と変更回路２２を備えてもよい。
各実施形態および各変形例において、図１に示す電圧検出回路９と変更回路１２および図３に示す基準電圧生成回路２４と変更回路２２を備え、変更回路１２、２２の両者に対し変更指令を与えてもよい。

シリーズレギュレータの回路構成に限られず、チョッパ回路などにも適用できる。

図面中、１、２１、３１、４１、５１、６１は電源回路（電源装置）、２は負荷、３、４は入力ノード（入力端子）、５、６は出力ノード（出力端子）、８、４２はＭＯＳトランジスタ（電力伝送回路）、９、２３は電圧検出回路（検出回路）、１０は基準電圧源（基準電圧生成回路）、１１はオペアンプ（制御回路）、１２、２２は変更回路、１３は監視回路、１４、３３は判定回路、２４は基準電圧生成回路、３２は測定回路、５２、６２はバイポーラトランジスタ（電力伝送回路）である。

Claims

入力電源が接続される入力端子（３，４）と、
負荷（２）が接続される出力端子（５，６）と、
前記入力端子から前記出力端子に至る向きに電力を伝送し、その伝送する電力を調整可能な電力伝送回路（８）と、
前記出力端子の出力電圧を所定の検出比で検出する検出回路（９，２３）と、
基準電圧を生成する基準電圧生成回路（１０，２４）と、
前記検出回路により検出された電圧が前記基準電圧と一致するように前記電力伝送回路が伝送する電力を制御する制御回路（１１）と、
前記出力電圧が所定のしきい値電圧よりも低下した場合に電圧低下信号を出力する監視回路（１３）と、
前記出力電圧が前記しきい値電圧よりも高い目標電圧と前記しきい値電圧よりも低い中間電圧との間で遷移可能となるように、前記検出比および前記基準電圧の少なくとも一方を変更する変更回路（１２，２２）と、
前記出力端子に接続されている規定の容量をＣＬ、規定の負荷電流をＩＬ、前記目標電圧と前記しきい値電圧との差電圧をΔＶ、１より小さい正の係数をＫとしたとき、前記出力電圧が前記目標電圧に一致している時にＫ・（ＣＬ・ΔＶ／ＩＬ）の時間幅だけ前記出力電圧が前記目標電圧から前記中間電圧に遷移するように前記変更回路に対し変更指令を与え、それに応じて前記監視回路が前記電圧低下信号を出力した場合に、前記出力端子に接続された容量または負荷電流の異常であると判定する判定回路（１４）とを備えていることを特徴とする電源装置。
入力電源が接続される入力端子（３，４）と、
負荷が接続される出力端子（５，６）と、
前記入力端子から前記出力端子に至る向きに電力を伝送し、その伝送する電力を調整可能な電力伝送回路（８）と、
前記出力端子の出力電圧を所定の検出比で検出する検出回路（９，２３）と、
基準電圧を生成する基準電圧生成回路（１０，２４）と、
前記検出回路により検出された電圧が前記基準電圧と一致するように前記電力伝送回路が伝送する電力を制御する制御回路（１１）と、
前記出力電圧が所定のしきい値電圧よりも低下した場合、電圧低下信号を出力する監視回路（１３）と、
前記出力電圧が前記しきい値電圧よりも高い目標電圧と前記しきい値電圧よりも低い中間電圧との間で遷移可能となるように、前記検出比および前記基準電圧の少なくとも一方を変更する変更回路（１２，２２）と、
前記変更回路に対し変更指令を与えた時から前記監視回路が前記電圧低下信号を出力するまでの時間を測定する測定回路（３２）と、
前記出力端子に接続されている規定の容量をＣＬ、規定の負荷電流をＩＬ、前記目標電圧と前記しきい値電圧との差電圧をΔＶ、１より小さい正の係数をＫとしたとき、前記出力電圧が前記目標電圧に一致している時に前記出力電圧が前記目標電圧から前記中間電圧に遷移するように前記変更回路に対し変更指令を与え、それに応じて前記測定回路により測定された時間がＫ・（ＣＬ・ΔＶ／ＩＬ）よりも短い場合に、前記出力端子に接続された容量または負荷電流の異常であると判定する判定回路（３３）とを備えていることを特徴とする電源装置。