JP4619866B2

JP4619866B2 - 定電圧電源回路及び定電圧電源回路の動作制御方法

Info

Publication number: JP4619866B2
Application number: JP2005159764A
Authority: JP
Inventors: 俊誠田中
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2005-05-31
Filing date: 2005-05-31
Publication date: 2011-01-26
Anticipated expiration: 2025-05-31
Also published as: US7782034B2; KR100797874B1; CN1874104A; KR20060125565A; US20060267567A1; US20080272754A1; JP2006338156A; CN100456597C; US7408331B2

Description

本発明は、半導体集積回路に集積されて安定化された電源を必要とする電子機器に使用される複数の定電圧回路からなる定電圧電源回路及び定電圧電源回路の動作制御方法に関し、特に、システムの動作状況に応じて使用する定電圧回路を切り換えることで消費電流を抑える必要のある各種電子機器に応用することができる定電圧電源回路及び定電圧電源回路の動作制御方法に関する。

図１１は、複数の定電圧回路を状況に応じて切り換える構成の定電圧電源回路の従来例を示した回路図である。
図１１の定電圧電源回路１００では、入力端子ＩＮと出力端子ＯＵＴを共有する２つの定電圧回路１０１及び１０２を備えている。定電圧回路１０１は、ＰＭＯＳトランジスタからなる出力トランジスタ１１１、抵抗１１２，１１３、基準電圧発生回路１１４、誤差増幅回路１１５及びスイッチ１１６，１１７で構成され、定電圧回路１０２は、ＰＭＯＳトランジスタからなる出力トランジスタ１２１、抵抗１２２，１２３、基準電圧発生回路１２４、誤差増幅回路１２５及びスイッチ１２６，１２７で構成されている。定電圧回路１０１及び１０２は同じ回路構成であり、それぞれシリーズレギュレータをなしている。

スイッチ１１６及び１１７は、外部からの制御信号ＳＣａによってスイッチングが制御され、スイッチ１２６及び１２７は、外部からの制御信号ＳＣｂによってスイッチングが制御される。定電圧回路１０１の動作を停止させるように制御信号ＳＣａが入力されると、スイッチ１１６及び１１７はオフして遮断状態になり、基準電圧発生回路１１４及び誤差増幅回路１１５は動作を停止し、抵抗１１２及び１１３への電流供給が停止する。同様に、定電圧回路１０２の動作を停止させるように制御信号ＳＣｂが入力されると、スイッチ１２６及び１２７はオフして遮断状態になり、基準電圧発生回路１２４及び誤差増幅回路１２５は動作を停止し、抵抗１２２及び１２３への電流供給が停止する。

なお、電源切り換え時の出力電圧のオーバーシュート及びアンダーシュートを十分に抑制しながら、定常的な動作状態では電源の選択によらず一定の出力電圧を供給可能な電源切換回路があった（例えば、特許文献１参照。）。
特開２００４−１８０４７２号公報

しかし、図１１のように定電圧回路１０１及び１０２が出力端子ＯＵＴを共有している場合、２つの定電圧回路１０１，１０２を切り換える際に、出力電圧Ｖｏｕｔにオーバーシュートが発生する可能性があった。例えば、図１２で示すように、定電圧回路１０１が動作している状態から、定電圧回路１０１に代わって定電圧回路１０２が動作する状態に切り換わる場合、制御信号ＳＣａによってスイッチ１１６及び１１７がそれぞれオフして遮断状態になり、制御信号ＳＣｂによってスイッチ１２６及び１２７がそれぞれオンして導通状態になる。スイッチ１２６及び１２７がそれぞれオフしているときは、抵抗１２２と抵抗１２３で分圧された電圧ＶＦＢｂと基準電圧Ｖｒｂはそれぞれ接地電圧ＧＮＤになっているが、スイッチ１２６及び１２７がそれぞれオンした瞬間、基準電圧Ｖｒｂが所定の電圧まで上昇する。

このとき、基準電圧発生回路１２４が所定の基準電圧Ｖｒｂを出力するまでの時間と、分圧電圧ＶＦＢｂが基準電圧Ｖｒｂになるまでの時間との差によってオーバーシュート電圧が生じていた。すなわち、誤差増幅回路１２５に入力される分圧電圧ＶＦＢｂは抵抗を用いて生成しており、誤差増幅回路１２５は、分圧電圧ＶＦＢｂが基準電圧Ｖｒｂになるまで出力トランジスタ１２１を飽和状態で動作するようにオンさせる。このとき、出力電圧Ｖｏｕｔは、先に動作していた定電圧回路１０１によって所定の電圧まで立ち上げられているためオーバーシュートが発生する。

バッテリで駆動する電子機器では、バッテリの使用時間を延ばすために回路の消費電流を小さくする必要があった。そこで、動作状況に応じて、動作させる定電圧回路の切り換えを行うことで消費電流を削減するようにしていた。例えば、負荷が大きい場合は消費電流の大きい定電圧回路を使い、負荷の小さい又はスタンバイ等の状態では消費電流の小さい定電圧回路を使用することで、消費電流を抑えることができる。しかし、定電圧回路を切り換えるときに前記のようなオーバーシュートが発生すると、接続された負荷が予期せぬ動作を引き起こす可能性があった。

本発明は、上記のような問題を解決するためになされたものであり、動作させる定電圧回路を切り換えるときに起こりうる出力電圧のオーバーシュートの発生を防止することができ、一定の出力電圧を供給することができる定電圧電源回路及び定電圧電源回路の動作制御方法を得ることを目的とする。

この発明に係る定電圧電源回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有する第２の定電圧回路と、
を備え、
前記第１の出力電圧制御部は、
前記第１の制御信号を所定の第１の遅延時間遅延させて出力する第１の遅延回路と、
前記第１の基準電圧を生成して出力する第１の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第１の比例電圧を生成し出力する第１の分圧回路と、
該第１の比例電圧が前記第１の基準電圧になるように前記第１の出力トランジスタの動作制御を行う、前記第１の制御信号に応じて動作を開始又は停止する第１の誤差増幅回路と、
前記第１の遅延回路からの出力信号に応じてスイッチングし、前記第１の基準電圧発生回路への電源供給を制御する第１の電源供給スイッチと、
前記第１の制御信号に応じてスイッチングし、前記第１の分圧回路への前記出力端子の電圧の供給制御を行う第１の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、対応する前記基準電圧の立ち上がりを、対応する前記比例電圧の立ち上がりよりも遅くなるように遅延させるものである。

具体的には、前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の制御信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の遅延回路からの出力信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備えるようにした。

また、この発明に係る定電圧電源回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第１の定電圧回路よりも速い第２の定電圧回路と、
を備え、
前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の制御信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の遅延回路からの出力信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、前記第２の出力電圧制御部は、動作を開始する場合、前記第２の基準電圧の立ち上がりを前記第２の比例電圧の立ち上がりよりも遅くなるように遅延させるものである。

また、この発明に係る定電圧電源回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有する第２の定電圧回路と、
を備え、
前記第１の出力電圧制御部は、
前記第１の制御信号を所定の第１の遅延時間遅延させて出力する第１の遅延回路と、
前記第１の基準電圧を生成して出力する第１の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第１の比例電圧を生成し出力する第１の分圧回路と、
該第１の比例電圧が前記第１の基準電圧になるように前記第１の出力トランジスタの動作制御を行う、前記第１の遅延回路からの出力信号に応じて動作を開始又は停止する第１の誤差増幅回路と、
前記第１の制御信号に応じてスイッチングし、前記第１の基準電圧発生回路への電源供給を制御する第１の電源供給スイッチと、
前記第１の制御信号に応じてスイッチングし、前記第１の分圧回路への前記出力端子の電圧の供給制御を行う第１の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、動作開始から所定の時間、対応する前記出力トランジスタをオフさせて遮断状態にするものである。

具体的には、前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の遅延回路からの出力信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の制御信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備えるようにした。

また、この発明に係る定電圧電源回路は、入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第１の定電圧回路よりも速い第２の定電圧回路と、
を備え、
前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の遅延回路からの出力信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の制御信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、前記第２の出力電圧制御部は、動作を開始する場合、動作開始から所定の時間、対応する第２の出力トランジスタをオフさせて遮断状態にするものである。

また、前記第１の遅延時間は、第１の出力電圧制御部が動作を開始する場合における、第１の基準電圧の立ち上がりを第１の比例電圧の立ち上がりよりも遅くなるように遅延させる時間である。
また、前記第２の遅延時間は、第２の出力電圧制御部が動作を開始する場合における、第２の基準電圧の立ち上がりを第２の比例電圧の立ち上がりよりも遅くなるように遅延させる時間である。

また、前記第１及び第２の各定電圧回路は、１つのＩＣに集積されるようにしてもよい。

本発明の定電圧電源回路及び定電圧電源回路の動作制御方法によれば、第１及び第２の各定電圧回路で出力端子を共有し、第１又は第２の定電圧回路が作動開始する際、作動開始する定電圧回路の基準電圧の立ち上がりが対応する比例電圧よりも遅れるように遅延させたことから、動作させる定電圧回路を切り換えるときに起こりうる出力電圧のオーバーシュートの発生を防止することができ、一定の出力電圧を供給することができる。
また、第１及び第２の各定電圧回路で出力端子を共有し、第１又は第２の定電圧回路が動作を開始する際、動作を開始する定電圧回路は、動作開始から所定の時間、対応する出力トランジスタをオフさせて遮断状態にするようにすることによっても前記と同様の効果を得ることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧電源回路の回路例を示した図である。
図１において、定電圧電源回路１は、入力端子ＩＮに入力された入力電圧Ｖｉｎを所定の定電圧に変換して出力端子ＯＵＴから出力電圧Ｖｏｕｔとして出力する。定電圧電源回路１は、同じ回路構成の２つの定電圧回路２及び３で構成されており、定電圧回路２及び３はそれぞれシリーズレギュレータをなしている。

定電圧回路２は、所定の基準電圧Ｖｒ１を生成して出力する基準電圧発生回路１１と、出力電圧Ｖｏｕｔを分圧して分圧電圧ＶＦＢ１を生成し出力する出力電圧検出用の抵抗Ｒ１１，Ｒ１２と、ゲートに入力された信号に応じて出力端子ＯＵＴに出力する電流ｉｏ１の制御を行うＰＭＯＳトランジスタからなる出力トランジスタＭ１１と、分圧電圧ＶＦＢ１が基準電圧Ｖｒ１になるように出力トランジスタＭ１１の動作制御を行う誤差増幅回路Ａ１１と、スイッチ１２，１３と、遅延回路１４とを備えている。
また、定電圧回路３は、所定の基準電圧Ｖｒ２を生成して出力する基準電圧発生回路２１と、出力電圧Ｖｏｕｔを分圧して分圧電圧ＶＦＢ２を生成し出力する出力電圧検出用の抵抗Ｒ２１，Ｒ２２と、ゲートに入力された信号に応じて出力端子ＯＵＴに出力する電流ｉｏ２の制御を行うＰＭＯＳトランジスタからなる出力トランジスタＭ２１と、分圧電圧ＶＦＢ２が基準電圧Ｖｒ２になるように出力トランジスタＭ２１の動作制御を行う誤差増幅回路Ａ２１と、スイッチ２２，２３と、遅延回路２４とを備えている。

なお、定電圧回路２は第１の定電圧回路を、出力トランジスタＭ１１は第１の出力トランジスタを、基準電圧発生回路１１、抵抗Ｒ１１，Ｒ１２、誤差増幅回路Ａ１１、スイッチ１２，１３及び遅延回路１４は第１の出力電圧制御部をそれぞれなす。同様に、定電圧回路３は第２の定電圧回路を、出力トランジスタＭ２１は第２の出力トランジスタを、基準電圧発生回路２１、抵抗Ｒ２１，Ｒ２２、誤差増幅回路Ａ２１、スイッチ２２，２３及び遅延回路２４は第２の出力電圧制御部をそれぞれなす。また、基準電圧発生回路１１は第１の基準電圧発生回路を、抵抗Ｒ１１及びＲ１２は第１の分圧回路を、誤差増幅回路Ａ１１は第１の誤差増幅回路を、スイッチ１２は第１の電源供給スイッチを、スイッチ１３は第１の出力電圧供給スイッチを、遅延回路１４は第１の遅延回路をそれぞれなす。同様に、基準電圧発生回路２１は第２の基準電圧発生回路を、抵抗Ｒ２１及びＲ２２は第２の分圧回路を、誤差増幅回路Ａ２１は第２の誤差増幅回路を、スイッチ２２は第２の電源供給スイッチを、スイッチ２３は第２の出力電圧供給スイッチを、遅延回路２４は第２の遅延回路をそれぞれなす。また、制御信号ＳＣ１は第１の制御信号を、制御信号ＳＣ２は第２の制御信号をそれぞれなす。

定電圧回路２において、入力端子ＩＮと出力端子ＯＵＴとの間に出力トランジスタＭ１１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間にはスイッチ１３、抵抗Ｒ１１及びＲ１２が直列に接続されている。誤差増幅回路Ａ１１において、出力端は出力トランジスタＭ１１のゲートに接続され、非反転入力端には分圧電圧ＶＦＢ１が入力され、反転入力端には基準電圧Ｖｒ１が入力されている。基準電圧発生回路１１は、スイッチ１２を介して入力電圧Ｖｉｎが電源として入力されており、外部からの制御信号ＳＣ１によって、スイッチ１３のスイッチング制御が行われると共に誤差増幅回路Ａ１１の動作制御が行われる。また、制御信号ＳＣ１は遅延回路１４で遅延され、該遅延信号ＳＣ１ｄによってスイッチ１２のスイッチング制御が行われる。

同様に、定電圧回路３において、入力端子ＩＮと出力端子ＯＵＴとの間に出力トランジスタＭ２１が接続され、出力端子ＯＵＴと接地電圧ＧＮＤとの間にはスイッチ２３、抵抗Ｒ２１及びＲ２２が直列に接続されている。誤差増幅回路Ａ２１において、出力端は出力トランジスタＭ２１のゲートに接続され、非反転入力端には分圧電圧ＶＦＢ２が入力され、反転入力端には基準電圧Ｖｒ２が入力されている。基準電圧発生回路２１は、スイッチ２２を介して入力電圧Ｖｉｎが電源として入力されており、外部からの制御信号ＳＣ２によって、スイッチ２３のスイッチング制御が行われると共に誤差増幅回路Ａ２１の動作制御が行われる。また、制御信号ＳＣ２は遅延回路２４で遅延され、該遅延信号ＳＣ２ｄによってスイッチ２２のスイッチング制御が行われる。

図２は、図１の遅延回路１４の回路例を示した図である。なお、遅延回路２４は、抵抗及びコンデンサによる時定数を変える以外は遅延回路１４と同じ回路構成であることからその説明を省略する。
図２において、遅延回路１４は、抵抗Ｒ１４及びコンデンサＣ１４で構成されており、制御信号ＳＣ１と接地電圧ＧＮＤとの間に抵抗Ｒ１４とコンデンサＣ１４が直列に接続され、抵抗Ｒ１４とコンデンサＣ１４との接続部から遅延信号ＳＣ１ｄが出力される。

このような構成において、図３は、図１の定電圧電源回路１の各信号の波形例を示したタイミングチャートであり、図３を参照しながら、図１の定電圧電源回路１の動作について説明する。
図３では、制御信号ＳＣ１がハイレベルになると定電圧回路２は作動し、制御信号ＳＣ１がローレベルになると定電圧回路２は動作を停止する。同様に、制御信号ＳＣ２がハイレベルになると定電圧回路３は作動し、制御信号ＳＣ２がローレベルになると定電圧回路３は動作を停止する。

ここで、定電圧回路３のみが作動している状態から、定電圧回路３の動作を停止させて定電圧回路２のみを作動させるときは、制御信号ＳＣ２がハイレベルの状態で制御信号ＳＣ１がハイレベルになり、所定の時間後に制御信号ＳＣ２がローレベルになる。同様に、定電圧回路２のみが作動している状態から、定電圧回路２の動作を停止させて定電圧回路３のみを作動させるときは、制御信号ＳＣ１がハイレベルの状態で制御信号ＳＣ２がハイレベルになり、所定の時間後に制御信号ＳＣ１がローレベルになる。

すなわち、制御信号ＳＣ１がハイレベルになると、スイッチ１３がオンして導通状態になると共に誤差増幅回路Ａ１１が作動し、遅延回路１４に設定された遅延時間Ｔｄ１後にスイッチ１２がオンして導通状態になる。また、制御信号ＳＣ１がローレベルになると、スイッチ１３がオフして遮断状態になると共に誤差増幅回路Ａ１１が動作を停止し、遅延時間Ｔｄ１後にスイッチ１２がオフして遮断状態になる。
同様に、制御信号ＳＣ２がハイレベルになると、スイッチ２３がオンして導通状態になると共に誤差増幅回路Ａ２１が作動し、遅延回路２４に設定された遅延時間Ｔｄ２後にスイッチ２２がオンして導通状態になる。また、制御信号ＳＣ２がローレベルになると、スイッチ２３がオフして遮断状態になると共に誤差増幅回路Ａ２１が動作を停止し、遅延時間Ｔｄ２後にスイッチ２２がオフして遮断状態になる。

例えば、定電圧回路２を作動させるために制御信号ＳＣ１がハイレベルに立ち上がると、誤差増幅回路Ａ１１は直ちに作動し、誤差増幅回路Ａ１１の非反転入力端に入力されている分圧電圧ＶＦＢ１の電圧値が次第に上昇する。このとき、スイッチ１２はオフした状態であり、基準電圧発生回路１１からの基準電圧Ｖｒ１は接地電圧ＧＮＤになっている。このため、出力トランジスタＭ１１はオフした状態のままであるが、定電圧回路３が作動しているため、出力電圧Ｖｏｕｔは所定の定電圧になっている。次に、遅延時間Ｔｄ１が経過すると、スイッチ１２がオンし、基準電圧発生回路１１から所定の基準電圧Ｖｒ１が出力される。ここで、遅延時間Ｔｄ１は、制御信号ＳＣ１がハイレベルになってから分圧電圧ＶＦＢ１が出力電圧Ｖｏｕｔを分圧した電圧まで上昇するのに要する時間以上に設定されている。また、制御信号ＳＣ１がハイレベルになってから遅延時間Ｔｄ１以上経過すると、制御信号ＳＣ２はローレベルになる。

このようにすることによって、図３で示すように、出力電圧Ｖｏｕｔにオーバーシュートが発生しなくなるようにすることができる。なお、定電圧回路３を作動させるために制御信号ＳＣ２がハイレベルに立ち上がる場合も同様であるので、その説明を省略する。
ここで、図１では、基準電圧発生回路への電源供給を遅延回路によって遅らせるようにしたが、基準電圧発生回路から出力された基準電圧を遅延回路によって遅らせて誤差増幅回路の反転入力端に入力されるようにしてもよく、このようにした場合、図１は図４のようになる。図４では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。

図４における図１との相違点は、スイッチ１２が制御信号ＳＣ１によってスイッチング制御されると共に、スイッチ２２が制御信号ＳＣ２によってスイッチング制御され、基準電圧発生回路１１の出力端と誤差増幅回路Ａ１１の反転入力端との間に遅延回路１４が接続されると共に、基準電圧発生回路２１の出力端と誤差増幅回路Ａ２１の反転入力端との間に遅延回路２４が接続されるようにしたことにある。
図５は、図４の定電圧電源回路１の各信号の波形例を示したタイミングチャートであり、図５を参照しながら、図４の定電圧電源回路１の動作について説明する。

制御信号ＳＣ１がハイレベルになると、スイッチ１２及び１３がそれぞれオンして導通状態になると共に誤差増幅回路Ａ１１及び基準電圧発生回路１１がそれぞれ作動し、遅延回路１４に設定された遅延時間Ｔｄ１後に基準電圧Ｖｒ１が基準電圧Ｖｒ１ｄとして誤差増幅回路Ａ１１の反転入力端に入力される。また、制御信号ＳＣ１がローレベルになると、スイッチ１２及び１３がオフして遮断状態になると共に誤差増幅回路Ａ１１及び基準電圧発生回路１１がそれぞれ動作を停止し、遅延回路１４の時定数に応じて基準電圧Ｖｒ１の電圧が低下する。
同様に、制御信号ＳＣ２がハイレベルになると、スイッチ２２及び２３がそれぞれオンして導通状態になると共に誤差増幅回路Ａ２１及び基準電圧発生回路２１がそれぞれ作動し、遅延回路２４に設定された遅延時間Ｔｄ２後に基準電圧Ｖｒ２が基準電圧Ｖｒ２ｄとして誤差増幅回路Ａ２１の反転入力端に入力される。また、制御信号ＳＣ２がローレベルになると、スイッチ２２及び２３がオフして遮断状態になると共に誤差増幅回路Ａ２１及び基準電圧発生回路２１がそれぞれ動作を停止し、遅延回路２４の時定数に応じて基準電圧Ｖｒ２の電圧が低下する。
このようにすることにより、図１と同様の効果を得ることができる。

また、定電圧回路３の方が定電圧回路２よりも出力電圧Ｖｏｕｔの変化に対する応答速度が速い場合は、図６で示すように、図１の遅延回路１４をなくして、定電圧回路３のみに制御信号ＳＣ２を遅延させる遅延回路を設けるようにしてもよい。このようにすることによっても、図３で示すように、出力電圧Ｖｏｕｔにオーバーシュートが発生しなくなるようにすることができる。同様に、定電圧回路３の方が定電圧回路２よりも出力電圧Ｖｏｕｔの変化に対する応答速度が速い場合は、図７で示すように、図４の遅延回路１４をなくして、定電圧回路３のみに基準電圧を遅延させて誤差増幅回路に入力させる遅延回路を設けるようにしてもよい。このようにすることによっても、図５で示すように、出力電圧Ｖｏｕｔにオーバーシュートが発生しなくなるようにすることができる。

このように、本第１の実施の形態における定電圧電源回路は、定電圧回路２及び３で出力端子ＯＵＴを共有し、定電圧回路２又は３が作動開始する際、作動開始する定電圧回路の誤差増幅回路に入力される基準電圧の立ち上がりを誤差増幅回路に入力される分圧電圧よりも遅れるようにした。このため、動作させる定電圧回路を切り換えるときに起こりうる出力電圧のオーバーシュートの発生を防止することができ、一定の出力電圧を供給することができる。

第２の実施の形態．
前記第１の実施の形態では、遅延回路を使用して基準電圧の立ち上がりが分圧電圧よりも遅れるようにしたが、誤差増幅回路の作動開始を遅延回路によって遅らせるようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図８は、本発明の第２の実施の形態における定電圧電源回路の回路例を示した図であり、図８では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図８における図１との相違点は、スイッチ１２を制御信号ＳＣ１で、スイッチ２２を制御信号ＳＣ２でそれぞれスイッチング制御し、誤差増幅回路Ａ１１を遅延回路１４からの遅延信号ＳＣ１ｄで、誤差増幅回路Ａ２１を遅延回路２４からの遅延信号ＳＣ２ｄでそれぞれ動作制御するようにしたことにある。

図９は、図８の定電圧電源回路１の各信号の波形例を示したタイミングチャートであり、図９を参照しながら、図８の定電圧電源回路１の動作について説明する。
制御信号ＳＣ１がハイレベルになると、スイッチ１２及び１３がそれぞれオンして導通状態になると共に基準電圧発生回路１１が作動し、遅延回路１４に設定された遅延時間Ｔｄ１後に誤差増幅回路Ａ１１が作動する。また、制御信号ＳＣ１がローレベルになると、スイッチ１２及び１３がそれぞれオフして遮断状態になると共に基準電圧発生回路１１が動作を停止し、遅延時間Ｔｄ１後に誤差増幅回路Ａ１１が動作を停止する。
同様に、制御信号ＳＣ２がハイレベルになると、スイッチ２２及び２３がそれぞれオンして導通状態になると共に基準電圧発生回路２１が作動し、遅延回路２４に設定された遅延時間Ｔｄ２後に誤差増幅回路Ａ２１が作動する。また、制御信号ＳＣ２がローレベルになると、スイッチ２２及び２３がそれぞれオフして遮断状態になると共に基準電圧発生回路２１が動作を停止し、遅延時間Ｔｄ２後に誤差増幅回路Ａ２１が動作を停止する。

例えば、定電圧回路２を作動させるために制御信号ＳＣ１がハイレベルに立ち上がると、基準電圧発生回路１１は直ちに作動し、誤差増幅回路Ａ１１の反転入力端に入力されている基準電圧Ｖｒ１が所定の電圧まで立ち上がり、誤差増幅回路Ａ１１の非反転入力端に入力されている分圧電圧ＶＦＢ１の電圧値が次第に上昇する。このとき、誤差増幅回路Ａ１１は動作を停止した状態であり、出力トランジスタＭ１１はオフした状態のままであるが、定電圧回路３が作動しているため、出力電圧Ｖｏｕｔは所定の定電圧になっている。次に、遅延時間Ｔｄ１が経過すると、誤差増幅回路Ａ１１が作動する。
このようにすることによって、図９で示すように、出力電圧Ｖｏｕｔにオーバーシュートが発生しなくなるようにすることができる。なお、定電圧回路３を作動させるために制御信号ＳＣ２がハイレベルに立ち上がる場合も同様であるので、その説明を省略する。

なお、定電圧回路３の方が定電圧回路２よりも出力電圧Ｖｏｕｔの変化に対する応答速度が速い場合は、図１０で示すように、図８の遅延回路１４をなくして、定電圧回路３のみに制御信号ＳＣ２を遅延させる遅延回路を設けるようにしてもよい。このようにすることによっても、図９で示すように、出力電圧Ｖｏｕｔにオーバーシュートが発生しなくなるようにすることができる。

このように、本第２の実施の形態における定電圧電源回路は、定電圧回路２及び定電圧回路３で出力端子ＯＵＴを共有し、定電圧回路２又は３が作動開始する際、作動開始する定電圧回路の誤差増幅回路が遅延回路で設定された遅延時間だけ遅れて作動開始するようにしたことから、前記第１の実施の形態と同様の効果を得ることができる。

なお、前記第１及び第２の各実施の形態における定電圧電源回路１は、１つのＩＣに集積されるようにしてもよい。

本発明の第１の実施の形態における定電圧電源回路の回路例を示した図である。図１の遅延回路１４の回路例を示した図である。図１の定電圧電源回路１の各信号の波形例を示したタイミングチャートである。本発明の第１の実施の形態における定電圧電源回路の他の回路例を示した図である。図４の定電圧電源回路１の各信号の波形例を示したタイミングチャートである。本発明の第１の実施の形態における定電圧電源回路の他の回路例を示した図である。本発明の第１の実施の形態における定電圧電源回路の他の回路例を示した図である。本発明の第２の実施の形態における定電圧電源回路の回路例を示した図である。図８の定電圧電源回路１の各信号の波形例を示したタイミングチャートである。本発明の第２の実施の形態における定電圧電源回路の他の回路例を示した図である。定電圧電源回路の従来例を示した回路図である。図１１の定電圧電源回路１００の各信号の波形例を示したタイミングチャートである。

符号の説明

１定電圧電源回路
２，３定電圧回路
１１，２１基準電圧発生回路
１２，１３，２２，２３スイッチ
１４，２４遅延回路
Ｍ１１，Ｍ２１出力トランジスタ
Ａ１１，Ａ２１誤差増幅回路
Ｒ１１，Ｒ１２，Ｒ１４，Ｒ２１，Ｒ２２抵抗
Ｃ１４コンデンサ

Claims

入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有する第２の定電圧回路と、
を備え、
前記第１の出力電圧制御部は、
前記第１の制御信号を所定の第１の遅延時間遅延させて出力する第１の遅延回路と、
前記第１の基準電圧を生成して出力する第１の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第１の比例電圧を生成し出力する第１の分圧回路と、
該第１の比例電圧が前記第１の基準電圧になるように前記第１の出力トランジスタの動作制御を行う、前記第１の制御信号に応じて動作を開始又は停止する第１の誤差増幅回路と、
前記第１の遅延回路からの出力信号に応じてスイッチングし、前記第１の基準電圧発生回路への電源供給を制御する第１の電源供給スイッチと、
前記第１の制御信号に応じてスイッチングし、前記第１の分圧回路への前記出力端子の電圧の供給制御を行う第１の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、対応する前記基準電圧の立ち上がりを、対応する前記比例電圧の立ち上がりよりも遅くなるように遅延させることを特徴とする定電圧電源回路。
前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の制御信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の遅延回路からの出力信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備えることを特徴とする請求項１記載の定電圧電源回路。
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第１の定電圧回路よりも速い第２の定電圧回路と、
を備え、
前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の制御信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の遅延回路からの出力信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、前記第２の出力電圧制御部は、動作を開始する場合、前記第２の基準電圧の立ち上がりを前記第２の比例電圧の立ち上がりよりも遅くなるように遅延させることを特徴とする定電圧電源回路。
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有する第２の定電圧回路と、
を備え、
前記第１の出力電圧制御部は、
前記第１の制御信号を所定の第１の遅延時間遅延させて出力する第１の遅延回路と、
前記第１の基準電圧を生成して出力する第１の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第１の比例電圧を生成し出力する第１の分圧回路と、
該第１の比例電圧が前記第１の基準電圧になるように前記第１の出力トランジスタの動作制御を行う、前記第１の遅延回路からの出力信号に応じて動作を開始又は停止する第１の誤差増幅回路と、
前記第１の制御信号に応じてスイッチングし、前記第１の基準電圧発生回路への電源供給を制御する第１の電源供給スイッチと、
前記第１の制御信号に応じてスイッチングし、前記第１の分圧回路への前記出力端子の電圧の供給制御を行う第１の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、動作を開始する場合、動作開始から所定の時間、対応する前記出力トランジスタをオフさせて遮断状態にすることを特徴とする定電圧電源回路。
前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の遅延回路からの出力信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の制御信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備えることを特徴とする請求項４記載の定電圧電源回路。
入力端子に入力された入力電圧を所定の定電圧に変換して出力端子に出力する定電圧電源回路において、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第１の出力トランジスタ、及び所定の第１の基準電圧を生成すると共に前記出力端子の電圧に比例した第１の比例電圧を生成し該第１の基準電圧と該第１の比例電圧との差分を増幅して前記第１の出力トランジスタの制御電極に出力する第１の出力電圧制御部を有する第１の定電圧回路と、
制御電極に入力された信号に応じた電流を前記入力端子から前記出力端子に出力する第２の出力トランジスタ、及び所定の第２の基準電圧を生成すると共に前記出力端子の電圧に比例した第２の比例電圧を生成し該第２の基準電圧と該第２の比例電圧との差分を増幅して前記第２の出力トランジスタの制御電極に出力する第２の出力電圧制御部を有し、前記出力端子の電圧変動に対する応答速度が前記第１の定電圧回路よりも速い第２の定電圧回路と、
を備え、
前記第２の出力電圧制御部は、
前記第２の制御信号を所定の第２の遅延時間遅延させて出力する第２の遅延回路と、
前記第２の基準電圧を生成して出力する第２の基準電圧発生回路と、
前記出力端子から出力された電圧を分圧して前記第２の比例電圧を生成し出力する第２の分圧回路と、
該第２の比例電圧が前記第２の基準電圧になるように前記第２の出力トランジスタの動作制御を行う、前記第２の遅延回路からの出力信号に応じて動作を開始又は停止する第２の誤差増幅回路と、
前記第２の制御信号に応じてスイッチングし、前記第２の基準電圧発生回路への電源供給を制御する第２の電源供給スイッチと、
前記第２の制御信号に応じてスイッチングし、前記第２の分圧回路への前記出力端子の電圧の供給制御を行う第２の出力電圧供給スイッチと、
を備え、
前記第１及び第２の各出力電圧制御部は、外部から対応して入力される第１及び第２の各制御信号に応じて動作を開始又は停止し、前記第２の出力電圧制御部は、動作を開始する場合、動作開始から所定の時間、対応する第２の出力トランジスタをオフさせて遮断状態にすることを特徴とする定電圧電源回路。
前記第１の遅延時間は、第１の出力電圧制御部が動作を開始する場合における、第１の基準電圧の立ち上がりを第１の比例電圧の立ち上がりよりも遅くなるように遅延させる時間であることを特徴とする請求項１又は４記載の定電圧電源回路。
前記第２の遅延時間は、第２の出力電圧制御部が動作を開始する場合における、第２の基準電圧の立ち上がりを第２の比例電圧の立ち上がりよりも遅くなるように遅延させる時間であることを特徴とする請求項２、３、５又は６記載の定電圧電源回路。
前記第１及び第２の各定電圧回路は、１つのＩＣに集積されることを特徴とする請求項１、２、３、４、５、６、７又は８記載の定電圧電源回路。