KR20110119496A - 발광 디바이스 - Google Patents

발광 디바이스 Download PDF

Info

Publication number
KR20110119496A
KR20110119496A KR1020100072965A KR20100072965A KR20110119496A KR 20110119496 A KR20110119496 A KR 20110119496A KR 1020100072965 A KR1020100072965 A KR 1020100072965A KR 20100072965 A KR20100072965 A KR 20100072965A KR 20110119496 A KR20110119496 A KR 20110119496A
Authority
KR
South Korea
Prior art keywords
light emitting
patterned
conductive layer
emitting device
layer
Prior art date
Application number
KR1020100072965A
Other languages
English (en)
Inventor
시얀 초우
Original Assignee
인테메틱스 테크놀러지 센터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인테메틱스 테크놀러지 센터 코포레이션 filed Critical 인테메틱스 테크놀러지 센터 코포레이션
Publication of KR20110119496A publication Critical patent/KR20110119496A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2054—Light-reflecting surface, e.g. conductors, substrates, coatings, dielectrics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

발광 디바이스가 제공된다. 발광 디바이스는 다수의 발광칩, 발광칩을 지지하기 위한 기판, 발광칩으로부터 빛의 복사와 반사를 가능하게 하기 위한 기판 위의 패터닝된 제1도전층, 그리고 패터닝된 제1도전층 상의 패터닝된 제2도전층을 포함하며, 발광칩은 패터닝된 제2도전층 상에 위치한다.

Description

발광 디바이스{Light emitting devices}
본 발명은 광전자 디바이스에 관한 것이며, 보다 상세하게는 발광 디바이스에 관한 발명이다.
발광 디바이스는 기판 위에 배열되어 있는 발광 유닛을 포함할 수도 있다. 도전층은 전력을 전달하여 발광 유닛을 활성화시키기 위해서, 발광 유닛과 기판 사이에 제공될 수도 있다. 더욱이, 도전층은 발광유닛과 도전성 와이어를 실장하기 위한 분리된 영역(separate regions)을 포함할 수도 있다. 더욱이, 아래 논의될 것과 같이, 도전층은 발광 유닛에 의해 방출되는 빛의 빔(beam)을 반사시킬 수도 있다.
도1은 종래기술로서 발광 디바이스(100)의 도식적인 평면도이다. 도1에 따르면, 발광 디바이스(100)는 기판(10), 다이 접착영역(die attachment region, 11), 기판(10) 위에서 정의되는 와이어 본드 영역(12) 및 패터닝된 도전층(13)을 포함할 수 있다. 패터닝된 도전층(13)은 다이 접착영역(11)에 있는 제1패드(131)와 와이어 본드 영역(12)에 있는 제2패드(132)를 포함할 수 있다. 발광 디바이스(100)의 발광 유닛으로 쓰이는 적어도 하나의 칩 또는 다이(18) 각각은 외부의 회로와의 전기적 연결을 위하여, 제1패드(131)에 접착되어 있고 상호간 전기적으로 연결되어 있거나, 와이어(17)에 의해 제2패드(132)와 전기적으로 연결되어 있다.
일반적으로, 패터닝된 도전층(13)의 제1패드(131)와 제2패드(132)는 금(Au) 또는 은(Ag)으로 형성될 수 있다. 금(Au)은 다이 접착과 와이어 본드에 있어서 우수한 본딩 신뢰성을 보일 수 있다. 그러나, 금(Au)은 가시광선 스펙트럼에 대해 높은 반사율을 제공하지 못할 수 있다. 이와 반대로, 은(Au)은 가시광선 스펙트럼에 대해 높은 반사율을 보인다. 그럼에도 불구하고, 은(Au)은 반사율에 악영향을 미치는 황화(Sulfurization) 현상이 일어날 수 있다. 더욱이, 은(Ag)은 발광 디바이스(100)의 단락(Short-Circuiting)을 일으키는 마이그레이션 이슈(migration issue)가 문제될 수 있다.
그러므로 신뢰성 있는 본딩 능력과 내구력 있는 반사율을 갖춘 발광 디바이스가 바람직하다.
본 발명은 신뢰성 있는 본딩 능력과 내구력 있는 반사율을 갖춘 발광 디바이스를 제공한다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다
상기 과제를 해결하기 위한 본 발명의 발광 디바이스의 일실시예에 따르면, 기판, 상기 기판 위(over)의 패터닝된 제1도전층, 상기 패터닝된 제1도전층 상(on)의 패터닝된 제2도전층, 상기 패터닝된 제2도전층을 노출시키고, 상기 패터닝된 제1도전층 상의 반사층을 포함하며, 상기 제1도전층은 알루미늄(Al)으로 형성되었고, 상기 패터닝된 제2도전층은 금(Au)과 은(Ag) 중 선택된 하나의 물질로 형성는 것을 포함한다.
상기 과제를 해결하기 위한 본 발명의 발광 디바이스의 다른 실시예에 따르면, 다수의 발광칩, 상기 발광칩을 지지하는 기판, 상기 발광칩으로부터 빛의 복사 및 반사를 가능하게 하기 위한 상기 기판 위의 패터닝된 제1도전층, 상기 패터닝된 제1도전층 상의 패터닝된 제2도전층을 포함하며, 상기 발광칩은 상기 패터닝된 제2도전층 상에 위치하는 발광 디바이스가 제공될 수 있다.
상기 과제를 해결하기 위한 본 발명의 발광 디바이스의 또 다른 실시예에 따르면, 제1영역과 제2영역을 포함하는 기판, 빛의 복사와 반사를 가능하게 하는 상기 제1영역의 다수의 제1유닛, 빛의 복사와 반사를 가능하게 하는 상기 제2영역의 다수의 제2유닛, 상기 제1유닛 상의 다수의 제1패드, 상기 제2유닛 상의 다수의 제2패드, 상기 제1패드 상의 다수의 발광칩을 포함하며, 상기 제1영역과 상기 제2영역은 상호 간 바로 옆에 인접하여 위치하는 발광 디바이스가 제공될 수 있다.
본 발명의 추가적인 특징이나 장점은 후술되어 있는 설명을 통해 명백하게 설명될 것이며, 부분적으로 설명으로부터 명백하거나 또는 발명의 실시 예를 통해 본 발명의 추가적인 특징이나 장점을 알게 될지도 모른다. 본 발명의 특징과 장점은 청구항에 기재된 소자들과 그 소자들의 조합에 의해서 실현되고 달성될 것이다.
앞서 언급한 일반적인 설명과 후술되어 있는 상세한 설명은 단지 예시적이고 설명을 위한 것일 뿐, 이러한 내용들이 청구된 발명을 제한하는 것은 아니다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도1은 종래기술의 발광 디바이스의 도식적인 평면도이다.
도2a는 본 발명의 일 실시예에 따른 발광 디바이스의 도식적인 평면도이다.
도2b는 도2a에서 도시된 발광칩의 도식적인 투시도이다.
도2c는 도2a에서 도시된 발광 디바이스의 도식적인 단면도이다.
도3a는 본 발명의 다른 실시예에 따른 발광 디바이스의 도식적인 평면도이다.
도3b는 도3a에서 도시된 발광칩의 도식적인 투시도이다.
도3c는 도3a에서 도시된 발광 디바이스의 도식적인 단면도이다.
도4a는 본 발명의 또 다른 실시예에 따른 발광 디바이스의 도식적인 평면도이다.
도4b는 도4a에서 도시된 발광 디바이스의 도식적인 단면도이다.
도5a는 본 발명의 또 다른 실시예에 따른 발광 디바이스의 도식적인 평면도이다.
도5b는 도5a에서 도시된 발광 디바이스의 도식적인 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
참조사항은 첨부된 도면에서 나타내는 발명의 예들에 대해 자세하게 나타내도록 만들어졌다. 가능한, 참조 번호는 도면에서 동일하거나 비슷한 부분을 참조하기 위해서 사용된다. 도면은 상당히 단순화된 형태이며, 정확한 스케일로 나타낸 것은 아니다.
이하, 도면을 참조하여 본 발명의 발광 디바이스에 대하여 설명한다.
도2a는 본 발명의 일 실시예에 따른 발광 디바이스(200)의 도식적인 평면도이다. 도2a를 참조하면, 발광 디바이스(200)는 기판(20), 기판(20) 위의 패터닝된 제1도전층(23), 패터닝된 제1도전층(23) 상의 패터닝된 제2도전층(24) 및 패터닝된 제2도전층(24) 상의 다수의 발광 다이 또는 발광칩(28)을 포함할 수 있다.
기판(20)은 발광칩(28)을 지지하는 베이스 또는 캐리어와 같은 기능을 할 수 있다. 일 실시예로, 기판(20)은 인쇄회로기판(PCB) 또는 리드 프레임(lead frame)을 포함할 수 있지만, 이에 제한되는 것은 아니며, 실리콘(silicon), 세라믹(ceramic), FR4(flame-retardant 4), 유리 및 금속으로부터 선택된 물질로 형성될 수 있다.
패터닝된 제1도전층(23)은 정해진(predetermined) 반사율을 가지거나 비교적 높은 반사율을 가진 물질로 형성될 수 있다. 정해진 반사율은 발광 디바이스(200)로부터 빛의 복사나 반사를 가능하게 하기 충분할 정도로 높을 수 있다. 본 발명의 일 실시예에 따르면, 패터닝된 제1도전층(23)은 알루미늄(Al)을 포함할 수 있으며, 알루미늄(Al)의 반사율은 70% 이상일 수 있다. 더욱이, 패터닝된 제1도전층(23)은 기판(20)의 제1영역(21)에 있는 다수의 제1반사 유닛(231)와 기판(20)의 제2영역(22)에 있는 다수의 제2반사 유닛(232)를 포함할 수 있다. 제1영역(21)과 제2영역(22)은 바로 옆에 위치하였거나 인접해 있을 수 있으며, 발광 디바이스(200)를 위한 반사영역을 함께 정의할 수 있다. 예를 들면, 제2영역(22)은 제1영역(21)을 둘러쌀 수 있다.
패터닝된 제2도전층(24)은 비교적 신뢰성 있는 본딩 능력을 가진 물질로 형성될 수 있다. 본 발명의 일 실시예에 따르면, 패터닝된 제2도전층(24)은 금(Au) 또는 은(Ag)을 포함할 수 있다. 더욱이, 패터닝된 제2도전층(24)은 제1반사 유닛(231) 상의 다수의 제1패드(241)와 제2반사 유닛(232) 상의 다수의 제2패드(242)를 포함할 수 있다. 제1패드(241)는 발광칩(28) 한개와 다이 접착을 위한 베이스로서 각각 제공된다. 더욱이, 제2패드(242)는 각각 와이어 본드를 위한 베이스로서 기능을 할 수 있다.
발광칩(28)은 각각 발광 다이오드(LED) 또는 레이저 다이오드(LD)를 포함할 수 있으며, 다이 접착 공정(die attaching process)에서 제1패드(241)에 실장 될 수도 있다. 특히, 각각의 칩(28)은 접착제를 사용하여 제1패드(241) 중 하나에 대응되는 부분에 실장 될 수 있으며, 상기 접착제는 주로 에폭시계 전도성 접착제(epoxy-based conductive adhesives)이거나, 솔더(solder), 솔더 페이스트(solder paste) 또는 공정합금(eutectic alloys)일 수 있다. 더욱이, 몇몇의 칩(28)은 와이어 본딩 공정에서 골드 와이어와 같은 도전성 와이어(27)를 통해서 적어도 하나 이상의 제2패드(242)와 전기적으로 연결될 수 있다.
현재 실시예에서, 발광 디바이스(200)는 매트릭스 배열로 정렬된 다수의 칩(28)을 포함한다. 각각의 칩(28)은 칩 스케일 패키지 레벨(chip-scale package level)에서 패키지 될 수 있다. 그러나 다른 실시예에서, 발광 디바이스(200)는 칩 스케일 패키지에서 LED나 LD와 같은 싱글 칩을 포함할 수 있다.
도2b는 도2a에서 도시한 칩(28)의 도식적인 투시도이다. 도2b를 참조하면, 칩(28)은 기판(280), 기판(280) 상(on) 또는 위(over)의 n 형으로 도핑된 층(281), n 형으로 도핑된 층(281) 위의 p 형으로 도핑된 층(282), n 형으로 도핑된 층(281)과 p 형으로 도핑된 층(282) 사이의 활성층(283), n 형으로 도핑된 층(281) 상의 제1전극(291) 그리고 p 형으로 도핑된 층(282) 상(on) 또는 위(over)의 제2전극(292)을 포함할 수 있다.
칩(28)의 기판(280)은 사파이어, 실리콘, 실리콘 카바이드(silicon carbide), 게르마늄, 산화 아연(ZnO) 또는 비화 갈륨(gallium arsenide) 중의 하나를 포함할 수 있으며, 상기의 기판은 기판에 증착될 LED 층의 구성에 의해 결정된다. 예를 들면, 칩(28)은 사파이어 기판 상에 성장시킨 질화 갈륨(GaN) LED를 포함할 수 있다.
선택적으로, 도핑되지 않은 질화 갈륨(GaN)을 포함할 수 있는 도핑되지 않은 층(287)은 기판(280) 상에 위치할 수 있다. n 형으로 도핑된 질화 갈륨(GaN)을 포함할 수 있는 n 형으로 도핑된 층(281)은 기판(280) 상에 증착되거나(만약, 도핑되지 않은 층(287)이 없다면), 도핑되지 않은 층(287) 상에 위치할 수 있다(만약, 도핑되지 않은 층(287)이 존재하는 경우).
활성층(283)은 n 형으로 도핑된 층(281) 상에 증착될 수 있으며, 다중 양자 우물(multiple quantum well, MQW)로서 기능을 할 수 있으며, 다중 양자 우물에서는 다이오드가 적절히 바이어스 될 때 광자 생성이 일어난다. 전류는 제2전극(292)으로부터 활성층(283)을 통해서 제1전극(291)으로 흐를 수도 있다. 전류가 칩(28)의 측면을 가로질러 흐르기 때문에, 칩(28)은 "래터럴(lateral) LED"로 불린다.
p형으로 도핑된 질화 갈륨을 포함할 수 있는 p형으로 도핑된 층(282)은 활성층(283) 상에 형성될 수 있다. 그러나, 일부 p형으로 도핑된 층의 전도성은 좋지 못할 수도 있다. 그 결과, 반투과형(semi-transparent) 도전성 코팅(288)은 선택적으로 p형으로 도핑된 층(282)에 적용될 수도 있다. 일 실시예에서 도전성 코팅(288)은 니켈(Ni)과 금(Au)의 합금이거나 인듐 주석 산화물(ITO)을 포함할 수 있으며, 전류의 분산을 가능하게 하는 콘택층으로서 기능을 할 수도 있다.
제1전극(291)은 외부와의 전기적인 연결을 위해서 n형으로 도핑된 층(281) 상에 형성될 수 있다. 더욱이, 제2전극(292)은 외부와의 전기적인 연결을 위해서 p형으로 도핑된 층(282)(도전성 코팅(288)이 없는 경우) 또는 도전성 코팅(288)(있는 경우) 상에 형성될 수 있다.
도2a를 다시 참조하면, 예시된 칩(28-1)과 같은 하나의 칩의 제1전극(291)이 와이어(27)를 통해서 다른 칩(현재 예에서 다음 칩)의 제2전극(292)과 연결되어 있고, 예시된 칩(28-1)의 제2전극(292)은 또 다른 칩(현재 예의 이전 칩)의 제1전극(291)과 연결되어 있는 방식으로, 칩(28)은 와이어(27)에 의해 전기적으로 서로 연결될 수 있다.
도2c는 도2a에서 도시된 발광 디바이스(200)의 도식적인 단면도이다. 도2c를 참조하면, 발광 디바이스(200)를 제조하기 위해, 패터닝된 제1도전층(23)은 예를 들면 적절한 공정에 의해 기판(20)의 절연층(26) 상에 형성될 수 있으며, 적절한 공정은 증착, 스퍼터링 및 식각 공정이 뒤따르는 전기도금 공정과 무전해 도금 공정(electroplating and electroless plating process) 중에 하나일 수 있지만, 예시된 것에 의해 제한되지 않는다. 다음으로, 패터닝된 제2도전층(24)은 유사한 공정에 의해 패터닝된 제1도전층(23) 상에 형성될 수 있다. 그리고 나서, 발광칩(28)은 패터닝된 제2도전층(24)의 제1패드(241)에 다이 부착 공정에 의해 부착될 수 있다. 그 뒤에, 칩(28)은 패터닝된 제2도전층의 제2패드(242)에 와이어 본딩 공정에 의해 전기적으로 연결될 수 있다.
발광 디바이스(200)에 의해 방출되는 빛은 발광칩(28)에서 방출된 빛과 패터닝된 제1도전층(23)에 의해 반사되는 빛을 포함할 수 있다. 폭이 넓은 화살표가 나타내듯이, 패터닝된 제1도전층(23)의 제1반사 유닛(231)와 제2반사 유닛(232)의 비교적 반사율이 높은 물질은 빛의 복사와 반사를 가능하게 할 수도 있다.
도3a는 본 발명의 다른 실시예에 따른 발광 디바이스(300)의 도식적인 평면도이다. 도3a를 참조하면, 발광 디바이스(300)는 예를 들면, 버티칼(vertical) 칩(38)이 래터럴 칩(28)을 대신한다는 점을 제외하고, 도2a를 참조하여 기재되고 도시된 발광 디바이스(200)와 유사할 수도 있다.
도3b는 도3a에서 도시된 발광칩(38)의 도식적인 투시도이다. 도3b를 참조하면, 칩(38)은 도전성 베이스(392), 도전성 베이스(392) 상 또는 위에 있는 p형으로 도핑된 층(382), p형으로 도핑된 층(382) 위의 n형으로 도핑된 층(381), p형으로 도핑된 층(382)과 n형으로 도핑된 층(381) 사이에 있는 활성층(383), 그리고 제1전극(391)을 포함할 수 있다.
n형으로 도핑된 층(381)은 n형 질화 갈륨 또는 도핑되지 않은 질화 갈륨과 n형 질화 갈륨의 조합을 포함할 수 있으며, 희생 기판(sacrifice substrate, 미도시) 상에 증착될 수 있다.
활성층(383)은 다중 양자 우물로서 역할을 하며, n형으로 도핑된 층(381) 상에서 성장할 수 있다. p형으로 도핑된 층(382)은 질화 갈륨을 포함할 수 있으며, 활성층(383) 상에 증착될 수 있다.
반사층(385)은 선택적으로 p형으로 도핑된 층(382) 상에 형성될 수 있다. 반사층(385)은 흡수를 위해서 광자가 반도체 층(381, 382, 383)을 지나서 도전성 베이스(392)로 이동하는 것을 막을 수도 있다.
도전성 베이스(392)는 두꺼운 금속층을 포함할 수 있고, 반사층(385)(있는 경우) 또는 p형으로 도핑된 층(382)(반사층(385)이 없는 경우) 상에 형성될 수도 있다. 도전성 베이스(392)는 칩(38)을 위한 제2전극으로 사용될 수도 있다. 따라서, 전류는 활성층(383)을 통하여 제2전극(392)로부터 제1전극(391)으로 수직하게 흐를 수도 있다. 선택적으로, 추가적인 도전층(386)은 콘택 저항과 p 전극의 무결성(p-electrode integrity)을 개선하기 위해서 도전성 베이스(392) 에 부가될 수 있다. 그 다음에, 희생 기판은 제거될 수 있고, 전체의 구조는 뒤집히고, 그리고 나서 제1전극(391)은 n형으로 도핑된 층(381) 상에 형성될 수 있다.
도3a를 다시 참조하면, 예시된 칩(38-1)과 같은 하나의 칩의 제1전극(391)이 와이어(37)를 통해서 다른 칩(현재 예에서 이전 칩)의 제2전극(392)과 연결되어 있고, 예시된 칩(38-1)의 제2전극(392)은 또 다른 칩(현재 예의 다음 칩)의 제1전극(391)과 연결되어 있는 방식으로, 칩(38)은 와이어(37)에 의해 전기적으로 서로 연결될 수 있다.
도3c는 도3a에서 도시된 발광 디바이스(300)의 도식적인 단면도이다. 도3c를 참조하면, 두 개의 인접한 칩(38)과 전기적으로 상호 연결된 와이어(37)는 한쪽 끝은 두 칩(38) 중 하나의 제1전극(391)과 이어져 있고, 다른 쪽 끝은 두 칩(38) 중 다른 하나의 제2전극(392)과 전기적으로 연결되어 있는 제1패드(241) 상의 한 점(390)과 이어져있는 것을 포함할 수도 있다.
도4a는 본 발명의 또 다른 실시예에 따른 발광 디바이스(400)의 도식적인 평면도이다. 도4a를 참조하면, 발광 디바이스(400)는 예를 들면, 반사층(33)이 제1영역(21)과 제2영역(22)에 의해 정의되는 반사 영역(30)에 있는 패터닝된 제1도전층(23) 상에 형성될 수도 있다는 점을 제외하고, 도2a를 참조하여 도시되고 기재된 발광 디바이스(200)와 유사할 수도 있다.
도4b는 도4a에서 도시된 발광 디바이스(400)의 도식적인 단면도이다. 도4b를 참조하면, 반사층(33)은 예를 들면, 코팅 공정에 의해 패터닝된 제1도전층(23) 상에 형성될 수 있고, 패터닝된 제2도전층(24)의 제1패드(241)와 제2패드(242)를 노출시킬 수 있다. 반사층(33)은 비교적 높은 반사율을 가진 물질을 포함할 수 있다. 본 발명의 일 실시예에 따르면, 반사층(33)은 산화 마그네슘(MgO)과 황산 바륨(BaSO2) 중 하나를 포함할 수 있고, 산화 마그네슘과 황산 바륨의 반사율은 90% 이상일 수 있다. 더욱이, 패터닝된 제1도전층(23)이 알루미늄(Al)으로 형성되는 경우, 산화 마그네슘 또는 황산 바륨으로 된 반사층(33)은 발광 디바이스의 총 반사율이 대략 70%에서 80%까지 올라갈 수 있다.
비록 래터럴(lateral) 칩(28)이 하나의 예로 도시되어 있지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 발광 디바이스(400)가 도3b를 참조하여 도시되고 기재된 버티컬(vertical) 칩(38)에도 적용할 수 있다는 것을 이해할 수 있을 것이다.
도5a는 본 발명의 또 다른 실시예에 따른 발광 디바이스(500)의 도식적인 평면도이다. 도5a를 참조하면, 발광 디바이스(500)은 예를 들면, 발광 디바이스(400) 내에서 패터닝된 제1도전층(23)이 제거될 수도 있다는 점을 제외하고, 도4a에 도시되고 기재된 발광 디바이스(400)와 유사할 수 있다.
도5b는 도5a에서 도시된 발광 디바이스(500)의 도식적인 단면도이다. 도5b를 참조하면, 패터닝된 제2도전층(24)은 절연층(26) 상에 형성될 수 있다. 더욱이, 반사층(33)은 절연층(26) 상에 형성될 수 있으며, 패터닝된 제2도전층(24)의 제1패드(241)와 2패드(242)를 노출시킬 수도 있다. 그래서, 반사층(33)은 발광 디바이스(500)을 위한 반사 영역으로 기능할 수도 있다.
비록 래터럴(lateral) 칩(28)이 하나의 예로 도시되어 있지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 발광 디바이스(500)가 도3b를 참조하여 도시되고 기재된 버티컬(vertical) 칩(38)에도 적용할 수 있다는 것을 이해할 수 있을 것이다.
본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 폭넓은 기술적 사상을 변경하지 않으며 상기 실시예들을 변경시킬 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 발명은 기재된 특정 예들로 한정되지 않지만, 청구항에 의해 정의되는 본 발명의 사상과 범주 내에서 수정되는 것을 포함하는 것을 의도하는 것으로 이해될 수 있다.
더욱이, 본 발명의 대표 도면을 묘사하면서, 명세서는 특정한 단계가 연속되는 본 발명의 방법 및 공정을 나타냈다. 그러나, 본 발명의 방법 또는 공정의 범위는 본 명세서의 특정한 단계의 순서에 의존하지 않으며, 방법 또는 공정은 본 명세서에 개시된 특정한 단계의 연속한 것으로 한정되지 않아야 한다. 본 발명의 속하는 기술분야의 통상의 기술이 적용될 수 있기 때문에, 단계의 다른 연속이 가능할 수 있다. 그러므로, 본 명세세에 기재된 특정한 단계의 순서는 청구항을 한정하는 것으로 이해되지 않아야 한다. 추가적으로, 본 발명의 방법 또는 공정을 나타내는 청구항은 기재된 순서로 그들의 단계의 수행을 제한하지 않으며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 상상과 범주 내에서 다양한 연속을 손쉽게 적용할 수 있을 것이다.
10: 기판 11: 다이 접착영역
12: 와이어 본드 영역 13: 패터닝된 도전층
20: 기판 21: 제1영역
22: 제2영역 23: 패터닝된 제1도전층
24: 패터닝된 제2도전층 26: 절연층
27: 와이어 28: 칩
37: 와이어 38: 칩
100: 발광 디바이스 131: 제1패드
132: 제2패드 200: 발광 디바이스
231: 제1반사 유닛 232: 제2반사 유닛
241: 제1패드 242: 제2패드
280: 기판 281: n형으로 도핑된 층
282: p형으로 도핑된 층 283: 활성층
287: 도핑되지 않은 층 288: 도전성 코팅
291: 제1전극 292: 제2전극
381: n형으로 도핑된 층 382: p형으로 도핑된 층
383: 활성층 385: 반사층
390: 점 391: 제1전극
392: 제2전극 392: 도전성 베이스
400: 발광 디바이스 500: 발광 디바이스

Claims (20)

  1. 기판;
    상기 기판 위의 패터닝된 제1도전층;
    상기 패터닝된 제1도전층 상의 패터닝된 제2도전층; 및
    상기 패터닝된 제2도전층을 노출시키고, 상기 패터닝된 제1도전층 상의 반사층을 포함하며,
    상기 패터닝된 제1도전층은 알루미늄(Al)으로 형성되었고, 상기 패터닝된 제2도전층은 금(Au)과 은(Ag) 중 선택된 하나의 물질로 형성된 발광 디바이스.
  2. 제1항에 있어서, 상기 반사층은 산화 마그네슘과 황산 바륨 중 선택된 하나의 물질을 포함하는 발광 디바이스.
  3. 제1항에 있어서, 상기 패터닝된 제1도전층은 상기 기판의 제1영역에 위치한 다수의 제1유닛과 상기 기판의 제2영역에 위치한 다수의 제2유닛을 포함하는 발광 디바이스.
  4. 제3항에 있어서, 상기 패터닝된 제2도전층은 상기 패터닝된 제1도전층의 상기 제1유닛 상의 다수의 제1패드와 상기 패터닝된 제1도전층의 상기 제2유닛 상의 다수의 제2패드를 포함하는 발광 디바이스.
  5. 제4항에 있어서, 상기 패터닝된 제2도전층의 상기 제1패드 상의 다수의 발광칩을 더 포함하는 발광 디바이스.
  6. 제5항에 있어서, 각각의 상기 발광칩은 발광 다이오드(LED)와 레이저 다이오드(LD) 중 하나를 포함하는 발광 디바이스.
  7. 다수의 발광칩;
    상기 발광칩을 지지하는 기판;
    상기 발광칩으로부터 빛의 복사 및 반사를 가능하게 하기 위한 상기 기판 위의 패터닝된 제1도전층; 및
    상기 패터닝된 제1도전층 상의 패터닝된 제2도전층을 포함하며,
    상기 발광칩은 상기 패터닝된 제2도전층 상에 위치하는 발광 디바이스.
  8. 제7항에 있어서, 각각의 상기 발광칩은 발광 다이오드(LED)와 레이저 다이오드(LD) 중 어느 하나를 포함하는 발광 디바이스.
  9. 제7항에 있어서, 상기 패터닝된 제1도전층은 알루미늄(Al)으로 형성된 발광 디바이스.
  10. 제7항에 있어서, 상기 패터닝된 제2도전층은 금(Au)과 은(Ag) 중 선택된 하나의 물질로 형성되는 발광 디바이스.
  11. 제7항에 있어서, 상기 패터닝된 제2도전층을 노출시키며, 상기 패터닝된 제1도전층 상의 반사층을 더 포함하는 발광 디바이스.
  12. 제11항에 있어서, 상기 반사층은 산화 마그네슘과 황산 바륨 중 선택된 하나의 물질을 포함하는 발광 디바이스.
  13. 제7항에 있어서, 상기 패터닝된 제1도전층은 상기 기판의 제1영역에 위치한 다수의 제1유닛과 상기 기판의 제2영역에 위치한 다수의 제2유닛을 포함하는 발광 디바이스.
  14. 제13항에 있어서, 상기 패터닝된 제2도전층은 상기 패터닝된 제1도전층의 상기 제1유닛 상의 다수의 제1패드와 상기 패터닝된 제1도전층의 상기 제2유닛 상의 다수의 제2패드를 포함하는 발광 디바이스.
  15. 제1영역과 제2영역을 포함하는 기판;
    빛의 복사와 반사를 가능하게 하는 상기 제1영역의 다수의 제1유닛;
    빛의 복사와 반사를 가능하게 하는 상기 제2영역의 다수의 제2유닛;
    상기 제1유닛 상의 다수의 제1패드;
    상기 제2유닛 상의 다수의 제2패드; 및
    상기 제1패드 상의 다수의 발광칩을 포함하며,
    상기 제1영역과 상기 제2영역은 상호 간 바로 옆에 인접하여 위치하는 발광 디바이스.
  16. 제15항에 있어서, 각각의 상기 발광칩은 발광 다이오드(LED)와 레이저 다이오드(LD) 중 하나를 포함하는 발광 디바이스.
  17. 제15항에 있어서, 상기 제1유닛과 상기 제2유닛은 알루미늄(Al)으로 형성되는 발광 디바이스.
  18. 제15항에 있어서, 상기 제1패드와 상기 제2패드는 금(Au)과 은(Ag) 중 선택된 하나의 물질로 형성되는 발광 디바이스.
  19. 제15항에 있어서, 상기 제1패드와 상기 제2패드를 노출시키며, 상기 제1유닛과 상기 제2유닛 상의 반사층을 더 포함하는 발광 디바이스.
  20. 제19항에 있어서, 상기 반사층은 산화 마그네슘과 황산 바륨 중 선택된 하나의 물질을 포함하는 발광 다이오드.
KR1020100072965A 2010-04-27 2010-07-28 발광 디바이스 KR20110119496A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/768,679 US20110261847A1 (en) 2010-04-27 2010-04-27 Light emitting devices
US12/768,679 2010-04-27

Publications (1)

Publication Number Publication Date
KR20110119496A true KR20110119496A (ko) 2011-11-02

Family

ID=44281102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100072965A KR20110119496A (ko) 2010-04-27 2010-07-28 발광 디바이스

Country Status (6)

Country Link
US (1) US20110261847A1 (ko)
EP (1) EP2383780A1 (ko)
JP (1) JP2011233856A (ko)
KR (1) KR20110119496A (ko)
CN (1) CN102237349B (ko)
TW (1) TW201138162A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634647B1 (ja) 2012-12-03 2014-12-03 シチズンホールディングス株式会社 Ｌｅｄモジュール
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate
KR102590229B1 (ko) * 2018-10-15 2023-10-17 삼성전자주식회사 Led 소자 및 led 소자의 제조 방법
TWI800153B (zh) * 2020-12-24 2023-04-21 南韓商東友精細化工有限公司 電路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424408A (en) * 1979-11-21 1984-01-03 Elarde Vito D High temperature circuit board
JPH05190899A (ja) * 1992-01-14 1993-07-30 Rohm Co Ltd 半導体素子アレイチップ及びその製造方法
JP3431038B2 (ja) * 1994-02-18 2003-07-28 ローム株式会社 発光装置とその製造方法およびｌｅｄヘッドの製造方法
JPH11216897A (ja) * 1998-01-30 1999-08-10 Ricoh Co Ltd 光学装置
JP3795298B2 (ja) * 2000-03-31 2006-07-12 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体発光素子の製造方法
DE10051159C2 (de) * 2000-10-16 2002-09-19 Osram Opto Semiconductors Gmbh LED-Modul, z.B. Weißlichtquelle
JP2006294782A (ja) * 2005-04-08 2006-10-26 Hitachi Ltd 半導体光源装置
US20090165296A1 (en) * 2006-04-04 2009-07-02 Yoash Carmi Patterns of conductive objects on a substrate and method of producing thereof
TW200821694A (en) * 2006-11-01 2008-05-16 Au Optronics Corp Reflective light source device and manufacture method thereof
JP5045166B2 (ja) * 2007-03-16 2012-10-10 ソニー株式会社 光源装置及び液晶表示装置
JP5132234B2 (ja) * 2007-09-25 2013-01-30 三洋電機株式会社 発光モジュール
JP2009167338A (ja) * 2008-01-18 2009-07-30 Sharp Corp 波長変換部材およびこれを備える発光装置、ならびに蛍光体
JP2009283832A (ja) * 2008-05-26 2009-12-03 Rohm Co Ltd Ｌｅｄランプ
EP2293656B1 (en) * 2008-05-29 2012-12-12 Denki Kagaku Kogyo Kabushiki Kaisha Metal base circuit board
KR101332794B1 (ko) * 2008-08-05 2013-11-25 삼성전자주식회사 발광 장치, 이를 포함하는 발광 시스템, 상기 발광 장치 및발광 시스템의 제조 방법
MY152752A (en) * 2008-09-30 2014-11-28 Hitachi Chemical Co Ltd Coating agent, substrate for mounting optical semiconductor element using same, and optical semiconductor device

Also Published As

Publication number Publication date
CN102237349B (zh) 2013-05-29
TW201138162A (en) 2011-11-01
JP2011233856A (ja) 2011-11-17
EP2383780A1 (en) 2011-11-02
US20110261847A1 (en) 2011-10-27
CN102237349A (zh) 2011-11-09

Similar Documents

Publication Publication Date Title
JP5432234B2 (ja) 半導体発光デバイス用の実装
KR100694784B1 (ko) 다층 코팅으로 형성한 플립칩 전극 발광 소자
EP2565944B1 (en) Semiconductor light emitting device
JP5535414B2 (ja) 増加発光能力を持つｉｉｉ族窒化物ｌｅｄの製造方法
KR102135624B1 (ko) 발광 다이오드 및 그것을 갖는 발광 다이오드 모듈
TWI580083B (zh) 發光裝置封裝件
JP5693375B2 (ja) 半導体発光素子
US20150188011A1 (en) Side-emitting type nitride semiconductor light emitting chip and nitride semiconductor light emitting device having the same
CN105308765A (zh) 具有通过焊膏粘结的发光二极管的发光二极管模块以及发光二极管
KR20120027318A (ko) 반사 구조를 갖는 반도체 발광 다이오드 및 그 제조 방법
US20110121326A1 (en) Submount Having Reflective Cu-Ni-Ag Pads Formed Using Electroless Deposition
KR100990122B1 (ko) 교류 발광 다이오드 칩 및 그의 제조방법
KR101403639B1 (ko) 반도체 발광소자
KR100999699B1 (ko) 발광 소자 패키지
WO2013121708A1 (ja) 発光装置およびその製造方法
JP6134420B1 (ja) 半導体発光素子
KR20110119496A (ko) 발광 디바이스
JP2007027539A (ja) 半導体発光素子およびこれを用いた照明装置
JP4622426B2 (ja) 半導体発光素子
KR20150052513A (ko) 발광 소자 및 그 제조 방법
US11978839B2 (en) Light-emitting device
JP2014183237A (ja) インターポーザ及び発光モジュール
JP6003246B2 (ja) 発光装置
JP2017168725A (ja) 発光素子及び発光素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application