JP3273793B2 - 改良されたｔｆｔ、該ｔｆｔ及び該ｔｆｔを含むマトリクスディスプレイの製造方法 - Google Patents
改良されたｔｆｔ、該ｔｆｔ及び該ｔｆｔを含むマトリクスディスプレイの製造方法Info
- Publication number
- JP3273793B2 JP3273793B2 JP50784597A JP50784597A JP3273793B2 JP 3273793 B2 JP3273793 B2 JP 3273793B2 JP 50784597 A JP50784597 A JP 50784597A JP 50784597 A JP50784597 A JP 50784597A JP 3273793 B2 JP3273793 B2 JP 3273793B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- source
- finger portions
- extending
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000011159 matrix material Substances 0.000 title claims description 19
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000010409 thin film Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims 2
- 238000010168 coupling process Methods 0.000 claims 2
- 238000005859 coupling reaction Methods 0.000 claims 2
- 239000004973 liquid crystal related substance Substances 0.000 description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000000463 material Substances 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- 239000000758 substrate Substances 0.000 description 7
- 238000002048 anodisation reaction Methods 0.000 description 5
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 229910052715 tantalum Inorganic materials 0.000 description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000007743 anodising Methods 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000005083 Zinc sulfide Substances 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 208000029278 non-syndromic brachydactyly of fingers Diseases 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
- DRDVZXDWVBGGMH-UHFFFAOYSA-N zinc;sulfide Chemical compound [S-2].[Zn+2] DRDVZXDWVBGGMH-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136259—Repairing; Defects
- G02F1/136268—Switch defects
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 技術分野 本発明は、改良された薄膜トランジスタ、該薄膜トラ
ンジスタ及び該トランジスタを含むディスプレイの製造
方法に関するものである。特に、本発明は完成トランジ
スタ及び該トランジスタからなるデバイスの歩留りを増
大する薄膜トランジスタの製造方法に関するものであ
る。
ンジスタ及び該トランジスタを含むディスプレイの製造
方法に関するものである。特に、本発明は完成トランジ
スタ及び該トランジスタからなるデバイスの歩留りを増
大する薄膜トランジスタの製造方法に関するものであ
る。
従来技術 近年、薄膜トランジスタ及びこのような薄膜トランジ
スタを含むデバイス、例えばメモリアレイ、あらゆるタ
イプの集積回路及び機械的スイッチ及びリレーの代用デ
バイスが注目されている。例えばリードリレーは疲労を
示し、MOSスイッチは過大なリーク電流を示す。
スタを含むデバイス、例えばメモリアレイ、あらゆるタ
イプの集積回路及び機械的スイッチ及びリレーの代用デ
バイスが注目されている。例えばリードリレーは疲労を
示し、MOSスイッチは過大なリーク電流を示す。
薄膜トランジスタの特定の代表的な用途はフラットパ
ネルディスプレイ、例えば、液晶、電界放射、プラズ
マ、エレクトロクロミック又はエレクトロルミネッセン
スを使用するディスプレイであり、慣用の陰極線管（CR
T）の代わりに使用される。フラットパネルディスプレ
イはCRTより相当軽量、小形及び低電力消費にできる。
また、CRTは、それらの動作モードの結果として、ほぼ
常に若干の歪みを受ける。CRTは電子ビームをけい光ス
クリーンに投射して機能する。ビームはけい光スクリー
ン上に集束されスポットを生じ、ビームの強度に比例す
る強度で発光する。ビームを一定に移動させてスクリー
ン上に種々のスポットを生じさせ、種々の強度で発光さ
せることにより表示が生成される。電子ビームはその固
定の電子源から出発してスクリーンのエッジから中心へ
走行するので、ビームはスクリーン上の種々の点に種々
の角度で衝突し、スポットのサイズ及び形状に変化（即
ち歪み）を生ずる。
ネルディスプレイ、例えば、液晶、電界放射、プラズ
マ、エレクトロクロミック又はエレクトロルミネッセン
スを使用するディスプレイであり、慣用の陰極線管（CR
T）の代わりに使用される。フラットパネルディスプレ
イはCRTより相当軽量、小形及び低電力消費にできる。
また、CRTは、それらの動作モードの結果として、ほぼ
常に若干の歪みを受ける。CRTは電子ビームをけい光ス
クリーンに投射して機能する。ビームはけい光スクリー
ン上に集束されスポットを生じ、ビームの強度に比例す
る強度で発光する。ビームを一定に移動させてスクリー
ン上に種々のスポットを生じさせ、種々の強度で発光さ
せることにより表示が生成される。電子ビームはその固
定の電子源から出発してスクリーンのエッジから中心へ
走行するので、ビームはスクリーン上の種々の点に種々
の角度で衝突し、スポットのサイズ及び形状に変化（即
ち歪み）を生ずる。
フラットパネルディスプレイは本質的にこのような歪
みを生じない。その理由は、CRTでは電子ビームがけい
光スクリーンをたたくここにより決定される画素が基板
上にフォトリソグラフィによりパターン化されているた
めである。フラットパターンディスプレイの製造におい
ては、回路素子をガラスのような基板上に堆積し、一般
にフォトリソグラフィによりパターン化する。回路素子
を堆積し、エッチングして、直交する制御ライン行及び
列ののマトリクスを有し、制御ライン行及び列間に画素
接点と制御素子を具えるデバイスを形成する。画素接点
はその上に、しきい値電圧の印加時に発光する物質（発
光性）又は周囲光を変調する物質（非発光性）の媒体を
有する。この媒体は液晶、硫化亜鉛のようなエレクトロ
ルミネッセンス又はエレクトロクロミック材料、ネオン
及びアルゴンのようなガスプラズマ、ダイクロイックダ
イ、その他の適切な材料又は電圧印加に応答して発光す
る又は光学特性を変化するデバイスとすることができ
る。適切な電圧の印加に応答して光又は光学的変化が媒
体に発生する。各接点上の光学的にアクティブは媒体は
一般に画素又は“ピクセル”と称されている。
みを生じない。その理由は、CRTでは電子ビームがけい
光スクリーンをたたくここにより決定される画素が基板
上にフォトリソグラフィによりパターン化されているた
めである。フラットパターンディスプレイの製造におい
ては、回路素子をガラスのような基板上に堆積し、一般
にフォトリソグラフィによりパターン化する。回路素子
を堆積し、エッチングして、直交する制御ライン行及び
列ののマトリクスを有し、制御ライン行及び列間に画素
接点と制御素子を具えるデバイスを形成する。画素接点
はその上に、しきい値電圧の印加時に発光する物質（発
光性）又は周囲光を変調する物質（非発光性）の媒体を
有する。この媒体は液晶、硫化亜鉛のようなエレクトロ
ルミネッセンス又はエレクトロクロミック材料、ネオン
及びアルゴンのようなガスプラズマ、ダイクロイックダ
イ、その他の適切な材料又は電圧印加に応答して発光す
る又は光学特性を変化するデバイスとすることができ
る。適切な電圧の印加に応答して光又は光学的変化が媒
体に発生する。各接点上の光学的にアクティブは媒体は
一般に画素又は“ピクセル”と称されている。
フラットパネルディスプレイ用の回路は、一般に、デ
ータを全ての列ラインににシフトして所定の電圧にする
ように設計される。このとき１つの行を附勢してこの行
内の全てのトランジスタをターンオンさせる（一度に一
行づつ書き込む）。次にこの行を遮断し、次の行のデー
タを全ての列にシフトさせ、第２行を附勢して書き込
む。このプロセスを全行がアドレスされるまで繰り返
す。全行は一般に１フレーム周期、代表的には約1/60秒
又は16.7msで書き込まれる。行の書き込み時にデータを
表す電圧を特定の列に選択的に供給して、選択された画
素を発光させるか光学特性を変化させる。画素は、大き
な電圧又は電流又は長い電圧又は電流パルスの印加によ
り強度を変化するものとすることができる。ねじれネマ
チックアクティブ材料を有する液晶ディスプレイ（LC
D）では、ディスプレイは不活性時にほぼ透明になると
ともに活性時に光吸収状態になり、また偏光子の向きに
応じてその逆になる。従って、画素を行ごとに順次に駆
動することによりディスプレイ上に画像が生成される。
CRTについて上述した幾何学歪みはフラットパネルディ
スプレイには生ぜず、これは各画素の位置がリソグラフ
ィで決まり、固定であるためである。
ータを全ての列ラインににシフトして所定の電圧にする
ように設計される。このとき１つの行を附勢してこの行
内の全てのトランジスタをターンオンさせる（一度に一
行づつ書き込む）。次にこの行を遮断し、次の行のデー
タを全ての列にシフトさせ、第２行を附勢して書き込
む。このプロセスを全行がアドレスされるまで繰り返
す。全行は一般に１フレーム周期、代表的には約1/60秒
又は16.7msで書き込まれる。行の書き込み時にデータを
表す電圧を特定の列に選択的に供給して、選択された画
素を発光させるか光学特性を変化させる。画素は、大き
な電圧又は電流又は長い電圧又は電流パルスの印加によ
り強度を変化するものとすることができる。ねじれネマ
チックアクティブ材料を有する液晶ディスプレイ（LC
D）では、ディスプレイは不活性時にほぼ透明になると
ともに活性時に光吸収状態になり、また偏光子の向きに
応じてその逆になる。従って、画素を行ごとに順次に駆
動することによりディスプレイ上に画像が生成される。
CRTについて上述した幾何学歪みはフラットパネルディ
スプレイには生ぜず、これは各画素の位置がリソグラフ
ィで決まり、固定であるためである。
アクティブマトリクスディスプレイ（例えば各画素に
薄膜トランジスタを使用するもの）のデバイス構造を製
造する従来の方法において生ずる大きな問題の一つは、
集積回路の製造歩留り問題と同様の製造歩留り問題を生
ずる点にある。即ち、製造される装置の歩留りは一般に
100％ではなく、その歩留り（無欠陥デバイスの割合）
は最悪の場合には０％になり得る。高品質のディスプレ
イは極めて僅かな欠陥トランジスタ又は他の素子を許容
するのみである。また、大寸法ディスプレイが小寸法デ
ィスプレイより一般に望まれている。従って、製造メー
カは大寸法及び／又は高解像度のディスプレイを製造し
たいが、数個のトランジスタ、従って数個の画素が不良
であれば製造ディスプレイ全体を破棄しなければならな
いジレンマに遭遇する。換言すれば、製造メーカは製造
歩留りの減少の結果として製造コストの著しい増大を被
ることになる。
薄膜トランジスタを使用するもの）のデバイス構造を製
造する従来の方法において生ずる大きな問題の一つは、
集積回路の製造歩留り問題と同様の製造歩留り問題を生
ずる点にある。即ち、製造される装置の歩留りは一般に
100％ではなく、その歩留り（無欠陥デバイスの割合）
は最悪の場合には０％になり得る。高品質のディスプレ
イは極めて僅かな欠陥トランジスタ又は他の素子を許容
するのみである。また、大寸法ディスプレイが小寸法デ
ィスプレイより一般に望まれている。従って、製造メー
カは大寸法及び／又は高解像度のディスプレイを製造し
たいが、数個のトランジスタ、従って数個の画素が不良
であれば製造ディスプレイ全体を破棄しなければならな
いジレンマに遭遇する。換言すれば、製造メーカは製造
歩留りの減少の結果として製造コストの著しい増大を被
ることになる。
本発明は、トランジスタを大きく減少した欠陥数で製
造し、アクティブマトリクスディスプレイのようなあら
ゆるタイプの集積回路に使用可能にする製造方法を提供
することによりこれらのコスト増大及び歩留り減少問題
を著しく改善するものである。
造し、アクティブマトリクスディスプレイのようなあら
ゆるタイプの集積回路に使用可能にする製造方法を提供
することによりこれらのコスト増大及び歩留り減少問題
を著しく改善するものである。
発明の開示 薄膜トランジスタの製造方法を改良して、アクティブ
マトリクスディスプレイのような薄膜トランジスタを含
むデバイスにおける欠陥を減少させる。第１の改良点
は、アクティブマトリクスディスプレイ内のゲートライ
ン及び行ラインとすることができる底部金属層上に２重
絶縁層を形成することにより達成される。第１の絶縁層
は前記金属層を陽極酸化することにより形成し、第２の
絶縁層は第１の絶縁層上に堆積する。２重絶縁層構造を
再陽極酸化してこれらの層のピンホールの影響を除去す
ることができる。第２の改良点は、インターディジタル
トランジスタ構造を与えてチャネル幅を増大させるとと
もに、内部短絡とドレインキャパシタンスを最小にする
ことにある。インターディジタル構造は少なくとも２つ
のドレイン又はソースフィンガ部間に形成された少なく
とも１つのソース又はドレインフィンガ部を含む。短絡
ソースフィンガ部を切り離してトランジスタを動作可能
に維持することができる。他の改良点は、アクティブマ
トリクスディスプレイにおいて蓄積キャパシタを２重絶
縁層を用いて形成することにより与えられる。冗長列ラ
インを第２のオーバレイ金属層を用いて形成する。欠陥
マスキング用のトランジスタを各画素と前行又はゲート
ラインとの間に結合することもできる。
マトリクスディスプレイのような薄膜トランジスタを含
むデバイスにおける欠陥を減少させる。第１の改良点
は、アクティブマトリクスディスプレイ内のゲートライ
ン及び行ラインとすることができる底部金属層上に２重
絶縁層を形成することにより達成される。第１の絶縁層
は前記金属層を陽極酸化することにより形成し、第２の
絶縁層は第１の絶縁層上に堆積する。２重絶縁層構造を
再陽極酸化してこれらの層のピンホールの影響を除去す
ることができる。第２の改良点は、インターディジタル
トランジスタ構造を与えてチャネル幅を増大させるとと
もに、内部短絡とドレインキャパシタンスを最小にする
ことにある。インターディジタル構造は少なくとも２つ
のドレイン又はソースフィンガ部間に形成された少なく
とも１つのソース又はドレインフィンガ部を含む。短絡
ソースフィンガ部を切り離してトランジスタを動作可能
に維持することができる。他の改良点は、アクティブマ
トリクスディスプレイにおいて蓄積キャパシタを２重絶
縁層を用いて形成することにより与えられる。冗長列ラ
インを第２のオーバレイ金属層を用いて形成する。欠陥
マスキング用のトランジスタを各画素と前行又はゲート
ラインとの間に結合することもできる。
図面の簡単な説明 図１は本発明のトランジスタを含むアクティブマトリ
クスデイスプレイの模式的平面図であり、 図２は本発明のトランジスタ及び蓄積キャパシタの一
実施例の食い違い断面図であり、 図３は図２のトランジスタ実施例の第２の断面図であ
り、 図４〜図10はトランジスタ及びディスプレイの製造工
程を示す部分平面図であり、 図11は完成ディスプレイの部分模式図である。
クスデイスプレイの模式的平面図であり、 図２は本発明のトランジスタ及び蓄積キャパシタの一
実施例の食い違い断面図であり、 図３は図２のトランジスタ実施例の第２の断面図であ
り、 図４〜図10はトランジスタ及びディスプレイの製造工
程を示す部分平面図であり、 図11は完成ディスプレイの部分模式図である。
本発明の最適実施例 前述したように、薄膜トランジスタ（TFT）を用いて
多くのデバイスを形成することができ、特定の使用例は
アクティブマトリクス液晶ディスプレイ（AMLCD）であ
る。本発明のTFTはAMLCDの一部分として記載する。図１
に模式的に示す本発明のAMLCDは全体を10で示す。
多くのデバイスを形成することができ、特定の使用例は
アクティブマトリクス液晶ディスプレイ（AMLCD）であ
る。本発明のTFTはAMLCDの一部分として記載する。図１
に模式的に示す本発明のAMLCDは全体を10で示す。
AMLCD10は一組のオプション外部短絡バー12、14、16
及び18を含み、これらの外部短絡バーは、本願と同時に
出願された米国特許出願第08/497,372号、「ACTIVE MAT
RIX ESD PROTECTION AND TESTING SCHEME」に詳細に記
載されている。外部短絡バー12、14、16及び18は製造中
にこれらのバーをけがき線20に沿って破断することによ
り除去される。
及び18を含み、これらの外部短絡バーは、本願と同時に
出願された米国特許出願第08/497,372号、「ACTIVE MAT
RIX ESD PROTECTION AND TESTING SCHEME」に詳細に記
載されている。外部短絡バー12、14、16及び18は製造中
にこれらのバーをけがき線20に沿って破断することによ
り除去される。
AMLCD10は一組の内部短絡バー22、24、26及び28も含
む。これらの内部短絡バー22、24、26及び28は、上記の
米国特許願に詳述されているように、製造中に使用され
る。しかし、内部短絡バー22、24、26及び28は線30に沿
って、例えばレーザによりAMLCD10から電気的に切り離
されるだけであり、AMLCD10の物理的部分のまま残され
る。
む。これらの内部短絡バー22、24、26及び28は、上記の
米国特許願に詳述されているように、製造中に使用され
る。しかし、内部短絡バー22、24、26及び28は線30に沿
って、例えばレーザによりAMLCD10から電気的に切り離
されるだけであり、AMLCD10の物理的部分のまま残され
る。
AMLCD10は一般にガラスパネルからなる基板32上に堆
積され、この基板は上述したようにけがき線20に沿って
破断される。基板32は他のタイプの絶縁材料からなるも
のとすることもでき、非透過性のものに対しては絶縁被
覆を有する金属パネルとすることもできる。AMLCD10は
大きなマトリクスを構成する複数の行ライン34及び複数
の列ライン36を具え、このマトリクスの一部分のみが示
されている。行ライン34は各ライン34に接続された複数
のドライバ接点パッド38を一づつ含み、列ライン36も各
ライン36に接続された複数のドライバ接点パッド40を一
づつ含む。
積され、この基板は上述したようにけがき線20に沿って
破断される。基板32は他のタイプの絶縁材料からなるも
のとすることもでき、非透過性のものに対しては絶縁被
覆を有する金属パネルとすることもできる。AMLCD10は
大きなマトリクスを構成する複数の行ライン34及び複数
の列ライン36を具え、このマトリクスの一部分のみが示
されている。行ライン34は各ライン34に接続された複数
のドライバ接点パッド38を一づつ含み、列ライン36も各
ライン36に接続された複数のドライバ接点パッド40を一
づつ含む。
AMLCD10は行ライン34と列ライン36との間に形成され
た複数の同一の画素を含み、それらの一つの画素42につ
いてのみ詳細に説明する。マトリクスの行ライン34及び
列ライン36が交差する各交差点44に、TFT46が形成さ
れ、両ラインを画素接点48に接続する。アクティブ液晶
媒体が少なくとも接点48上に形成され、この媒体は画素
42に印加される背面電圧及びデータ電圧に応答して特性
を変化する。画素42上の媒体はAMLCD10のマトリクス全
体に一般に方形、矩形又はドットとして現れる。トラン
ジスタ46及び接点48の実際のサイズは正しい寸法比で書
かれてなく、図解のために模式的に示されている。
た複数の同一の画素を含み、それらの一つの画素42につ
いてのみ詳細に説明する。マトリクスの行ライン34及び
列ライン36が交差する各交差点44に、TFT46が形成さ
れ、両ラインを画素接点48に接続する。アクティブ液晶
媒体が少なくとも接点48上に形成され、この媒体は画素
42に印加される背面電圧及びデータ電圧に応答して特性
を変化する。画素42上の媒体はAMLCD10のマトリクス全
体に一般に方形、矩形又はドットとして現れる。トラン
ジスタ46及び接点48の実際のサイズは正しい寸法比で書
かれてなく、図解のために模式的に示されている。
使用しうる行ライン34及び列ライン36の数又はAMLCD1
0の外寸に理論的制限は存在しない点に注意すべきであ
る。製造装置が実際上外寸を制限し、この制限は製造装
置の改善つれて連続的に変化している。
0の外寸に理論的制限は存在しない点に注意すべきであ
る。製造装置が実際上外寸を制限し、この制限は製造装
置の改善つれて連続的に変化している。
AMLCDの映像において遭遇する問題は、AMLCD10が数個
以上の画素を不作動にする欠陥TFT又は他の回路素子を
含む場合にはディスプレイを廃棄しなければならないこ
とにある。欠陥画素42を覆い隠す（マスキング）技術の
一つは追加の（オプション）トランジスタ49を用いて画
素42を隣接する行R1に結合するものである。この場合、
行R1が書き込まれるとき、データが前画素42'に供給さ
れるのみならず、トランジスタ49を経て画素42にも供給
される。次に行R2が書き込まれるとき、画素42に対する
データがトランジスタ46を経て前画素からのデータをオ
ーバライトする。しかし、トランジスタ46が欠陥である
場合には、画素42は前行R1からのデータを保持する。こ
れにより画素42が正しく動作しないことが覆い隠され
る。
以上の画素を不作動にする欠陥TFT又は他の回路素子を
含む場合にはディスプレイを廃棄しなければならないこ
とにある。欠陥画素42を覆い隠す（マスキング）技術の
一つは追加の（オプション）トランジスタ49を用いて画
素42を隣接する行R1に結合するものである。この場合、
行R1が書き込まれるとき、データが前画素42'に供給さ
れるのみならず、トランジスタ49を経て画素42にも供給
される。次に行R2が書き込まれるとき、画素42に対する
データがトランジスタ46を経て前画素からのデータをオ
ーバライトする。しかし、トランジスタ46が欠陥である
場合には、画素42は前行R1からのデータを保持する。こ
れにより画素42が正しく動作しないことが覆い隠され
る。
図11につき後に述べるように、画素42は各フレーム中
に画素42に書き込まれた電圧を維持し安定化する行R1に
結合された蓄積キャパシタ50を含むこともできる。
に画素42に書き込まれた電圧を維持し安定化する行R1に
結合された蓄積キャパシタ50を含むこともできる。
本発明のTFT46及びAMLCD10はアクティブ画素の歩留り
を向上するよう形成する。TFT46を図２を参照して説明
する。TFT46は行ライン34として最初に堆積されたゲー
ト52を具える。完成TFT46が図２及び図３に示されてお
り、種々の製造工程が図４〜図10に示されている。種々
の層の厚さは臨界的でないが、TFT46及びAMLCD10の好適
実施例を形成するのに好適な厚さ及び材料については後
述する。
を向上するよう形成する。TFT46を図２を参照して説明
する。TFT46は行ライン34として最初に堆積されたゲー
ト52を具える。完成TFT46が図２及び図３に示されてお
り、種々の製造工程が図４〜図10に示されている。種々
の層の厚さは臨界的でないが、TFT46及びAMLCD10の好適
実施例を形成するのに好適な厚さ及び材料については後
述する。
ゲート52は２つの金属層で構成するのが好ましい。ア
ルミニウム、好ましくはアルミニウム合金の第１層を堆
積し、パターン化してライン素子54（図４）を形成す
る。冗長行ライン34を形成するために、タンタルの第２
ゲート層をアルミニウム素子54の上に堆積し、パターン
化して素子54を覆うライン素子56（図５）を形成する。
素子56は個々のTFT46の実際のゲートを形成するフィン
ガ部58（図５）も有する。ライン素子54はアルミニウム
又はアルミニウム合金で形成するのが好ましい。アルミ
ニウムは導電率が高いため長いラインに使用するが、小
形のディスプレイに対しては必ずしも必要なく、このア
ルミニウムラインは必要に応じ小形のディスプレイから
除去することもできる。アルミニウムは十分な導電性を
与えるために約1200オングストロームに堆積するが、こ
の厚さは依然として素子54を覆うステップカバレージ問
題を阻止するに十分な薄さである。タンタル素子56又は
他の陽極酸化性耐熱金属を冗長性のために別個に約2000
オングストロームに堆積するのが好ましい。TFTのゲー
トを構成するフィンガ部58はアルミニウム層を必要とせ
ず、代表的にはタンタルのみで形成する。
ルミニウム、好ましくはアルミニウム合金の第１層を堆
積し、パターン化してライン素子54（図４）を形成す
る。冗長行ライン34を形成するために、タンタルの第２
ゲート層をアルミニウム素子54の上に堆積し、パターン
化して素子54を覆うライン素子56（図５）を形成する。
素子56は個々のTFT46の実際のゲートを形成するフィン
ガ部58（図５）も有する。ライン素子54はアルミニウム
又はアルミニウム合金で形成するのが好ましい。アルミ
ニウムは導電率が高いため長いラインに使用するが、小
形のディスプレイに対しては必ずしも必要なく、このア
ルミニウムラインは必要に応じ小形のディスプレイから
除去することもできる。アルミニウムは十分な導電性を
与えるために約1200オングストロームに堆積するが、こ
の厚さは依然として素子54を覆うステップカバレージ問
題を阻止するに十分な薄さである。タンタル素子56又は
他の陽極酸化性耐熱金属を冗長性のために別個に約2000
オングストロームに堆積するのが好ましい。TFTのゲー
トを構成するフィンガ部58はアルミニウム層を必要とせ
ず、代表的にはタンタルのみで形成する。
次に、第１のゲート絶縁層60を、露出タンタル素子56
を強く陽極酸化して酸化タンタルTa2O5からなる絶縁層
を形成することにより形成する。強い陽極酸化は、脱イ
オン水中の約0.1〜4.0％のくえん酸溶液を用いることに
より実行することができる。約60ボルトの電圧を用い
て、精密且つ均一な酸化層60を約15オングストローム／
ボルトで形成し、900オングストロームの厚さに形成す
ることができる。パッド38及び40はフォトレジストで覆
ってこれらのパッドの陽極酸化を阻止するか、又はこれ
らのパッドを陽極酸化し、後にエッチング除去すること
ができる。
を強く陽極酸化して酸化タンタルTa2O5からなる絶縁層
を形成することにより形成する。強い陽極酸化は、脱イ
オン水中の約0.1〜4.0％のくえん酸溶液を用いることに
より実行することができる。約60ボルトの電圧を用い
て、精密且つ均一な酸化層60を約15オングストローム／
ボルトで形成し、900オングストロームの厚さに形成す
ることができる。パッド38及び40はフォトレジストで覆
ってこれらのパッドの陽極酸化を阻止するか、又はこれ
らのパッドを陽極酸化し、後にエッチング除去すること
ができる。
また、第１ゲート絶縁層60を堆積誘電体層により形成
することもできる。次に第２又は冗長ゲート絶縁層62
を、好ましくは窒化シリコンSi3N4により約3000オング
ストロームの厚さに堆積する。次に２つの追加の層、即
ちアモルファスシリコンの層64及びＮ＋ドープアモルフ
ァスシリコンの層66を順次に堆積する。Ｎ＋層66及びア
モルファスシリコン層64を選択的にエッチングしてゲー
ト部分58の上方の窒化シリコン層62上に個別領域70（図
６）を残存させる。アモルファスシリコン層64は約1500
オングストロームの厚さに堆積し、Ｎ＋層66は約300オ
ングストロームの厚さに堆積する。パターニング後に、
残存Ｎ＋層がオーム接点部分68を形成する。次の金属層
を堆積する前に再陽極酸化を行って、特にドレイン又は
ソース金属がゲート金属上を延在する任意の位置におけ
る短絡を阻止することができる。この再陽極酸化はソー
ス及びゲート間に通常存在する最大電圧の少なくとも２
倍の電圧で行う。この再陽極酸化はタンタル層又はその
下のアルミニウム層に新しい酸化層を形成して後に堆積
される金属がピンホールを経てゲートラインに短絡する
のを阻止する。
することもできる。次に第２又は冗長ゲート絶縁層62
を、好ましくは窒化シリコンSi3N4により約3000オング
ストロームの厚さに堆積する。次に２つの追加の層、即
ちアモルファスシリコンの層64及びＮ＋ドープアモルフ
ァスシリコンの層66を順次に堆積する。Ｎ＋層66及びア
モルファスシリコン層64を選択的にエッチングしてゲー
ト部分58の上方の窒化シリコン層62上に個別領域70（図
６）を残存させる。アモルファスシリコン層64は約1500
オングストロームの厚さに堆積し、Ｎ＋層66は約300オ
ングストロームの厚さに堆積する。パターニング後に、
残存Ｎ＋層がオーム接点部分68を形成する。次の金属層
を堆積する前に再陽極酸化を行って、特にドレイン又は
ソース金属がゲート金属上を延在する任意の位置におけ
る短絡を阻止することができる。この再陽極酸化はソー
ス及びゲート間に通常存在する最大電圧の少なくとも２
倍の電圧で行う。この再陽極酸化はタンタル層又はその
下のアルミニウム層に新しい酸化層を形成して後に堆積
される金属がピンホールを経てゲートラインに短絡する
のを阻止する。
次にソース−ドレイン（Ｓ−Ｄ）層72を堆積し、大形
のディスプレイに対しては複数の金属層で形成するのが
好ましい。小形のディスプレイに対しては、層72はアル
ミニウム又はモリブデンのような単一の金属層とするこ
とができる。大形の装置に対しては、モリブデンの第１
障壁層を500オングストローム程度の厚さに堆積してマ
ルチ層72を形成する。アルミニウム又はアルミニウム合
金の第２導電性向上層を約5000オングストロームの厚さ
に堆積する。次にモリブデン又はモリブデン合金の第３
障壁層を約300オングストロームの厚さに堆積する。最
初の２つの層を堆積するだけとすることもできる。
のディスプレイに対しては複数の金属層で形成するのが
好ましい。小形のディスプレイに対しては、層72はアル
ミニウム又はモリブデンのような単一の金属層とするこ
とができる。大形の装置に対しては、モリブデンの第１
障壁層を500オングストローム程度の厚さに堆積してマ
ルチ層72を形成する。アルミニウム又はアルミニウム合
金の第２導電性向上層を約5000オングストロームの厚さ
に堆積する。次にモリブデン又はモリブデン合金の第３
障壁層を約300オングストロームの厚さに堆積する。最
初の２つの層を堆積するだけとすることもできる。
次にＳ−Ｄ層72をパターン化してソース部分74、ドレ
イン部分76及び上側キャパシタ接点部分78を形成する。
次にＳ−Ｄ金属部分74及び76の下部の接点部分68間のＮ
＋ドープ層を除去してトランジスタチャネル領域80をソ
ース及びドレイン部分74及び76間に形成する。この時点
でトランジスタ46は電気的に機能可能になる。
イン部分76及び上側キャパシタ接点部分78を形成する。
次にＳ−Ｄ金属部分74及び76の下部の接点部分68間のＮ
＋ドープ層を除去してトランジスタチャネル領域80をソ
ース及びドレイン部分74及び76間に形成する。この時点
でトランジスタ46は電気的に機能可能になる。
このとき蓄積キャパシタ50も電気的に機能可能にな
り、このキャパシタは接点部分78とその下側の窒化シリ
コン層62、酸化シリコン層60及びゲート層52の部分とか
らなる。ここで、トランジスタ46及びキャパシタ50を必
要に応じ電気的に試験することができる。
り、このキャパシタは接点部分78とその下側の窒化シリ
コン層62、酸化シリコン層60及びゲート層52の部分とか
らなる。ここで、トランジスタ46及びキャパシタ50を必
要に応じ電気的に試験することができる。
次に第１パッシベーション層82を堆積し、好ましくは
Si3N4で約7000オングストロームの厚さに形成する。こ
の誘電体層は堆積SiO2、スピンオンガラス（SOG）又は
他の有機誘電体材料により形成することもできる。層82
をパターン化してドレイン接点孔84及びキャパシタ接点
孔86を形成する。冗長列ラインを形成する必要があると
きは、孔88（図３）形成して下側の列ライン36への接点
を設ける。
Si3N4で約7000オングストロームの厚さに形成する。こ
の誘電体層は堆積SiO2、スピンオンガラス（SOG）又は
他の有機誘電体材料により形成することもできる。層82
をパターン化してドレイン接点孔84及びキャパシタ接点
孔86を形成する。冗長列ラインを形成する必要があると
きは、孔88（図３）形成して下側の列ライン36への接点
を設ける。
次に画素ITO層90を堆積し、パターン化して孔84にド
レイン接点を、孔86にキャパシタ接点を、孔88（もしあ
れば）を経て接触する冗長列ライン及び画素48を形成す
る。画素48は正しい寸法比で示されてなく、またこの断
面図は互い違いに配置されるトランジスタ46及びキャパ
シタ構造50を含むようにオフセットされている。この断
面図は列ITOと画素ITO48（図１及び図９）との間の電気
的分離を十分に示さない。追加のトランジスタ49（図
１）は図示されていないが、トランジスタ構造46と同一
に形成することができる。
レイン接点を、孔86にキャパシタ接点を、孔88（もしあ
れば）を経て接触する冗長列ライン及び画素48を形成す
る。画素48は正しい寸法比で示されてなく、またこの断
面図は互い違いに配置されるトランジスタ46及びキャパ
シタ構造50を含むようにオフセットされている。この断
面図は列ITOと画素ITO48（図１及び図９）との間の電気
的分離を十分に示さない。追加のトランジスタ49（図
１）は図示されていないが、トランジスタ構造46と同一
に形成することができる。
次に最終パッシベーション層92を形成してTFT構造を
完成させる。パッシベーション層92は層82と同様に約20
00−3000オングストロームの厚さに形成する。層92はカ
ラーフィルタ基板上に形成することもでき、また両方に
形成することもできる。
完成させる。パッシベーション層92は層82と同様に約20
00−3000オングストロームの厚さに形成する。層92はカ
ラーフィルタ基板上に形成することもでき、また両方に
形成することもできる。
図7A及び7Bに示すように、ソースライン74はドレイン
76とインターディギタル配置する。図7Aに示すように、
ドレイン76は少なくとも１つのフィンガ部94を有し、ソ
ースライン74は１対のフィンガ部96を有するものとする
のが好ましい。フィンガ部96に隣接してソースライン74
を貫通するスロット又は開口98をエッチングする。イン
ターディジタル構造は幾つかの利点をもたらす。第１
に、チャネル幅を最大にすることができるとともに、ド
レイン−ゲートキャパシタンスを最小にすることができ
る。他の利点は、電子試験中にソースフィンガ部96の一
つの短絡をこの短絡フィンガ部を切り離すことにより除
去することができる点にある。この短絡故障は、短絡フ
ィンガ部96の両側でスロット98まで切断することにより
有効に除去することができる。
76とインターディギタル配置する。図7Aに示すように、
ドレイン76は少なくとも１つのフィンガ部94を有し、ソ
ースライン74は１対のフィンガ部96を有するものとする
のが好ましい。フィンガ部96に隣接してソースライン74
を貫通するスロット又は開口98をエッチングする。イン
ターディジタル構造は幾つかの利点をもたらす。第１
に、チャネル幅を最大にすることができるとともに、ド
レイン−ゲートキャパシタンスを最小にすることができ
る。他の利点は、電子試験中にソースフィンガ部96の一
つの短絡をこの短絡フィンガ部を切り離すことにより除
去することができる点にある。この短絡故障は、短絡フ
ィンガ部96の両側でスロット98まで切断することにより
有効に除去することができる。
図7Aに示すジンターディジタル構造の実施例によれば
ドレイン−ゲートキャパシタンスは最小になるが、図7B
に示すような追加のフィンガ部を形成することにより一
層高い駆動電流を得ることができる。図7Bにおいて、ド
レイン76が１対のフィンガ部100を有し、ソース74が３
つのフィンガ部102を有している。
ドレイン−ゲートキャパシタンスは最小になるが、図7B
に示すような追加のフィンガ部を形成することにより一
層高い駆動電流を得ることができる。図7Bにおいて、ド
レイン76が１対のフィンガ部100を有し、ソース74が３
つのフィンガ部102を有している。
図９はITO層90を示し、このITO層は個別の画素接点48
と冗長列ライン104を形成する。列ライン104は孔88を経
て下側の列ライン36に接続する。
と冗長列ライン104を形成する。列ライン104は孔88を経
て下側の列ライン36に接続する。
AMLCD10の総合複合レイアウトを図10に示す。
図11は完成AMLCD10の一部及び蓄積キャパシタ50を使
用する理由を示す。キャパシタ50は、画素行、ここでは
行３がアドレスされてないときに、画素42の液晶材料間
の電圧をフレーム周期中に安定化する。各画素行は１フ
レーム周期中に１度アドレスされるのみであり、フレー
ム周期は一般に1/60秒又は16.7msである。480行のAMLCD
10の場合には、各行はフレーム周期の1/480秒又は約34.
7マイクロ秒間アドレスされるだけである。画素行がア
ドレスされないフレーム時間中、TFT46はオフである。
しかし、画素電圧は液晶材料間に一定に維持する必要が
ある。液晶材料はキャパシタンスCLC及び有限抵抗値RLC
を有する。トランジスタ46はドライバとソースとの間に
リークを有しうるとともに、液晶材料抵抗RLCを経るリ
ーク有しうる。液晶材料間の電圧降下（データ減衰）を
最小にするために、キャパシタンスCSを有する蓄積キャ
パシタ50をCLCと並列に形成する。行３からトランジス
タ46により駆動される画素42をキャパシタ50により前行
２に結合する。これにより行２が行３の直前に駆動され
る。総合キャパシタンスはCLC＋CSに等しいため、所定
の行に対するトランジスタ46がターンオンするとき、こ
のトランジスタ46がCLC及びCSを充電する。トランジス
タ46及び液晶材料のリーク電流はどちらも動作温度が上
昇するにつれて高くなる（悪くなる）。液晶材料はTFT
基板32とカラーフィルタ又は単色背面板94との間に封入
される。背面板94は基板32からスペーサ（図示せず）に
より隔離される。
用する理由を示す。キャパシタ50は、画素行、ここでは
行３がアドレスされてないときに、画素42の液晶材料間
の電圧をフレーム周期中に安定化する。各画素行は１フ
レーム周期中に１度アドレスされるのみであり、フレー
ム周期は一般に1/60秒又は16.7msである。480行のAMLCD
10の場合には、各行はフレーム周期の1/480秒又は約34.
7マイクロ秒間アドレスされるだけである。画素行がア
ドレスされないフレーム時間中、TFT46はオフである。
しかし、画素電圧は液晶材料間に一定に維持する必要が
ある。液晶材料はキャパシタンスCLC及び有限抵抗値RLC
を有する。トランジスタ46はドライバとソースとの間に
リークを有しうるとともに、液晶材料抵抗RLCを経るリ
ーク有しうる。液晶材料間の電圧降下（データ減衰）を
最小にするために、キャパシタンスCSを有する蓄積キャ
パシタ50をCLCと並列に形成する。行３からトランジス
タ46により駆動される画素42をキャパシタ50により前行
２に結合する。これにより行２が行３の直前に駆動され
る。総合キャパシタンスはCLC＋CSに等しいため、所定
の行に対するトランジスタ46がターンオンするとき、こ
のトランジスタ46がCLC及びCSを充電する。トランジス
タ46及び液晶材料のリーク電流はどちらも動作温度が上
昇するにつれて高くなる（悪くなる）。液晶材料はTFT
基板32とカラーフィルタ又は単色背面板94との間に封入
される。背面板94は基板32からスペーサ（図示せず）に
より隔離される。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ハフ ロナルド エル アメリカ合衆国 カリフォルニア州 94583 サン ラモン ポニー コート 34 (56)参考文献 特開 昭62−65017（ＪＰ，Ａ) 特開 昭64−24300（ＪＰ，Ａ) 特開 昭61−261774（ＪＰ，Ａ) 特開 昭61−245136（ＪＰ，Ａ) 特開 平６−347821（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 G02F 1/1343
Claims (10)
- 【請求項１】薄膜トランジスタの製造において、 インターディジタル構造のソース及びドレインを形成
し、前記ソースに開口を形成し、前記開口に隣接して前
記ソースから前記ドレインの方へ延在する少なくとも２
つのフィンガ部を形成し、前記ドレインから前記２つの
ソースフィンガ部間に、これらのフィンガ部から離間し
て延在する少なくとも一つのフィンガ部を形成すること
を特徴とする薄膜トランジスタの製造方法。 - 【請求項２】前記ソースから延在する少なくとも３つの
フィンガ部を形成するとともに、前記ドレインから延在
する少なくとも２つのフィンガ部を形成し、前記各ドレ
インフィンガ部が前記各対のソースフィンガ部間に、こ
れらのフィンガ部から離間して延在することを特徴とす
る請求項１記載の方法。 - 【請求項３】複数の薄膜トランジスタを含み、各トラン
ジスタが画素をディスプレイマトリクスの行及び列ライ
ンに結合するアクティブマトイクスディスプレイの製造
において、 各トランジスタがインターディジタル構造のソース及び
ドレインを含み、前記ソースに開口を形成し、前記開口
に隣接して前記ソースから前記ドレインの方へ延在する
少なくとも２つのフィンガ部を形成し、前記ドレインか
ら前記２つのソースフィンガ部間に、これらのフィンガ
部から離間して延在する少なくとも一つのフィンガ部を
形成することを特徴とするアクティブマトリクスディス
プレイの製造方法。 - 【請求項４】各トランジスタにおいて前記ソースから延
在する少なくとも３つのフィンガ部を形成するととも
に、前記ドレインから延在する少なくとも２つのフィン
ガ部を形成し、前記各ドレインフィンガ部が前記各対の
ソースフィンガ部間に、これらのフィンガ部から離間し
て延在することを特徴とする請求項３記載の方法。 - 【請求項５】各トランジスタの前記ソース及びドレイン
を冗長ゲート絶縁層上に形成し、前記ゲート絶縁層は、
ゲート金属を堆積し、前記ゲート金属を陽極酸化して絶
縁層を形成し、前記陽極酸化絶縁層上に第２の絶縁層を
堆積することにより形成することを特徴とする請求項３
記載の方法。 - 【請求項６】各画素に対し蓄積キャパシタを形成し、該
蓄積キャパシタを前記各画素と隣接行ラインとの間に結
合することを特徴とする請求項３記載の方法。 - 【請求項７】インターディジタル構造のソース及びドレ
インを具え、前記ソース開口を有し、前記開口に隣接し
て前記ソースから前記ドレインの方へ延在する少なくと
も２つのフィンガ部と、前記ドレインがドレインから前
記２つのソースフィンガ部間に、これらのフィンガ部か
ら離間して延在する少なくとも一つのフィンガ部とを含
むことを特徴とする薄膜トランジスタ。 - 【請求項８】前記ソースから延在する少なくとも３つの
フィンガ部と、前記ドレインから延在する少なくとも２
つのフィンガ部を含み、前記各ドレインフィンガ部が前
記各対のソースフィンガ部間に、これらのフィンガ部か
ら離間して延在することを特徴とする請求項７記載のト
ランジスタ。 - 【請求項９】複数の薄膜トランジスタを含み、各トラン
ジスタが画素をディスプレイマトリクスの行及び列ライ
ンに結合するアクティブマトリクスディスプレイにおい
て、 各トランジスタがインターディジタル構造のソース及び
ドレインを具え、前記ソースに開口を有し、前記開口に
隣接して前記ソースから前記ドレインの方へ延在する少
なくとも２つのフィンガ部と、前記ドレインがドレイン
から前記２つのソースフィンガ部間に、これらのフィン
ガ部から離間して延在する少なくとも一つのフィンガ部
とを含むことを特徴とするアクティブマトリクスディス
プレイ。 - 【請求項１０】各トランジスタが前記ソースから延在す
る少なくとも３つのフィンガ部と、前記ドレインから延
在する少なくとも２つのフィンガ部を含み、前記各ドレ
インフィンガ部が前記各対のソースフィンガ部間に、こ
れらのフィンガ部から離間して延在することを特徴とす
る請求項９記載のディスプレイ。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/497,371 US5737041A (en) | 1995-07-31 | 1995-07-31 | TFT, method of making and matrix displays incorporating the TFT |
| US497,371 | 1995-07-31 | ||
| US08/497,371 | 1995-07-31 | ||
| PCT/US1996/012439 WO1997005523A1 (en) | 1995-07-31 | 1996-07-30 | Improved tft, method of making and matrix displays incorporating the tft |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11510272A JPH11510272A (ja) | 1999-09-07 |
| JP3273793B2 true JP3273793B2 (ja) | 2002-04-15 |
Family
ID=23976590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50784597A Expired - Fee Related JP3273793B2 (ja) | 1995-07-31 | 1996-07-30 | 改良されたｔｆｔ、該ｔｆｔ及び該ｔｆｔを含むマトリクスディスプレイの製造方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (3) | US5737041A (ja) |
| EP (1) | EP0842455B1 (ja) |
| JP (1) | JP3273793B2 (ja) |
| CN (1) | CN1134069C (ja) |
| AU (1) | AU6641596A (ja) |
| DE (1) | DE69624248T2 (ja) |
| TW (1) | TW277147B (ja) |
| WO (1) | WO1997005523A1 (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0166894B1 (ko) * | 1995-02-20 | 1999-03-30 | 구자홍 | 액정표시장치 |
| US5737041A (en) * | 1995-07-31 | 1998-04-07 | Image Quest Technologies, Inc. | TFT, method of making and matrix displays incorporating the TFT |
| JPH0964366A (ja) * | 1995-08-23 | 1997-03-07 | Toshiba Corp | 薄膜トランジスタ |
| KR100204071B1 (ko) * | 1995-08-29 | 1999-06-15 | 구자홍 | 박막트랜지스터-액정표시장치 및 제조방법 |
| US5731216A (en) * | 1996-03-27 | 1998-03-24 | Image Quest Technologies, Inc. | Method of making an active matrix display incorporating an improved TFT |
| KR100223153B1 (ko) * | 1996-05-23 | 1999-10-15 | 구자홍 | 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치 |
| KR100247493B1 (ko) * | 1996-10-18 | 2000-03-15 | 구본준, 론 위라하디락사 | 액티브매트릭스기판의 구조 |
| KR100271038B1 (ko) * | 1997-09-12 | 2000-11-01 | 구본준, 론 위라하디락사 | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) |
| JPH11177102A (ja) | 1997-12-08 | 1999-07-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR100276442B1 (ko) * | 1998-02-20 | 2000-12-15 | 구본준 | 액정표시장치 제조방법 및 그 제조방법에 의한 액정표시장치 |
| US6704133B2 (en) | 1998-03-18 | 2004-03-09 | E-Ink Corporation | Electro-optic display overlays and systems for addressing such displays |
| US7075502B1 (en) * | 1998-04-10 | 2006-07-11 | E Ink Corporation | Full color reflective display with multichromatic sub-pixels |
| KR100333180B1 (ko) * | 1998-06-30 | 2003-06-19 | 주식회사 현대 디스플레이 테크놀로지 | Tft-lcd제조방법 |
| US6157048A (en) * | 1998-08-05 | 2000-12-05 | U.S. Philips Corporation | Thin film transistors with elongated coiled electrodes, and large area devices containing such transistors |
| CN1139837C (zh) * | 1998-10-01 | 2004-02-25 | 三星电子株式会社 | 液晶显示器用薄膜晶体管阵列基板及其制造方法 |
| DE69831243T2 (de) * | 1998-10-13 | 2006-08-10 | Sony Deutschland Gmbh | Herstellungsverfahren einer Licht emittierenden Anzeigevorrichtung mit aktiver Matrix |
| US6395586B1 (en) * | 1999-02-03 | 2002-05-28 | Industrial Technology Research Institute | Method for fabricating high aperture ratio TFT's and devices formed |
| US6313512B1 (en) | 1999-02-25 | 2001-11-06 | Tyco Electronics Logistics Ag | Low source inductance compact FET topology for power amplifiers |
| DE19914581A1 (de) * | 1999-03-31 | 2000-10-12 | Grundfos A S Bjerringbro | Kreiselpumpenaggregat |
| JP3527168B2 (ja) * | 1999-06-02 | 2004-05-17 | シャープ株式会社 | 液晶表示装置 |
| AU7091400A (en) * | 1999-08-31 | 2001-03-26 | E-Ink Corporation | Transistor for an electronically driven display |
| TW437097B (en) * | 1999-12-20 | 2001-05-28 | Hannstar Display Corp | Manufacturing method for thin film transistor |
| KR100370800B1 (ko) * | 2000-06-09 | 2003-02-05 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판 제작방법 |
| DE10034873B4 (de) * | 2000-07-18 | 2005-10-13 | Pacifica Group Technologies Pty Ltd | Verfahren und Bremsanlage zum Regeln des Bremsvorgangs bei einem Kraftfahrzeug |
| KR100386631B1 (ko) * | 2000-08-29 | 2003-06-02 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그의 제조방법 |
| GB0100733D0 (en) * | 2001-01-11 | 2001-02-21 | Koninkl Philips Electronics Nv | A method of manufacturing an active matrix substrate |
| JP2004527124A (ja) * | 2001-04-10 | 2004-09-02 | サーノフ コーポレイション | 有機薄膜トランジスタを使用する高性能アクティブマトリクスピクセルを提供する方法及び装置 |
| KR100776768B1 (ko) * | 2001-07-21 | 2007-11-16 | 삼성전자주식회사 | 액정표시패널용 기판 및 그 제조방법 |
| JP2005527102A (ja) * | 2001-07-24 | 2005-09-08 | クリー インコーポレイテッド | 高電子移動度トランジスタ及びその製造方法 |
| KR100391157B1 (ko) * | 2001-10-25 | 2003-07-16 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| GB0126720D0 (en) * | 2001-11-07 | 2002-01-02 | Koninkl Philips Electronics Nv | Active matrix pixel device |
| AU2003303712A1 (en) * | 2003-01-10 | 2004-08-10 | Christopher J. Laux | Broom with scuff remover |
| KR100980010B1 (ko) | 2003-07-14 | 2010-09-03 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR100711001B1 (ko) | 2003-12-29 | 2007-04-24 | 엘지.필립스 엘시디 주식회사 | 유기전계발광 소자 |
| JP2005223254A (ja) * | 2004-02-09 | 2005-08-18 | Sharp Corp | 薄膜トランジスタ |
| KR101086477B1 (ko) * | 2004-05-27 | 2011-11-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 제조 방법 |
| JP4628040B2 (ja) * | 2004-08-20 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体素子を備えた表示装置の製造方法 |
| GB0426563D0 (en) * | 2004-12-03 | 2005-01-05 | Plastic Logic Ltd | Alignment tolerant patterning on flexible substrates |
| US7538399B2 (en) * | 2004-12-15 | 2009-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor substrate and manufacturing method thereof |
| WO2006126460A1 (ja) * | 2005-05-23 | 2006-11-30 | Sharp Kabushiki Kaisha | アクティブマトリクス基板、表示装置および画素欠陥修正方法 |
| TWI339442B (en) | 2005-12-09 | 2011-03-21 | Samsung Mobile Display Co Ltd | Flat panel display and method of fabricating the same |
| US20070290205A1 (en) * | 2006-06-14 | 2007-12-20 | Chin-Sheng Chen | Dual-channel thin film transistor |
| KR20080009888A (ko) * | 2006-07-25 | 2008-01-30 | 삼성전자주식회사 | 액정 표시 장치 |
| TWI328878B (en) * | 2006-09-15 | 2010-08-11 | Au Optronics Corp | Electrode structure of a transistor, and pixel structure and display apparatus comprising the same |
| US20080135891A1 (en) * | 2006-12-08 | 2008-06-12 | Palo Alto Research Center, Incorporated | Transistor Device Formed on a Flexible Substrate Including Anodized Gate Dielectric |
| KR101490485B1 (ko) * | 2008-10-30 | 2015-02-05 | 삼성디스플레이 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| WO2010107027A1 (ja) * | 2009-03-17 | 2010-09-23 | 凸版印刷株式会社 | 薄膜トランジスタアレイおよび薄膜トランジスタアレイを用いた画像表示装置 |
| US20140014951A1 (en) * | 2011-01-13 | 2014-01-16 | Sharp Kabushiki Kaisha | Semiconductor device |
| KR101770969B1 (ko) * | 2011-01-21 | 2017-08-25 | 삼성디스플레이 주식회사 | 터치 센싱 기판 및 이의 제조 방법 |
| JP2014072225A (ja) * | 2012-09-27 | 2014-04-21 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
| GB2519084A (en) * | 2013-10-08 | 2015-04-15 | Plastic Logic Ltd | Transistor addressing |
| CN103680388B (zh) * | 2013-12-26 | 2015-11-11 | 深圳市华星光电技术有限公司 | 用于平板显示的可修复的goa电路及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1145991A (en) * | 1965-03-12 | 1969-03-19 | Mullard Ltd | Improvements in and relating to methods of manufacturing electrical circuit arrangements |
| DE2408540C2 (de) * | 1974-02-22 | 1982-04-08 | Robert Bosch Gmbh, 7000 Stuttgart | Halbleiterbauelement aus einer Vielzahl mindestens annähernd gleicher Schaltungselemente und Verfahren zum Erkennen und Abtrennen defekter Schaltungselemente |
| FR2389955B1 (ja) * | 1977-05-05 | 1981-12-04 | Thomson Csf | |
| JPH0740101B2 (ja) * | 1985-04-23 | 1995-05-01 | 旭硝子株式会社 | 薄膜トランジスタ |
| US5062690A (en) * | 1989-06-30 | 1991-11-05 | General Electric Company | Liquid crystal display with redundant FETS and redundant crossovers connected by laser-fusible links |
| FR2662290B1 (fr) * | 1990-05-15 | 1992-07-24 | France Telecom | Procede de realisation d'un ecran d'affichage a matrice active et a condensateurs de stockage et ecran obtenu par ce procede. |
| US5274264A (en) * | 1990-12-12 | 1993-12-28 | Hughes Aircraft Company | Defect tolerant power distribution network and method for integrated circuits |
| US5202274A (en) * | 1991-06-14 | 1993-04-13 | Samsung Electronics Co., Ltd. | Method of fabricating thin film transistor |
| US5563727A (en) * | 1994-06-30 | 1996-10-08 | Honeywell Inc. | High aperture AMLCD with nonparallel alignment of addressing lines to the pixel edges or with distributed analog processing at the pixel level |
| US5737041A (en) * | 1995-07-31 | 1998-04-07 | Image Quest Technologies, Inc. | TFT, method of making and matrix displays incorporating the TFT |
| KR100192373B1 (ko) * | 1996-01-15 | 1999-06-15 | 구자홍 | 액정표시장치의 구조 |
| US5954559A (en) * | 1997-01-13 | 1999-09-21 | Image Quest Technologies, Inc. | Color filter structure and method of making |
-
1995
- 1995-07-31 US US08/497,371 patent/US5737041A/en not_active Expired - Fee Related
- 1995-08-07 TW TW084108351A patent/TW277147B/zh not_active IP Right Cessation
-
1996
- 1996-07-30 JP JP50784597A patent/JP3273793B2/ja not_active Expired - Fee Related
- 1996-07-30 EP EP96926175A patent/EP0842455B1/en not_active Expired - Lifetime
- 1996-07-30 CN CNB961970693A patent/CN1134069C/zh not_active Expired - Fee Related
- 1996-07-30 DE DE69624248T patent/DE69624248T2/de not_active Expired - Fee Related
- 1996-07-30 WO PCT/US1996/012439 patent/WO1997005523A1/en active IP Right Grant
- 1996-07-30 AU AU66415/96A patent/AU6641596A/en not_active Abandoned
-
1998
- 1998-01-26 US US09/013,798 patent/US5874746A/en not_active Expired - Fee Related
- 1998-11-18 US US09/195,382 patent/US6066506A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO1997005523A1 (en) | 1997-02-13 |
| CN1134069C (zh) | 2004-01-07 |
| EP0842455A4 (en) | 1998-11-18 |
| TW277147B (en) | 1996-06-01 |
| JPH11510272A (ja) | 1999-09-07 |
| US6066506A (en) | 2000-05-23 |
| CN1196803A (zh) | 1998-10-21 |
| AU6641596A (en) | 1997-02-26 |
| DE69624248D1 (de) | 2002-11-14 |
| EP0842455B1 (en) | 2002-10-09 |
| DE69624248T2 (de) | 2003-08-07 |
| US5737041A (en) | 1998-04-07 |
| US5874746A (en) | 1999-02-23 |
| EP0842455A1 (en) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3273793B2 (ja) | 改良されたｔｆｔ、該ｔｆｔ及び該ｔｆｔを含むマトリクスディスプレイの製造方法 | |
| US5668032A (en) | Active matrix ESD protection and testing scheme | |
| US6613650B1 (en) | Active matrix ESD protection and testing scheme | |
| US6160270A (en) | Performance matrix, method of making an active matrix displays incorporating an improved TFT | |
| US5162931A (en) | Method of manufacturing flat panel backplanes including redundant gate lines and displays made thereby | |
| US5767926A (en) | Liquid crystal display and a method for manufacturing the same | |
| US7994507B2 (en) | Electro-luminescence device including a thin film transistor and method of fabricating an electro-luminescence device | |
| JP4294096B2 (ja) | 改良されたアクティブ・マトリクスのｅｓｄ保護および試験体系 | |
| JP4364309B2 (ja) | カラーフィルタ構造及び製造方法 | |
| KR100982497B1 (ko) | 일렉트로-루미네센스 표시 패널의 박막 트랜지스터 어레이및 그 제조 방법 | |
| KR100464632B1 (ko) | 능동매트릭스디스플레이및그제조방법 | |
| JPH09269503A (ja) | 液晶表示装置 | |
| JPH0155460B2 (ja) | ||
| JPH04157428A (ja) | 薄膜トランジスタ基板、液晶ディスプレイパネル及び液晶ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |