JP4238057B2 - 印刷回路構造および回路基板を積層する方法 - Google Patents
印刷回路構造および回路基板を積層する方法 Download PDFInfo
- Publication number
- JP4238057B2 JP4238057B2 JP2003097669A JP2003097669A JP4238057B2 JP 4238057 B2 JP4238057 B2 JP 4238057B2 JP 2003097669 A JP2003097669 A JP 2003097669A JP 2003097669 A JP2003097669 A JP 2003097669A JP 4238057 B2 JP4238057 B2 JP 4238057B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- layer
- roughness
- roughened
- laminating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【発明の属する技術分野】
この発明は、一般に印刷配線基板に関し、特に、少なくとも2つの層を一緒に積層して印刷配線基板を形成することを含む、印刷配線基板を形成する方法、およびその結果物に関する。
【0002】
【従来の技術】
印刷配線基板の分野における高周波(すなわち1GHz以上)応用製品は、信号ラインの表面に滑らかな銅構造の必要性を求めている。この必要性は、周波数が増加するにつれて、電気信号の経路が導体の外側表面に向かう傾向となる、いわゆる表皮効果が原因である。したがって、高周波応用製品における銅の表面の粗さは、大きな表面抵抗と、長い実効ライン長とを生じ、これらは、信号に、大きな伝導損失を与える。また、信号の完全性は、複合基板構造内の信号ラインによって基準にされる接地層または電圧層の粗さによって影響を受ける。
【0003】
【発明が解決しようとする課題】
しかしながら、通常の印刷配線基板処理、例えば積層処理は、複合積層構造における誘電体積層板に銅の適切な接着力を与えるために、粗された銅の表面に依存する。一般に、積層前では1つの層の内部配線層および電圧層の露出した面は、最初、滑らかであり、次に、接着力を強めるために粗される。銅を粗くする方法には、酸化物処理または酸化物置換処理、および銅の表面に黄銅、または亜鉛および/またはニッケルを設ける方法がある。通常、粗くする処理は、銅層の個別作製の前および後に、すべての露出した銅表面に対して行われる。したがって、2つの競合問題は、最適な利点のために異なる表面粗さを求める。すなわち、導体の非常に滑らかな面は、最も効率の良い信号搬送のために望ましく、粗された面は、誘電体への銅の最適な接着力のために望ましい。
【0004】
【課題を解決するための手段】
印刷配線基板構造上の導体を粗くすることは、ある領域のみ重要であり、回路トレースまたは信号ラインのそれぞれの全長に渡っては要求されないことが分かった。実際は、機械的および化学的露出は、信号層または電源層がメッキされたスルーホールと交差する所が最も大きい。それゆえ、基板の配線がされておらず、穴が開けられていない領域よりもこの交差部分において、銅/積層板の良好な接着力の必要性が大きい。したがって、本発明によれば、印刷配線基板は2つ以上の層から構成され、その内の1つの層は、その上に回路ラインが形成され、回路ラインまたは回路トレースの表面は、銅/積層板の極めて良好な接着力を求める領域のみ選択的に粗されており、一方、回路ラインまたは回路トレースの表面の残りの部分は、本質的に滑らかな状態に維持されている。これは、極めて良好な接着力を求める限られたまたは比較的小さい領域があるだけなので、良好な接着力と良好な信号搬送特性の相反する必要性に良い解決を与え、そして、これらの領域は一般に非常に小さいので実質的に信号ライン上の信号の搬送に影響を与えない。したがって、信号ラインまたは信号トレース上の信号が搬送するこれらの重要な領域は、回路ラインまたは回路トレースを滑らかにさせて、信号搬送効果を最大にすることができ、一方、信号搬送が重要でないこれらの限られた領域は、粗されて、1つの層と他の層との接着力を向上させることができる。それゆえ、この方法により得られる基板では、非常により良い信号搬送を依然として与えると同時に、粗された導体表面で可能である適切な接着力が得られる。
【0005】
また、電源層および接地層を含む電圧層では、信号層の滑らかな面領域に対向する領域の電圧層の表面を滑らかにすることは、信号搬送の性能を向上させることが分かった。したがって、電圧層のこれらの限られた領域は、滑らかに維持され、一方、電圧層の面の他の領域は、粗され、電圧層と信号層との間の誘電体の接触している層に電圧層の必要な接着力を与える。
【0006】
信号層と電圧層の両方の場合、選択的に粗くすることを行うことは、信号ラインとメッキされたスルーホールの位置によって必ずしも単独で課せられるとは限らないが、その基板の電気信号性能特性と機械的要求を調和させることによって特定の基板デザインにカスタマイズされる。例えば、あるデザインは、全ての信号ラインと参照ラインの個々の領域とに滑らかな導体を求め、他のデザインは、信号ラインのみに滑らかな導体を指示し、参照ラインには指示せず、一方、さらに他のデザインは、滑らかな導体に最高の電気的性能を求める極めて僅かの限られた信号ラインを有し、全ての他の導体に、最大の機械的接着力のために粗されることを認める。
【0007】
【発明の実施の形態】
次に、この発明の実施の形態について図面を参照して説明する。
【0008】
一般には、本発明は、高周波電流が流され、または誘導される面が滑らかであり、積層する際に接着剤シートに信号層および基準電圧層の接着力を与えるために他の面が粗くなっている、信号層および基準電圧層上の信号ラインを与える。上に示したように、高周波電子応用製品、特にGHzレベルの電子応用製品は、滑らかな銅構造を有する印刷配線基板の必要性を求めている。これは、周波数が高くなるにつれて、電気信号の経路が導体の外側表面の方向に移動する表皮効果が原因である。そのような場合における銅または他の導体の外側表面の粗さは、高い表面抵抗と有効ライン長の増加をもたらし、どちらも、信号のより大きな伝導損失および信号速度の減速の一因となる。逆に、異なる複数の層を一緒に積層させて印刷配線基板を形成する通常の印刷配線基板処理では、複合構造において、銅/積層板の適切な接着力を与えるために、銅表面は、しばしば、粗された状態を必要とする。したがって、これら二つの要求は、高い周波数では滑らかな銅の表面が望まれるが、必要な層間接着力を与えるために粗くなった銅表面が望まれるという点で、互いに競合しているように見える。
【0009】
しかしながら、実際のところ、信号層に関しては、銅/積層板の接着力を増加させることを必要とする、数箇所の重要な領域があり、一方、他の領域は、そのような重大な必要性を有しないということが分かった。例えば、メッキされたスルーホールの領域では、回路基板の他の領域よりもメッキされたスルーホールのランドにおいて良好な接着力の必要性が大きい。信号ラインまたはランドとメッキされたスルーホールとの交差部分は、機械穴開けや化学処理のストレスに耐えなければならないだけでなく、意図的に交差部分は、積層板と積層板との間の樹脂結合よりも本来的に弱い、銅と積層板との間の接着剤結合から成る。逆に、メッキされたスルーホールから離れた領域は、回路ライン直上の銅/積層板・結合から成るが、回路トレースの周囲の積層板と積層板との間の、より強力な接着剤結合によって支配され、さらに、これらの領域は、メッキされたスルーホールの穴開けおよび処理の局部的ストレスに耐える必要は、当然のことながらない。さらに、メッキされたスルーホールの位置は、信号層の信号搬送構造の主要でない部分を表し、信号ラインは主要部分を表す。したがって、信号ラインは、それに沿う信号の最も有利な搬送を促進するために滑らかなままである。同様に、対応する基準電圧層は、電圧層が信号ラインを覆う所のみは滑らかな状態に維持されることが必要であり、接着力を強めるために表面の他の部分では粗された状態にしなければならない。本発明は、これらの要求される特性を利用して、良好な信号搬送特性を有するが、重要な領域において、要求される良好な接着力を有する印刷配線基板を与える。
【0010】
図1〜図3を参照すると、信号層10と基準電圧層12は、接着剤シート13を用いて一緒に積層されて示されている。信号層は、例えばFR4のような誘電体15上に配置された信号ライン14を有する。(FR4物質は、この技術分野で良く知られている、エポキシ樹脂でコーティングされたファイバガラス材料であり、積層板の1つが部分的に硬化状態にあり、さらに完全に硬化するならば、積層することができる。)信号ラインは、そのうちの1つが14で示され、穴開けされメッキされたスルーホールの開口部の周囲に配置されるランド16で終わる。図では開口部の1つが17で示されている。信号ラインは、上面18と、1組の側面20,22と、底面24を有する。(上面18は、誘電体15から離れる方向を向く面を指し、底面24は、誘電体15に接触する面を指し、側面20,22は、上面18と底面24とをつなぐ面を指すことを理解すべきである。)ランド16のそれぞれは、粗された状態に維持される上面25を有するが、信号ライン14の上面18は滑らかであり、そして信号ライン14の側面20,22は滑らかであることが好ましい。(この図および他の図において、粗された面は、点状または鋸刃形状で表されている。ここで用いられている用語“滑らか”は、一般に約1ミクロンよりも小さいRZ 値を指す。ここで用いられている用語“粗さ”は、一般に約3ミクロンよりも大きいRZ 値を指す。平均粗さ深さRZ は、単一の粗さ深さRZ (i)の算術平均値であり、RZ (i)は、連続したサンプリング長の範囲内での最も高い山と最も低い谷との間の垂直方向の距離である。用語“RZ ”または“RZ (DIN)”は、ASME B46.1−1995またはISO4287−1997で詳しく説明されている。)
【0011】
基準電圧層12は、誘電体27に積層された銅電圧層26を有する。この誘電体27もまたFR4が好ましい。開口部28は、複合構造中に形成された、穴開けされメッキされたスルーホールの位置にあり、このスルーホールは、信号層に開口部17を形成するメッキされたスルーホールと同じものである。この観点から、穴開けされメッキされたスルーホールの開口部28は、誘電体27で形成されている。より大きな開口部29は、最初の個別作製の際に、開口部28のメッキされたスルーホールの周囲に隙間領域を形成する目的で電圧層26にエッチングされる。接着剤シート13が、信号層10と基準電圧層12の間に設けられ、これに信号層10と基準電圧層12とが、通常の方法により積層される。接着剤シート13は、またFR4物質で作られるのが好ましく、積層のためにB硬化(一部硬化)状態に維持される。その後、積層板は完全に硬化される。複合レベルで穴を開ける際、開口部32は、連続して貫通する開口部が与えられるように、誘電体15の開口部17と誘電体27の開口部28を位置合わせして接着剤シート13を貫いて形成される。開口部32,29,17は、通常の方法で誘電体上にメッキされた銅を有するスルーホールのための面を与える。ランド16は、開口部17,29,32内の銅メッキ33に接触し、信号経路を与える。銅メッキ33は、積層構造の反対側に環状のカラーを含む。(図1〜図3に示された印刷配線基板は、説明する目的のためだけのものであり、幾つかの異なる層を積層することができ、および典型的に積層されるが、層10と層12のみで本発明を説明していることを理解すべきである。)
【0012】
電圧層26は、信号ライン14を覆い、または信号ライン14に位置合わせされている滑らかな面34を有する。また、これらの領域の滑らかさは、約1ミクロンRZ 未満でなければならない。電圧層26の表面の大部分は、36で示すように粗されている。したがって、信号層10と基準電圧層12を結合する接着剤シート13の積層は、信号層上の粗された面25と電圧層26上の粗された面36によって強められる。図3に示すように、信号ライン14の面24は、誘電体15への信号ライン14の接着力を強めるために粗されていることが好ましく、そして、電圧層26は、誘電体27に接触する粗された面37を有する。
【0013】
通常、製造された状態では、信号ライン14を構成する銅について、誘電体15に面する面24は、粗されており、また、製造された状態では、電圧層26において、誘電体27に面する面37は、粗されているので、接着力は、受け入れられた状態で、すでに与えられている。
【0014】
したがって、積層された印刷配線基板では、信号ライン14の信号搬送面、すなわち面18,20,22、および電圧層の重要な面、すなわち信号ラインを覆う面34は、滑らかであり、最高の効率または信号搬送を与え、一方、他の面は、粗されており、接着剤シート13による信号層と基準電圧層の積層に良好な接着力を与える。
【0015】
図4〜図6は、信号層10の信号ライン14の粗された面を形成する工程を多少略図化して示しており、図7〜図9は、電圧層26の粗された面36を形成する種々の工程を多少略図化して示している。それぞれの図における破線は、開口部が穴開けされた所を示している。
【0016】
図4を参照すると、誘電体15上に形成された信号ライン14を有する信号層が与えられる。誘電体15は、完全に硬化したFR4物質であることが好ましい。受け入れられた状態では、信号層の誘電体15から離れる方向を向く信号ライン14とランド16の全面は、一般に滑らかであり、約1ミクロンRZ 未満の要求された表面粗さを有する。次に、信号ラインの全面は、フォトレジスト40で覆われる。フォトレジスト40は、またランド16を覆う。フォトレジストは、ポジティブフォトレジストまたはネガティブフォトレジストのいずれでもよい。特に有用なフォトレジストは、コネチカット州ウォーターベリーのマックダーミッド社(MacDermid Co.,)によって製造されたMIレジストである。
【0017】
図5に示すように、フォトレジストは露光し、そして、ランド16を覆うフォトレジストの部分は、ランドの下側の上面25を露出する開口部42を残すように、現像されて除去される。受け入れられた状態では、この面は、通常、滑らかであることを思い起こされるであろう。ランド16は、次に、なんらかの通常の方法、例えば酸化物処理または酸化物置換処理によって粗される。1つの特に望ましい方法は、酸化物置換処理である、サウスカロライナ州ロックヒルのアトテック社(Atotech Co.,)のボンドフィルム(Bondfilm)処理を用いることである。この処理の際に、フォトレジスト40は、信号ライン14、特に上面18と側面20,22が粗されるのを防ぐ。したがって、これらは滑らかなままである。一方、ランド16の上面25は粗され、そして、これは、上述したように、重要な領域内にある。この粗くする処理の後、フォトレジストは、通常の除去溶解液、例えば、面を粗くする処理のためのNaOHと、酸化物置換処理のためのベンジルアルコールとにより除去されて、図6に示す構造を与える。図6の構造では、ランド16の上面25は粗されており、信号ラインの上面18と側面20,22は、良好な電流搬送特性のために滑らかに維持されている。
【0018】
図7〜図9は、電圧層26の選択された領域を粗くするための同様の処理を示す。電圧層26が誘電体の上に形成されるが、この誘電体もまた完全に硬化したFR4であることが好ましい。普通に製造された状態では、電圧層26は、誘電体27から離れる方向を向く面に1ミクロンのRZ 値未満の粗さを有する。この方法においては、電圧層26は、開口部29が形成された後にフォトレジスト44で覆われる。図8に示すように、フォトレジストは選択的に露光され、粗される領域は現像されて、開口部46を通して、電圧層26の部分36を露出させる。この表面部分36は、次に、選択的に粗されるが、ランド16の面25と同じ処理により粗されるのが好ましい。フォトレジスト44で覆われる面34は、滑らかなままである。次に、残りのフォトレジストは、上述したように、および図9に示すように、通常の除去溶解液を用いて除去される。
【0019】
層10,12は、粗くする処理が行われた後、接着剤シート13を用いて積層され、印刷配線基板を形成する。積層板は、接着剤シートを完全に硬化するために加熱され、したがって、積層板全体は完全に硬化される。次に、積層板は、通常の方法で穴が開けられ、メッキされる。
【0020】
上述したように、多数の信号層および/または電圧層は、一緒に積層することができるが(典型的には、積層される)、そのうちの1つのみが説明するために示されている。さらに、誘電体は、FR4以外に、例えば、ポリイミド(polyimide)、ポリテトラフルオロエチレン(polytetrafluoroethylene)その他のものを用いることができる。また、信号ラインおよび電圧層のいずれか、または両方に、銅以外の導体、例えばアルミニウムを用いることができる。
【0021】
選択された面を選択的に粗くする幾つかの方法があり、そのうちのあるものは、フォトレジスト技術の使用を含み、あるものはパーマネントマスキング(permanent masking)を用いる。他の実施例においては、面を選択的に粗くすることは、酸化物処理または酸化物置換処理で全面を最初に粗くすることによって、または黄銅、亜鉛、ニッケルによるメッキまたは他の方法によっても行うことができる。電気メッキの場合には、全面は、すべての個別作製の前に銅薄膜として扱われ、次に、続いて信号ラインまたは電圧クリアランスを個別作製する回路化が行われる。化学メッキまたは酸化物置換処理の場合には、処理は、回路化され、続いてフォトレジストが設けられた後に行われ、滑らかにされる領域は露出され、粗くする領域は覆われたままにする。次に、粗さを与える面処理材は、滑らかな面を残して、マイクロエッチストリップ(micro−etch strip)で取り除かれる。次に、フォトレジストが除去され、2以上の層が一緒に積層されて、複合基板構造を形成する。
【0022】
さらに他の実施例において、面を選択的に粗くするもう1つの方法は、基板の樹脂と互換性のある物質(基板の樹脂と同じ樹脂が好ましい)から成るパーマネントマスクを用いることである。最初に、スクリーンマスクまたはステンシルが、ハンダマスクまたはエポキシ樹脂をベースとしたレタリングを設けるために従来用いられる方法と同じ方法を用いて作られる。次に、樹脂は、所望の滑らかさを有して用意された信号層または電圧層上にこのマスクを介してスクリーン印刷され、滑らかに残す領域のみ覆う。スクリーン印刷されると、Bステージまで、硬化される。処理のこのステージでは、信号層は図5のように見え、電圧層は図8のように見える。次に、粗される領域は、酸化物処理または酸化物置換処理によって粗され、2以上の層が一緒に積層されて、複合基板構造を形成する。
【0023】
まとめとして、本発明の構成に関して以下の事項を開示する。
(1)少なくとも1組の信号ラインと、メッキされたスルーホールを囲む信号ランドとを有する信号層を含む誘電体層を備え、前記信号ラインおよび信号ランドが2枚の誘電体の間に積層される印刷回路構造において、
前記信号層は、第1の表面粗さを持つ少なくとも1つの面を有する第1の部分と、前記第1の部分の少なくとも1つの面の表面粗さよりも大きい第2の表面粗さを持つ少なくとも1つの面を有する第2の部分とを含む印刷回路構造。
(2)前記信号層の前記第2の部分は、少なくとも前記信号ランドを含む上記(1)に記載の印刷回路構造。
(3)前記信号層の前記第1の部分の少なくとも1つの面の粗さは、約1ミクロンよりも小さいRZ 値を有する上記(2)に記載の印刷回路構造。
(4)前記信号層の前記第2の部分の少なくとも1つの面の粗さは、約3ミクロンよりも大きいRZ 値を有する上記(2)に記載の印刷回路構造。
(5)前記信号層の前記第1の部分の少なくとも1つの面の粗さは、約1ミクロンよりも小さいRZ 値を有し、前記信号層の前記第2の部分の少なくとも1つの面の粗さは、約3ミクロンよりも大きいRZ 値を有する上記(2)に記載の印刷回路構造。
(6)前記信号層の前記第1の部分は、第1の粗さを持つ複数の面を有する上記(2)に記載の印刷回路構造。
(7)前記信号層の前記第1の部分の複数の面は、少なくとも3つの面を含む上記(6)に記載の印刷回路構造。
(8)前記信号層から間隔を置いて置かれた前記誘電体に配置される1つの電圧層があり、前記電圧層は、前記信号ラインの第1の部分に位置合わせされた第1の表面粗さを持つ少なくとも1つの面を有する第1の部分と、前記第1の部分の少なくとも1つの面の表面粗さよりも大きな表面粗さを持つ第1の面を有する第2の部分とを備える上記(1)に記載の印刷回路構造。
(9)前記電圧層の前記面の前記第1の部分は、約1ミクロンより小さいRZ 値の表面粗さを有し、電圧層の前記面の前記第2の部分は、約3ミクロンより大きいRZ 値を有する上記(8)に記載の印刷回路構造。
(10)第1の粗さを持つ少なくとも1つの第1の面を有し、信号ラインと信号ランドとを形成する信号層を有する誘電体基板を有する第1の層を用意する工程と、
前記第1の面の少なくとも1つの部分を選択的に粗くして、前記第1の粗さよりも大きな第2の粗さを有する第2の面を形成する工程と、
誘電体基板上に設けられた1枚の薄膜としての電圧層からなる第2の層を用意する工程と、
接着剤シートを間に挟んで前記第2の層に前記第1の層を積層し、前記信号層と前記電圧層を、互いに向き合わせる工程と、
を含む回路基板を積層する方法。
(11)前記信号層の前記第1の面の前記部分は、メッキされたスルーホールを囲む前記ランドを含む上記(10)に記載の回路基板を積層する方法。
(12)前記電圧層の面の部分は、第1の粗さを持つ前記信号層の前記部分に位置合わせされている、前記第1の粗さを持つ部分を有する上記(10)に記載の回路基板を積層する方法。
(13)前記信号層の前記粗された部分は、約3ミクロンよりも大きいRZ 値を有する上記(10)に記載の回路基板を積層する方法。
(14)前記信号層の前記粗された部分は、前記メッキされたスルーホールを囲むランドを含む上記(10)に記載の回路基板を積層する方法。
(15)前記粗された面は、酸化物処理または酸化物置換処理で銅の表面を処理することによって、または、亜鉛、黄銅、ニッケルまたはクロームでメッキされることによって粗される上記(10)に記載の回路基板を積層する方法。
(16)前記第2の粗さを有する前記面は、前記信号層にフォトレジストを塗布し、次に、前記フォトレジストを露光および現像して前記第2の粗さを有することとなる面を曝し、
次に、前記第2の面を処理して所望の表面粗さを与え、
次に、フォトレジストを除去することによって作られる上記(10)に記載の回路基板を積層する方法。
(17)前記第2の粗さを有する前記面は、
前記第2の粗さを有しないこととなっている前記信号層の全ての領域にマスキング材を塗布し、
次に、前記第2の粗さを有することとなるこれらの領域を粗くすることによって作られる上記(10)に記載の回路基板を積層する方法。
【図面の簡単な説明】
【図1】印刷配線基板を形成し、本発明にしたがって選択的に滑らかおよび粗されている信号ラインと電圧層を有する、接着剤シートによって一緒に積層される信号層と基準電圧層の分解図である。
【図2】それぞれが本発明にしたがって、そして図1に示すように形成された信号層と基準電圧層から形成される複合印刷配線基板の断面図である。
【図3】図2のライン3−3で指定された層にほぼ沿う縦断面図である。
【図4】本発明にしたがって表面が粗された信号ラインを持つ信号層の信号ラインを形成する工程の幾分略図化された図である。
【図5】本発明にしたがって表面が粗された信号ラインを持つ信号層の信号ラインを形成する工程の幾分略図化された図である。
【図6】本発明にしたがって表面が粗された信号ラインを持つ信号層の信号ラインを形成する工程の幾分略図化された図である。
【図7】電圧層と、本発明にしたがって粗された面を有する基準電圧層を形成する工程の略図である。
【図8】電圧層と、本発明にしたがって粗された面を有する基準電圧層を形成する工程の略図である。
【図9】電圧層と、本発明にしたがって粗された面を有する基準電圧層を形成する工程の略図である。
【符号の説明】
10 信号層
12 基準電圧層
13 接着剤シート
14 信号ライン
15,27 誘電体
16 ランド
17,28,29,32,42,46 開口部
18,25 上面
20,22 側面
24 底面
26 電圧層
33 銅メッキ
34,36,37 面
40,44 フォトレジスト
Claims (8)
- 少なくとも1組の信号ラインと、メッキされたスルーホールを囲む信号ランドとを有する信号層を含む誘電体層を備え、前記信号ラインおよび信号ランドが2枚の誘電体の間に積層される印刷回路構造において、
前記信号層の中で、前記信号ラインの部分は、1ミクロンよりも小さいRz値を有する第1の表面粗さを持ち、前記信号ライン以外の少なくとも一部分は、3ミクロンよりも大きいR z 値を有する第2の表面粗さを持つ、印刷回路構造。 - 前記信号層の前記信号ライン以外の少なくとも一部分は、前記信号ランドを含む請求項1に記載の印刷回路構造。
- 前記信号層の前記信号ライン以外の部分は全て前記第2の表面粗さを持つ、請求項1に記載の印刷回路構造。
- 前記信号層から間隔を置いて置かれた前記誘電体に配置される1つの電圧層があり、前記電圧層は、前記信号ラインの部分に位置合わせされた前記第1の表面粗さを持つ少なくとも1つの面を有する第1の部分と、前記第2の表面粗さを持つ面を有する第2の部分とを備える請求項1に記載の印刷回路構造。
- 1ミクロンよりも小さいRz値を有する第1の表面粗さを持つ第1の面を有し、該第1の面は信号ラインと信号ランドの表面を形成している信号層を有する第1の層が設けられた誘電体基板を用意する工程と、
前記第1の面の前記信号ラインを除く少なくとも1つの部分を選択的に粗くして、3ミクロンよりも大きいR z 値を有する第2の表面粗さを有する第2の面を形成する工程と、
誘電体基板上に設けられた電圧層を有する第2の層を用意する工程と、
接着剤シートを間に挟んで前記第2の層に前記第1の層を積層し、前記信号層と前記電圧層を互いに向き合わせる工程と、を含む回路基板を積層する方法。 - 前記信号層の前記粗された部分は、前記メッキされたスルーホールを囲むランドを含む請求項5に記載の回路基板を積層する方法。
- 前記電圧層の表面は、前記第1の表面粗さを持つ前記信号層の前記信号ラインの部分に位置合わせされている、前記第1の表面粗さを持つ部分を有する請求項5に記載の回路基板を積層する方法。
- 前記粗された面は、酸化処理および亜鉛、黄銅、ニッケルまたはクロムによるメッキ処理のいずれかによって粗される請求項5に記載の回路基板を積層する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/119,458 US6596384B1 (en) | 2002-04-09 | 2002-04-09 | Selectively roughening conductors for high frequency printed wiring boards |
US10/119458 | 2002-04-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309355A JP2003309355A (ja) | 2003-10-31 |
JP4238057B2 true JP4238057B2 (ja) | 2009-03-11 |
Family
ID=22384509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003097669A Expired - Fee Related JP4238057B2 (ja) | 2002-04-09 | 2003-04-01 | 印刷回路構造および回路基板を積層する方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6596384B1 (ja) |
JP (1) | JP4238057B2 (ja) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7001662B2 (en) * | 2003-03-28 | 2006-02-21 | Matsushita Electric Industrial Co., Ltd. | Transfer sheet and wiring board using the same, and method of manufacturing the same |
JP4699225B2 (ja) * | 2006-01-31 | 2011-06-08 | 株式会社トクヤマ | メタライズドセラミックス基板の製造方法、該方法により製造したメタライズドセラミックス基板、およびパッケージ |
US20080142249A1 (en) * | 2006-12-13 | 2008-06-19 | International Business Machines Corporation | Selective surface roughness for high speed signaling |
CN101690434B (zh) * | 2007-06-26 | 2011-08-17 | 株式会社村田制作所 | 元器件内置基板的制造方法 |
JP4964090B2 (ja) * | 2007-10-26 | 2012-06-27 | 三菱電機株式会社 | 差動信号伝送用配線基板 |
JP5322531B2 (ja) * | 2008-05-27 | 2013-10-23 | 新光電気工業株式会社 | 配線基板の製造方法 |
KR100999918B1 (ko) * | 2008-09-08 | 2010-12-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조 방법 |
US8110500B2 (en) * | 2008-10-21 | 2012-02-07 | International Business Machines Corporation | Mitigation of plating stub resonance by controlling surface roughness |
DE112011101006T5 (de) | 2010-03-23 | 2013-01-24 | Lear Corporation | Leiterplatte mit Aluminium-Leiterbahnen, auf die eine lötbare Schicht aus Material aufgebracht ist |
KR20140060767A (ko) * | 2012-11-12 | 2014-05-21 | 삼성전기주식회사 | 회로 기판 및 그 제조 방법 |
KR101494090B1 (ko) * | 2013-07-16 | 2015-02-16 | 삼성전기주식회사 | 동박적층판, 인쇄회로기판 및 그 제조 방법 |
JP6324876B2 (ja) * | 2014-07-16 | 2018-05-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
US9325536B2 (en) | 2014-09-19 | 2016-04-26 | Dell Products, Lp | Enhanced receiver equalization |
US9317649B2 (en) | 2014-09-23 | 2016-04-19 | Dell Products, Lp | System and method of determining high speed resonance due to coupling from broadside layers |
US9313056B1 (en) | 2014-11-07 | 2016-04-12 | Dell Products, Lp | System aware transmitter adaptation for high speed serial interfaces |
CN107211525B (zh) * | 2014-12-16 | 2020-11-06 | 安费诺有限公司 | 用于印刷电路板的高速互连 |
KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
JP2016207893A (ja) * | 2015-04-24 | 2016-12-08 | イビデン株式会社 | プリント配線板およびその製造方法 |
US9873132B2 (en) | 2015-06-04 | 2018-01-23 | Lenovo Enterprise Solutions (Singapore) Pte. Ltd. | Digital processing equipment |
US10332792B1 (en) | 2017-12-14 | 2019-06-25 | Micron Technology, Inc. | Methods of fabricating conductive traces and resulting structures |
WO2019150892A1 (ja) * | 2018-01-30 | 2019-08-08 | 株式会社村田製作所 | 多層基板およびアンテナ素子 |
JP2020161727A (ja) * | 2019-03-27 | 2020-10-01 | イビデン株式会社 | 配線基板 |
CN110265486B (zh) * | 2019-06-20 | 2023-03-24 | 中国电子科技集团公司第十三研究所 | 氧化镓sbd终端结构及制备方法 |
CN111654970A (zh) * | 2020-07-08 | 2020-09-11 | 浪潮电子信息产业股份有限公司 | 一种降低电路板链路损耗的设计方法、***及电路板 |
US11211316B1 (en) * | 2020-09-23 | 2021-12-28 | Advanced Semiconductor Engineering, Inc. | Wiring structure and method for manufacturing the same |
US12033930B2 (en) | 2020-09-25 | 2024-07-09 | Intel Corporation | Selectively roughened copper architectures for low insertion loss conductive features |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0639155B2 (ja) | 1986-02-21 | 1994-05-25 | 名幸電子工業株式会社 | 銅張積層板の製造方法 |
JPH0634448B2 (ja) * | 1988-07-25 | 1994-05-02 | 株式会社日立製作所 | 多層プリント配線板及びその製造方法 |
JPH0628941B2 (ja) * | 1988-09-20 | 1994-04-20 | 株式会社日立製作所 | 回路基板及びその製造方法 |
JPH069309B2 (ja) | 1989-09-22 | 1994-02-02 | 株式会社日立製作所 | プリント回路板、その製造方法および製造装置 |
US5156710A (en) * | 1991-05-06 | 1992-10-20 | International Business Machines Corporation | Method of laminating polyimide to thin sheet metal |
US5401913A (en) * | 1993-06-08 | 1995-03-28 | Minnesota Mining And Manufacturing Company | Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board |
EP0744884A3 (en) | 1995-05-23 | 1997-09-24 | Hitachi Chemical Co Ltd | Method of manufacturing a multilayer printed circuit board |
US5679230A (en) * | 1995-08-21 | 1997-10-21 | Oak-Mitsui, Inc. | Copper foil for printed circuit boards |
TW389780B (en) | 1995-09-13 | 2000-05-11 | Hitachi Chemical Co Ltd | Prepreg for printed circuit board |
US6010768A (en) | 1995-11-10 | 2000-01-04 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
TW341022B (en) | 1995-11-29 | 1998-09-21 | Nippon Electric Co | Interconnection structures and method of making same |
JP3155920B2 (ja) | 1996-01-16 | 2001-04-16 | 三井金属鉱業株式会社 | プリント配線板用電解銅箔及びその製造方法 |
JP3592827B2 (ja) | 1996-03-06 | 2004-11-24 | 富士写真フイルム株式会社 | 感光性エレメント及び多層配線基板の製造方法 |
TW331698B (en) | 1996-06-18 | 1998-05-11 | Hitachi Chemical Co Ltd | Multi-layered printed circuit board |
MY125599A (en) * | 1996-12-19 | 2006-08-30 | Ibiden Co Ltd | Printed circuit boards and method of producing the same |
US6038133A (en) | 1997-11-25 | 2000-03-14 | Matsushita Electric Industrial Co., Ltd. | Circuit component built-in module and method for producing the same |
US6204454B1 (en) | 1997-12-27 | 2001-03-20 | Tdk Corporation | Wiring board and process for the production thereof |
US6242078B1 (en) | 1998-07-28 | 2001-06-05 | Isola Laminate Systems Corp. | High density printed circuit substrate and method of fabrication |
JP2000068620A (ja) * | 1998-08-25 | 2000-03-03 | Matsushita Electric Ind Co Ltd | 回路基板及びその製造方法 |
US6175085B1 (en) * | 1998-10-07 | 2001-01-16 | Lucent Technologies Inc. | Solder mask configuration for a printed wiring board with improved breakdown voltage performance |
JP3774336B2 (ja) | 1999-06-30 | 2006-05-10 | 京セラ株式会社 | 高周波用配線基板およびその製造方法 |
JP3291482B2 (ja) * | 1999-08-31 | 2002-06-10 | 三井金属鉱業株式会社 | 整面電解銅箔、その製造方法および用途 |
US6372113B2 (en) * | 1999-09-13 | 2002-04-16 | Yates Foil Usa, Inc. | Copper foil and copper clad laminates for fabrication of multi-layer printed circuit boards and process for producing same |
JP2001257465A (ja) | 2000-03-13 | 2001-09-21 | Ibiden Co Ltd | プリント配線板およびその製造方法 |
JP4360737B2 (ja) | 2000-04-03 | 2009-11-11 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
JP4557382B2 (ja) | 2000-06-29 | 2010-10-06 | 京セラ株式会社 | 配線基板およびその製造方法 |
US6459047B1 (en) * | 2001-09-05 | 2002-10-01 | International Business Machines Corporation | Laminate circuit structure and method of fabricating |
-
2002
- 2002-04-09 US US10/119,458 patent/US6596384B1/en not_active Expired - Lifetime
-
2003
- 2003-04-01 JP JP2003097669A patent/JP4238057B2/ja not_active Expired - Fee Related
- 2003-07-09 US US10/616,341 patent/US7235148B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7235148B2 (en) | 2007-06-26 |
US20040007313A1 (en) | 2004-01-15 |
JP2003309355A (ja) | 2003-10-31 |
US6596384B1 (en) | 2003-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4238057B2 (ja) | 印刷回路構造および回路基板を積層する方法 | |
US6684497B2 (en) | Manufacturing methods for printed circuit boards | |
US6162996A (en) | Insulating foil circuit board with rigid and flexible sections | |
JP2005183952A (ja) | 導電孔を有したプリント回路ボードの製造方法及びボード | |
US7665208B2 (en) | Through hole forming method | |
US11690178B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
JP2005236205A (ja) | 多層プリント配線板の製造方法及び多層プリント配線板 | |
JPS61124117A (ja) | プリントコイルの製造方法 | |
KR20050093595A (ko) | 선택도금에 의한 양면연성 인쇄회로기판의 제조방법 | |
US6293008B1 (en) | Method for producing foil circuit boards | |
JP2003209331A (ja) | プリント配線板およびその製造方法 | |
JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
JP2003332735A (ja) | 配線基板およびその製造方法ならびに導体張板 | |
JP2001156445A (ja) | フレキシブルビルドアップ多層プリント配線板の製造方法 | |
JP3984092B2 (ja) | 多層プリント配線板とその製造方法 | |
JP3077255B2 (ja) | 配線板とその製造方法 | |
JPH10335826A (ja) | 多層配線回路基板及びその製造方法 | |
JPH04268783A (ja) | 複合回路基板 | |
JP2023037996A (ja) | プリント配線板とプリント配線板の製造方法 | |
JP2004047588A (ja) | 多層プリント配線板およびその製造方法 | |
JPH05299836A (ja) | プリント配線板およびその製造方法 | |
JPH05291787A (ja) | 高周波用多層配線板及びその製造方法 | |
JP2003304067A (ja) | 多層プリント配線板とその製造方法 | |
JP2003008170A (ja) | 両面可撓性回路基板の製造法 | |
JP2003258428A (ja) | 多層プリント基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060131 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060829 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4238057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |